KR100350815B1 - 유전체 형성방법 - Google Patents

유전체 형성방법 Download PDF

Info

Publication number
KR100350815B1
KR100350815B1 KR1019950031774A KR19950031774A KR100350815B1 KR 100350815 B1 KR100350815 B1 KR 100350815B1 KR 1019950031774 A KR1019950031774 A KR 1019950031774A KR 19950031774 A KR19950031774 A KR 19950031774A KR 100350815 B1 KR100350815 B1 KR 100350815B1
Authority
KR
South Korea
Prior art keywords
dielectric
fluorine
gate electrode
nitrogen
fluorinated
Prior art date
Application number
KR1019950031774A
Other languages
English (en)
Other versions
KR960015815A (ko
Inventor
흐씽-후앙트쏀
필립제이.토빈
Original Assignee
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드 filed Critical 모토로라 인코포레이티드
Publication of KR960015815A publication Critical patent/KR960015815A/ko
Application granted granted Critical
Publication of KR100350815B1 publication Critical patent/KR100350815B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 소자 전류 구동(device current drive)을 증가시키는 유전체를 제조하기 위해 제조 및 제어가능한 방법에 관한 것다. 질소 함유 분위기는 질소 함유 유전체(12)를 형성하기 위해 기판(10)의 표면을 산화하는데 사용된다. 그 다음, 불소 함유류(F; fluorine-containing species)는 양호하게는 주입을 통해 상기 질소 함유 유전체 위의 게이트 전극(20)으로 도입된다. 그 다음, 상기 불소는 하부의 질소 함유 유전체로 구동된다. 불소화된 질소 함유 영역(14')은 유전체(12')와 기판(10) 사이의 계면에 형성될 것으로 기대된다. 불소와 질소 사이의 상호 작용은 피크 상호 컨덕턴스 및 상기 유전체용 고 전기장에서 상호 컨덕턴스를 증가시키므로, 상기 접근방법에 의해 전체 전류 구동이 증가된다.

Description

유전체 형성 방법
발명의 분야
본 발명은 일반적인 반도체 기술, 특히 반도체 유전체를 형성하기 위한 방법에 관한 것이다.
발명의 배경
유전체 재료는 집적회로 소자(devices)의 형성에 종종 사용된다. 유전체 재료는 금속 산화물 반도체 전계 효과 트랜지스터(MOSFETs), 콘덴서 유전체, 폴리실리콘 간 유전체(inter-polysilicon dielectrics), 금속 간 유전체(inter-metal dielectrics), 최종 보호(passivation)층, 희생(sacrificial)층, 매스킹(masking)층과 같은 구조용 게이트 산화물을 형성하기 위해 사용된다. 대부분의 경우, 집적회로 소자에서 가장 중요한 산화물은 게이트 산화물이다.
게이트 산화물을 형성하는데 통상 광범위하게 사용되는 두 방법이 있다. 게이트 산화물을 형성하는 두 방법은 모두 산화제 함유 분위기에 규소 재료를 노출하고 주변 온도를 높이는 것을 요구한다. 습식(wet) 규소 이산화물은 증기(steam)를 사용할 때 규조 재료 위에 형성되며, 건식 규소 이산화물 재료는 산소를 사용할 때 형성된다. 습식 및 건식 산화물은 게이트 산화물을 형성하기 위해 종종 사용된다. 규소 이산화물 재료는 게이트와 채널 영역 사이의 붕소 침투, 핫 캐리어(hot carrier) 주입 문제, 그리고 절연 파괴 전압(breakdown voltages) 감소 및 트랜지스터 수명 감소를 일으키는 결함 밀도 및 미소 구멍 같은 다수의 공지된 결점을 갖는다.
대안적으로, 게이트 산화물을 형성하기 위한 다른 방법은 게이트 산화물의 품질을 향상하기 위해 산화 단계 동안의 산화제 함유 분위기와 연계하여 그 내부에 질소나 불소를 함유하는 분위기를 사용한다. 그러나, 질화된 게이트 산화물은 저 전기장에서 피크 상호컨덕턴스[peak transconductance(Gm)]를 낮추는 반면, 고 전기장에서는 상기 상호 컨덕턴스를 증가시킨다. 보다 높은 Gm 은 소자를 보다 바람직한 빠른 속도로 변환시킨다.
제임스 케이블 등에 의한 재료 연구회 토론 회보 제 244 권(the Materials Research Society Symposium Proceedings Vol. 224)에서 "NF3를 사용하는 신속 열 산화물/재산화, 질화된 산화물(ONO) 막의 개선"[Improvements in Rapid Thermal Oxide/Re-oxidized Nitrided Oxide(ONO) Films using NF3]으로 명명된 논문은 고온 전자와 방사선 손상에 대해서 보호하기 위해 Si 와 SiO2사이의 계면 경도를 개선하기 위한 질소와 불소의 결합 효과가 예시되어 있다. 그 공정은 불소를 기판에 도입하기 위해 NF3로 기판의 예비 세척하는 단계를 포함하고, 이어서 질소를 기판에 도입하기 위해 산화 공정동안 NH3을 후에 노출시킨다. 케이블의 논문은 낮은 순 전하 트래핑(low net charge trapping)이 소정의 정확한 공정 순서를 성취할 수 있는 것을 지적하였다. 그러나 케이블의 방법은 제어하기가 명백하게 어렵고, 따라서 제조 환경에 적합하지 않다.
그러므로, 각각 제공하는 잇점을 취하기 위해 내부에 질소와 불소를 갖는 게이트 산화물을 형성하도록 제어가능한 공정의 필요성이 존재한다.
양호한 실시예의 상세한 설명
본 발명은 질소와 불소를 함유한 게이트 유전체를 형성하기 위한 제어가능한 방법을 제공한다. 반도체 기판의 표면부는 질소 함유 유전체를 형성하기 위해 질소함유 산화제 분위기에서 처음으로 산화된다. 그 다음, 게이트 전극은 상기 질소 함유 유전체 위에 형성된다. 다음으로, 불소는 불소화된 게이트 전극을 형성하기 위해 양호하게는 주입(implanting)을 통해 게이트 전극으로 도입된다. 그 다음, 어닐링 단계에서는 불소화된 질소 함유 유전체를 형성하기 위해 불소를 질소 함유 유전체 안으로 몰아 넣는다.
상기 및 다른 특징, 장점은 첨부된 도면과 연계하는 하기의 상세한 설명으로 더욱 명백하게 이해될 것이다. 예시는 실제 축적으로 일정한 비율로 이루어질 필요는 없으며, 구체적으로 도시되지 않은 본 발명의 다른 실시예가 있을 수 있다는 것을 인식하여야 한다. 또한, 동일 또는 유사 요소의 부분은 본 발명의 다양한 실시예를 통해 이 동일 또는 실질적으로 유사한 요소를 설명하기 위해 동일 도면 부호가 사용되었다.
제 1 도 내지 제 4 도는 본 발명의 한 실시예에 따른 개선된 성능을 갖는 유전체를 형성하기 위한 공정 단계를 예시하는 단면도이다. 제 1 도에는 상면부(top, surface portion)를 갖는 기판(10)이 제공된다. 전형적인 기판 재료는 규소, 갈륨 비소, 사파이어(sapphire)상의 규소, 에피탁셜 형성물, 게르마늄, 게르마늄 규소, 다결정 규소, 비결정의 규소 또는 유사한 반도체 기판 재료를 포함하지만 그들에 제한되지는 않는다. 또한, 기판에 MOSFET 용 게이트 유전체, 비휘발성 메모리 셀용 폴리실리콘간(interpolysilicon) 유전체, 또는 비휘발성 메모리 셀용 터널 유전체가 있다. 또한, 기판(10)은 FETMOS 등과 같은 재료로써 비휘발성 메모리 셀용 유동 게이트 재료일 수 있다.
제 1 도에서 설명한 것처럼, 질소 함유 유전체 층(12)은 기판(10)위에 형성된다. 상기 유전체 층(12)을 위한 양호한 두께 범위는 약 50∼300 옹스트롬(Å)이다. 상기 유전체 층(12)은 기판(10)의 상기 상면부를 산화시킴으로써 형성된다. 산화는 질소 함유 산화제 분위기, 양호하게는 O2가 아산화질소(N2O), 산화질소(NO), 이산화질소(NO2)또는 암모니아(NH3)와 혼합된 분위기에서 수행된다. 다르게는, 상기 산화제는 산화 공정용 증기와 혼합된다. 또한 이들 산화제는 특정 희석제에 따라 농도를 변화시키면서 다른 희석제나 아르곤(Ar), 질소(N2), 헬륨(He) 같은 캐리어 가스 또는 다른 희가스와 연계하여 사용된다. 대안적으로, 열 산화물 층을 형성하기 위해 산소(O2)나 증기(H2O)로 기판(10)의 상면부를 먼저 산화함으로써 질소 함유 유전체 층(12)을 형성할 수 있다. 그 다음, 어닐링(annealing) 단계가 질소를 유전체 층에 도입하기 위해 아산화질소, 산화질소, 이산화질소 및 암모니아 같은 질소 함유 분위기에서 수행된다. 또한 질소 함유 유전체(12)를 형성하기 위한 방법 중의 하나에서, 상기 유전체(12)에 질소가 상기 유전체(12)와 상기 기판(10) 사이의 공유 영역(14; interfacial region)에 대부분이 응집되는 것이 기대된다. 유전체 층(12)의 벌크부(16; bulk portion)는 열산화층, 양호하게는 습식이나 건식 규소 이산화물(SiO2) 재료이다. 상기 공유 영역에서 질소가 있으면, 고 게이트 전압에서 반도체 소자(도시 생략)의 상호 컨덕턴스를 증가시키도록 작용한다.
제 2 도에서, 게이트 전극(18)은 질소 함유 유전체 층(12) 위에 형성된다.상기 게이트 전극(18)은 양호하게는 저압 화학 기상 증착(LPCVD)에 의해 형성된 다결정 규소 게이트이다. 표준의 CVD 나 플라즈마 강화한 화학 기상 증착(PECVD)같은 다른 증착 공정이 또한 사용될 수 있다. 이러한 상술한 증착법은 당업계에 공지되어 있다. 상기 게이트 전극(18)의 형성을 위한 실험상 결정된 작업 온도는 LPCVD를 사용할 때 620° C 이다. 상기 게이트 전극(18)을 위한 전형적인 두께 범위는 특정 두께가 요구되지 않을지라도 약 1000∼3000Å 정도이다.
제 3 도는 불소(F)가 불소화된 게이트 전극(20)을 형성하기 위해 상기 게이트 전극에 주입되는 경우에 본 발명의 방법으로 다음 단계를 설명한다. 제어된 양의 불소의 도입이 요구되는 경우에 불소의 주입은 제조 환경에 적합한 제어 가능한 공정이다. 제 3 도에서 "x"는 주입되어 상기 게이트 전극 내에 있으리라고 기대되는 불소 이온의 위치를 예시하기 위한 것이다. 주입은 양호하게는, 1회 투여분량 범위가 1 x 1014내지 7 x 1015, 에너지 범위가 30 내지 60 KeV인 순수 불소 이온으로 수행된다. 그러나, 양호하게는 붕소, 비소, 인 같은 규소 불순물을 함유하지 않는 불소 함유류를 주입함으로써 본 발명을 실행할 수 있다. 예를 들어, 주입하는 종류로써 NF3나 CF3을 사용하는 것이 가능하다. 불소가 도입되기 전에 먼저 유전체 층에 질소를 도입하는 것이 본 발명을 실행하는데 있어서 중요하다. 상기 특정 요구 절차에 대한 이유는 질소-규소 결합보다 불소-규소 결합이 더욱 강하기 때문이다. 그러므로, 불소가 처음으로 도입되면 질소가 현존하는 불소-규소 결합은 깰 수 없기 때문에, 질소에 대한 결합으로 이용할 수 있는 규소를 발견하기가 훨씬 더 어렵게 된다. 따라서, 본 발명의 방법에서의 순서는 케이블(Cable)에 의해 개시된 바와 같은 종래 기술보다 훨씬 더 예측 및 제어가능한 공정을 제공한다.
제 4 도에 있어서, 어닐링 단계는 불소화된 게이트 전극 내에 불소 이온의 대부분을 그 하부의 질소 함유 유전체 층으로 구동하기 위해 수행된다. 어닐링은 600° C 내지 1000° C 의 범위로 양호하게는 750° C 내지 950° C 의 범위에서 수행된다. 600° C 에서 750° C 까지의 낮은 어닐링 온도 범위에서는 얇은 게이트 전극 두께로 가능하고 또한 주입되는 동안 사용된 주입 에너지에 의존한다. 불소는 불소화된 질소 함유 유전체(12')를 형성하기 위해 게이트 전극으로부터 질소 함유 유전체 안으로 확산된다. 불소 이온이 불소화된 질소 함유 공유 영역(14')을 형성하기 위해 상기 공유 영역에 집중될 것으로 예측된다. 또한, 불소가 어닐링된 게이트 전극(20')과 유전체 층(12')의 벌크부(16) 사이의 계면에서 걸출될 것이다.
불소가 존재하면, 낮은 게이트 전압에서 상호 컨덕턴스의 피크를 증가시켜 질소의 존재로 인한 피크 상호 컨덕턴스의 손실을 상쇄시킨다. 따라서, 공유 영역에 질소와 불소를 모두 가짐으로써, 낮고 높은 게이트 전압 모두에서의 소자 속도의 순 이득(net gain)이 얻어질 수 있다. 제 1 도 내지 제 4 도에 설명된 단계를 수행하여, 기판 위에 불소화된 질소 함유 유전체를 제어가능하게 형성할 수 있다. 상기 불소 함유 및 질소 함유 유전체는 단일층에 불소와 질소의 장점을 조합하기 패문에 게이트 유전체로서 매우 유용하다.
상기 질소 함유 유전체 산화 단계동안 근소한 양의 염소를 첨가하는 것이 유익할 수 있다. 이에 의해 염소화된 질소 함유 유전체가 형성된다. 그 다음, 불소및 염소화된 질소 함유 유전체를 형성하기 위해 게이트 전극에 불소가 주입된다. 염소가 존재하면, 소자로부터 나트륨 및 다른 금속을 제거할 수 있다. 따라서, 상기 방법은 염소를 소자에 도입하기 위한 방법을 제공한다.
제 5 도 및 제 6 도는 본 발명의 또 다른 실시예에 따른 개선된 성능을 갖는 유전체를 형성하기 위한 대안적인 공정 단계를 예시하는 단면도이다. 제 5 도에 있어서, 불소 함유 유전체(24)는 실질적으로 제 2 도와 유사한 선행 단계에서 형성된 게이트 전극(18) 위에 형성된다. 불소 함유 유전체(24)는 다양한 방법으로 형성될 수 있다. 첫번째 방법에 있어서, 불소 함유 유전체(24)는 산소(O2) 및 NF3나 불소 함유 가스로 게이트 전극(18)의 상면부를 산화함으로써 성장된다. 상기 단계는 불소화된 열 산화물을 형성한다.
그 다음에, 제 6 도에 있어서, 어닐링 단계가 불소화된 질소 함유 유전체(12')를 형성하기 위해 상부 유전체층 내의 불소를 하부의 질소 함유 유전체로 구동하여 수행된다. 어닐링 온도는 600° C 내지 1000° C 의 범위, 양호하게는 750° C 내지 950° C 의 범위이어야 한다. 또한, 불소가 공유 영역(14')에 집중될 것으로 예측된다. 또한, 약간의 불소가 게이트 전극(20')과 불소화된 질소 함유 유전체(12')의 벌크 열 산화물층(16) 및 불소 함유 유전체(24') 사이의 계면에 집중될 것으로 예측된다.
불소 함유 유전체(24)를 형성하기 위한 두 번째 방법은 산화물층을 형성하기 위해 O2로 게이트 전극의 상면을 산화하는 것을 포함한다. 그 다음, 불소, 양호하게는 순수한 불소 이온이 상기 상부 산화물층으로 주입될 수 있다. 그러나, 붕소, 비소 및 인 같은 규소 불순물을 함유하지 않는 다른 불소 함유류를 또한 주입할 수 있다. 그 다음에, 어닐링이 불소화된 질소 함유 유전체를 형성하기 위해 불소를 하부의 질소 함유 유전체 층으로 구동하기 위해 수행할 수 있다.
불소 함유 유전체(24)를 형성하기 위한 세 번째 방법은 산화물층을 형성하기 위해 O2로 게이트 전극의 상면을 산화하는 것을 포함한다. 그 다음에, 불소를 유전체에 도입하기 위해 NF3같은 불소 함유 분위기에서 어닐링 처리된다. 상기 어닐링 단계는 본 발명의 불소화된 질소 함유 유전체를 형성하기 위해 하부의 게이트 전극(20')을 통하여 하부의 질소 함유 유전체 층으로 구동하여야 한다.
상기 방법에서 알 수 있는 바와 같이, 질소가 염소보다 앞서 게이트 유전체에 도입되는 것은 위험하다. 그 이유는 불소-규소 결합이 질소-규소 결합보다 강하기 때문이다. 그러므로, 불소가 제일 먼저 도입된다면, 질소가 현존하는 불소-규소 결합을 깰 수가 없기 때문에, 질소에 대한 결합을 위해 이용가능한 규소를 발견하기가 더욱 어렵게 된다. 따라서 본 발명의 방법에 있어서 순차는 종래기술보다 훨씬 더 제어가능한 공정을 제공한다.
상술 설명 및 본원에 포함된 예시는 본 발명에 관련된 많은 장점을 증명한다. 특히, 소자 피크 상호 컨덕턴스가 불소를 게이트 유전체에 도입함으로써 증가할 수 있음을 나타내고 있다. 더욱이, 동일 게이트 유전체로 질소를 도입하면, 고 전기장에서의 상호 컨덕턴스가 증가된다. 그러므로, 동일 게이트 유전체로 불소와질소 모두를 조합하면 전체 전류 구동이 증가하여 소자 속도를 향상된다. 본 발명은, 종래 기술로 성취할 수 없었던, 게이트 유전체로 불소와 질소 모두를 성공적으로 결합하기 위해 사용될 수 있는 제조가능하고 제어가능한 공정을 가능하게 한다. 본 발명의 또 다른 장점은 나트륨이나 다른 금속을 제거하여 소자의 신뢰성 및 성능을 더욱 개선하기 위해 염소를 게이트 유전체로 결합시킬 수 것이다.
따라서, 본 발명에 따라, 앞에 제시된 상기 필요성 및 장점을 완전히 충족하는 개선된 성능을 갖기 위해 그 내부에 불소와 질소 모두를 갖는 유전체를 형성하기 위한 방법을 제공한다. 비록 본 발명이 특정 실시예와 관련하여 설명 및 예시되었지만, 본 발명은 상기 실시예에 한정되는 것은 아니다. 당업자는 본 발명의 진의에서 벗어나지 않고 수정 및 변형이 이루어질 수 있다는 것을 인식할 것이다. 예를 들어, 게이트 절연 영역에 염소의 첨가는 상기 방법의 어느 것에나 가능할 것이다. 또한, 본 발명은 상기 방법이 비휘발성 메모리 응용예를 위한 인터폴리(interpoly) 유전체를 형성하거나 적층된 게이트 유전체를 형성하기 위해 동일하게 적용될 수 있는 것처럼, 게이트 전극에 한정되지 않는다. 따라서, 본 발명은 첨부된 청구범위의 범위 내에 해당하는 이러한 모든 변형 및 수정을 포함한다.
제 1 도 내지 제 4 도는 본 발명의 실시예에 따른 개선된 성능을 갖는 유전체를 형성하기 위한 공정 단계를 예시하는 단면도.
제 5 도 내지 제 6 도는 본 발명의 제 2 실시예에 따른 개선된 성능을 갖는 유전체를 형성하기 위한 다른 공정 단계를 예시하는 단면도.
♠ 도면의 주요부분에 대한 부호의 설명 ♠
10 : 기판 12 : 질소 함유 유전체 층
12' : 불소화된 질소 함유 유전체 층 14 : 공유 영역
14' : 불소화된 질소 함유 공유 영역 18 : 게이트 전극
20 : 불소화된 게이트 전극 20' : 어닐링된 게이트 전극
24, 24' : 불소 함유 유전체

Claims (5)

  1. 유전체 형성 방법에 있어서,
    표면부를 갖는 기판(10)을 제공하는 단계와, 질소 함유 산화제를 사용하여 기판의 표면부를 산화하여 질소 함유 유전체(12)를 형성하는 단계와,
    상기 질소 함유 유전체 위에 게이트 전극(18)을 형성하는 단계와,
    불소(F)를 게이트 전극으로 주입하여 불소화된 게이트 전극(20)을 형성하는 단계와,
    상기 불소화된 게이트 전극을 어닐링하여 불소를 상기 질소 함유 유전체에 추진함으로써 불소화된 질소 함유 유전체(12')를 형성하는 단계를 포함하는 것을 특징으로 하는 유전체 형성 방법.
  2. 유전체 형성 방법에 있어서,
    표면부를 갖는 기판(10)을 제공하는 단계와,
    상기 기판의 표면부를 산화하여 산화물층을 형성하는 단계와,
    질소 함유 분위기로 산화물층을 어닐링하여 질소 함유 유전체(12)를 형성하는 단계와,
    상기 질소 함유 유전체 위에 게이트 전극(18)을 형성하는 단계와,
    불소(F)를 상기 게이트 전극으로 주입하여 불소화된 게이트 전극(2)을 형성하는 단계와,
    불소화된 게이트 전극을 어닐링하여 불소를 상기 질소 함유 유전체로 추진함으로써 불소화된 질소 함유 유전체(12')를 형성하는 단계를 포함하는 것을 특징으로 하는 유전체 형성 방법.
  3. 유전체 형성 방법에 있어서,
    표면부를 갖는 규소 기판(10)을 제공하는 단계와,
    상기 규소 기판의 상기 표면부상에 질소 함유 유전체(12)를 형성하는 단계와,
    상기 질소 함유 유전체 위에 게이트 전극(18)을 형성하는 단계와,
    상기 게이트 전극 위에 불소를 함유한 불소화된 유전체(24)를 성장시키는 단계를 포함하며,
    상기 불소화된 유전체의 불소가 상기 게이트 전극을 통하여 상기 질소 함유 유전체로 추진되어 불소화된 질소 함유 유전체(12')를 형성하는 것을 특징으로 하는 유전체 형성 방법.
  4. 유전체 형성 방법에 있어서,
    표면부를 갖는 규소 기판(10)을 제공하는 단계와,
    상기 규소 기판의 표면부상에 질소 함유 유전체(12)를 형성하는 단계와,
    상기 질소 함유 유전체 위에 게이트 전극(18)을 형성하는 단계와,
    O2로 상기 게이트 전극의 상면을 산화하여 산화물층을 형성하는 단계와,
    산화물층을 불소 함유 분위기로 어닐링하여 불소를 산화물 층으로 도입함으로써 불소화된 유전체를 형성하는 단계를 포함하며,
    상기 불소화된 유전체 내의 불소는 게이트 전극을 통하여 질소 함유 유전체로 추진되어 불소화된 질소 함유 유전체(12')를 형성하는 것을 특징으로 하는 유전체 형성 방법.
  5. 유전체 형성 방법에 있어서,
    표면부를 갖는 규소 기판(10)을 제공하는 단계와,
    상기 규소 기판의 표면부 상에 질소 함유 유전체(12)를 형성하는 단계와,
    상기 질소 함유 유전체 위에 게이트 전극(18)을 형성하는 단계와,
    O2로 게이트 전극의 상면을 산화하여 산화물층을 형성하기 위해 단계와,
    불소 이온을 산화물층으로 주입하여 상기 게이트 전극 위에 불소를 함유하는 불소화된 유전체를 형성하는 단계를 포함하며,
    상기 불소화된 유전체 내의 불소는 게이트 전극을 통하여 질소 함유 유전체로 추진되어 불소화된 질소 함유 유전체(12')를 형성하는 것을 특징으로 하는 유전체 형성 방법.
KR1019950031774A 1994-10-03 1995-09-26 유전체 형성방법 KR100350815B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/316,175 US5571734A (en) 1994-10-03 1994-10-03 Method for forming a fluorinated nitrogen containing dielectric
US316,175 1994-10-03

Publications (2)

Publication Number Publication Date
KR960015815A KR960015815A (ko) 1996-05-22
KR100350815B1 true KR100350815B1 (ko) 2002-12-16

Family

ID=23227843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031774A KR100350815B1 (ko) 1994-10-03 1995-09-26 유전체 형성방법

Country Status (5)

Country Link
US (1) US5571734A (ko)
EP (1) EP0706204A3 (ko)
JP (1) JPH08116059A (ko)
KR (1) KR100350815B1 (ko)
TW (1) TW290726B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440168A (en) * 1993-02-22 1995-08-08 Ryoden Semiconductor System Engineering Corporation Thin-film transistor with suppressed off-current and Vth
US5837585A (en) * 1996-07-23 1998-11-17 Vanguard International Semiconductor Corporation Method of fabricating flash memory cell
US5846888A (en) * 1996-09-27 1998-12-08 Micron Technology, Inc. Method for in-situ incorporation of desirable impurities into high pressure oxides
JP3312102B2 (ja) * 1996-11-27 2002-08-05 シャープ株式会社 不揮発性半導体記憶装置の製造方法
KR100252545B1 (ko) * 1996-12-20 2000-04-15 김영환 트랜지스터 및 그 제조방법
US5960302A (en) * 1996-12-31 1999-09-28 Lucent Technologies, Inc. Method of making a dielectric for an integrated circuit
US6130164A (en) * 1997-03-26 2000-10-10 Advanced Micro Devices, Inc. Semiconductor device having gate oxide formed by selective oxide removal and method of manufacture thereof
US5851892A (en) * 1997-05-07 1998-12-22 Cypress Semiconductor Corp. Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage
US6191463B1 (en) * 1997-07-15 2001-02-20 Kabushiki Kaisha Toshiba Apparatus and method of improving an insulating film on a semiconductor device
TW345695B (en) * 1997-07-17 1998-11-21 United Microelectronics Corp Process for producing gate oxide layer
US7105411B1 (en) 1997-12-18 2006-09-12 Micron Technology, Inc. Methods of forming a transistor gate
KR100389899B1 (ko) 1997-12-18 2003-07-04 미크론 테크놀로지,인코포레이티드 핫-캐리어 효과 제한 트랜지스터 게이트 형성 및 그 트랜지스터
FR2775119B1 (fr) * 1998-02-19 2000-04-07 France Telecom Procede pour limiter l'interdiffusion dans un dispositif semi-conducteur a grille composite si/si 1-x ge x, o inferieur a x inferieur ou egal a 1.
US6033998A (en) * 1998-03-09 2000-03-07 Lsi Logic Corporation Method of forming variable thickness gate dielectrics
JP2000269492A (ja) * 1999-03-16 2000-09-29 Nec Corp 半導体装置の製造方法
US6211045B1 (en) * 1999-11-30 2001-04-03 Vlsi Technology, Inc. Incorporation of nitrogen-based gas in polysilicon gate re-oxidation to improve hot carrier performance
US6136680A (en) * 2000-01-21 2000-10-24 Taiwan Semiconductor Manufacturing Company Methods to improve copper-fluorinated silica glass interconnects
JP2001257344A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6432786B2 (en) * 2000-08-10 2002-08-13 National Science Council Method of forming a gate oxide layer with an improved ability to resist the process damage
US6825133B2 (en) * 2003-01-22 2004-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Use of fluorine implantation to form a charge balanced nitrided gate dielectric layer
US6780730B2 (en) 2002-01-31 2004-08-24 Infineon Technologies Ag Reduction of negative bias temperature instability in narrow width PMOS using F2 implantation
KR100467019B1 (ko) * 2002-07-05 2005-01-24 삼성전자주식회사 자기정렬 트렌치 소자분리구조를 갖는 플래시 메모리 소자및 그 제조방법
US7566929B2 (en) 2002-07-05 2009-07-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices having floating gate electrodes with nitrogen-doped layers on portions thereof
JP3851896B2 (ja) * 2002-09-27 2006-11-29 株式会社東芝 半導体装置の製造方法
US6720213B1 (en) 2003-01-15 2004-04-13 International Business Machines Corporation Low-K gate spacers by fluorine implantation
US6797555B1 (en) * 2003-09-10 2004-09-28 National Semiconductor Corporation Direct implantation of fluorine into the channel region of a PMOS device
US7078300B2 (en) * 2003-09-27 2006-07-18 International Business Machines Corporation Thin germanium oxynitride gate dielectric for germanium-based devices
KR100743318B1 (ko) * 2004-04-12 2007-07-26 기성금속 주식회사 비정질을 비접촉 방법으로 전기장을 인가하고 열처리하여결정축이 편향 성장된 압전세라믹 및 상기 압전세라믹을제조하는 방법
KR100539158B1 (ko) * 2004-04-20 2005-12-26 주식회사 하이닉스반도체 플래쉬 메모리 소자의 게이트간 유전막 형성 방법
DE102004031453B4 (de) * 2004-06-29 2009-01-29 Qimonda Ag Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur
US20060105530A1 (en) * 2004-11-12 2006-05-18 Nanya Technology Corporation Method for fabricating semiconductor device
US7217667B2 (en) * 2005-02-15 2007-05-15 Freescale Semiconductor, Inc. Processes for forming electronic devices including a semiconductor layer
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US8044432B2 (en) * 2005-11-29 2011-10-25 The Hong Kong University Of Science And Technology Low density drain HEMTs
JP2007200976A (ja) * 2006-01-24 2007-08-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2007335784A (ja) * 2006-06-19 2007-12-27 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US8076228B2 (en) * 2007-01-29 2011-12-13 Infineon Technologies Ag Low noise transistor and method of making same
TWI460857B (zh) * 2007-08-03 2014-11-11 Univ Hong Kong Science & Techn 可靠之常關型iii族－氮化物主動裝置結構，以及相關方法與系統
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
JP6004459B1 (ja) * 2015-12-08 2016-10-05 国立大学法人 奈良先端科学技術大学院大学 薄膜トランジスタとその製造方法および前記薄膜トランジスタを有する半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4748131A (en) * 1987-02-06 1988-05-31 The Aerospace Corporation Method for increasing radiation hardness of MOS gate oxides
US5258333A (en) * 1992-08-18 1993-11-02 Intel Corporation Composite dielectric for a semiconductor device and method of fabrication
US5264396A (en) * 1993-01-14 1993-11-23 Micron Semiconductor, Inc. Method for enhancing nitridation and oxidation growth by introducing pulsed NF3
US5382533A (en) * 1993-06-18 1995-01-17 Micron Semiconductor, Inc. Method of manufacturing small geometry MOS field-effect transistors having improved barrier layer to hot electron injection

Also Published As

Publication number Publication date
TW290726B (ko) 1996-11-11
JPH08116059A (ja) 1996-05-07
KR960015815A (ko) 1996-05-22
US5571734A (en) 1996-11-05
EP0706204A2 (en) 1996-04-10
EP0706204A3 (en) 1998-09-30

Similar Documents

Publication Publication Date Title
KR100350815B1 (ko) 유전체 형성방법
US5712208A (en) Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants
EP0690487B1 (en) Methods for forming oxide films
US7658973B2 (en) Tailoring nitrogen profile in silicon oxynitride using rapid thermal annealing with ammonia under ultra-low pressure
JP3976282B2 (ja) 信頼できる極薄酸窒化物形成のための新規なプロセス
US20040175961A1 (en) Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
US5464792A (en) Process to incorporate nitrogen at an interface of a dielectric layer in a semiconductor device
US7964514B2 (en) Multiple nitrogen plasma treatments for thin SiON dielectrics
KR100993124B1 (ko) 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법
US6503846B1 (en) Temperature spike for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates
US7569502B2 (en) Method of forming a silicon oxynitride layer
US20030111678A1 (en) CVD deposition of M-SION gate dielectrics
US20020197880A1 (en) Method for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates
KR19980063857A (ko) 박막 실리콘 질화물 또는 실리콘 옥시니트라이드 게이트 유전체형성 방법
JP3887364B2 (ja) 半導体装置の製造方法
JP3593340B2 (ja) 集積回路デバイスの製造方法
US6372581B1 (en) Process for nitriding the gate oxide layer of a semiconductor device and device obtained
KR20010072788A (ko) 옥사이드-니트라이드 게이트 절연층을 가지는 반도체디바이스 및 그 제조 방법
US6001694A (en) Manufacturing method for integrated circuit dielectric layer
JP3681525B2 (ja) 半導体装置の製造方法
JP3372030B2 (ja) 薄膜絶縁膜の形成方法
JP3041066B2 (ja) 絶縁膜形成方法
KR20000056495A (ko) 반도체 소자의 게이트 산화막 형성 방법
US20020187651A1 (en) Method for making a semiconductor device
KR0138125B1 (ko) 트랜지스터의 게이트 유전막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120806

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130808

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 13

EXPY Expiration of term