KR20010072788A - 옥사이드-니트라이드 게이트 절연층을 가지는 반도체디바이스 및 그 제조 방법 - Google Patents
옥사이드-니트라이드 게이트 절연층을 가지는 반도체디바이스 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20010072788A KR20010072788A KR1020017002134A KR20017002134A KR20010072788A KR 20010072788 A KR20010072788 A KR 20010072788A KR 1020017002134 A KR1020017002134 A KR 1020017002134A KR 20017002134 A KR20017002134 A KR 20017002134A KR 20010072788 A KR20010072788 A KR 20010072788A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride layer
- layer
- oxide
- nitrogen
- silicon nitride
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 150000004767 nitrides Chemical class 0.000 claims abstract description 79
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 28
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- IOVCWXUNBOPUCH-UHFFFAOYSA-M Nitrite anion Chemical compound [O-]N=O IOVCWXUNBOPUCH-UHFFFAOYSA-M 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000012535 impurity Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000001912 gas jet deposition Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- -1 oxy nitride Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
일반적으로, 본 발명은 옥사이드-니트라이드 게이트 절연층을 가지는 반도체 디바이스 및 그 제조 방법에 관한 것이다. 본 발명에 따르면, 반도체 디바이스는 니트로겐을 함유한 옥사이드층을 기판 상에 형성하고 니트라이드층을 상기 니트로겐을 함유한 옥사이드층 상에 형성하는 것으로 만들어진다. 상기 니트라이드층의 두께는 줄어들고 상기 니트라이드층은 NH3를 함유한 환경에서 열처리된다. 예를 들어서, 상기 NH3열처리는 상기 니트라이드층의 두께를 줄이기 전, 후 또는 그 동안 실시될 수 있다. 그 다음, 상기 니트로겐을 함유한 옥사이드층과 상기 게이트 전극(들)을 상기 기판에서 절연 시키는 니트라이드층을 이용하여 하나 이상의 게이트 전극을 상기 니트라이드층 상에 형성한다. 예를 들어서, 이러한 기법은 높은 신뢰성을 가지며 크기가 줄어든 게이트 절연층을 제공할 수 있다.
Description
지난 수 십년간에 걸쳐서, 전자 산업은 전자 디바이스를 작게 형성하고, 많이 집적하기위한 반도체 기술의 사용으로 혁명을 격었다. 현재 사용되는 가장 일반적인 반도체 기법은 실리콘을 기반으로 하는 것이다. 매우 다양한 반도체 디바이스들이 다양한 응용성들과 수 많은 질서(discipline)들을 가지도록 생산되어 왔다. 이러한 실리콘-기반 반도체 디바이스 중 하나는 금속-옥사이드-반도체(MOS) 트랜지스터이다.
전형적인 MOS 반도체 디바이스의 기본 요소들이 도 1에 예시된다. 상기 디바이스는 일반적으로 도체로 동작하며 게이트 단자(미도시)를 통해 입력 신호가 제공되는 게이트 전극(101)을 포함한다. 고농도로 도프된(doped) 소스(103) 및 드레인(105) 영역들은 반도체 기판(107)에 형성되고 소스 및 드레인 단자들(미도시)에 개별적으로 연결된다. 채널 영역(109)은 상기 게이트 전극(101) 하부의 반도체 기판(107)에 형성되고, 상기 소스(103)와 드레인(105)영역들을 분리한다. 전형적으로, 상기 채널은 상기 소스(103) 및 드레인(105) 영역들의 것과는 반대되는 종류의 도판트(dopant)를 이용하여 저농도로 도프된다. 상기 게이트 전극(101)은 절연층(111)에 의해서 상기 반도체 기판(107)과 물리적으로 이격되며, 전형적으로 이 층은 SiO2이다. 상기 절연층(111)은 상기 게이트 전극(101)과 상기 반도체 소스 영역(103), 드레인 영역(105) 또는 채널 영역(109) 간에 전류가 누설되는 것을 방지하기위해 제공된다.
구동에 있어서, 출력 전압은 전형적으로 상기 소스 및 드레인 단자들 간에 생성된다. 입력 전압이 상기 게이트 전극(101)에 적용되면, 횡단 전기장(transverse electric field)이 상기 채널 영역(109)에 형성된다. 상기 횡단 전기장을 가변하는 것으로 상기 소스 영역(103)과 드레인 영역(105) 간의 채널 영역(109)의 도전성을 조절할 수 있다. 이러한 방식으로, 전기장은 상기 채널 영역(109)을 통해 흐르는 전기장을 제어할 수 있다. 이러한 종류의 디바이스는 일반적으로 MOS 전계-효과-트랜지스터(field-effect-transistor)(MOSFET)로 간주된다.
상기 설명한 바와 같이, 반도체 디바이스들은 현대 전자 디바이스를 구성하는데 다수가 사용된다. 이러한 전자 디바이스들의 집적도를 향성시키기 위해서, 이러한 디바이스들을 단일 실리콘 웨이퍼에 훨씬 더 많이 집적시켜야 한다. 주어진표면 영역 상에 더 많은 수의 디바이스들을 형성하기 위해 상기 반도체 디바이스들의 크기가 줄어듬(즉, 더 작게 만듬)에 따라, 상기 디바이스들의 구조와 이러한 디바이스들을 만드는데 필요한 형성 기법들은 변경되어야만 한다.
MOS 디바이스들을 형성하는 중요한 단계는 상기 게이트 옥사이드층을 형성하는 것이다. 상기 게이트 옥사이드층은 전형적으로 상기 디바이스의 활성 영역에서 성장된다. 고품질의 게이트 옥사이드층을 얻기 위해서, 상기 활성 영역은 모든 잔류 옥사이드들을 제거하기위해 습식각되고는 한다. 그 다음, 전형적으로 상기 게이트 옥사이드층이 건식 산화를 통해 천천히 성장된다. 상기 게이트 옥사이드층의 두께와 평탄도는 형성되는 상기 디바이스의 전체 조작에 중대한 영향을 미칠 수 있으므로 상기 게이트 옥사이드층의 성장은 조심스럽게 제어되어야 한다는 것이 중요하다. 예를 들어서, MOS 트랜지스터의 드레인 전류는 주어진 단자 전압들의 설정에서 상기 게이트-옥사이드 두께에 반비례한다. 따라서, 일반적으로 사용되는 과정 및 기술의 옥사이드 붕괴 및 신뢰성을 고려하면서 상기 게이트 옥사이드의 두께를 가능한 한 얇게 만들수 있어야 한다.
게이트 옥사이드층들을 형성하는 상기 설명된 일반적인 기법들은 상기 게이트 옥사이드층의 최소 두께와 상기 게이트 산화막의 평탄도를 제어하는 능력에 대한 제한을 준수해야 한다. 최소 두께와 평탄도 제어가 임계점에 도달함에 따라, 반도체 디바이스들의 크기를 더 줄이는 것이 방해 받는다.
본 발명은 일반적으로 반도체 디바이스에 관한 것으로, 더 구체적으로는 옥사이드-니트라이드 게이트 절연층을 가지는 반도체 디바이스 및 그 제조 방법에 관한 것이다.
본 발명은 첨부되는 도면들과 후속되는 본 발명의 다양한 실시예들의 자세한 설명들을 관련시켜 고려함으로써 더욱 완전하게 이해할 수 있을 것이다.
도 1은 MOS 반도체 디바이스의 구성요소들을 예시한 것이다.
도 2A-2E는 본 발명의 일 실시예에 따르는 예제 공정을 예시한 것이다.
도 3A-3C는 본 발명의 다른 실시예에 따르는 예제 공정을 예시한 것이다.
본 발명은 다양한 변경들과 대안적인 형성들로 바뀔 수 있지만, 그 구체적인것들은 예제의 한 방편으로 상기 도면들에 도시된 것이며 자세히 설명될 것이다. 그러나, 본 발명을 상기 설명된 구체적인 실시예들로 제한하기 위함이 아니라는 것을 이해해야 한다. 그 반대로, 첨부되는 청구항들로 정의되는 본 발명의 사상 및 범위에 속하는 모든 변경들, 동등한 것들, 그리고 대안들을 포괄하기위한 것이다.
일반적으로, 본 발명은 옥사이드-니트라이드 게이트 절연층을 가지는 반도체디바이스 및 그 제조 방법에 관한 것이다. 본 발명에 따르면, 반도체 디바이스는 기판 상에 니트로겐을 함유한 옥사이드층 형성과 상기 니트로겐을 함유한 옥사이드층 형성에의해서 형성된다. 상기 니트라이드층의 두께는 줄어들고, 상기 니트라이드층은 NH3를 함유한 대기(embient)에서 열처리(anneal)된다. 예를 들어서, 상기 NH3열처리는 상기 니트라이드층의 두께를 줄이는 동안, 그 이전 혹은 그 이후에 수행될 수 있다. 그 다음, 하나 이상의 게이트 전극들은 니트로겐을 함유한 옥사이드층과 상기 게이트 전극(들)을 상기 기판과 절연시키기 위한 니트라이드층을 이용하여 상기 니트라이드층 상에 형성될 수 있다. 예를 들어서, 이러한 기법은 상당히 신뢰성 있고 축소된 게이트 절연층을 제공할 수 있다.
본 발명의 상기 요약은 각 예시된 실시예 또는 본 발명의 각 적용을 설명하기위한 것이 아니다. 더 구체적인 특징들 및 자세한 내용들을 이러한 실시예들로 예시할 것이다.
본 발명은 게이트 절연층 상에 배치되는 게이트 전극을 가지는 다수의 반도체 디바이스들에 적용할 수 있다고 여겨진다. 본 발명은 니트라이드를 이용한 게이트 절연층 형성이 요구되는 적용들에서 특히 유용하다고 여겨진다. 본 발명은 제한적이지 않으며, 본 발명의 다양한 측면들에대한 올바른 인식은 이러한 반도체 디바이스들을 형성하기위해 사용되는 공정들의 다양한 적용 예제들을 논의함으로써 최대로 얻어진다.
도 2A-2E는 본 발명 일 실시예에 따르는 반도체 디바이스를 형성하기위한 예제 공정을 예시한다. 이러한 공정에서, 니트로겐을 함유한 옥사이드(옥시니트라이드)층(203)은 도 2A에 예시된 바와 같이, 전형적으로 실리콘 기판인 기판(201) 상에 형성된다. 상기 옥시니트라이드층(203)은 NO 또는 N2O와 같은 하나 이상의 니트로겐-함유 불순물들(species) 환경에서 옥사이드를 성장시키는 것으로 형성된다. 어떤 특정 기법은 NO 환경(부피의 80% NO, 나머지는 불활성)에서 비교적 낮은 온도(예를 들어, 약 800에서 950℃)로 상기 기판(201)을 열처리하는 것은 포함한다. 상기 열처리는 예를 들어서, 확산 튜브(diffusion tube) 또는 단일로(singlechamber) 급속 열처리(RTA)로(chamber)를 포함하는 다수의 상이한 반응로들에서 실시된다. 상기 기법을 이용하면, 비교적 동일한 두께의 옥시니트라이드층(203)이 약 5에서 10Å으로 제공된다.
상기 옥시니트라이드층(203)의 성장에 후속하여, 상기 기판(201)은 불활성 환경에서 선택적으로 열처리될 수 있다. 상기 불활성 환경은 전형적으로 일반적으로 비교적 높은 온도(예를 들어, 950에서 1100℃)에서 실시되는 아르곤 또는 니트로겐과 같은 하나 이상의 불활성 불순물을 포함한다. 상기 열처리는 옥시니트라이드-기판의 인터페이스와, 상기 옥시니트라이드층(203)과 기판(201) 간의 결합 손실(dangling bonds)을 개선하기위해 제공된다.
실리콘 니트라이드층과 같은 니트라이드층(205)은 도 2B에 예시한 것과 같이, 상기 옥시니트라이드층(203) 상에 형성된다. 상기 니트라이드층(205)은 예를 들어서 공지된 제트 기상(jet vapor) 또는 화학적 기상 증착 기법들을 이용하여 형성될 수 있다. 상기 니트라이드층(205)의 두께는 다음 공정에서 감소될 것이다. 일반적으로, 상기 니트라이트층(205)의 두께는 일정한 두께를 유지하면서 최소화 된다. 이는 후속 공정에서 상기 니트라이드층(205)의 일부를 제거하는 것으로 개선된다. 대부분의 증착 기법들을 이용하면, 상기 니트라이드층(205)의 전형적인 두께는 다양한 적용들을 위해서 약 15에서 30Å의 영역이 된다.
상기 니트라이드층(205)의 일부는 도 2C에 예시되는 바와 같이, 더 얇은 니트라이드층(207)을 형성하기위해 제거된다. 상기 니트라이드 제거 단계는 다수의 상이한 기법들이 사용될 수 있다. 어떠한 특정 실시예에서, 상기니트라이드층(205)은 예를 들어서, 10:1 H:F 용액과 같은 하이드로플루오릭 (hydrofluoric) 산 용액에 상기 니트라이드층(205)을 디핑(dipping)하는 것으로 선택적으로 제거된다. 다른 실시예에서, 상기 니트라이드층(205)은 하이드로플루오릭 또는 하이드로클로릭(hydrochloric) 가스를 상기 니트라이드층(205)에 흘림으로써 부분적으로 제거된다. 구체적으로, 상기 나중의 실시예는 플루오린(fluorine) 또는 클로린(chlorine)을 상기 니트라이드층(207) 그리고/또는 상기 옥시니트라이드층 (203)과 결합시키기를 원하는 곳에 사용될 수 있다. 상기 옥시니트라이드층(205) 및 니트라이드층(207)은 게이트 절연층으로 최소한 일부분에서라도 사용될 것이다. 제거된 니트라이드의 양은 신뢰성을 고려하면서, 전형적으로 상기 두개층들(205와 207)의 용량 특성들에 따라서 선택된다. 상기 기법들을 이용하여, 약 5에서 15Å 영역의 두께를 가지는 상기 니트라이드층(270)이 제공될 수 있다.
게이트 절연층의 일부로 니트라이드를 사용하면 발생되는 문제들 중 하나는 과다 트랩(trap)들과 전하(charge)들이다. 이러한 특징들은 예를들어 디바이스 문턱전압들의 변화로 디바이스 성능에 유해한 영향을 미친다. 이러한 문제점들을 극복하기 위해서, 상기 니트라이드 제거에 후속하여, 상기 기판(201)은 전형적으로 NH3를 함유한 환경(embient)에서 열처리된다. 상기 NH3는 상기 니트라이드층(207)을 보호하고 그 내부의 트랩들과 전하들의 수를 줄인다. 상기 NH3열처리는 부가적인 니트로겐을 제공하는 것으로 상기 옥시니트라이드층(203)과 옥시니트라이드-기판 인터페이스의 품질을 더 개선할 수 있다. 시간, 온도 그리고 NH3농도와 같은 상기NH3열처리의 특성들은 상기 옥시니트라이드층(203)과 옥시니트라이드-기판 인터페이스에 결합되는 니트로겐의 원하는 양과 상기 니트라이드층(207)의 두께에 매우 종속적이다. 30에서 120초 동안, 850에서 1000℃로, 부피의 30%가 NH3인 환경을 이용한 상기 기판의 열처리는 많은 응용들에 적합할 수 있다. 이러한 열처리 공정은 니트라이드가 5에서 15Å인 경우 전형적으로 니트로겐을 상기 옥시니트라이드층(203)과 기판 인터페이스에 제공한다. 상기 시간, 온도 그리고/또는 NH3의 농도는 니트로겐이 상기 옥시니트라이드층(205) 또는 상기 옥시니트라이드-기판 인터페이스와 결합하지 못하게 하거나 결합을 줄일 수 있다. 대안적인 실시예에서, 상기 니트라이드층(205)(이전에는 얇게 만듬)은 상기 니트라이드를 보호하기위해서 NH3환경에서 열처리된다. 상기 기법은 예를 들어서 임의의 니트로겐이 상기 옥시니트라이드층(203) 또는 기판 인터페이스와 결합되기를 원하는 경우 사용될 수 있다. 이러한 경우, 상기 열처리 시간은 전형적으로 상기 더 두꺼운 니트라이드층(205)을 적절히 보호하기위해 증가된다(예를 들어서, 45에서 180초).
하나 이상의 게이트 전극들(도시된 것은 1개)은 전형적으로 도 2D에 도시된 것과 같이 상기 니트라이드층(207) 상에 형성된다. 상기 게이트 전극(209)은 다수의 상이한 기법들을 기용하여 형성될 수 있다. 예를 들어서, 상기 게이트 전극은 상기 니트라이드층(207) 상에 폴리실리콘층을 증착하고, 공지된 사진 식각 (photolithography) 기법들을 이용하여 상기 폴리실리콘을 선택적으로 식각하는 것으로 형성될 수 있다. 상기 반도체 디바이스의 형성은 소스/드레인 형성, 실리사이데이션(silicidation), 접합부 형성, 그리고 상기 디바이스 구조를 완료하기위한 후속 공정들과 같은 공지된 공정들이 계속될 수 있다. 예를 들어서, 소스/드레인 영역들(211)은 정렬을 위해 게이트 전극(209)를 이용하여 상기 기판(201)에 불순물들(예를 들어서 붕소 또는 비소)을 주입하는 것으로 상기 게이트 전극(209) 근처에 형성될 수 있다. 이는 상기 니트라이드층(207)과 옥시니트라이드층(205)을 통해 상기 불순물들을 주입하거나 이러한 층들을 제거한 후 불순물들을 주입하는 것으로 실시될 수 있다. 상기 소스/드레인 영역들의 형성은 공지된 기술들을 사용하여 이루어질 수 있다. 도 2E에 묘사된 바와 같이, 상기 소스/드레인 영역들에서 니트라이드 및 옥시니트라이드층들을 제거한 다음이 결과물로 도시된다.
도 3A-3E는 옥사이드-니트라이드 게이트 절연층을 가지는 반도체 디바이스를 형성하기위한 형성의 다른 예제 공정을 보인다. 상기 공정에서, 니트라이드층(305)(예를 들어, 실리콘 니트라이드)과 옥사이드층(303)(예를 들어, 옥시 니트라이드층)은 도 2A 및 2B에 대한 상기 설명과 유사한 방식으로 기판(301) 상에 형성된다. 상기 결과물 구조는 도 3A에 예시된다.
상기 공정에 있어서, 상기 니트라이드층(305)은 상기 니트라이드층(305)의 일부를 옥사이드(306)로 산화시키고, 도 3B에 도시된 바와 같이 얇은 니트라이드층(307)을 남긴다. 상기 산화 공정은 상기 니트라이드층(305)의 두께를 줄이는 데 있어서 높은 제어성과 평탄 특성을 가지는 방법을 제공한다. 예를 들어서, 상기 니트라이드층(305)의 두께는 5에서 15Å으로 줄어들 수 있다. 상기 니트라이드층(305)은 다수의 기법들을 이용하여 산화될 수 있다. 특정 일 실시예에서, 상기 산화는 산소(예를 들어서 O, O2, 또는 NO)와 NH3환경에서 상기 기판(301)을 열처리하는 것으로 수행된다. 이러한 방식으로, 상기 니트라이드층(305)은 부분적으로 옥사이드로 변하지만, 잔류하는 니트라이드는 상기 동일 공정에서 보호된다. 어떠한 적절한 산화 기법은 상기 기판(301)을 30에서 120초 동안, 1000에서 1150℃의 온도로, 부피에 대해서 70% NO 와 20% NH3및 나머지는 불활성 가스인 환경에서 열처리하는 것을 포함한다.
대안적인 실시예에서, 상기 산화 및 NH3보호는 개별적으로 실시될 수 있다. 예를 들어서, 상기 니트라이드층(305)은 산화 전 또는 성정된 옥사이드(306)가 제거된 후 보호되는 상기 니트라이드층(307)을 이용하여 산소 환경에서 산화된다.
상기 예시되는 공정으로 돌아가서, 상기 성장된 옥사이드(306)는 도 3C에 예시되는 바와 같이 제거된다. 이는 공지된 플라즈마 혹은 습식각 기법들을 이용하여 수행된다. 게이트 전극 형성, 소스/드레인 형성, 실리사이데이션, 그리고 상기 논의한 바와 같이 디바이스 구조를 완료하기위한 후속 공정들이 계속될 수 있다.
상기 공정을 이용하여, 옥사이드-니트라이드 게이트 절연층을 가지는 반도체 디바이스는 개선된 신뢰성과 확대(scaled) 용량 특성들을 가지도록 형성될 수 있다. 예를 들어서, 5Å의 옥시니트라이드(k는 약 4) 및 5에서 15Å의 실리콘 니트라이드(k는 약 8)를 이용하여, 상기 게이트 절연은 7.5에서 12.5Å의 SiO2와 동등한 용량 특성을 제공한다. 이러한 방식으로, 상기 옥사이드-니트라이드 게이트 절연층은 상기 반도체 디바이스의 크기를 대단히 줄인다. NH3열처리에 의한 상기 니트라이드층의 보호는 또한, 상기 니트라이드에 의해 저장되는 전하량을 최소화하므로 디바이스 특성들을 개선한다. NH3 열처리의 이용은 니트로겐을 상기 옥사이드층 뿐만 아니라 기판 인터페이스에 결합시기기위해서도 사용될 수 있다. 이는 상기 게이트 절연층의 특성을 더욱 개선할 수 있다.
본 발명은 옥사이드-니트라이드 게이트 절연층을 가지는 것이 바람직한 다수의 상이한 디바이스들을 형성하는데 적용된다. 이러한 디바이스들은 MOS, CMOS, 그리고 BiCMOS 구조들을 포함하지만, 이들로 제한되는 것은 아니다. 따라서, 본 발명은 상기 설명한 측정 예제들로 제한될 수 없으며, 오히려 상기 첨부되는 청구항들이 설정하는 본 발명의 모든 측면을 포괄하는 것으로 이해되어야만 한다. 다양한 변경들, 동등한 공정들 및 본 발명이 적용될 수 있는 다수의 구조들은 당 업자들에게는, 본 명세서를 살펴보면서 본 발명의 지시를 보면 명백할 것이다. 상기 청구항들은 이러한 변경들 및 디바이스들을 포괄한다.
Claims (20)
- 반도체 디바이스를 형성하는 공정에 있어서,니트로겐을 함유한 옥사이드층을 기판 상에 형성하는 단계와,니트라이드층을 상기 니트로겐을 함유한 옥사이드층 상에 형성하는 단계와,상기 니트라이드층의 두께를 줄이는 단계와,상기 니트라이드층을 NH3를 함유한 환경에서 열처리하는 단계와, 그리고하나 이상의 게이트 전극을 상기 니트라이드층 상에 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 형성 공정.
- 제 1항에 있어서, 상기 니트로겐을 함유한 옥사이드층을 형성하는 단계는 상기 기판을 니트로겐 및 산소 환경에서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 디바이스 형성 공정.
- 제 2항에 있어서, 상기 기판을 열처리한 후 상기 니트로겐을 함유한 옥사이드층을 불활성 환경에서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 디바이스 형성 공정.
- 제 1항에 있어서, 상기 니트라이드층을 형성하는 단계는 실리콘 니트라이드층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 디바이스 형성 공정.
- 제 4항에 있어서, 상기 증착된 실리콘 니트라이드층은 약 15에서 30Å 영역의 두께를 가지는 것을 특징으로 하는 반도체 디바이스 형성 공정.
- 제 1항에 있어서, 상기 니트라이드층을 줄이는 단계는 상기 니트라이드층을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 형성 공정.
- 제 6항에 있어서, 상기 니트라이드층을 식각하는 단계는 상기 니트라이드층을 하이드로플루오릭 산과 접촉시키는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 형성 공정.
- 제 6항에 있어서, 상기 니트라이드층을 식각하는 단계는 상기 니트라이드층을 하이드로클로릭 산과 접촉시키는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 형성 공정.
- 제 1항에 있어서, 상기 니트라이드층의 두께를 줄이는 단계는 상기 니트라이드층을 상기 니트라이드층의 일부를 옥사이드로 변환시키도록 산화 하는 단계와 상기 니트라이드층의 일부를 남기기 위해서 상기 옥사이드를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 형성 공정.
- 제 9항에 있어서, 상기 니트라이드층을 상기 NH3를 함유한 환경에서 열처리하는 단계는 상기 니트라이드층을 산화하는 단계 이전에 실시되는 것을 특징으로 하는 반도체 디바이스 형성 공정.
- 제 9항에 있어서, 상기 니트라이드층을 상기 NH3를 함유한 환경에서 열처리하는 단계는 상기 니트라이드층을 산화하는 단계 이후에 실시되는 것을 특징으로 하는 반도체 디바이스 형성 공정.
- 제 11항에 있어서, 상기 니트라이트층을 열처리하는 단계는 니트로겐을 상기 니트로겐을 함유한 옥사이드층에 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 형성 공정.
- 제 9항에 있어서, 상기 니트라이드층을 상기 NH3를 함유한 환경에서 열처리하는 단계는 상기 니트라이드층을 산화하는 단계 동안에 실시되는 것을 특징으로 하는 반도체 디바이스 형성 공정.
- 제 13항에 있어서, 상기 니트라이드층을 열처리하는 단계는 니트로겐을 상기니트로겐을 함유한 옥사이드층에 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 형성 공정.
- 기판을 니트로겐 및 산소를 함유한 환경에서 열처리하여 기판 상에 옥시니트라이드층을 성장시키는 단계와,실리콘 니트라이드층을 상기 옥시니트라이드층 상에 증착하는 단계와,상기 실리콘 니트라이드층의 두께를 줄이는 단계와,상기 니트라이드층을 보호하고 니트로겐을 상기 옥시니트라이드층에 결합시키기 위해서, NH3를 함유한 환경에서 상기 실리콘 니트라이드층을 열처리하는 단계와, 그리고하나 이상의 게이트 전극들을 상기 실리콘 니트라이드층 상에 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 형성 공정.
- 제 15항에 있어서, 상기 실리콘 니트라이드를 열처리하는 단계는 상기 실리콘 니트라이드층의 두께를 줄이는 단계 다음에 실시되는 것을 특징으로 하는 반도체 디바이스 형성 공정.
- 제 16항에 있어서, 상기 실리콘 니트라이드를 열처리하는 단계는 니트로겐을 상기 옥시니트라이드층에 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 형성 공정.
- 제 15항에 있어서, 상기 실리콘 니트라이드를 열처리하는 단계는 상기 실리콘 니트라이드층의 두께를 줄이는 동안 수행되는 것을 특징으로 하는 반도체 디바이스 형성 공정.
- 제 18항에 있어서, 상기 실리콘 니트라이드를 열처리하는 단계는 니트로겐을 상기 옥시니트라이드층에 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 형성 공정.
- 제 15항에 있어서, 상기 실리콘 니트라이드층의 두께를 줄이는 단계와 상기 NH3를 함유한 환경에서 실리콘 니트라이드층을 열처리하는 단계는,상기 실리콘 니트라이트층의 일부를 옥사이드로 변화시키고 상기 니트라이드층의 잔류하는 부분을 보호하기 위해서 NH3를 함유한 환경에서 상기 실리콘 니트라이드층을 산화하는 단계와, 그리고상기 니트라이드층의 잔류하는 일부를 남겨두고 상기 옥사이드를 제거하는 단계를 포함하며, 여기서 하나 이상의 게이트 전극들은 상기 잔류하는 니트라이드층 상에 형성되는 것을 특징으로 하는 반도체 디바이스 형성 공정.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/136,464 US6162687A (en) | 1998-08-19 | 1998-08-19 | Method of manufacturing semiconductor device having oxide-nitride gate insulating layer |
| US09/136,464 | 1998-08-19 | ||
| PCT/US1999/004013 WO2000011708A1 (en) | 1998-08-19 | 1999-02-24 | Semiconductor device having oxide-nitride gate insulating layer and method of manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010072788A true KR20010072788A (ko) | 2001-07-31 |
Family
ID=22472973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020017002134A KR20010072788A (ko) | 1998-08-19 | 1999-02-24 | 옥사이드-니트라이드 게이트 절연층을 가지는 반도체디바이스 및 그 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6162687A (ko) |
| EP (1) | EP1114447A1 (ko) |
| JP (1) | JP2002523897A (ko) |
| KR (1) | KR20010072788A (ko) |
| WO (1) | WO2000011708A1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6399445B1 (en) | 1997-12-18 | 2002-06-04 | Texas Instruments Incorporated | Fabrication technique for controlled incorporation of nitrogen in gate dielectric |
| US6380056B1 (en) * | 1998-10-23 | 2002-04-30 | Taiwan Semiconductor Manufacturing Company | Lightly nitridation surface for preparing thin-gate oxides |
| US6323114B1 (en) * | 1998-11-24 | 2001-11-27 | Texas Instruments Incorporated | Stacked/composite gate dielectric which incorporates nitrogen at an interface |
| JP3538081B2 (ja) * | 1999-08-24 | 2004-06-14 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US6451713B1 (en) * | 2000-04-17 | 2002-09-17 | Mattson Technology, Inc. | UV pretreatment process for ultra-thin oxynitride formation |
| JP2002009282A (ja) * | 2000-04-19 | 2002-01-11 | Seiko Instruments Inc | 半導体装置の製造方法 |
| KR100471405B1 (ko) * | 2000-06-30 | 2005-03-08 | 주식회사 하이닉스반도체 | 반도체소자의 게이트절연막 형성 방법 |
| JP2002367990A (ja) * | 2001-06-04 | 2002-12-20 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| JP5121142B2 (ja) * | 2003-04-30 | 2013-01-16 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP4187252B2 (ja) | 2004-01-06 | 2008-11-26 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4762169B2 (ja) * | 2007-02-19 | 2011-08-31 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2009164424A (ja) * | 2008-01-08 | 2009-07-23 | Toshiba Corp | 半導体装置およびその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0072603B1 (en) * | 1978-06-14 | 1986-10-01 | Fujitsu Limited | Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride |
| US5237188A (en) * | 1990-11-28 | 1993-08-17 | Kabushiki Kaisha Toshiba | Semiconductor device with nitrided gate insulating film |
| US5258333A (en) * | 1992-08-18 | 1993-11-02 | Intel Corporation | Composite dielectric for a semiconductor device and method of fabrication |
| DE69405438T2 (de) * | 1993-03-24 | 1998-04-02 | At & T Corp | Verfahren zur Bildung dielektrischer Oxynitridschichten bei der Herstellung integrierter Schaltungen |
| US5712208A (en) * | 1994-06-09 | 1998-01-27 | Motorola, Inc. | Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants |
| US5834353A (en) * | 1997-10-20 | 1998-11-10 | Texas Instruments-Acer Incorporated | Method of making deep sub-micron meter MOSFET with a high permitivity gate dielectric |
-
1998
- 1998-08-19 US US09/136,464 patent/US6162687A/en not_active Expired - Fee Related
-
1999
- 1999-02-24 EP EP99908423A patent/EP1114447A1/en not_active Withdrawn
- 1999-02-24 JP JP2000566880A patent/JP2002523897A/ja not_active Withdrawn
- 1999-02-24 WO PCT/US1999/004013 patent/WO2000011708A1/en not_active Application Discontinuation
- 1999-02-24 KR KR1020017002134A patent/KR20010072788A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002523897A (ja) | 2002-07-30 |
| WO2000011708A1 (en) | 2000-03-02 |
| EP1114447A1 (en) | 2001-07-11 |
| US6162687A (en) | 2000-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0624899B1 (en) | Oxidation of silicon nitride in semiconductor devices | |
| US5369297A (en) | Field effect transistor including silicon oxide film and nitrided oxide film as gate insulator film and manufacturing method thereof | |
| US6911707B2 (en) | Ultrathin high-K gate dielectric with favorable interface properties for improved semiconductor device performance | |
| KR100563748B1 (ko) | 반도체소자의제조방법 | |
| US6294819B1 (en) | CVD Ta2O5/oxynitride stacked gate insulator with TiN gate electrode for sub-quarter micron MOSFET | |
| US5571734A (en) | Method for forming a fluorinated nitrogen containing dielectric | |
| US6727148B1 (en) | ULSI MOS with high dielectric constant gate insulator | |
| US6228779B1 (en) | Ultra thin oxynitride and nitride/oxide stacked gate dielectrics fabricated by high pressure technology | |
| US6235590B1 (en) | Fabrication of differential gate oxide thicknesses on a single integrated circuit chip | |
| US20040175961A1 (en) | Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics | |
| US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| US7671426B2 (en) | Metal insulator semiconductor transistor using a gate insulator including a high dielectric constant film | |
| KR20080047322A (ko) | 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법 | |
| KR20010072788A (ko) | 옥사이드-니트라이드 게이트 절연층을 가지는 반도체디바이스 및 그 제조 방법 | |
| US7306985B2 (en) | Method for manufacturing semiconductor device including heat treating with a flash lamp | |
| JP2002151684A (ja) | 半導体装置及びその製造方法 | |
| US6207542B1 (en) | Method for establishing ultra-thin gate insulator using oxidized nitride film | |
| KR100627219B1 (ko) | 반도체 장치의 제조 방법 | |
| US5970350A (en) | Semiconductor device having a thin gate oxide and method of manufacture thereof | |
| US10756098B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US6127284A (en) | Method of manufacturing a semiconductor device having nitrogen-bearing oxide gate insulating layer | |
| US6130164A (en) | Semiconductor device having gate oxide formed by selective oxide removal and method of manufacture thereof | |
| JP4639000B2 (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| US6399519B1 (en) | Method for establishing ultra-thin gate insulator having annealed oxide and oxidized nitride | |
| KR100277564B1 (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |