JP2009164424A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009164424A
JP2009164424A JP2008001588A JP2008001588A JP2009164424A JP 2009164424 A JP2009164424 A JP 2009164424A JP 2008001588 A JP2008001588 A JP 2008001588A JP 2008001588 A JP2008001588 A JP 2008001588A JP 2009164424 A JP2009164424 A JP 2009164424A
Authority
JP
Japan
Prior art keywords
film
interface layer
thickness
interface
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008001588A
Other languages
English (en)
Inventor
Takashi Shimizu
敬 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008001588A priority Critical patent/JP2009164424A/ja
Priority to TW097148959A priority patent/TW200945444A/zh
Priority to US12/349,823 priority patent/US8030198B2/en
Publication of JP2009164424A publication Critical patent/JP2009164424A/ja
Priority to US13/137,650 priority patent/US20110316095A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】Ｈｉｇｈ−Ｋ膜からなるゲート絶縁膜と基板との間に１ｎｍ以下の厚さの界面層を有し、再酸化による界面層の膜厚増加を抑えることができ、微細化が可能となる半導体装置を提供する。
【解決手段】シリコン基板１のチャネル領域３上にシリコン酸化物よりも誘電率の高い高誘電率材料膜（Ｈｉｇｈ−Ｋ膜１３）を介して形成されるゲート電極１４と、チャネル領域３を挟んだシリコン基板１の表面に形成されたソース／ドレイン領域１７とを備える半導体装置であって、シリコン基板１と高誘電率材料膜との間に、シリコン基板１との界面付近に厚さ方向の窒素濃度分布のピークを有し、厚さが０．２〜１ｎｍのシリコン酸窒化膜からなる界面層１２を備える。
【選択図】 図１

Description

本発明は、半導体装置およびその製造方法に関するものである。
近年の電界効果型トランジスタの微細化と低電圧動作化に伴って、ゲート絶縁膜の薄膜化が求められている。一般的に、ゲート絶縁膜としてはシリコン酸化膜（ＳｉＯ2膜）が用いられているが、このＳｉＯ2膜が３ｎｍよりも薄くなるとトンネル電流によるリーク電流が増加し、消費電力が増大してしまうなどの問題が生じてきている。そこで、トンネル電流によるリーク電流の増加を抑制するために、物理膜厚は厚いが、薄いＳｉＯ2膜容量換算膜厚（以下、単に容量換算膜厚という）を実現できるＨｆＯ2膜などの高誘電率材料膜（以下、Ｈｉｇｈ−Ｋ膜という）がゲート絶縁膜として用いられるようになってきている。この場合、Ｈｉｇｈ−Ｋ膜とシリコン（Ｓｉ）基板との間の界面層には、ＳｉＯ2膜やシリコン酸窒化膜（ＳｉＯＮ膜）が用いられる（たとえば、特許文献１参照）。ゲート絶縁膜全体の薄膜化という観点では、この界面層はできるだけ薄いことが望ましいが、従来の方法では、以下に説明するように再酸化や窒素導入などの理由によって１ｎｍ以下の厚さの界面層を形成することは困難であった。たとえば、一般的に用いられる半導体装置製造プロセスでは、ゲート絶縁膜形成直前にクリーニング工程が行われるが、この工程で用いられる溶液処理において既に１ｎｍ程度のケミカル酸化膜（ＳｉＯ2膜）が形成されてしまっていた。
また、１ｎｍ以下のＳｉＯ2膜からなる界面層を熱酸化処理によって初めに形成できたとしても、後のＨｉｇｈ−Ｋ膜の形成工程やその後の工程の際に、Ｈｉｇｈ−Ｋ膜中で生じた活性な酸素や外部から進入した活性な酸素によってＳｉ基板界面が再酸化され、界面層の膜厚が増加してしまうという問題点もあった。そこで、再酸化のレートを抑制するために、初めに形成する界面層として、ＳｉＯ2膜中に窒素を取り込んだＳｉＯＮ膜を用いる方法が考えられるが、界面層へ窒素を導入するための窒化工程の際にも界面層（ＳｉＯＮ膜）の膜厚増加が生じてしまい、結局界面層の膜厚は１ｎｍ以上に増加してしまうという問題点があった。特に、再酸化のレートを抑制するために界面層のＳｉ基板との界面の窒素濃度を高くしようとすればするほど、窒素導入時の膜厚増加が大きくなってしまう。つまり、従来の方法では、界面層の再酸化を抑制しながら、界面層の厚さを１ｎｍ以下に抑えることは困難であるという問題点があった。
さらに、上記の界面層のＳｉＯ2膜の窒化処理にプラズマ窒化処理を用いた場合には、プラズマ窒化処理が表面反応プロセスであるため、再酸化が生じる界面層のＳｉ基板界面側に効率よく窒素を取り込むことが困難であるという問題点もあった（たとえば、特許文献２参照）。
特開２００４−２８９０８２号公報 特開２００４−２３００８号公報
本発明は、電界効果型トランジスタを有する半導体装置において、Ｈｉｇｈ−Ｋ膜を含むゲート絶縁膜と半導体基板との間に１ｎｍ以下の厚さの界面層を有し、再酸化による界面層の膜厚増加を抑えることができ、微細化が可能となる半導体装置とその製造方法を提供することを目的とする。
本発明の一態様によれば、シリコン基板のチャネル領域上にシリコン酸化物よりも誘電率の高い高誘電率材料膜を介して形成されるゲート電極と、前記チャネル領域を挟んだ前記シリコン基板の表面に形成されたソース／ドレイン領域とを備える半導体装置であって、前記シリコン基板と前記高誘電率材料膜との間に、前記シリコン基板との界面付近に厚さ方向の窒素濃度分布のピークを有し、厚さが０．２〜１ｎｍのシリコン酸窒化膜からなる界面層を備えることを特徴とする半導体装置が提供される。
また、本発明の一態様によれば、シリコン基板のチャネル領域上に形成されたゲート絶縁膜およびゲート電極と、前記チャネル領域を挟んだ前記シリコン基板の表面に形成されたソース／ドレイン領域とを有し、前記ゲート絶縁膜のＳｉＯ2膜換算容量膜厚が異なる複数種類の電界効果型トランジスタを前記シリコン基板上に備える半導体装置であって、前記電界効果型トランジスタのうち１種類の電界効果型トランジスタのゲート絶縁膜は、前記シリコン基板との界面付近に厚さ方向の窒素濃度分布のピークを有し、厚さが０．２〜１ｎｍのシリコン酸窒化膜からなる前記シリコン基板の前記チャネル領域上に形成される界面層と、前記界面層上に形成され、シリコン酸化物よりも誘電率の高い高誘電率材料膜と、からなることを特徴とする半導体装置が提供される。
さらに、本発明の一態様によれば、シリコン基板のチャネル領域上にシリコン酸化物よりも誘電率の高い高誘電率材料膜を介して形成されるゲート電極と、前記チャネル領域を挟んだ前記シリコン基板の表面に形成されたソース／ドレイン領域と、を備える半導体装置の製造方法であって、前記シリコン基板上にシリコン酸化膜を形成するシリコン酸化膜形成工程と、前記シリコン酸化膜の前記シリコン基板側界面から０．２〜１ｎｍの厚さの範囲に所定の濃度以上の窒素が導入されるように前記シリコン酸化膜をシリコン酸窒化膜に窒化処理する窒化工程と、前記所定の濃度以上の窒素が導入されている厚さまで前記シリコン酸窒化膜をエッチングし、前記所定の濃度以上の窒素が導入されたシリコン酸窒化膜からなる界面層を形成する界面層形成工程と、前記界面層上に前記高誘電率材料膜を形成する高誘電率材料膜形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
また、本発明の一態様によれば、シリコン基板のチャネル領域上に形成されたゲート絶縁膜およびゲート電極と、前記チャネル領域を挟んだ前記シリコン基板の表面に形成されたソース／ドレイン領域と、を有する電界効果型トランジスタで、前記ゲート絶縁膜の容量膜厚が異なる複数種類の電界効果型トランジスタを前記シリコン基板上に備える半導体装置の製造方法であって、前記シリコン基板上の第１と第２の領域にシリコン酸化膜を形成するシリコン酸化膜形成工程と、前記シリコン酸化膜の前記シリコン基板側界面から０．２〜１ｎｍの厚さの範囲に所定の濃度以上の窒素が導入されるように前記シリコン酸化膜をシリコン酸窒化膜に窒化処理する窒化工程と、前記所定の濃度以上の窒素が導入されている厚さまで前記第１の領域上の前記シリコン酸窒化膜をエッチングして、前記第１の領域上には前記所定の濃度以上の窒素が導入されたシリコン酸窒化膜からなる界面層を形成し、前記第２の領域上では前記窒化工程で形成された前記シリコン酸窒化膜を界面層とする界面層形成工程と、少なくとも前記第１の領域の前記界面層上に、シリコン酸化物よりも誘電率の高い高誘電率材料膜を形成する高誘電率材料膜形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、電界効果型トランジスタを有する半導体装置において、Ｈｉｇｈ−Ｋ膜を含むゲート絶縁膜と半導体基板との間に１ｎｍ以下の厚さの界面層を有し、再酸化による界面層の膜厚増加を抑えることができ、微細化が可能となるという効果を奏する。
以下に添付図面を参照して、本発明にかかる半導体装置およびその製造方法の最良な実施の形態を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。また、以下の実施の形態で用いられる半導体装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。さらに、以下で示す膜厚は一例であり、これに限定されるものではない。
（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる半導体装置の構成の一例を模式的に示す断面図である。半導体基板としての第１の導電型のシリコン基板（Ｓｉ基板）１の上面内には、シリコン酸化膜（ＳｉＯ2膜）などからなる素子分離絶縁膜２が形成されている。素子分離絶縁膜２によって規定される素子形成領域内には、金属／絶縁体／半導体接合を持つＭＩＳ（Metal Insulator Semiconductor）型の電界効果型トランジスタ１０が形成される。電界効果型トランジスタ１０は、チャネル領域３上に形成された界面層１２、ＳｉＯ2よりも誘電率の高いＨｆＳｉＯＮなどのＨｉｇｈ−Ｋ膜１３、およびポリシリコン膜やＴｉＮ，Ｍｏ，Ａｕ，Ａｌ，Ｐｔ，Ａｇ，Ｗなどの導電性材料からなるゲート電極１４が積層したゲート積層体１５とこのゲート積層体１５の線幅方向両側側面にシリコン窒化膜などの絶縁膜で形成されるゲート側壁膜１６とからなるゲート構造１１と、ゲート構造１１の下方のチャネル領域３を挟んで対を成すソース／ドレイン領域１７と、を有している。なお、ここで、界面層１２とＨｉｇｈ−Ｋ膜１３とがゲート絶縁膜の役割を果たしている。また、この図１では、ゲート電極１４が半導体（ポリシリコン膜）で形成されている場合が図示されている。
ここで、界面層１２は、０．２ｎｍ以上で１ｎｍ以下の厚さのＳｉＯＮ膜からなる。界面層１２の厚さが０．２ｎｍ以上であるのは、Ｈｉｇｈ−Ｋ膜１３からＳｉ基板１への酸素の拡散を抑えるために、原子層一層分以上の厚さの窒素原子の層が必要であるためである。また、界面層１２の厚さが１ｎｍよりも厚いと、目的とする容量換算膜厚以上の界面層１２が生成されてしまうことになるので、１ｎｍ以下の厚さであることが望ましい。
図２は、界面層における窒素濃度の深さ方向分布のプロファイルの一例を示す図である。この図に示されるように、界面層１２は、Ｓｉ基板１との界面付近に、窒素濃度の深さ方向分布のピークを有していることが望ましい。具体的には、Ｓｉ基板１との界面から０．５ｎｍ以内の深さに窒素濃度の深さ方向分布のピークを有していることが望ましい。
ここで、界面層１２（ＳｉＯＮ膜）とＳｉ基板１との界面のこの明細書での定義について説明する。上記したようにこの実施の形態では、界面層１２のＳｉ基板１側界面付近には少なくとも１層分の窒素が存在している。また、界面層１２（ＳｉＯＮ）の構成元素であるシリコンや酸素の配置を考慮すると、窒素原子の層の下にＳｉ原子の層が複数層連続してなるＳｉ基板１が配置される場合と、窒素原子の層の下に酸素原子の層が存在し、この酸素原子の層の下にＳｉ原子の層が複数層連続してなるＳｉ基板１が配置される場合とが考えられる。そこで、界面層１２の最もＳｉ基板１側に位置する窒素原子の層からＳｉ基板１の方向に向かって、Ｓｉ原子の層が複数層以上連続して形成される層のうちの上記窒素原子の層に最も近いＳｉ原子の層と、上記窒素原子の層または酸素原子の層との境界を、界面層１２とＳｉ基板１との界面というものとする。このように界面を定義すると、界面層１２の最もＳｉ基板１側に位置する窒素原子の層から約０．２ｎｍの範囲に界面層１２とＳｉ基板１との界面が存在する割合が高くなる。つまり、界面層１２とＳｉ基板１との界面から約０．２ｎｍの範囲に、界面層１２の窒素原子の層が存在することになる。
また、後述するようにこの実施の形態による界面層１２への窒素の導入は、界面層１２の上面側からではなくＳｉ基板１界面側から行われることから、界面層１２のＳｉ基板１界面付近（理想的には、界面層１２とＳｉ基板１との界面）に窒素濃度の深さ方向分布のピークが存在する。その結果、このピークの位置が、界面層１２の上記で定義した界面から約０．５ｎｍ以内の界面付近に存在する場合が多い。界面層１２における窒素濃度の深さ方向分布のピークがＳｉ基板１界面から０．５ｎｍ以内の深さであることが望ましいのは、このような理由による。
なお、界面層１２とＨｉｇｈ−Ｋ膜１３の物理膜厚は、製造する電界効果型トランジスタ１０のサイズや特性に応じて必要とされるゲート絶縁膜の容量換算膜厚に合わせて、決定される。ここで、界面層１２のＳｉＯＮ膜は、ＳｉＯ2膜よりも誘電率が高く、窒素濃度によって誘電率が異なる。具体的には、窒素濃度が多いと誘電率が高くなる。つまり、同じ物理膜厚でも、窒素濃度によって誘電率が異なるので、容量換算膜厚も変化する。そのため、界面層１２に導入することができる窒素濃度に応じて界面層１２の物理膜厚が変化する。そこで、一般的には、界面層１２の窒素濃度と物理膜厚（０．２〜１ｎｍの範囲）が決められると、目的とするゲート絶縁膜全体の容量換算膜厚を得るためのＨｉｇｈ−Ｋ膜１３の物理膜厚が定められる。
つぎに、このような半導体装置の製造方法について説明する。図３〜図４は、本発明の第１の実施の形態にかかる半導体装置の製造方法の手順の一例を模式的に示す断面図である。まず、第１の導電型のＳｉ基板１の表面に、ＳＴＩ（Shallow Trench Isolation）法などによって所定のパターンの素子分離絶縁膜２を形成する（図３（ａ））。ついで、熱酸化によって、素子分離絶縁膜２で囲まれた領域のＳｉ基板１の表面上に、界面層１２の基となるシリコン酸化膜（ＳｉＯ2膜）２１を形成する（図３（ｂ））。このＳｉＯ2膜２１の厚さはたとえば４ｎｍとする。
その後、ＳｉＯ2膜２１のＳｉ基板１との界面付近に窒素濃度がピークを有するように、熱窒化処理を行って、ＳｉＯ2膜２１からシリコン酸窒化膜（ＳｉＯＮ膜）２２を形成する（図３（ｃ））。このとき、ＳｉＯＮ膜２２のＳｉ基板１側の領域、特にＳｉ基板１界面から０．２〜１ｎｍの範囲では、窒素濃度が約１０ａｔ％以上であることが望ましい。この例では、ＳｉＯＮ膜２２の界面付近に窒素濃度が約３０ａｔ％導入されるものとする。なお、以下の説明では、ＳｉＯＮ膜２２中のＳｉ基板１界面から０．２〜１ｎｍの範囲の領域は、窒素濃度が高いのでＳｉＯＮ組成領域２２Ａといい、その他の領域は、窒素濃度が少なく組成的にＳｉＯ2に近いので、ＳｉＯ2組成領域２２Ｂという。
この熱窒化処理として、ＮＯガス雰囲気中、ＮＨ3ガス雰囲気中、またはＮ2Ｏガス雰囲気中で、８００〜９５０℃の温度での熱処理を例示することができる。図５は、熱窒化処理後のＳｉＯＮ膜中の窒素濃度の深さ方向のプロファイルの一例を模式的に示す図である。図５（ａ）は、ＮＯガス雰囲気中で熱窒化処理を行った場合のシリコン酸化膜中の窒素濃度の深さ方向プロファイルの一例を示す図である。この図に示されるように、ＮＯガスによる窒化処理では、Ｓｉ基板とＳｉＯ2膜との界面から窒化が始まる。その結果、ＳｉＯＮ膜の窒素濃度は、Ｓｉ基板との界面付近にピークを有し、ＳｉＯＮ膜の上面に向かうにつれて濃度が低くなるプロファイルを有することが知られている（たとえば、特開２０００−４９１５９号公報参照）。
また、図５（ｂ）は、ＮＨ3ガス雰囲気中で熱窒化処理を行った場合のＳｉＯＮ膜中の窒素濃度の深さ方向プロファイルの一例を示す図である。この図に示されるように、ＮＨ3ガスによる窒化処理では、ＳｉＯ2膜の上面とＳｉ基板との界面から窒化が始まる。その結果、ＳｉＯＮ膜の窒素濃度は、ＳｉＯＮ膜の上面と、Ｓｉ基板との界面付近と、に２つのピークを有し、ＳｉＯＮ膜の膜厚の中心付近で濃度が低くなるプロファイルを有することが知られている（たとえば、特開２０００−４９１５９号公報参照）。
さらに、図５（ｃ）は、Ｎ2Ｏガス雰囲気中で熱窒化処理を行った場合のＳｉＯＮ膜中の窒素濃度の深さ方向プロファイルの一例を示す図である。Ｎ2Ｏガスによる窒化処理では、ＮＯガス雰囲気中やＮＨ3ガス雰囲気中での熱窒化処理を行った場合に比べてシリコン酸化膜中に導入される窒素濃度が低くなる。また、この図に示されるように、窒素濃度は、ＳｉＯＮ膜のＳｉ基板界面付近にピークを有し、ＳｉＯＮ膜の上面に向かうにつれて濃度が低下するプロファイルを有することが知られている（たとえば、特開２０００−４９１５９号公報、米国特許第６，９３３，２４８号明細書参照）。
これらの中で、ＳｉＯＮ膜中のＳｉ基板界面付近に窒素濃度のピークを有するプロファイルを形成でき、Ｓｉ基板界面付近中に高濃度で窒素を導入することができるＮＯガス雰囲気中での熱窒化処理が最も望ましい。また、図５（ａ）のようなＳｉＯＮ膜中の窒素濃度の深さ方向プロファイルが得られれば、他の方法によって窒化処理を行ってもよい。なお、この熱窒化処理の条件は、ＳｉＯＮ膜２２のＳｉ基板１界面に導入したい窒素濃度によって最適化される。
ついで、シリコン酸窒化膜に対してシリコン酸化膜の選択比を大きく取ることができるエッチング液またはエッチングガスを用いて、ＳｉＯＮ膜２２を物理膜厚が０．２〜１ｎｍとなるまでエッチング処理を行う（図３（ｄ））。このようなシリコン酸窒化膜に対してシリコン酸化膜の選択比を大きく取ることができるエッチング液として、フッ化アンモニウム溶液やフッ化水素溶液などを例示することができる。このエッチング処理によって、ＳｉＯＮ膜２２中のＳｉＯ2組成領域２２Ｂがエッチングされて、ＳｉＯＮ組成領域２２Ａが残され、界面層１２Ａが形成される。
図６は、熱窒化処理を行った界面層の窒素濃度とエッチングレートの関係を示す図である。具体的には、界面層の各深さにおける、ＮＯガス雰囲気中で作製したＳｉＯＮ膜中の窒素濃度と、ＳｉＯＮ膜をフッ化アンモニウム溶液でウエットエッチングをした場合のエッチングレートの関係を示している。この図で横軸は、ＳｉＯＮ膜上面からの深さ（ｎｍ）を示しており、左側の縦軸はＳｉＯＮ膜中の窒素濃度（ａｔ％）を示しており、右側の縦軸はＳｉＯＮ膜のエッチングレート（ｎｍ／ｓｅｃ）を示している。また、この図で、実線はＳｉＯＮ膜中の窒素濃度を示しており、破線はエッチングレートを示している。この図に示されるように、ＮＯガス雰囲気中で作製したＳｉＯＮ膜２２では、Ｓｉ基板１との界面付近に窒素濃度のピークがあり、上面に向かうにつれて窒素濃度が減少していく。そのため、シリコン酸窒化膜に対してシリコン酸化膜の選択比を大きく取ることができるエッチング液の１つであるフッ化アンモニウム溶液でエッチングを行うと、ＳｉＯＮ膜２２の上面から深さ３ｎｍくらいまでの深さにある組成的にＳｉＯ2に近いＳｉＯ2組成領域２２Ｂではエッチングレートが高く、３ｎｍよりも深い、組成的にＳｉＯＮに近いＳｉＯＮ組成領域２２Ａではエッチングレートが低下する。
図７は、ＮＯガス雰囲気中で熱窒化処理を行った界面層のエッチングの様子を示す図である。ここでは、ＳｉＯＮ膜とＳｉＯ2膜をフッ化アンモニウム溶液でエッチングしたときの時間の経過による厚さの変化を示しており、横軸はエッチング時間（任意単位）であり、縦軸は残留した界面層１２の膜厚（ｎｍ）を示している。この図で、「■」で示されるデータは、ＮＯガス雰囲気中で８００℃で熱窒化処理を行って得られた約４．５ｎｍの厚さのＳｉＯＮ膜をエッチングした場合のデータを示しており、「黒三角」で示されるデータは、ＮＯガス雰囲気中で９５０℃で熱処理を行って得られた約５ｎｍの厚さのＳｉＯＮ膜をエッチングした場合のデータを示しており、「○」で示されるデータは、窒素を導入していない約４ｎｍの厚さのＳｉＯ2膜をエッチングした場合のデータを示している。
ＳｉＯ2膜の場合には、フッ化アンモニウム溶液でエッチングを行うと、エッチング時間が長くなるほど膜厚が減少し、最終的にほぼすべての膜がエッチングされてしまう。これに対して、ＳｉＯＮ膜は、残留膜厚がある値に達すると、エッチングがほぼ停止した状態となる傾向にある。たとえば、ＮＯガス雰囲気中で８００℃で作製したＳｉＯＮ膜については、残留膜厚が約１ｎｍになるとエッチング処理の時間の経過に対して余りエッチングされず、徐々に０ｎｍへと変化していく。また、ＮＯガス雰囲気中で９５０℃で作製したＳｉＯＮ膜についても、残留膜厚が約１ｎｍのところでエッチングの進行がほぼ停止した状態となる。これは、図６で説明したように、ＳｉＯＮ膜２２のＳｉ基板１界面から厚さ約１ｎｍまでの範囲に窒素が高い濃度で導入されているために、組成がＳｉＯＮとなり、エッチング液によるエッチングレートがＳｉＯ2の場合に比して著しく低下することによるものである。また、図６と図７とをあわせて考察すると、ＳｉＯＮ膜中の窒素濃度が約５％以上で、エッチングレートが急激に低下し、約１０％以上存在するとエッチングレートが０．１ｎｍ／ｓｅｃ以下となり、ほとんどエッチングされなくなる。
また、ＮＯガス雰囲気中で９５０℃で作製したＳｉＯＮ膜における窒素濃度は、同じく８００℃で作製したＳｉＯＮ膜における窒素濃度に比して高くなる傾向にある。すなわち、熱処理温度が高いほど、ＳｉＯＮ膜に取り込まれる窒素量が多くなる。そのため、両者の間で、エッチングレートが停止する膜厚に違いが生じている。つまり、窒素が多く導入される９５０℃で形成したＳｉＯＮ膜の方が、Ｓｉ基板１界面から離れた位置にまで窒素が拡散することになるので、エッチングレートがほとんど進行しなくなる位置もＳｉ基板１界面から離れた位置になる。逆に、８００℃で作製したＳｉＯＮ膜の方は、窒素濃度が相対的に低いために、エッチングレートがほとんど進行しなくなる位置が９５０℃で形成したＳｉＯＮ膜の場合に比してＳｉ基板１に近くなる。つまり、このような性質を利用することで、所定の窒素濃度以上の濃度が含まれるＳｉ基板１からの厚さを０．２〜１ｎｍの間で変化させることができる。
さらに、所定の窒素濃度以上の濃度が含まれるＳｉ基板１からの厚さを０．２〜１ｎｍの範囲で変化させて形成したＳｉＯＮ膜を、窒素濃度によってエッチングレートが変化するエッチング液を用いてエッチングすることによって、窒素濃度が所定値以上となる部分でエッチングを自動的に停止させるセルフリミット機能を実現することができる。これによって、０．２〜１ｎｍの範囲の所望の厚さの界面層１２Ａを得ることが可能となる。この例では、３ｎｍのＳｉＯ2膜を完全にエッチングするのに要するエッチング時間に３０％延長した処理時間でエッチングを行うことによって、物理膜厚が０．５ｎｍであり、窒素濃度が３０ａｔ％のＳｉＯＮ膜からなる界面層１２Ａが得られる。
以上説明したように熱窒化処理条件は、界面層１２ＡのＳｉ基板１界面に導入したい窒素濃度によって最適化が行われる。これにより、ＳｉＯＮ膜２２中の所定の窒素濃度以上のＳｉＯＮ組成領域２２Ａの厚さが決まり、また、このＳｉＯＮ膜の窒素濃度分布によるエッチング条件のセルフリミット機能によって界面層１２Ａの残留膜厚が決まる。そして、この界面層１２Ａの残留膜厚と最終的な界面層１２ＡのＳｉ基板１界面の窒素量とから再酸化による増膜抑制効果が決まり、最終的なゲート絶縁膜（界面層１２Ａ＋Ｈｉｇｈ−Ｋ膜１３Ａ）としての容量膜厚と界面特性とが決められることになる。
その後、０．２ｎｍ〜１ｎｍの厚さとなったＳｉＯＮ膜からなる界面層１２Ａ上の全面に、所定の厚さのＨｆＳｉＯＮ膜などのＨｉｇｈ−Ｋ膜１３Ａを形成する（図４（ａ））。このＨｉｇｈ−Ｋ膜１３Ａの厚さは、上述したように作製する電界効果型トランジスタ１０の特性やサイズと、界面層１２Ａを構成するＳｉＯＮ膜の窒素濃度と厚さとに応じて決定される。この例では、Ｈｉｇｈ−Ｋ膜１３Ａを約３ｎｍ堆積するものとする。
ついで、Ｈｉｇｈ−Ｋ膜１３Ａ上の全面にポリシリコン膜やＴｉＮ，Ｍｏ，Ａｕ，Ａｌ，Ｐｔ，Ａｇ，Ｗなどのゲート電極１４の基となる導電性材料膜１４Ａを形成する（図４（ｂ））。その後、導電性材料膜１４Ａ上にフォトリソグラフィ技術によってゲート電極形成位置に図示しないレジストを形成し、このレジストをマスクとして導電性材料膜１４Ａ、Ｈｉｇｈ−Ｋ膜１３Ａおよび界面層１２Ａをエッチングして、界面層１２、Ｈｉｇｈ−Ｋ膜１３およびゲート電極１４の積層体からなるゲート積層体１５を形成する（図４（ｃ））。
レジストを除去した後、ゲート積層体１５をマスクとして、ゲート積層体１５の線幅方向両側のＳｉ基板１表面に所定の不純物イオンをイオン注入して活性化させ、第２の導電型の活性層からなるソース／ドレイン領域１７を形成する（図４（ｄ））。たとえば、ｎ型のソース／ドレイン領域１７を形成する場合には、不純物としてＰやＡｓなどをイオン注入し、ｐ型のソース／ドレイン領域１７を形成する場合には、不純物としてＢなどをイオン注入する。
その後、ゲート積層体１５を形成したＳｉ基板１上にシリコン窒化膜などからなる絶縁膜を形成し、ゲート積層体１５の線幅方向両側側面にのみ絶縁膜が残るように異方性エッチングを行ってゲート側壁膜１６を形成し、ゲート構造１１を形成する。以上によって、図１に示される半導体装置が得られる。
なお、この実施の形態では、界面層１２Ａの基となるＳｉＯ2膜の熱窒化処理の例として、ＮＯガスによる熱窒化処理、ＮＨ3ガスによる熱窒化処理、またはＮ2Ｏガスによる熱窒化処理を挙げた。熱窒化処理には、このほかにプラズマ窒化処理がある。図８は、プラズマ窒化処理で形成したＳｉＯＮ膜の窒素濃度とエッチングレートの関係を示す図である。具体的には、プラズマ窒化処理で作製したＳｉＯＮ膜中の窒素濃度と、ＳｉＯＮ膜をフッ化アンモニウム溶液でウエットエッチングをした場合のエッチングレートの関係を示している。この図で横軸は、ＳｉＯＮ膜上面からの深さ（ｎｍ）を示しており、左側の縦軸はＳｉＯＮ膜中の窒素濃度（ａｔ％）を示しており、右側の縦軸はＳｉＯＮ膜のエッチングレート（ｎｍ／ｓｅｃ）を示している。また、この図で、「■」で示されるデータは、窒素濃度を示しており、「黒三角」で示されるデータは、エッチングレートを示している。この図に示されるように、プラズマ窒化処理で作製したＳｉＯＮ膜は、その上面に窒素濃度のピークがあり、Ｓｉ基板１に向かうにつれて窒素濃度が減少していく。つまり、Ｓｉ基板１との界面付近には、窒素が導入されておらず、組成的にＳｉＯ2となっている。
そのため、シリコン酸窒化膜に対してシリコン酸化膜の選択比を大きく取ることができるエッチング液の１つであるフッ化アンモニウム溶液でエッチングを行うと、窒素濃度が約１０ａｔ％で組成的にＳｉＯＮ膜に近くなっている界面層１２の上面付近ではエッチングレートが遅く、なかなかエッチングが進行しないが、窒素濃度が約１０ａｔ％未満の組成的にＳｉＯ2に近くなる領域では、エッチングレートが高くなり、最終的にはＳｉＯＮ膜全体が除去されてしまう。つまり、プラズマ窒化処理で作製したＳｉＯＮ膜では、Ｓｉ基板１界面付近に窒素が導入されないために、上述した説明のようにＳｉ基板１界面から０．２〜１ｎｍの厚さの界面層１２Ａを残すようにエッチングを制御することが困難となる。そのため、ＳｉＯ2膜に窒素を導入する際の窒化処理にプラズマ窒化処理を用いることは現実的でない。また、図８に示されるように、Ｓｉ基板１との界面付近は、窒素濃度が少なく組成的にＳｉＯ2となっているので、再酸化を抑制できず、Ｈｉｇｈ−Ｋ膜１３Ａ形成後に、再酸化によって界面層１２Ａの膜厚が増加してしまう可能性もある。
また、図４（ｃ）のゲート積層体１５の形成時において、この図に示されるようにＳｉ基板１の素子分離絶縁膜２との境界部分の上部付近の角部を丸めるように形成してもよいし、丸めなくてもよい。しかし、図４（ｃ）のゲート積層体１５の線幅方向の側面から見た場合には、ゲート電極１４と素子分離絶縁膜２の角部とは、オーバラップするので、Ｓｉ基板１の角部が丸まっていない（尖っている）と、このＳｉ基板１の角部が、ゲート電極１４とＳｉ基板１の間の電界が集中する場所となり、リーク電流の増大や信頼性の劣化に繋がってしまう。そのため、素子分離絶縁膜２と接する部分のＳｉ基板１の上部の角部を丸めることが好ましい。
この第１の実施の形態によれば、界面層１２Ａの厚さが０．２〜１ｎｍであり、界面層１２Ａにおける窒素濃度の深さ方向プロファイルにおいて、窒素濃度のピークがＳｉ基板１との界面から０．５ｎｍの範囲に存在するＳｉＯＮ膜を用いるようにしたので、界面層１２Ａ上にＨｉｇｈ−Ｋ膜１３Ａを形成した場合でも、その後のＳｉ基板１界面の再酸化を抑制するとともに、界面層１２Ａの膜厚増加を防ぎ、微細化が可能となる。その結果、界面層１２ＡとＨｉｇｈ−Ｋ膜１３Ａとを合わせたゲート絶縁膜の容量換算膜厚を薄く保ちながら、実際の物理膜厚を大きくして、ゲートリーク電流を防ぐことができるという効果を有する。
また、熱酸化によってＳｉ基板１上に１ｎｍよりも厚いＳｉＯ2膜を形成し、Ｓｉ基板１界面から０．２〜１ｎｍの厚さの範囲での窒素濃度が所定の値（１０ａｔ％）以上となるような熱窒化処理によってＳｉＯＮ膜２２を形成し、シリコン酸窒化膜に対してシリコン酸化膜の選択比が大きくなる条件でエッチングして界面層１２Ａを形成したので、界面層１２Ａのエッチング時に、窒素濃度が所定の値のところでエッチングを自動的に停止させることができる。特に、Ｓｉ基板１界面から０．５ｎｍの範囲に窒素濃度がピークを有するように熱窒化処理を行うようにすることで、エッチングが自動的に停止する界面層１２Ａの膜厚を０．２〜１ｎｍに制御することができる。つまり、Ｓｉ基板１とＨｉｇｈ−Ｋ膜１３Ａとの間に配置されるＳｉＯＮ膜（界面層１２Ａ）の膜厚を０．２〜１ｎｍに薄膜化することができるという効果を有する。また、界面層１２ＡのＳｉ基板１との界面付近には、窒素が導入されているので、Ｈｉｇｈ−Ｋ膜１３Ａ形成後における界面層１２Ａの再酸化を抑制するとともに、界面層１２Ａの膜厚増大も抑制することができる。
この第１の実施の形態の具体的な効果について説明する。まず、従来プロセスで形成した電界効果型トランジスタでは、１．５ｎｍ（物理膜厚＝容量換算膜厚）の界面層（ＳｉＯ2膜）が形成されていることがわかっている。これに対して、上述した例では、界面層１２の厚さは０．５ｎｍであるので、この第１の実施の形態に示される製造方法によって、界面層１２の物理膜厚の薄膜化効果は約１ｎｍとなる。さらに、この第１の実施の形態の例による界面層１２は窒素を高濃度に（３０ａｔ％）含むため、界面層１２の誘電率が従来のもの（ＳｉＯ2膜）に比して高くなっているので、物理膜厚の薄膜化効果以上に容量換算膜厚の薄膜化効果は大きくなっているものと考えられる。たとえば、この第１の実施の形態で説明した例による界面層１２の厚さは０．５ｎｍであり、窒素を高濃度に含み誘電率がＳｉＯ2膜に比して２倍程度大きくなると仮定すると、界面層１２（ＳｉＯＮ膜）の容量換算膜厚はその物理膜厚の半分の０．３ｎｍ程度となる。したがって、界面層１２の膜厚を容量換算膜厚で比較すると、従来プロセスの場合の界面層１２の膜厚（容量換算膜厚）が１．５ｎｍであるのに対して、この第１の実施の形態の場合には０．３ｎｍ程度となり、容量膜厚の薄膜化効果は両者の差の１．２ｎｍとなる。このように、第１の実施の形態によれば、界面層１２の物理膜厚および容量膜厚に対して大きな薄膜化効果が得られる。
（第２の実施の形態）
この第２の実施の形態では、１枚のＳｉ基板上に、厚さが異なる複数種類のゲート絶縁膜を有する（以下、マルチゲート絶縁膜という）電界効果型トランジスタが形成されている場合に、その中の電界効果型トランジスタに第１の実施の形態で説明した構造を適用する場合について説明する。
図９は、本発明の第２の実施の形態にかかる半導体装置の構成の一例を模式的に示す断面図である。この例では、界面層１２Ｈの厚さが３ｎｍ以上の電界効果型トランジスタ（以下、厚膜電界効果型トランジスタという）１０Ｈと、界面層１２Ｍの厚さが２〜３ｎｍの電界効果型トランジスタ（以下、中膜電界効果型トランジスタという）１０Ｍと、界面層１２Ｌの厚さが０．２〜１ｎｍの電界効果型トランジスタ（以下、薄膜電界効果型トランジスタという）１０Ｌと、の３種類のゲート絶縁膜の厚さが異なる電界効果型トランジスタが同一Ｓｉ基板１上に形成される場合が示されている。
ここで、厚膜電界効果型トランジスタ１０Ｈの界面層１２Ｈは、厚さが０．２〜１ｎｍで窒素濃度が所定の濃度（１０ａｔ％）以上のＳｉＯＮ膜１２Ｎと、厚さが２．８ｎｍ以上で窒素濃度が所定の濃度（１０ａｔ％）未満のＳｉＯ2膜３１Ｈと、から構成されている。また、中膜電界効果型トランジスタ１０Ｍの界面層１２Ｍは、厚さが０．２〜１ｎｍで窒素濃度が所定の濃度（１０ａｔ％）以上のＳｉＯＮ膜１２Ｎと、厚さが１．８ｎｍ以上で窒素濃度が所定の濃度（１０ａｔ％）未満のＳｉＯ2膜３１Ｍと、から構成されている。さらに薄膜電界効果型トランジスタ１０Ｌの界面層１２Ｌは、厚さが０．２〜１ｎｍで窒素濃度が所定の濃度（１０ａｔ％）以上のＳｉＯＮ膜１２Ｎから構成されている。電界効果型トランジスタ１０Ｈ，１０Ｍ，１０Ｌのその他の構成要素は、基本的に第１の実施の形態で説明したものと同一であるので、同一の構成要素には同一の符号を付して、その説明を省略している。
つぎに、このような電界効果型トランジスタにおける複数の膜厚のマルチゲート絶縁膜を有する電界効果型トランジスタの製造方法について説明する。図１０〜図１１は、マルチゲート絶縁膜を有する電界効果型トランジスタの製造方法の手順の一例を模式的に示す断面図である。なお、これらの図では、Ｓｉ基板１上の厚膜電界効果型トランジスタ１０Ｈを形成する領域を厚膜形成領域ＲHといい、中膜電界効果型トランジスタ１０Ｍを形成する領域を中膜形成領域ＲMといい、薄膜電界効果型トランジスタ１０Ｌを形成する領域を薄膜形成領域ＲLという。
まず、ＳＴＩ法などによって所定のパターンの図示しない素子分離絶縁膜が形成された第１の導電型のＳｉ基板１上に、熱酸化によって界面層１２の基となるＳｉＯ2膜２１Ｂを形成する（図１０（ａ））。このＳｉＯ2膜２１Ｂの厚さはたとえば３ｎｍとする。
その後、シリコン酸化膜２１Ｂ上の全面にレジストを塗布し、中膜形成領域ＲMのＳｉＯ2膜２１Ｂの上面が露出し、厚膜形成領域ＲHと薄膜形成領域ＲLのＳｉＯ2膜２１Ｂが被覆されるように、パターニングを行って図示しないマスクを形成し、このマスクを用いて中膜形成領域ＲMのＳｉＯ2膜２１Ｂをエッチングする（図１０（ｂ））。
厚膜形成領域ＲHと薄膜形成領域ＲLのマスクを除去した後、再び熱酸化を行って、Ｓｉ基板１の表面にＳｉＯ2膜２１Ｂ，２１Ｃを形成する（図１０（ｃ））。この熱酸化によって、前の工程で除去した中膜形成領域ＲMのＳｉ基板１表面にＳｉＯ2膜２１Ｃが形成されるとともに、厚膜形成領域ＲHと薄膜形成領域ＲLのＳｉＯ2膜２１Ｂの膜厚が増加する。この例では、中膜形成領域ＲMに２ｎｍのＳｉＯ2膜２１Ｃを形成し、厚膜形成領域ＲHと薄膜形成領域ＲLのＳｉＯ2膜２１Ｂの膜厚を３．５ｎｍに成長させる。
ついで、ＳｉＯ2膜２１Ｂ，２１ＣのＳｉ基板１との界面付近（Ｓｉ基板１との界面から０．５ｎｍの範囲）に窒素濃度がピークを有するように、また、Ｓｉ基板１との界面から０．２〜１ｎｍの範囲で窒素濃度が所定の濃度（１０ａｔ％以上）となるように、熱窒化処理を行って、ＳｉＯ2膜２１Ｂ，２１ＣからＳｉＯＮ膜２２Ｈ，２２Ｍ，２２Ｌを形成する（図１１（ａ））。このとき、ＳｉＯ2膜２１Ｂ，２１ＣのＳｉ基板１側の領域、特にＳｉ基板１界面から０．２〜１ｎｍの範囲では、窒素濃度が約１０ａｔ％以上であることが望ましい。この熱窒化処理として、ＮＯガス雰囲気中、ＮＨ3ガス雰囲気中、またはＮ2Ｏガス雰囲気中で、８００〜９５０℃の温度での熱処理を例示することができる。この熱窒化処理によって、厚膜形成領域ＲHと薄膜形成領域ＲLでは、膜厚が３．７ｎｍとなり、中膜形成領域ＲMでは、膜厚が２．３ｎｍとなる。また、各領域ＲH，ＲM，ＲLのＳｉＯＮ膜２２Ｈ，２２Ｍ，２２ＬのＳｉ基板１界面から０．２〜１ｎｍの範囲の領域は、窒素濃度が高いＳｉＯＮ組成領域２２Ｃとなっており、その他の領域は、窒素濃度が少なく組成的にＳｉＯ2に近いので、ＳｉＯ2組成領域２２Ｄ，２２Ｅ，２２Ｆとなっている。なお、この熱窒化処理で形成されるＳｉＯＮ組成領域の厚さと窒素濃度は、元のＳｉＯ2膜の厚さによって変わる。具体的には、ＳｉＯ2膜の厚さが厚いほど、Ｓｉ基板１との界面に導入される窒素濃度は低くなり、ＳｉＯＮ組成領域の厚さが薄くなる。たとえば、この図１１（ａ）では、厚膜形成領域ＲHと薄膜形成領域ＲLのＳｉＯＮ組成領域２２Ｃの厚さは、中膜形成領域ＲMのＳｉＯＮ組成領域２２Ｃの厚さよりも薄くなる。
その後、ＳｉＯＮ膜２２Ｈ，２２Ｍ，２２Ｌ上の全面にレジストを塗布し、薄膜形成領域ＲLのＳｉＯＮ膜２２Ｌの上面のみが露出し、厚膜形成領域ＲHと中膜形成領域ＲMのＳｉＯＮ膜２２Ｈ，２２Ｍが被覆されるように、パターニングを行って図示しないマスクを形成する。そして、このマスクを用いて薄膜形成領域ＲLのＳｉＯＮ膜２２Ｌ中のＳｉＯ2組成領域２２Ｆをエッチングする（図１１（ｂ））。ここで、シリコン酸窒化膜に対するシリコン酸化膜の選択比が大きな条件でエッチングを行う。このような条件を満たすウエットエッチングのエッチング液として、たとえばフッ化アンモニウム溶液やフッ化水素溶液などを用いることができる。
またこのとき、薄膜形成領域ＲLのＳｉＯＮ膜２２Ｃは、厚さが０．２〜１ｎｍで窒素濃度が所定の濃度（１０ａｔ％）以上を有し、Ｓｉ基板１界面から０．５ｎｍの厚さの範囲に窒素濃度のピークを有するように熱窒化処理されているので、Ｓｉ基板１界面から０．２〜１ｎｍの範囲でエッチングレートが低くなり、エッチングの進行が遅くなる。つまり、ＳｉＯＮ膜２２Ｃが０．２〜１ｎｍの厚さになると、エッチングがほぼ停止した状態となり、セルフリミット機能によるエッチングか可能となる。
このエッチングによって、薄膜形成領域ＲLにはＳｉＯＮ膜２２Ｃ中のＳｉＯＮ組成領域２２Ｃが残され、ＳｉＯＮ膜１２Ａからなる界面層１２Ｌが形成される。また、厚膜形成領域ＲHにはそのままＳｉＯＮ膜２２Ｈが残るが、以降ではこのＳｉＯＮ膜２２Ｈは、ＳｉＯＮ膜１２ＡとＳｉＯ2膜１２Ｂとからなる界面層１２Ｈという。また、中膜形成領域ＲMにもそのままＳｉＯＮ膜２２Ｍが残るが、以降ではこのＳｉＯＮ膜２２Ｍは、ＳｉＯＮ膜１２ＡとＳｉＯ2膜１２Ｃとからなる界面層１２Ｍという。
厚膜形成領域ＲHと中膜形成領域ＲM上のマスクを除去した後、各領域ＲH，ＲM，ＲLの界面層１２Ｈ，１２Ｍ，１２Ｌの全面に、所定の厚さのＨｆＳｉＯＮ膜などのＨｉｇｈ−Ｋ膜１３Ａを形成する（図１１（ｃ））。具体的には、厚膜形成領域ＲHと中膜形成領域ＲMでは、ＳｉＯ2膜１２Ｂ，１２Ｃ上にＨｉｇｈ−Ｋ膜１３Ａが形成され、薄膜形成領域ＲLでは、ＳｉＯＮ膜１２Ａ上にＨｉｇｈ−Ｋ膜１３Ａが形成される。このＨｉｇｈ−Ｋ膜１３Ａの厚さは、作製する薄膜電界効果型トランジスタ１０Ｌの特性やサイズと、界面層を構成するＳｉＯＮ膜１２Ａの濃度とその厚さに応じて決定される。この例では、Ｈｉｇｈ−Ｋ膜１３Ａを約３ｎｍ堆積するものとする。なお、ここで、厚膜形成領域ＲHと中膜形成領域ＲMのマスクを除去せずに、薄膜形成領域ＲLにのみＨｉｇｈ−Ｋ膜１３Ａを形成するようにしてもよい。
ついで、Ｓｉ基板１上の各領域ＲH，ＲM，ＲLに対して、第１の実施の形態の図４（ｂ）以降に示した処理が行われる。つまり、Ｈｉｇｈ−Ｋ膜１３Ａ上の全面にポリシリコン膜やＴｉＮ，Ｍｏ，Ａｕ，Ａｌ，Ｐｔ，Ａｇ，Ｗなどのゲート電極１４の基となる導電性材料膜を形成した後、導電性材料膜、Ｈｉｇｈ−Ｋ膜１３Ａおよび界面層１２Ｈ，１２Ｍ，１２Ｌ（厚膜形成領域ＲHでは、ＳｉＯＮ膜１２ＡとＳｉＯ2膜１２Ｂとからなり、中膜形成領域ＲMでは、ＳｉＯＮ膜１２ＡとＳｉＯ2膜１２Ｃとからなり、薄膜形成領域ＲLでは、ＳｉＯＮ膜１２Ａからなる）を所定の形状にエッチングして、界面層１２Ｈ，１２Ｍ，１２Ｌ、Ｈｉｇｈ−Ｋ膜１３およびゲート電極１４の積層体からなるゲート積層体１５を形成する。その後、形成したゲート積層体１５をマスクとして、ゲート積層体１５の線幅方向両側のＳｉ基板１表面に所定の不純物イオンをイオン注入して活性化させ、第２の導電型の活性層からなるソース／ドレイン領域１７を形成する。そして、ゲート積層体１５を形成したＳｉ基板１上にシリコン窒化膜などからなる絶縁膜を形成し、異方性エッチングによりゲート積層体１５の線幅方向両側側面にのみ絶縁膜が残るようにエッチングを行ってゲート側壁膜１６を形成し、ゲート構造１１を形成する。以上によって、各領域ＲH，ＲM，ＲLに電界効果型トランジスタ１０Ｈ，１０Ｍ，１０Ｌが形成された図９に示される半導体装置が得られる。
なお、この半導体装置の製造方法は、一例であり、他の手順によって製造することも可能である。図１２は、マルチゲート絶縁膜を有する電界効果型トランジスタの製造方法の手順の他の例を模式的に示す断面図である。まず、上述した図１０（ａ）に示したように、Ｓｉ基板１の表面に熱酸化処理を施してＳｉＯ2膜２１Ｂを形成する。
ついで、ＳｉＯ2膜２１Ｂ上の全面にレジストを塗布し、厚膜形成領域ＲHのみが被覆されるようにパターニングを行って図示しないマスクを形成する。そして、このマスクを用いて、中膜形成領域ＲMと薄膜形成領域ＲLのＳｉＯ2膜２１Ｂを除去する（図１２（ａ））。厚膜形成領域ＲH上のマスクを除去した後、Ｓｉ基板１を熱酸化処理して、中膜形成領域ＲMと薄膜形成領域ＲLに、厚膜形成領域ＲHのシリコン酸化膜よりも薄いＳｉＯ2膜２１Ｃを形成する（図１２（ｂ））。このとき、厚膜形成領域ＲHのＳｉＯ2膜２１Ｂの膜厚も増加する。
その後、ＳｉＯ2膜２１Ｂ，２１ＣのＳｉ基板１との界面付近に窒素濃度がピークを有するように、また、Ｓｉ基板１との界面から０．２〜１ｎｍの範囲で窒素濃度が１０ａｔ％以上となるように、熱窒化処理を行って、ＳｉＯ2膜２１Ｂ，２１ＣからＳｉＯＮ膜２２Ｈ，２２Ｍ，２２Ｌを形成する（図１２（ｃ））。このとき、ＳｉＯ2膜２１Ｂ，２１ＣのＳｉ基板１側の領域、特にＳｉ基板１界面から０．２〜１ｎｍの範囲では、窒素濃度が約１０ａｔ％以上であることが望ましい。この熱窒化処理として、ＮＯガス雰囲気中、ＮＨ3ガス雰囲気中、またはＮ2Ｏガス雰囲気中で、８００〜９５０℃の温度での熱処理を例示することができる。この熱窒化処理によって、厚膜形成領域ＲHでは、膜厚が３．７ｎｍとなり、中膜形成領域ＲMと薄膜形成領域ＲLでは、膜厚が２．３ｎｍとなる。また、各領域ＲH，ＲM，ＲLのＳｉＯＮ膜２２Ｈ，２２Ｍ，２２ＬのＳｉ基板１界面から０．２〜１ｎｍの範囲の領域は、窒素濃度が高いＳｉＯＮ組成領域２２Ｃとなっており、その他の領域は、窒素濃度が少なく組成的にＳｉＯ2に近いので、ＳｉＯ2組成領域２２Ｄ，２２Ｅ，２２Ｆとなっている。
その後は、上述した図１１（ｂ）以降の処理が行われ、界面層１２Ｈ，１２Ｍ，１２Ｌの厚さがそれぞれの領域ＲH，ＲM，ＲLで異なる電界効果型トランジスタ１０Ｈ，１０Ｍ，１０Ｌが形成される。このような製造手順によれば、熱窒化処理を施す薄膜形成領域ＲLのＳｉＯ2膜２１Ｃの厚さが、図１０〜図１１の場合に比して薄くなるので、ＳｉＯ2膜２１ＣのＳｉ基板１界面側への窒素の導入を効率よく行うことができる。
この第２の実施の形態の効果について説明する。従来のたとえば上述したように３種類の厚さの異なる絶縁膜を形成するプロセスでは、図１０（ｄ）の中膜形成領域ＲMのＳｉＯ2膜２１Ｃを形成した後、熱窒化処理を行わずに、薄膜形成領域ＲLのＳｉＯ2膜２１Ｂ，２１Ｃを除去する工程、熱酸化処理を行って薄膜形成領域ＲLに所定の膜厚のＳｉＯ2膜を形成する工程、および薄膜形成領域ＲLのＳｉＯ2膜を窒化して界面層を形成する工程を行わなければならない。これに対して、この第２の実施の形態では、薄膜形成領域ＲLの界面層１２Ｌを形成する場合に、最初にすべての領域で共通に形成したＳｉＯ2膜２１Ｂまたは中膜形成領域ＲMと同時に形成したＳｉＯ2膜２１Ｃに熱窒化処理を施して、ＳｉＯＮ膜２２Ｌを形成し、その上部のＳｉＯ2組成領域２２Ｆをエッチングするようにしているので、従来のプロセスに比して、工程数を削減することができるという効果を有する。
また、薄膜形成領域ＲLの界面層１２Ｌを形成する際に、最初にＳｉ基板１上の全面を熱窒化することによって形成したＳｉＯ2膜２１Ｂを熱窒化する場合には、薄膜形成領域ＲLのＳｉＯ2膜２１Ｂを除去する工程が入らないために、Ｓｉ基板１と界面層１２との間の界面が荒れないという効果を有する。
これに対して、中膜形成領域ＲMのＳｉＯ2膜２１Ｃを形成する際に、中膜形成領域ＲMとともに薄膜形成領域ＲLの最初に形成したＳｉＯ2膜２１Ｂを除去し、熱酸化処理によって再び形成したＳｉＯ2膜２１Ｃを熱窒化する場合には、上記の場合に比してＳｉ基板１と界面層１２との間の界面が荒れてしまうが、最初に形成されたＳｉＯ2膜２１Ｂに比してＳｉＯ2膜２１Ｃの厚さが薄いので、界面層１２のＳｉ基板１側に高濃度に窒素を導入することができるという効果を有する。
本発明の第１の実施の形態にかかる半導体装置の構成の一例を模式的に示す断面図。 界面層における窒素濃度の深さ方向分布のプロファイルの一例を示す図。 本発明の第１の実施の形態にかかる半導体装置の製造方法の手順の一例を模式的に示す断面図（その１）。 本発明の第１の実施の形態にかかる半導体装置の製造方法の手順の一例を模式的に示す断面図（その２）。 熱窒化処理後のＳｉＯＮ膜中の窒素濃度の深さ方向のプロファイルの一例を模式的に示す図。 熱窒化処理を行った界面層の窒素濃度とエッチングレートの関係を示す図。 ＮＯガス雰囲気中で熱窒化処理を行った界面層のエッチングの様子を示す図。 プラズマ窒化処理で形成したＳｉＯＮ膜の窒素濃度とエッチングレートの関係を示す図。 本発明の第２の実施の形態にかかる半導体装置の構成の一例を模式的に示す断面図。 マルチゲート絶縁膜を有する電界効果型トランジスタの製造方法の手順の一例を模式的に示す断面図（その１）。 マルチゲート絶縁膜を有する電界効果型トランジスタの製造方法の手順の一例を模式的に示す断面図（その２）。 マルチゲート絶縁膜を有する電界効果型トランジスタの製造方法の手順の他の例を模式的に示す断面図。
符号の説明
１…Ｓｉ基板、３…チャネル領域、１０…電界効果型トランジスタ、１２，１２Ａ，１２Ｈ，１２Ｍ，１２Ｌ…界面層、１２Ｂ，１２Ｃ，２１，２１Ｂ，２１Ｃ，３１Ｈ，３１Ｍ…シリコン酸化膜（ＳｉＯ2膜）、１２Ｎ，２２，２２Ｈ，２２Ｍ，２２Ｌ…シリコン酸窒化膜（ＳｉＯＮ膜）、１３，１３Ａ…Ｈｉｇｈ−Ｋ膜、１４…ゲート電極、１７・・・ソース／ドレイン領域、２２Ａ，２２Ｃ…ＳｉＯＮ組成領域、２２Ａ，２２Ｄ，２２Ｅ，２２Ｆ…ＳｉＯ2組成領域。

Claims (5)

  1. シリコン基板のチャネル領域上にシリコン酸化物よりも誘電率の高い高誘電率材料膜を介して形成されるゲート電極と、前記チャネル領域を挟んだ前記シリコン基板の表面に形成されたソース／ドレイン領域とを備える半導体装置であって、
    前記シリコン基板と前記高誘電率材料膜との間に、前記シリコン基板との界面付近に厚さ方向の窒素濃度分布のピークを有し、厚さが０．２〜１ｎｍのシリコン酸窒化膜からなる界面層を備えることを特徴とする半導体装置。
  2. シリコン基板のチャネル領域上に形成されたゲート絶縁膜およびゲート電極と、前記チャネル領域を挟んだ前記シリコン基板の表面に形成されたソース／ドレイン領域とを有し、前記ゲート絶縁膜のＳｉＯ2膜換算容量膜厚が異なる複数種類の電界効果型トランジスタを前記シリコン基板上に備える半導体装置であって、
    前記電界効果型トランジスタのうち１種類の電界効果型トランジスタのゲート絶縁膜は、
    前記シリコン基板との界面付近に厚さ方向の窒素濃度分布のピークを有し、厚さが０．２〜１ｎｍのシリコン酸窒化膜からなる前記シリコン基板の前記チャネル領域上に形成される界面層と、
    前記界面層上に形成され、シリコン酸化物よりも誘電率の高い高誘電率材料膜と、
    からなることを特徴とする半導体装置。
  3. シリコン基板のチャネル領域上にシリコン酸化物よりも誘電率の高い高誘電率材料膜を介して形成されるゲート電極と、前記チャネル領域を挟んだ前記シリコン基板の表面に形成されたソース／ドレイン領域と、を備える半導体装置の製造方法であって、
    前記シリコン基板上にシリコン酸化膜を形成するシリコン酸化膜形成工程と、
    前記シリコン酸化膜の前記シリコン基板側界面から０．２〜１ｎｍの厚さの範囲に所定の濃度以上の窒素が導入されるように前記シリコン酸化膜をシリコン酸窒化膜に窒化処理する窒化工程と、
    前記所定の濃度以上の窒素が導入されている厚さまで前記シリコン酸窒化膜をエッチングし、前記所定の濃度以上の窒素が導入されたシリコン酸窒化膜からなる界面層を形成する界面層形成工程と、
    前記界面層上に前記高誘電率材料膜を形成する高誘電率材料膜形成工程と、
    を含むことを特徴とする半導体装置の製造方法。
  4. シリコン基板のチャネル領域上に形成されたゲート絶縁膜およびゲート電極と、前記チャネル領域を挟んだ前記シリコン基板の表面に形成されたソース／ドレイン領域と、を有する電界効果型トランジスタで、前記ゲート絶縁膜の容量膜厚が異なる複数種類の電界効果型トランジスタを前記シリコン基板上に備える半導体装置の製造方法であって、
    前記シリコン基板上の第１と第２の領域にシリコン酸化膜を形成するシリコン酸化膜形成工程と、
    前記シリコン酸化膜の前記シリコン基板側界面から０．２〜１ｎｍの厚さの範囲に所定の濃度以上の窒素が導入されるように前記シリコン酸化膜をシリコン酸窒化膜に窒化処理する窒化工程と、
    前記所定の濃度以上の窒素が導入されている厚さまで前記第１の領域上の前記シリコン酸窒化膜をエッチングして、前記第１の領域上には前記所定の濃度以上の窒素が導入されたシリコン酸窒化膜からなる界面層を形成し、前記第２の領域上では前記窒化工程で形成された前記シリコン酸窒化膜を界面層とする界面層形成工程と、
    少なくとも前記第１の領域の前記界面層上に、シリコン酸化物よりも誘電率の高い高誘電率材料膜を形成する高誘電率材料膜形成工程と、
    を含むことを特徴とする半導体装置の製造方法。
  5. 前記窒化工程での前記窒化処理は、ＮＯガス、ＮＨ3ガス、Ｎ2Ｏガスのうちのいずれかのガスを含む雰囲気中で前記シリコン酸化膜を熱処理することを特徴とする請求項３または４に記載の半導体装置の製造方法。
JP2008001588A 2008-01-08 2008-01-08 半導体装置およびその製造方法 Pending JP2009164424A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008001588A JP2009164424A (ja) 2008-01-08 2008-01-08 半導体装置およびその製造方法
TW097148959A TW200945444A (en) 2008-01-08 2008-12-16 Semiconductor device and manufacturing method therefor
US12/349,823 US8030198B2 (en) 2008-01-08 2009-01-07 Semiconductor device and manufacturing method thereof
US13/137,650 US20110316095A1 (en) 2008-01-08 2011-08-31 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008001588A JP2009164424A (ja) 2008-01-08 2008-01-08 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009164424A true JP2009164424A (ja) 2009-07-23

Family

ID=40843888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008001588A Pending JP2009164424A (ja) 2008-01-08 2008-01-08 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US8030198B2 (ja)
JP (1) JP2009164424A (ja)
TW (1) TW200945444A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5203905B2 (ja) * 2008-12-02 2013-06-05 株式会社東芝 半導体装置およびその製造方法
US8501610B2 (en) * 2009-04-28 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memories and methods of fabrication thereof
US9589803B2 (en) 2012-08-10 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Gate electrode of field effect transistor
US10629749B2 (en) * 2017-11-30 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of treating interfacial layer on silicon germanium
CN110164850A (zh) * 2018-02-15 2019-08-23 松下知识产权经营株式会社 电容元件和电容元件的制造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321817A (ja) * 1997-05-20 1998-12-04 Toshiba Corp キャパシタ用絶縁膜の形成方法
JP2000049159A (ja) * 1998-05-29 2000-02-18 Toshiba Corp 半導体装置およびその製造方法
JP2000133651A (ja) * 1998-10-26 2000-05-12 Fujitsu Ltd 半導体装置の製造方法
JP2000307010A (ja) * 1999-04-16 2000-11-02 Nec Corp 半導体集積回路装置およびその製造方法
JP2000357688A (ja) * 1999-06-16 2000-12-26 Toshiba Corp 熱酸化膜の形成方法
JP2001093903A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 半導体装置及びその製造方法
JP2002523897A (ja) * 1998-08-19 2002-07-30 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 酸化物・窒化物ゲート絶縁層を有する半導体装置およびその製造方法
JP2004023008A (ja) * 2002-06-20 2004-01-22 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2004289082A (ja) * 2003-03-25 2004-10-14 Matsushita Electric Ind Co Ltd 高誘電率ゲート絶縁膜の形成方法
JP2004303894A (ja) * 2003-03-31 2004-10-28 Semiconductor Leading Edge Technologies Inc 半導体装置および半導体装置の製造方法
JP2005277318A (ja) * 2004-03-26 2005-10-06 Semiconductor Leading Edge Technologies Inc 高誘電体薄膜を備えた半導体装置及びその製造方法
WO2007086111A1 (ja) * 2006-01-25 2007-08-02 Fujitsu Limited 半導体装置の製造方法および半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351989A (ja) * 2000-06-05 2001-12-21 Nec Corp 半導体装置の製造方法
TW461025B (en) * 2000-06-09 2001-10-21 Nanya Technology Corp Method for rounding corner of shallow trench isolation
US6933248B2 (en) 2000-10-19 2005-08-23 Texas Instruments Incorporated Method for transistor gate dielectric layer with uniform nitrogen concentration
US20060131670A1 (en) * 2003-06-20 2006-06-22 Takashi Ogura Semiconductor device and production method therefor
JP2006216897A (ja) 2005-02-07 2006-08-17 Toshiba Corp 半導体装置及びその製造方法
US20070090493A1 (en) * 2005-10-11 2007-04-26 Promos Technologies Inc. Fabrication of nitrogen containing regions on silicon containing regions in integrated circuits, and integrated circuits obtained thereby
JP4997872B2 (ja) * 2006-08-22 2012-08-08 ソニー株式会社 不揮発性半導体メモリデバイスおよびその製造方法
US7928020B2 (en) * 2007-09-27 2011-04-19 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a nitrogenated silicon oxide layer and MOS device having same

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321817A (ja) * 1997-05-20 1998-12-04 Toshiba Corp キャパシタ用絶縁膜の形成方法
JP2000049159A (ja) * 1998-05-29 2000-02-18 Toshiba Corp 半導体装置およびその製造方法
JP2002523897A (ja) * 1998-08-19 2002-07-30 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 酸化物・窒化物ゲート絶縁層を有する半導体装置およびその製造方法
JP2000133651A (ja) * 1998-10-26 2000-05-12 Fujitsu Ltd 半導体装置の製造方法
JP2000307010A (ja) * 1999-04-16 2000-11-02 Nec Corp 半導体集積回路装置およびその製造方法
JP2000357688A (ja) * 1999-06-16 2000-12-26 Toshiba Corp 熱酸化膜の形成方法
JP2001093903A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 半導体装置及びその製造方法
JP2004023008A (ja) * 2002-06-20 2004-01-22 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2004289082A (ja) * 2003-03-25 2004-10-14 Matsushita Electric Ind Co Ltd 高誘電率ゲート絶縁膜の形成方法
JP2004303894A (ja) * 2003-03-31 2004-10-28 Semiconductor Leading Edge Technologies Inc 半導体装置および半導体装置の製造方法
JP2005277318A (ja) * 2004-03-26 2005-10-06 Semiconductor Leading Edge Technologies Inc 高誘電体薄膜を備えた半導体装置及びその製造方法
WO2007086111A1 (ja) * 2006-01-25 2007-08-02 Fujitsu Limited 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
TW200945444A (en) 2009-11-01
US20110316095A1 (en) 2011-12-29
US8030198B2 (en) 2011-10-04
US20090174013A1 (en) 2009-07-09

Similar Documents

Publication Publication Date Title
JP4538182B2 (ja) Ｍｏｓｆｅｔの製造方法
US7180134B2 (en) Methods and structures for planar and multiple-gate transistors formed on SOI
US7754593B2 (en) Semiconductor device and manufacturing method therefor
US20070178634A1 (en) Cmos semiconductor devices having dual work function metal gate stacks
JP5126930B2 (ja) 半導体装置の製造方法
JP3600476B2 (ja) 半導体装置の製造方法
JP5011196B2 (ja) 半導体装置およびその製造方法
JP2004253767A (ja) デュアルゲート構造およびデュアルゲート構造を有する集積回路の製造方法
US20080023774A1 (en) Semiconductor device and method for fabricating the same
JP2009164424A (ja) 半導体装置およびその製造方法
JP2007036116A (ja) 半導体装置の製造方法
JP4473742B2 (ja) 半導体装置およびその製造方法
US20080093681A1 (en) Semiconductor device and method for fabricating the same
JP2008227165A (ja) 半導体装置およびその製造方法
US20100133622A1 (en) Semiconductor device including MOSFET with controlled threshold voltage, and manufacturing method of the same
US8558321B2 (en) Semiconductor device having gate insulating film including high dielectric material
JP5148814B2 (ja) 漏れ電流を減少させ、単位面積あたりのキャパシタンスを改善した、電界効果トランジスタおよび受動コンデンサを有する半導体装置
US20090072328A1 (en) Semiconductor device and method of fabricating the same
JP2006253267A (ja) 半導体装置の製造方法および半導体装置
JP2008135765A (ja) 半導体装置
JP2007157739A (ja) Ｃｍｏｓ半導体素子とその製造方法
JP2006324342A (ja) 半導体装置およびその製造方法
TWI473172B (zh) 具有鋯之金屬閘極
JP4951606B2 (ja) Ｍｉｓ型半導体装置の製造方法
JP5579313B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121002