JP2006324342A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006324342A JP2006324342A JP2005144353A JP2005144353A JP2006324342A JP 2006324342 A JP2006324342 A JP 2006324342A JP 2005144353 A JP2005144353 A JP 2005144353A JP 2005144353 A JP2005144353 A JP 2005144353A JP 2006324342 A JP2006324342 A JP 2006324342A
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- gate electrode
- insulating film
- semiconductor device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体基板上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜に接するとともに金属、金属合金、またはこれらの化合物からなるゲート電極を、該ゲート電極の厚さを制御することにより閾値特性を制御して形成するゲート電極形成・閾値制御工程と、前記半導体基板の表層の前記ゲート絶縁膜の周辺領域に、チャネル領域を規定するように所定の間隔を隔てて一対のソース・ドレイン領域を形成する工程と、を含む。
【選択図】 図1
Description
実施の形態1では、半導体基板上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、ゲート絶縁膜に接するとともに金属、金属合金、またはこれらの化合物からなるゲート電極を、該ゲート電極の厚さを制御することにより閾値特性を制御して形成するゲート電極形成・閾値制御工程と、半導体基板の表層の前記ゲート絶縁膜の周辺領域に、チャネル領域を規定するように所定の間隔を隔てて一対のソース・ドレイン領域を形成する工程と、を含む半導体装置の製造方法、およびこれにより製造される半導体装置について説明する。
実施の形態2では、ゲート電極形成・閾値制御工程において、ゲート電極を形成後、該ゲート電極を薄膜化することにより閾値特性を制御する半導体装置の製造方法について説明する。
実施の形態3では、ゲート電極形成・閾値制御工程において、ゲート電極を形成後、該ゲート電極を厚膜化することにより閾値特性を制御する半導体装置の製造方法について説明する。
2 素子分離用絶縁膜
5 膜
5a 膜
11 ソース・ドレイン領域
31 シリコン酸化窒化膜(SiON)からなるゲート絶縁膜
41 ハフニウム・シリコン酸化窒化膜(HfSiON)からなるゲート絶縁膜
42 ハフニウム・シリコン酸化窒化膜(HfSiON)からなるゲート絶縁膜
51 窒化チタン(TiN)からなるゲート電極
51a 窒化チタン(TiN)からなるゲート電極
52 窒化チタン(TiN)からなるゲート電極
52a 窒化チタン(TiN)からなるゲート電極
61 ゲート電極用ポリシリコン層
71 シリサイド層
72 シリサイド層
81 オフセット酸化膜
91 サイドウォール
100 レジスト
101 開口部
Claims (7)
- 半導体基板上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜に接するとともに金属、金属合金、またはこれらの化合物からなるゲート電極を、該ゲート電極の厚さを制御することにより閾値特性を制御して形成するゲート電極形成・閾値制御工程と、
前記半導体基板の表層の前記ゲート絶縁膜の周辺領域に、チャネル領域を規定するように所定の間隔を隔てて一対のソース・ドレイン領域を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 異なる閾値特性を有する複数の半導体装置を製造するに際して、
前記ゲート絶縁膜形成工程において、異なる複数のゲート絶縁膜材料からなる複数のゲート絶縁膜を形成し、
前記ゲート電極形成・閾値制御工程において、前記複数のゲート絶縁膜上に同一材料からなるゲート電極材料を同時に成膜することにより前記複数のゲート絶縁膜上における成膜特性の違いにより各ゲート絶縁膜上に異なる厚みのゲート電極を形成すること
を特徴とする請求項1に記載の半導体装置の製造方法。 - 前記ゲート電極形成・閾値制御工程において、前記ゲート電極を形成後、該ゲート電極を薄膜化することにより閾値特性を制御すること
を特徴とする請求項1に記載の半導体装置の製造方法。 - 前記ゲート電極形成・閾値制御工程において、前記ゲート電極を形成後、該ゲート電極を厚膜化することにより閾値特性を制御すること
を特徴とする請求項1に記載の半導体装置の製造方法。 - 前記ゲート絶縁膜の構成材料として高誘電体材料を用いること
を特徴とする請求項1に記載の半導体装置の製造方法。 - 半導体基板と、
前記半導体基板の上層部に、チャネル領域を規定するように所定の間隔で形成された一対のソース・ドレイン領域と、
前記半導体基板上の前記一対のソース・ドレイン領域に挟まれた領域に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上において前記ゲート絶縁膜に接するとともに金属、金属合金、またはこれらの化合物からなり、その厚さにより閾値特性を制御してなるゲート電極と、
を備えることを特徴とする半導体装置。 - 前記ゲート絶縁膜が高誘電体材料からなること
を特徴とする請求項6に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005144353A JP2006324342A (ja) | 2005-05-17 | 2005-05-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005144353A JP2006324342A (ja) | 2005-05-17 | 2005-05-17 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006324342A true JP2006324342A (ja) | 2006-11-30 |
JP2006324342A5 JP2006324342A5 (ja) | 2008-06-26 |
Family
ID=37543816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005144353A Pending JP2006324342A (ja) | 2005-05-17 | 2005-05-17 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006324342A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009093295A1 (ja) * | 2008-01-25 | 2009-07-30 | Panasonic Corporation | 半導体装置及びその製造方法 |
WO2012107970A1 (ja) * | 2011-02-10 | 2012-08-16 | パナソニック株式会社 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11297848A (ja) * | 1998-04-15 | 1999-10-29 | Sony Corp | 半導体装置およびその製造方法 |
JP2004186693A (ja) * | 2002-12-03 | 2004-07-02 | Asm Internatl Nv | 調節された仕事関数で電極を形成する方法 |
JP2004221596A (ja) * | 2003-01-15 | 2004-08-05 | Sharp Corp | 金属ゲートスタック制御を伴うmosfetしきい値電圧調整 |
JP2004260165A (ja) * | 2003-02-27 | 2004-09-16 | Sharp Corp | Cmosに適用する複数の金属ゲートを集積するシステムおよび方法 |
JP2006196610A (ja) * | 2005-01-12 | 2006-07-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2005
- 2005-05-17 JP JP2005144353A patent/JP2006324342A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11297848A (ja) * | 1998-04-15 | 1999-10-29 | Sony Corp | 半導体装置およびその製造方法 |
JP2004186693A (ja) * | 2002-12-03 | 2004-07-02 | Asm Internatl Nv | 調節された仕事関数で電極を形成する方法 |
JP2004221596A (ja) * | 2003-01-15 | 2004-08-05 | Sharp Corp | 金属ゲートスタック制御を伴うmosfetしきい値電圧調整 |
JP2004260165A (ja) * | 2003-02-27 | 2004-09-16 | Sharp Corp | Cmosに適用する複数の金属ゲートを集積するシステムおよび方法 |
JP2006196610A (ja) * | 2005-01-12 | 2006-07-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009093295A1 (ja) * | 2008-01-25 | 2009-07-30 | Panasonic Corporation | 半導体装置及びその製造方法 |
JP2009176997A (ja) * | 2008-01-25 | 2009-08-06 | Panasonic Corp | 半導体装置及びその製造方法 |
US8129794B2 (en) | 2008-01-25 | 2012-03-06 | Panasonic Corporation | Semiconductor device including MISFETs having different threshold voltages |
WO2012107970A1 (ja) * | 2011-02-10 | 2012-08-16 | パナソニック株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8765546B1 (en) | Method for fabricating fin-shaped field-effect transistor | |
JP4767946B2 (ja) | 異なるゲート誘電体を用いたnmos及びpmosトランジスタを具備する相補型金属酸化物半導体集積回路 | |
JP4996903B2 (ja) | 半導体デバイスおよびその製造方法 | |
US8232154B2 (en) | Method for fabricating semiconductor device | |
US8084828B2 (en) | Methods for protecting gate stacks during fabrication of semiconductor devices and semiconductor devices fabricated from such methods | |
US10868133B2 (en) | Semiconductor device structure and method for forming the same | |
JP2006196493A (ja) | 半導体装置およびその製造方法 | |
JP2009044051A (ja) | 半導体装置及びその製造方法 | |
JP2007019129A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4744576B2 (ja) | 半導体装置の製造方法 | |
JP2007288096A (ja) | 半導体装置及びその製造方法 | |
US20060019438A1 (en) | Semiconductor device and method of manufacturing the same | |
WO2005020325A1 (ja) | 半導体装置及びその製造方法 | |
JP2006278369A (ja) | 半導体装置の製造方法 | |
JP2007036116A (ja) | 半導体装置の製造方法 | |
JP2006196646A (ja) | 半導体装置及びその製造方法 | |
JP2006005056A (ja) | 半導体装置およびその製造方法 | |
TW201501299A (zh) | 一種製作鰭狀場效電晶體的方法 | |
JP2009123944A (ja) | 半導体装置及びその製造方法 | |
JP2008103644A (ja) | 半導体装置およびその製造方法 | |
JP2006108355A (ja) | 半導体装置およびその製造方法 | |
JP2006324342A (ja) | 半導体装置およびその製造方法 | |
JP2008117842A (ja) | 半導体装置、およびその製造方法 | |
JP2005228761A (ja) | 半導体装置及びその製造方法 | |
JP2005311058A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080509 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080509 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101130 |