JP5579313B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5579313B2 JP5579313B2 JP2013171175A JP2013171175A JP5579313B2 JP 5579313 B2 JP5579313 B2 JP 5579313B2 JP 2013171175 A JP2013171175 A JP 2013171175A JP 2013171175 A JP2013171175 A JP 2013171175A JP 5579313 B2 JP5579313 B2 JP 5579313B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- channel mosfet
- metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
また、特許文献2には、SiO2からなるゲート絶縁膜を有するMOSFETにおいて、SiO2ゲート絶縁膜の表面からLa等の金属元素を熱拡散させる技術が開示されている。これにより、SiO2ゲート絶縁膜の表面で金属元素濃度が最も高く、ゲート絶縁膜の深さが深くなるにつれ金属元素濃度は低下し、ゲート絶縁膜の表面から一定の深さで金属元素濃度が概ねゼロとなるゲート絶縁膜構造が製造される。
10 半導体基板
12 素子分離用絶縁膜(STI)
14 Pウエル
15 Nウエル
16 界面絶縁膜
18 高誘電率膜
20 シリコン酸化膜(ハードマスク)
22 レジストマスク
24 La膜
25 ゲート絶縁膜
26 高誘電率膜
27 ゲート絶縁膜
28 金属ゲート電極
30 シリコン電極
32 ハードマスク
34 レジストマスク
36 オフセットスペーサー
38 レジストマスク
40 NMOSFETのエクステンション領域
42 レジストマスク
44 PMOSFETのエクステンション領域
46 サイドウォールスペーサー
48 レジストマスク
50 NMOFFETのDeep SD領域
52 シリコン電極
54 レジストマスク
56 PMOSFETのDeep SD領域
58 シリコン電極
60 シリサイド層
62 シリサイド層
63 ゲート電極
64 シリサイド層
66 シリサイド層
67 ゲート電極
68 コンタクトエッチングストッパー膜
70 層間膜
72 コンタクト
Claims (4)
- 半導体基板上に第1導電型チャネルMOSFETと第2導電型チャネルMOSFETを備える半導体装置であって、
前記第1導電型チャネルMOSFETは、
前記半導体基板の上に第1の金属を含有する第1のゲート絶縁膜と、
前記第1のゲート絶縁膜の上に設けられた第2の金属からなる金属ゲート電極と、を備え、
前記第1のゲート絶縁膜中における前記第1の金属の濃度は、前記第1のゲート絶縁膜と前記第2の金属からなる金属ゲート電極との界面から前記半導体基板に向かって減少し、かつ前記第1のゲート絶縁膜中に極大値を持つプロファイルを有し、
前記第2導電型チャネルMOSFETは、
前記半導体基板の上に形成された第2のゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられた第2の金属からなる金属ゲート電極と、を備え、
前記第2の金属は、TaSiN、Ru、TiAl、及びAlからなる群から選択される少なくとも一つであり、
前記第1導電型チャネルMOSFETにおける前記第1のゲート絶縁膜は、
前記半導体基板上に設けられた第1の絶縁膜と、
前記第1の絶縁膜上に設けられ前記第1の絶縁膜よりも誘電率の高い第2の絶縁膜と、からなり、
前記第1の金属の濃度は、前記第2の絶縁膜中において、前記第2の絶縁膜と前記金属ゲート電極との界面から前記第1の絶縁膜に向かって減少し、前記第2の絶縁膜と前記第1の絶縁膜との界面において上昇して極大値を形成するプロファイルを有する、半導体装置。 - 請求項1に記載の半導体装置において、
前記第2導電型チャネルMOSFETにおける前記第2のゲート絶縁膜は、
前記半導体基板上に設けられた第1の絶縁膜と、
前記第1の絶縁膜上に設けられ前記第1の絶縁膜よりも誘電率の高い第2の絶縁膜と、からなり、かつ前記第1の金属を含まないことを特徴とする半導体装置。 - 請求項1又は2に記載の半導体装置において、
前記第1導電型チャネルMOSFETはNチャネルMOSFETであり、
前記第2導電型チャネルMOSFETはPチャネルMOSFETであり、
前記第1の金属は、La、Dy、La2O3、及びDy2O3からなる群から選択される少なくとも一つである半導体装置。 - 請求項1〜3のいずれか一項に記載の半導体装置において、
前記第1および第2のゲート絶縁膜は、HfO2またはZrO2である半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013171175A JP5579313B2 (ja) | 2013-08-21 | 2013-08-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013171175A JP5579313B2 (ja) | 2013-08-21 | 2013-08-21 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009150113A Division JP5372617B2 (ja) | 2009-06-24 | 2009-06-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013258424A JP2013258424A (ja) | 2013-12-26 |
JP5579313B2 true JP5579313B2 (ja) | 2014-08-27 |
Family
ID=49954549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013171175A Expired - Fee Related JP5579313B2 (ja) | 2013-08-21 | 2013-08-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5579313B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7569466B2 (en) * | 2005-12-16 | 2009-08-04 | International Business Machines Corporation | Dual metal gate self-aligned integration |
JP4282691B2 (ja) * | 2006-06-07 | 2009-06-24 | 株式会社東芝 | 半導体装置 |
EP1914800A1 (en) * | 2006-10-20 | 2008-04-23 | Interuniversitair Microelektronica Centrum | Method of manufacturing a semiconductor device with multiple dielectrics |
US20080237604A1 (en) * | 2007-03-30 | 2008-10-02 | Husam Niman Alshareef | Plasma nitrided gate oxide, high-k metal gate based cmos device |
JP5178152B2 (ja) * | 2007-11-05 | 2013-04-10 | 株式会社東芝 | 相補型半導体装置及びその製造方法 |
JP5127694B2 (ja) * | 2008-12-26 | 2013-01-23 | パナソニック株式会社 | 半導体装置及びその製造方法 |
KR101589440B1 (ko) * | 2009-02-09 | 2016-01-29 | 삼성전자주식회사 | 듀얼 게이트 반도체 장치의 제조 방법 |
-
2013
- 2013-08-21 JP JP2013171175A patent/JP5579313B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013258424A (ja) | 2013-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5372617B2 (ja) | 半導体装置の製造方法 | |
US10199479B2 (en) | Methods of forming a gate cap layer above a replacement gate structure | |
EP3327753A1 (en) | Semiconductor device and fabrication method thereof | |
US9614051B2 (en) | Semiconductor devices and fabrication method thereof | |
TWI450334B (zh) | 選擇性移除層體之方法 | |
JP2007243003A (ja) | 半導体装置の製造方法 | |
JP2007335834A (ja) | 半導体装置およびその製造方法 | |
US8390050B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2008518487A (ja) | 高誘電率ゲート誘電体層及びシリサイドゲート電極を有する半導体デバイスの製造方法 | |
WO2011036841A1 (ja) | 半導体装置及びその製造方法 | |
JP2005217275A (ja) | 半導体装置およびその製造方法 | |
TWI818928B (zh) | 一種製作半導體元件的方法 | |
CN111211055B (zh) | 半导体结构及其形成方法 | |
JP2008227165A (ja) | 半導体装置およびその製造方法 | |
JP2009043938A (ja) | 半導体装置および半導体装置の製造方法 | |
US20100133622A1 (en) | Semiconductor device including MOSFET with controlled threshold voltage, and manufacturing method of the same | |
JP5358286B2 (ja) | 半導体装置 | |
JP2006013270A (ja) | 半導体装置およびその製造方法 | |
JP5579313B2 (ja) | 半導体装置 | |
JP2005294799A (ja) | 半導体装置およびその製造方法 | |
JP2010123669A (ja) | 半導体装置およびその製造方法 | |
JP5194732B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP4145272B2 (ja) | 半導体装置の製造方法 | |
US20080258244A1 (en) | Semiconductor device | |
KR20050001430A (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140624 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140708 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5579313 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |