JP2000049159A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000049159A
JP2000049159A JP11150929A JP15092999A JP2000049159A JP 2000049159 A JP2000049159 A JP 2000049159A JP 11150929 A JP11150929 A JP 11150929A JP 15092999 A JP15092999 A JP 15092999A JP 2000049159 A JP2000049159 A JP 2000049159A
Authority
JP
Japan
Prior art keywords
film
silicon
nitrogen
interface
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11150929A
Other languages
English (en)
Inventor
Yasumasa Minazu
康正 水津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11150929A priority Critical patent/JP2000049159A/ja
Publication of JP2000049159A publication Critical patent/JP2000049159A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】固定電荷密度の増加を招くことなく、薄いゲー
ト絶縁膜を形成すること。 【解決手段】シリコン基板1上に薄いSi02膜2、非
晶質シリコン薄膜3aを順次形成し、次に窒化種として
NOを含む雰囲気中での熱処理により、SiO2膜2と
の界面の非晶質シリコン薄膜3aをシリコン供給源とし
てSi02膜2と非晶質シリコン薄膜3aとの界面にオ
キシナイトライド膜4Aを形成することにより,ゲート
絶縁膜として窒素を含むSiON膜4を形成する。その
後、上記熱処理の際に非晶質シリコン薄膜3aの表面に
形成された不要なSiON膜4’を除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に係わり、特にオキシナイトライド膜を有
する半導体基板およびその製造方法に関する。
【0002】
【従来の技術】MOSFETのゲート絶縁膜やEEPR
OMのトンネル絶縁膜などMOS−LSIに用いられる
半導体基板上の薄い絶縁膜としては、当初シリコン酸化
膜(SiO2膜、以下単に酸化膜とも記す。)が専ら用
いられていた。
【0003】しかし、装置性能上の要求からSiO2膜
の膜厚は薄くなり、その結果としてリーク電流の増加や
電流ストレスによる特性劣化などの問題が顕在化してい
る。また、不純物の拡散防止などの膜特性に対する要求
も厳しくなり、シリコン酸化膜ではその要求に応えられ
なくなっている。 そこで、シリコン酸化膜の代わり
に、シリコン酸化膜に窒素を添加したSiON膜(以
下、単にSiON膜とも記する。)を用いることが提案
されている。尚、以下ではSiON膜中の厚さ方向に窒
素の濃度の変化がある場合でも総体的に窒素を含むシリ
コン酸化膜はSiON膜と称する。また、特に窒素濃度
の高い膜をオキシナイトライド膜と称することとする。
このSiON膜の形成方法としては、シリコン酸化膜を
NH3(アンモニア)、N20(一酸化二窒素)またはN
O(一酸化窒素)などの窒素種を含む雰囲気中で熱処理
する方法や、シリコン酸化膜を窒素の活性種である窒素
ラジカルを含む雰囲気に曝すなどの方法が知られてい
た。
【0004】ここで、窒素ラジカルも化学的には窒化種
の一種であるから、結局上述したいずれの方法も、Si
ON膜の形成のもとになるシリコン酸化膜を窒化種を含
む雰囲気に直接曝す方法である。
【0005】このうち窒素ラジカルを用いた方法(S.
Hattangady et al.,IEDM Te
chnical Digest,p495(199
6))は、シリコン酸化膜の表面側に窒素を選択的に分
布さぜることができるという上記の他の方法にない利点
を有する。
【0006】しかし、窒素ラジカルを用いた方法は、窒
素ラジカルを発生させる過程でグロー放電のようなプラ
ズマを用いる方法を採らざるを得ず、反応容器などから
の不純物の混入を避けることが難しい。そのため、この
方法は、半導体製造工程の中でも最も高い清浄度を要求
されるゲート絶縁膜やトンネル絶縁膜の形成工程で実用
化されるには至っていない。
【0007】窒素ラジカルを用いた方法は上述したよう
な問題があることから、従来、SiON膜の形成工程で
用いられてきたのは、SiO2膜をNH3、N20または
NOなどの窒化種を含む雰囲気中での熱処理によって窒
化する方法であった。
【0008】この中で、NH3による窒化は最も古くか
ら行われてきた方法であるが、この方法では形成された
SiON膜中に多量の水素が含まれてしまい、これによ
りSiON膜の電気的特性が劣化してしまう。そのた
め、NH3による窒化処理に続いて、酸化性雰囲気での
熱処理によって水素を除去する必要があった。
【0009】しかしながら、酸化性雰囲気中での熱処理
を行うと、SiON膜の膜厚が一定量増加してしまうの
で、極薄いSiON膜を形成することが不可能になって
しまうという問題が起こる。
【0010】また、N20を用いた方法の場合、窒化種
はNOであるので、本質的にはNOによる窒化と変わら
ない。しかし、N20を用いた方法は同分子が熱処理中
に分解してしまい、窒化種であるNOと酸化種である酸
素(02)とを同時に生しるため、相対的に窒化種の濃
度が上げられず、膜中に充分な窒素を導入することがで
きない一方で、酸化が同時に進行してしまい、本来薄く
保ちたいSiON膜の膜厚が増加するという問題があっ
た。
【0011】このため、N2OではなくてNOが窒化種
として一般的に用いられるようになってきた(J.Di
rk et al.・U.S.Patent 5,59
1,681(1997))。
【0012】NOはそれ自身水素を含まないため、これ
による窒化はNH3を用いた方法の場合とは異なり、形
成されたSiON膜中に多量の水素が含まれてしまうと
いう問題は原理的にない。
【0013】ところで、NOを用いた方法では、窒素が
シリコン酸化膜とその下地である半導体基板または半導
体膜との界面に選択的に導入される性質がある。その結
果、シリコン酸化膜と半導体基板または半導体膜との界
面に一定量以上の窒素が分布した状態が形成される。
【0014】このような状態ではSiON膜中の正の固
定電荷密度が増加するなどして、同界面の電気的な特性
が劣化するという問題が起こる。また、このようなSi
ON膜をゲート絶縁膜に用いると、MOSFETの電流
駆動力特性が劣化するという問題が起こる。
【0015】その一方、窒素導入の重要な目的のひとつ
であるゲート電極からの不純物の拡散を抑制することな
どを考慮すれば、窒素は必ずしもSiON/半導体界面
に分布する必要はなく、SiON膜中のどこかに入って
いてくれれば良い。
【0016】これらのことから、SiON/半導体界面
の電気的特性を劣化さぜないSiON膜を形成するため
には、NOを含む雰囲気中での熱処理により、シリコン
酸化膜/半導体基板界面に窒素を導入した後、同膜を酸
化性雰囲気中での熱処理によって窒素分布のピークを同
界面から離す必要がある。
【0017】しかしながら、酸化性雰囲気中での熱処理
を行うと、SiON膜の膜厚が一定量増加してしまうの
で、極薄いSiON膜を形成することが不可能になって
しまうという問題が起こる。
【0018】なお、NH3を用いた方法は窒素はSiO
N膜中深さ方向に広く分布するものの、SiON/半導
体界面にも窒素が分布するという意味でNO窒化と同様
の問題もあった。
【0019】
【発明が解決しようとする課題】上述の如く、従来のS
iON膜の形成方法として、NH3、N20またはNOの
窒化種を含む雰囲気中での熱処理によって、SiO2
を窒化する方法が提案されていた。
【0020】しかしながら、NH3を用いた方法は膜中
の水素含有量の低量化と薄膜化を両立できず、またN2
0を用いた方法は膜厚の増加が避けられず、そしてNO
を用いた方法は膜中の固定電荷密度の低減化と薄膜化と
を両立できないという問題があった。
【0021】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、特性の劣化を招くこと
なく薄く形成することができる窒素、シリコンおよび酸
素を含む絶縁物または窒素を含むシリコン酸化膜(Si
ON膜)を備えた半導体装置およびその製造方法を提供
することにある。
【0022】
【課題を解決するための手段】[構成]上記目的を達成
するために、本発明に係る半導体装置は、窒素、シリコ
ンおよび酸素を含む絶縁物と、この絶縁物上に形成され
たシリコン膜とを備え、前記シリコン膜との界面におけ
る前記絶縁物の窒素の面密度が1×1013個/cm2
上、かつ前記シリコン膜と反対側の前記絶縁物の表面に
おける窒素濃度が前記シリコン膜との界面における前記
絶縁物の窒素濃度の1/10以下であることを特徴とす
る。
【0023】ここで、前記絶縁物は、例えば半導体基板
上に形成された絶縁膜、または絶縁基板と絶縁膜との積
層絶縁物である。本発明に係る他の半導体装置は、半導
体基板上に形成されたシリコン膜と、このシリコン膜と
前記半導体基板との間に前記シリコン膜に接するように
形成され、前記シリコン膜との界面における窒素の面密
度が1×1013個/cm2以上、かつ前記半導体基板と
の界面における窒素濃度が前記シリコン膜との界面にお
ける窒素濃度の1/10以下である窒素を含むシリコン
酸化膜とを備えていることを特徴とする。
【0024】ここで、前記シリコン膜は、2層以上の多
結晶シリコン膜が積層されてなる積層シリコン膜であっ
ても良い。また、前記シリコン膜との界面における窒素
の面密度のより好ましい値は1×1014個/cm2以上
である。
【0025】また、前記窒素を含むシリコン酸化膜との
界面における前記シリコン膜の窒素の面密度が1xl0
11個/cm2以上であることが好ましい。また、前記シ
リコン膜は、例えば不純物としてホウ素が含まれている
ものである。また、前記シリコン膜は1ミクロン以下で
あることが好ましく、更に50nm以下であれば顕著な
効果が得られる。
【0026】また、本発明に係る半導体装置の製造方法
では、絶縁物上にシリコン膜を形成する工程と、NOま
たはN2OまたはNH3の少なくとも何れかを含む雰囲気
中での熱処理によって、前記絶縁物との界面の前記シリ
コン膜をシリコン供給源として前記絶縁物と前記シリコ
ン膜との界面にオキシナイトライド膜を形成する工程と
を有することを特徴とする。
【0027】さらに、半導体基板上に絶縁膜を形成する
工程と、この絶縁膜上に第1 のシリコン膜を形成する工
程と、NOまたはN2OまたはNH3の少なくとも何れか
を含む雰囲気中での熱処理によって、前記絶縁膜との界
面の前記第1のシリコン膜をシリコン供給源として前記
絶縁膜と前記第1のシリコン膜との界面にオキシナイト
ライド膜を形成する工程と、前記第1のシリコン膜中に
不純物を添加する工程と、を有することを特徴とする。
【0028】また、前記熱処理の際に、前記絶縁膜と反
対側の前記第1のシリコン膜の表面に、前記第1 のオキ
シナイトライド膜とは別に形成されたSiON膜または
シリコン窒化膜を除去する工程と、前記第1のシリコン
膜上に第2のシリコン膜を形成する工程と、前記第2の
シリコン膜中に不純物を添加する工程と、前記第1およ
び第2のシリコン膜を所定の形状に加工する工程とを更
に有することを特徴とする。
【0029】さらに、前記不純物がホウ素であることを
特徴とする。また、前記熱処理によって、前記第1のオ
キシナイトライド膜の窒素の面密度を1×1013個/c
2以上、かつ前記半導体基板と前記絶縁膜との界面に
おける窒素濃度が前記第1のシリコン膜と前記第1のオ
キシナイトライド膜の界面における窒素濃度の1/10
以下であるSiON膜に前記絶縁膜を変えることを特徴
とする。
【0030】〔作用〕 本発明に係る半導体装置によれ
ば、窒素を含むシリコン酸化膜と半導体基板との界面に
おける窒素濃度が、窒素を含むシリコン酸化膜とシリコ
ン膜との界面における窒素濃度よりも十分に低くなって
いるので(1/10以下)、窒素を含むシリコン酸化膜
中の固定電荷密度の増加の問題はない。
【0031】また、シリコン膜との界面における窒素を
含むシリコン酸化膜の窒素の面密度が1×1013個/c
2以上になっているので、シリコン膜中に不純物が添
加されていてもその不純物が、窒素を含むシリコン酸化
膜を介して半導体基板に拡散することを効果的に防止で
きるようになる。
【0032】また、このような構造の窒素を含むシリコ
ン酸化膜は、本発明に係る半導体装置の製造方法によっ
て膜厚の増加を招くことなく形成できるので、その薄膜
化を容易に行うことができる。
【0033】膜厚の増加が起こらない理由は以下の通り
である。本発明では、絶縁膜との界面のシリコン膜をシ
リコン供給源として用いることにより、絶縁物とシリコ
ン膜との界面にオキシナイトライド膜が優先的に形成さ
れる。まず、この熱処理によってシリコン膜の酸化が殆
ど進行しないことによって上記絶縁膜(窒素を含むシリ
コン酸化膜)の膜厚は増加しない。
【0034】また、NOまたはN2OまたはNH3のいず
れの窒化性雰囲気を用いた場合でも、前記シリコン膜中
を拡散して前記シリコン膜と前記絶縁膜との界面でのオ
キシナイトライド膜の形成に寄与する窒化剤は、前記シ
リコン膜と前記絶縁膜との界面において消費されてしま
い、前記絶縁膜中を殆ど拡散しない。つまり、窒化剤は
シリコン、酸素が存在する所でSiONを形成して安定
する性質がある。このため、充分にシリコン、酸素が存
在する前記界面では、窒素は消費され尽くし、更に絶縁
膜中に拡散して行くものは殆どない。このため、前記シ
リコン膜との界面から離れたところ、つまり半導体基板
付近に窒素が導入されることがない。その結果、シリコ
ン膜との界面で窒素濃度が高い、かつ、半導体基板との
界面で窒素濃度の低い窒素を含むシリコン酸化膜(オキ
シナイトライド膜を含むSiON膜)を形成することが
できる。
【0035】したがって、本発明によれば、SiON膜
の膜厚増加の原因となる酸化性雰囲気中での熱処理など
の方法によって、窒素分布のピークをシリコン膜との界
面に移動させる必要がないので、窒素を含むシリコン酸
化膜の薄膜化を図れるようになる。
【0036】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態(以下、実施形態という)を説明する。 (第1の実施形態)図1は、本発明の第1の実施形態に
係るMOSFETの製造方法を示す工程断面図である。
【0037】まず、図1(a)に示すように、単結晶の
シリコン基板1を酸化性雰囲気中で熱処理して、シリコ
ン基板1の表面にゲート絶縁膜となる薄いシリコン酸化
膜(以下単に酸化膜という)2を形成する。本実施形態
の方法では、この酸化膜2の膜厚は工程を通じて殆ど変
化しないため、ここで形成する酸化膜2の膜厚はほぼゲ
ート絶縁膜としての必要膜厚そのものと考えて良い。
【0038】次に図1(b)に示すように、酸化膜2上
に厚さ200nm程度の多結晶シリコン(Poly−S
i)膜3を堆積する。この工程の本質は、酸化膜2上に
それに接してシリコン薄膜(多結晶シリコン膜3)を形
成することにある。したがって、膜厚やその均一性の制
御性が向上するなどの利点があれば、多結晶シリコン膜
3上にさらに他の材料からなる薄膜、例えば厚さ1〜1
0nm程度の別の酸化膜が更に形成されていても良い。
また、可能ならば、多結晶シリコン膜3の代りにシリコ
ンの単結晶薄膜を酸化膜2上に形成しても良い。
【0039】このように200nm程度の多結晶シリコ
ン膜3厚であれば、酸化膜2界面に形成されるオキシナ
イトライド膜の窒素濃度は容易に1014に達する。次に
図1(c)に示すように、シリコン基板1を一酸化窒素
(NO)を含む雰囲気中で熱処理して、多結晶シリコン
膜3pと酸化膜2との間に窒素濃度の高いオキシナイト
ライド膜4Aを形成して、酸化膜2と合わせてゲート絶
縁膜としての窒素を含む酸化膜(以下、SiON膜とい
う、図中は酸化窒化膜と記載)4に変える。このとき、
多結晶シリコン膜3pの表面にもSiON膜4’が形成
される。
【0040】このようにして形成されたSiON膜4
は、多結晶シリコン薄膜3p側の表面部分が他の部分、
特にシリコン基板1側の表面部分よりも窒素濃度が高く
オキシナイトライド膜4Aになっている。
【0041】そのようになる理由は以下の通りである。
まず、窒化剤であるNOが多結晶シリコン膜3のような
シリコン膜と反応する際、その表面を窒化すると共に、
更にシリコン膜中に窒化剤を拡散させる。
【0042】この新たな窒化剤は解離した窒素原子と想
定される。この新たな窒化剤はシリコン膜の反対側の表
面に達してその面を窒化する。即ち、この窒化剤はシリ
コン中では安定にならない。このとき、このシリコン膜
の下側に酸化膜2のような膜が存在しても、この新たな
窒化剤は上記シリコン膜と酸化膜2との界面で殆ど消費
されてしまい、酸化膜中を殆ど拡散しない。このため、
酸化膜の下のシリコン基板には、窒化剤は殆ど到達せ
ず、従って、シリコン基板1表面には殆ど窒素は導入さ
れない。
【0043】このようにして、SiON膜4の多結晶シ
リコン膜3側界面の方がシリコン基板1側界面よりも窒
素濃度の高いSiON膜4が形成されることになる。ま
た、上記熱処理は、例えば通常の電気炉方式の熱処理装
置を用いて行う。この場合の典型的な熱処理条件は以下
の通りである。すなわち、NO分圧は1000〜100
000Pa程度、熱処理温度は700〜1000℃であ
る。
【0044】また、電気炉方式の代わりに、RTP(R
apid Thermal Processor)を用
いて高温、短時間、例えば1100℃,60秒程度で熱
処理を行っても良い。NO分圧はやはり1000〜10
0000Pa程度である。
【0045】これらのNO分圧、熱処理温度、さらには
熱処理時間、多結晶シリコン膜3の膜厚などは、導入窒
素量を決める制御変数である。次に図1(d)に示すよ
うに、多結晶シリコン膜3上のSiON膜4’を例えば
希弗酸水溶液を用いたウエットエッチングにより選択的
に除去した後、多結晶シリコン膜3、SiON膜4を周
知のフォトリソグラフィおよびエッチングを用いてパタ
ーニングする。
【0046】次に図1(e)に示すように、イオン注入
法によって多結晶シリコン膜3中に不純物を導入すると
共に、シリコン基板1にも多結晶シリコン膜3のパター
ンに対して自己整合的に不純物を導入する。
【0047】最後に、この構造をアニールして不純物を
活性化して、多結晶シリコン膜3の抵抗を下げてMOS
FETのゲート電極を形成すると共に、シリコン基板1
中にソース拡散層6並びにドレイン拡散層7を形成し
て、MOSFET構造を完成する。
【0048】尚、多結晶シリコン膜3の膜厚は、その厚
さがゲート電極の設計高さとなるように選ぶ。また、上
記多結晶シリコン膜3を更に低抵抗化するために、その
上に低抵抗の導電層、例えばタングステン膜などの金属
膜や、チタンシリサイド膜などの金属シリサイド膜など
を積層しても良い。
【0049】図2は、このようにして製造されたMOS
FETのゲート電極部中の窒素の深さ方向の濃度分布を
二次イオン質量分析(SlMS)法によって調べた結果
を示す図である。図2から、SiON膜(図中、酸化窒
化膜と記載)4中の窒素は多結晶シリコン膜3側のオキ
シナイトライド層領域(図中で窒素の面密度分布がピー
クを有している部分)に多く分布していることが確認さ
れた。また、その多結晶シリコン膜3側の面密度の値は
1.8×1014atoms/cm2であることが分かっ
た。
【0050】なお、ここでいう窒素の面密度とは、文宇
通り単位面積当たりに分布する窒素原子の数であって、
図2に見られるような各深さにおける窒素原子の密度を
深さ方向に積分することによって得られるものである。
【0051】後述するように、SiON膜4を形成する
ことの重要な効果として、多結晶シリコンゲート電極中
に添加された不純物、特にBのシリコン基板1中への拡
散を阻止することがあげられるが、このために必要な窒
素濃度は少なくとも1平方センチメートル当たりl×1
13個以上、望ましくは1×1014個以上と考えられ
る。図2の結果は、本実施形態の方法によって、面密度
が上記必要な値となるように窒素を容易に導入できるこ
とを示している。
【0052】本実施形態によれば以下のような効果が得
られる。第1の効果として、シリコン基板1と酸化膜2
との界面付近に窒素がほとんど導入されないことによっ
て、シリコン基板1との界面におけるSiON膜4中の
窒素濃度は十分に低くなり、その結果、SiON膜4と
シリコン基板1との界面の固定電荷密度も十分に低くす
ることが出来ることがある。
【0053】図3は、本実施形態の方法によって形成し
たMOS界面の固定電荷密度と導入窒素量との関係、お
よび従来のNO窒化によって形成したMOS界面の固定
電荷密度と導入窒素量との関係を示す特性図である。
【0054】図3から、本実施形態の方法によって形成
したMOS界面ではシリコン基板1とSiON膜4との
界面付近に窒素が殆ど存在しない事実を反映して、従来
のNO窒化によって形成したMOS界面に比べて、導入
窒素量が増加しても固定電荷密度は殆ど増えないことが
分かる。
【0055】第2の効果として、SiON膜4の薄膜化
にが可能であることがある。本実施形態の方法によって
MOSFETを製造した場含、シリコン酸化膜2に窒素
を導入してSiON膜4に変換するに当たって、水素が
一切導入されないため、当然これを除去する必要もな
く、また、当初から窒素は多結晶シリゴン膜(ゲート電
極)5とシリコン酸化膜2との界面に選択的に高密度に
導入されるため、シリコン基板1とシリコン酸化膜2と
の界面の窒素濃度を改めて低減する必要もない。
【0056】したがって、水素を除去するための酸化性
雰囲気中での熱処理、および窒素分布のピークを上記界
面から離すための酸化性雰囲気中での熱処理を追加する
必要がないため、SiON膜4の膜厚は当初のシリコン
酸化膜2の膜厚とほぼ同じなる。
【0057】これによってSiON膜4の薄膜化を実現
できるようになる。本実施形態の方法で形成したSiO
N膜4の膜厚は、初期のシリコン酸化膜2が5.0nm
であったのに対し、5.1nmであり、殆ど増加してい
なかった。これに対し、従来方法でSiON膜を形成し
た場合は、初期の酸化膜厚が5.0nmである時、5.
9nmであった。尚、この従来方法では、NO雰囲気中
での熱処理による窒化の後に、シリコン基板との界面の
窒素濃度を下げるために酸化性雰囲気での熱処理を追加
した場合の膜厚を示している。また、膜厚は全て電気的
な容量測定から求めた、いわゆる酸化膜換算膜厚であ
る。
【0058】上記実施形態ではシリコン膜を通して窒素
導入を行っているため、同シリコン膜部分の導電率が低
下することによって実質的な膜厚が増加することが懸念
されるが、上記の結果は、膜厚は全て電気的な容量測定
から求めた値なので、そのような影響を全て含んだ結果
である。従って、少なくとも悪影響は殆どなく、結果と
して薄膜形成が可能であることを示すものといえ、本発
明の方法に固有の問題も特にないことを示している。
【0059】表1から、本実施形態の方法によれば、窒
素導入の工程に固有の膜厚増加がないために、従来の方
法では不可能な膜厚までSiON膜4を薄くすることが
可能となることが分かる。
【0060】このようにゲート絶縁膜であるSiON膜
4の薄膜化によって、MOSFETの駆動力が増加し、
最終的にはそれを含む半導体装置の高性能化を実現でき
るようになる。
【0061】第3の効果は、不純物の拡散の抑制につい
てである。すなわち、本実施形態によれば、ゲート電極
として用いる多結晶シリコン膜3中の電気的に活性な不
純物が、薄いSiON膜4を介してシリコン基板1中に
拡散してしまうことを効果的に抑制することできる。
【0062】このような効果が得られる理由の一つはゲ
ート絶縁膜がSiON膜4であることによるが、それ以
外に以下の2つの理由があげられる。第1の理由は、ゲ
ート電極(多結晶シリコン膜3)とゲート絶縁模(Si
ON膜4)との界面に窒素が多く分布しているため、ゲ
ート電極からゲート絶縁膜への方向の不純物拡散を最も
効果的に抑制できるからである。
【0063】第2の理由は、本実施形態の方法によって
形成されたSiON膜4に直接接する多結晶シリコン膜
3は、酸化膜2の窒化工程時にその結晶粒界にもある程
度の濃度の窒素が導入され、この窒素の導入によって結
晶粒界が塞がれる形になって、不純物の拡散が抑制され
るからである。
【0064】尚、窒素を含有した多結晶シリコン膜によ
って不純物拡散を抑制する方法については、例えば特許
番号第2701763号に開示された方法があるが、こ
の方法では、当該窒素を含有した多結晶シリコン膜の比
抵抗が単に1012Ωcmより小さいと規定されているに
過ぎない。しかし、この値は比抵抗の値として余りに大
きく、ゲート絶縁膜の実質的な膜厚が確実に増加する条
件になっている。
【0065】これに対して本発明の方法によれば、多結
晶シリコン膜中の窒素は大部分が結晶粒界中に存在する
ため、多結晶シリコン膜自体の電気伝導特性には殆ど影
響はなく、比抵抗は10-2Ωcm程度乃至それ以下であ
って、上記特許に開示された方法とは全く状況が異な
る。
【0066】このような効果が特に顕著に現れるのは、
多結晶シリコン膜3中に添加する不純物として、拡散速
度の速いホウ素を用いた場合である。実際に、不純物と
してホウ素を用いたpチヤンネル型MOSFETについ
てその効果を調べてみた。
【0067】図4はその結果を示す特性図であって、p
チャンネル型MOSFETの形成後の熱工程に対するし
きい値電圧の変動とばらつきを示している。また、図4
には従来法によって形成した場合の結果も示してある。
【0068】図4から、本実施形態の方法によって製造
されたホウ素を含むpチャンネル型MOSFETは、従
来の方法によって製造されたそれに比べて、しきい値電
圧の変動、バラツキが十分に抑制されていることが分か
る。
【0069】以上のような効果を持ちながら、一方で本
実施形態の方法は工程が非常に簡単で、工程数の増加も
最小限に抑えられる。また、本実施形態の方法は、窒素
ラジカルを用いた方法とは異なり、高品質の薄いゲート
絶縁膜を作る工程での実用が難しい工程を含まず、ゲー
ト絶縁膜の工程で容易に用いられる工程の組み合わせに
よって構成されているため、実際の製造工程への適用が
容易にできるという利点を有している。
【0070】以上述べたように本実施形態によれば、膜
特性の劣化を招くことなく、ゲート絶縁膜としての薄い
SiON膜4を有するMOSFETを容易に実現できる
ようになる。
【0071】なお、本実施形態は以下のように種々変形
が可能である。まず、ゲート電極の形成に当たって、図
5に示す通り、多結晶シリコン膜を2層に分けて形成す
ることも可能である。
【0072】つまり、図5(a)に示すように、シリコ
ン基板1の表面に酸化膜2を形成した後、図5(b)に
示すように、上記酸化膜2上に厚さ50nm程度の多結
晶シリコン薄膜3を堆積する。ここで、多結晶シリコン
薄膜3の膜厚は導入しようとする窒素量などの条件から
決めることができる。即ち、多結晶シリコン薄膜3の膜
厚を薄くすれば多くの窒素を導入可能である。また、よ
り平坦性の得やすい方法として、多結晶シリコン薄膜の
代わりに非晶質シリコン薄膜を用いても良い。
【0073】また、これらの多結晶シリコン薄膜または
非晶質シリコン薄膜上に厚さ10nm程度の酸化膜を形
成しても良いことは、上に述べた場合と同様である。次
に、図5(c)に示すように、シリコン基板1を一酸化
窒素(NO)を含む雰囲気中で熱処理して、多結晶シリ
コン薄膜3と酸化膜2との間にオキシナイトライド膜4
Aを形成して、酸化膜2と合わせて全体としてSiON
(窒化酸化)膜4にする。このとき、多結晶シリコン薄
膜3の表面にはSiON膜4’が形成される。また、多
結晶シリコン薄膜3の代わりに非晶質シリコン薄膜を形
成した場合でも、同薄膜は熱処理によってこの段階では
多結晶シリコン薄膜に変わっている。このときの熱処理
条件も、やはり導入しようとする窒素量などの条件から
決めることができる。
【0074】次に図5(d)に示すように、多結晶シリ
コン薄膜3上のSiON膜4’を例えば希弗酸水溶液を
用いたウェットエッチングによって選択的に除去した
後、ゲート電極となる不純物を含む多結晶シリコン(p
oly−Si)膜5を例えばCVD法を用いて全面に堆
積する。但し、不純物は、イオン注入法などによって後
の段階で導入しても良い。
【0075】この後、アニールによって上記不純物を活
性化するとともに、この活性化された不純物を多結晶シ
リコン薄膜3中に拡散させることによって、多結晶シリ
コン膜5および多結晶シリコン薄膜3の全体の抵抗を下
げる。
【0076】次に図5(e)に示すように、多結晶シリ
コン膜5,多結晶シリコン薄膜3およびSiON膜4を
周知のフォトリソグラフィおよびエッチングを用いてパ
ターニングして、MOSFETのゲート電極部を形成す
る。
【0077】最後に、やはり周知の方法に従ってソース
拡散層6およびドレイン拡散層7を自己整合的に形成し
てMOSFETが完成する。このようにして形成したM
OSFETでは、窒素導入時の電極である多結晶シリコ
ン薄膜3を適宜選ぶことによって導入される窒素濃度を
高くしやすい上、多結晶シリコン膜が2層になってお
り、不純物が最も拡散しやすい結晶粒界が厚さ方向に不
連続になることから、不純物拡散を更に効果的に抑制す
ることが可能になる。
【0078】この場合に、電極を更に低抵抗化するため
に、多結晶シリコン膜5上に低抵抗の導電層、例えばタ
ングステン膜などの金属膜や、チタンシリサイド膜など
の金属シリサイド膜などを積層しても良い。
【0079】また、これらの実施形態では窒素導入をN
Oを含む雰囲気中での熱処理によって行ったが、その代
わりにN2OやNH3を含む雰囲気を用いてもよい。図6
はNOおよびNH3を用いて熱処理を行った場合の導入
窒素量を多結晶シリコン膜の膜厚に対してプロットした
ものである。NOと同様、NH3でも窒素が導入できる
ことがわかる。ここで、NH3を用いた場合でも、窒素
が多結晶シリコン層と酸化膜の界面のみに導入されて、
基板側界面には殆ど導入されないことはNOを用いた場
合と同様である。
【0080】また、図10にNOを用いた場合のSiO
N膜近傍での窒素(Nitrogen)、酸素(Oxy
gen)の深さ方向(Depth)の濃度(Conce
ntration)プロファイルを示した。また、図1
1にNH3を用いた場合の同様の濃度プロファイルを示
した。また、図12、図13にはそれぞれNO,NH3
を用いた時の従来法を用いた時の同様の濃度プロファイ
ルを示した。ここから明らかな様に、本発明を用いるこ
とにより窒素のピークはポリシリコン(Poly−S
i)とSiONとの界面にあるのに対し、従来法ではS
iONとシリコン基板(sub)界面にある。この傾向
は、窒化種がNH3でもNOでも大差はない。
【0081】尚、NH3を用いた場合には、熱処理後に
多結晶膜表面にNOの場合よりも厚い窒化膜層が形成さ
れるため、この窒化膜層を除去する必要のない構造では
この窒化膜層を水などの拡散を抑制するバリア層として
用いることが可能である。
【0082】また、本実施形態では、MOSFETを単
結晶のシリコン基板1に形成したが、薄膜トランジスタ
(TFT:Thin Film Transisto
r)などのように多結晶シリコン層に素子を形成しても
良い。
【0083】また、本実施形態では、熱酸化によって基
板表面を改質することによって酸化膜2を形成したが、
通常のCVD法、PECVD法などの堆積法によって酸
化膜2を形成しても良い。
【0084】また、上記NOを含む雰囲気中での熱処理
を行う前に、必要に応じて酸化膜2中に窒素を導入して
も良い。例えば、酸化膜2の形成後、非晶質シリコン薄
膜3aの形成前に、窒化種としてNOを含む雰囲気中で
熱処理を行えば、良く知られている通り、シリコン基板
1と酸化膜2との界面に窒素が導入されるので、酸化膜
2の裏面(酸化膜2のシリコン基板側の表面)にもSi
ON膜を形成できる。
【0085】したがって、この後、酸化膜2上に非晶質
シリコン薄膜3aを形成し、さらにNOを含む雰囲気中
での熱処理を再度行えば、シリコン基板1と酸化膜2と
の界面および酸化膜2と多結晶シリコン膜3pと酸化膜
2との界面に窒素を多く含むSiON膜を形成できる。
【0086】このようにして形成されたSiON膜はそ
の上下に窒素が多く分布した窒素濃度分布を持っている
ので、つまり本実施形態で説明したSiON膜4に比べ
て、深さ方向に関しての窒素濃度分布の対称性が高いの
で、印加電圧の極性に対して対称性の高い電気的特性を
得ることができる。
【0087】そのため、上記SiON膜は、例えばトン
ネル絶縁膜のように素子の動作モード(書き込み、消
去)によってその印加電圧の極性が変わるような絶縁膜
に用いることが有効であると考えられる。
【0088】(第2の実施形態)図7は、本発明の第2
の実施形態に係るMOSFETの製造方法を示す工程断
面図である。なお、図7で、図1または図5と対応する
部分には同一符号を付してあり、詳細な説明は省略する
(他の実施形態についても同様)。
【0089】本実施形熊の特徴は、第1の実施形態のゲ
ート電極の形成方法を2回繰り返すことによって、2重
ゲート構造のゲート電極を形成することにある。まず、
第1の実施形態の図5(d)の工程に続いて、図7
(a)に示すように、第1層目の多結晶シリコン膜5上
に第2の酸化膜22を形成する。
【0090】この酸化膜22の形成方法はその下の酸化
膜2のそれと同様であり、多結晶シリコン膜5の表面を
酸化性雰曲気で熱処理して形成しても良いし、あるいは
CVD法等の堆積法によって形成しても良い。
【0091】次に図7(b)に示すように、酸化膜22
上に厚さ10nm程度またはそれ以下の第2の非晶質シ
リコン薄膜3a2を形成する。次に図7(c)に示すよ
うに、シリコン基板1を第1の実施形態と同様に一酸化
窒素(NO)を含む雰囲気中で熱処理して、非晶質シリ
コン薄膜3a2を結晶化して多結晶シリコン薄膜3p2
に変えるとともに、酸化膜22をゲート電極間絶縁膜と
しての第2のSiON膜42に変える。このとき、多結
晶シリコン薄膜3p2の表面にはSiON膜4’が形成
される。
【0092】このようにして形成されたSiON膜42
は、多結晶シリコン薄膜3p2側の表面部分が他の部
分、特に第1層目の多結晶シリコン膜5側の表面部分よ
りも窒素濃度が高くなる。すなわち、SiON膜42の
表面はオキシナイトライド膜4Aになっており、SiO
N膜4の裏面は窒素濃度が十分に低いSiON膜(酸化
膜2から生じたもの)となっている。その理由は、上記
第1 の実施形態の場合と同様である。
【0093】次に図7(d)に示すように、多結晶シリ
コン薄膜3p2の表面に形成されたSiON膜4’を除
去した後、多結晶シリコン薄膜3p2上に2層目の多結
晶シリコン膜52を堆積する。
【0094】次に図7(e)に示すように、多結晶シリ
コン膜52、多結晶シリコン薄膜3p2、SiON膜4
2、多結晶シリコン膜5、多結晶シリコン薄膜3pおよ
びSiON膜4を周知のフォトリソグラフィおよびエッ
チングを用いてパターニングして、MOSFETのゲー
ト電極部(ゲート絶縁膜、第1ケート電極、ゲート電極
間絶縁膜、第2ゲート電極)を形成する。
【0095】最後に、同図(e)に示すように、周知の
方法に従ってソース拡散層6およびドレイン拡散層7を
自己整合的に形成してMOSFETが完成する。本実施
形態で説明した2重ゲート構造のゲート電極(第1ゲー
ト電極、ゲート電極間絶縁膜、第2ゲート電極)は、例
えばEEPROMのトンネル絶縁膜と制御ゲート電極と
ゲート電極間絶縁と浮遊ゲート電極からなるゲート電極
部に用いると良い。
【0096】また、本実施形態では、第1および第2の
SiON膜4,42の両方に本発明を適用したが、第1
のSiON膜4は従来方法によって形成し、第2のSi
ON膜42だけに本発明を適用しても良いし、あるいは
逆に第1のSiON膜4のみに本発明を適用しても良
い。すなわち、第1および第2の窒化酸化4,42は一
般にそれぞれ用途が異なるから、それぞれの用途に合わ
せて窒素の導入方法(成膜方法)を選択すれば良い。
【0097】また、本実施形態では、2重ゲート構造の
ゲート電極の場合について説明したが、第1の実施形態
のゲート構造の形成方法を3回以上繰り返すことによっ
て、3重以上の多重ゲート構造のゲート電極を形成する
こともできる。この場合も、必要に応じて従来方法によ
って窒化酸化膜の一部を形成しても良い。
【0098】(第3の実施形態)図8は、本発明の第3
の実施形態に係る半導体基板の製造方法を示す工程断面
図である。
【0099】まず、図8(a)に示すように、サファイ
ア基板11上に単結晶のシリコン膜12をエピタキシャ
ル成長させ、SOS(Silicon On Sapp
hire)構造を形成する。
【0100】次に図8(b)に示すように、第1の実施
形態で説明した窒化種としてNOを含む雰囲気中での熱
処理をサファイア基板11に施すことによって、サファ
イア基板11とシリコン膜12との界面、およびシリコ
ン膜12の表面にオキシナイトライド膜4A及びSiO
N膜4’をそれぞれ形成する。
【0101】最後に、図8(c)に示すように、シリコ
ン膜12の表面に形成されたSiON膜4’を除去する
ことによって、サファイア/SiON(オキシナイトラ
イド)/シリコン構造の半導体基板が完成する。半導体
素子はシリコン膜12に形成する。
【0102】このようにゲート絶縁膜よりも厚い絶縁膜
に対しても、また材料がシリコン酸化膜でない絶縁膜に
対しても本発明は適用できる。また、本実施形態では、
いわゆるSOS基板を出発にしてシリコン膜12の下に
オキシナイトライド膜4Aを形成したが、シリコン膜の
裏面直下にSiO2膜を有するいわゆるSOI基板を出
発にして、シリコン膜と酸化膜との界面にオキシナイト
ライド膜を形成することもできる。
【0103】また、ゲート絶縁膜よりも厚い他の絶縁膜
の例としては、半導体装置一般に使用される層間絶縁膜
があげられる。即ち、酸化膜である層間絶縁膜上にシリ
コン膜を形成し、上記実施形態の様に層間絶縁膜とシリ
コン膜間にオキシナイトライド膜を形成することが出来
る。このようにして層間絶縁膜に本実施形態の方法を適
用した場合には、層間絶縁膜上に形成されたオキシナイ
トライド膜を層間絶縁膜の保護膜として利用することが
できる。
【0104】これにより、例えば半導体装置の使用雰囲
気中の水分が、層間絶縁膜を介して素子領域に拡散する
ことによる、信頼性低下などの問題を防止することがで
きるようになる。
【0105】(第4の実施形態)図9は、本発明の第4
の実施形態に係るMOSFETのゲート絶縁膜の形成方
法を示す工程断面図である。
【0106】本実施形態の特徴は、シリコンの供給源で
あるシリコン膜を全て消費して窒化酸化膜を形成するこ
とにある。まず、図9(a)に示すように、シリコン基
板1上に酸化膜2を形成した後、この酸化膜2上に厚さ
0.5nm程度の極めて薄い非晶質シリコン薄膜3a’
を例えばCVD法を用いて形成する。
【0107】次に図9(b)に示すように窒化種として
NOを含む雰囲気中で、非晶質シリコン薄膜3a’のシ
リコンが丁度消費される条件でもって,シリコン基板1
を熱処理してSiON膜4を形成する。
【0108】ONを含む雰囲気中での熱処理の場合は、
シリコンがゆっくりと消費されることによってSiON
が形成される。また、熱処理中に形成されるSiONは
窒素の拡散バリアとして働く。
【0109】したがって、非晶質シリコン薄膜3a’の
シリコンが丁度消費される条件でもって、シリコン基板
1をONを含む雰囲気中で熱処理すれば、表面では窒素
濃度が高いが、裏面(シリコン基板1との界面)には窒
素を含まないSiON膜4を形成することができるよう
になる。
【0110】なお、非晶質シリコン薄膜3a’のシリコ
ンが丁度消費される条件よりも長い時間にわたって上記
熱処理を行えば、表面のシリコンは消費され尽くしてい
るので、NOを供給源とする窒素はSiON膜4を経由
してSiON膜4とシリコン基板1との界面にいたり、
その界面にもオキシナイトライド膜が形成される。この
ようにして、熱処理を1回行うだけで表面および裏面に
おいて窒素濃度が高いSiON膜4を形成することがで
きる。
【0111】この後、周知の方法に従って多結晶シリコ
ンゲート電極、ソース拡散層、およびドレイン拡散層を
形成してMOSFETが完成する。なお、本実施形態の
極めて薄い非晶質シリコン薄膜3a’を用いたSiON
膜4の形成方法は他の実施形態にも適用できる。
【0112】なお、本発明は、上記実施形態に限定され
るものではない。例えば、上記実施形態では単結晶のシ
リコン基板を用いたが、他の単結晶の半導体基板を用い
ても良い。また、上記実施形態では、MOSFETの場
合について説明したが、本発明はバイボーラトランジス
タや他の素子を含む半導体装置にも適用できる。その
他、本発明の要旨を逸脱しない範囲で、種々変形して実
施できる。
【0113】
【発明の効果】以上詳説したように本発明によれば、窒
化種としてNO、N2O、NH3を用い、シリコンの供給
源として窒素、シリコンおよび酸素を含む絶縁物または
窒素を含むシリコン酸化膜との界面におけるシリコン膜
を利用することにより、特性の劣化を招くことなく薄く
形成することができる、窒素、シリコンおよび酸素を含
む絶縁物または窒素を含むシリコン酸化源を備えた半導
体装置およびその製造方法を実現できるようになる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るMOSFETの
製造方法を示す工程断面図。
【図2】図1のMOSトランジスタのゲート電極部中の
窒素の深さ方向の濃度分布を二次イオン質量分析(Sl
MS)法によって調べた結果を示す図。
【図3】同実施形態の方法によって形成したMOS界面
の固定電荷密度と導入窒素量との関係、および従来のN
O窒化によって形成したMOS界面の固定電荷密度と導
入窒素量との関係を示す特性図。
【図4】pチャンネル型MOSFETを同実施形態によ
って形成した後の熱工程に対するしきい値電庄の変動と
ばらつき、およびpチャンネルMOSFETを従来法に
よって形成した後の熱工程に対するしきい値電圧の変動
とばらつきを示す図。
【図5】本発明の第1の実施形態の変形例に係るMOS
FETの製造方法を示す工程断面図。
【図6】NO(白丸)、NH3(黒丸)を用いて熱処理
を行った場合のポリシリコン(Poly−Si)中の窒
素濃度とポリシリコン膜厚との関係を示した図である。
【図7】本発明の第2の実施形態に係るMOSFETの
製造方法を示す工程断面図。
【図8】本発明の第3の実施形態に係る半導体基板の製
造方法を示す工程断面図。
【図9】本発明の第4の実施形態に係るMOSFETの
ゲート絶縁膜の形成方法を示す工程断面図。
【図10】NOを窒化剤として用いた場合の本発明の実
施形態に係るSiON膜近傍の窒素酸素の濃度分布を示
した図である。
【図11】NH3を窒化剤として用いた場合の本発明の
実施形態に係るSiON膜近傍の窒素、酸素の濃度分布
を示した図である。
【図12】NOを窒化剤として用いて従来方法で形成し
たSiON膜近傍の窒素、酸素の濃度分布を示した図で
ある。
【図13】NH3を窒化剤として用いて従来方法で形成
したSiON膜近傍の窒素、酸素の濃度分布を示した図
である。
【符号の説明】
1…シリコン基板 2,22…シリコン酸化(SiO2)膜 3…多結晶シリコン膜 3a,3a’,3a2…非晶質シリコン薄膜 3p、3p2…多結晶シリコン薄膜(第1のシリコン
膜) 4、42…SiON膜 4’…SiON膜 4A…オキシナイトライド膜 5,52…多結晶シリコン膜(第2のシリコン膜) 6…ソース拡散層 7…ドレイン拡散層 11…サファイア基板 12…シリコン膜
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 H01L 29/78 371 21/8247 29/788 29/792

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】窒素、シリコンおよび酸素を含む絶縁物
    と、この絶縁物上に形成されたシリコン膜とを具備して
    なり、前記シリコン膜との界面における前記絶縁物の窒
    素の面密度が1xl013(個/cm2)以上、かつ前記
    シリコン膜と反対側の前記絶縁物の表面における窒素濃
    度が前記シリコン膜との界面における前記絶縁物の窒素
    濃度の1/10以下であることを特徴とする半導体装
    置。
  2. 【請求項2】半導体基板上に形成されたシリコン膜と、
    このシリコン膜と前記半導体基板との間に前記シリコン
    膜に接するように形成され、前記シリコン膜との界面に
    おける窒素の面密度が1xl013(個/cm2)以上、
    かつ前記半導体基板との界面における窒素濃度が前記シ
    リコン膜との界面における窒素濃度の1/10以下であ
    る窒素を含むシリコン酸化膜とを具備してなることを特
    徴とする半導体装置。
  3. 【請求項3】前記シリコン膜は、2層以上の多結晶シリ
    コン膜が積層されてなる積層シリコン膜であることを特
    徴とする請求項2に記載の半導体装置。
  4. 【請求項4】前記窒素を含むシリコン酸化膜との界面に
    おける前記シリコン膜の窒素の面密度が1×1011個/
    cm2以上であることを特徴とする請求項2に記載の半
    導体装置。
  5. 【請求項5】前記シリコン膜中にホウ素が含まれている
    ことを特微とする請求項2に記載の半導体装置。
  6. 【請求項6】前記シリコン膜の厚さは1ミクロン以下で
    あることを特微とする請求項1乃至請求項5の何れか1
    項に記載の半導体装置。
  7. 【請求項7】絶縁物上にシリコン膜を形成する工程と、
    NOまたはN2OまたはNH3の少なくとも何れかを含む
    雰囲気中での熱処理によって、前記絶縁物との界面の前
    記シリコン膜をシリコン供給源として前記絶縁物と前記
    シリコン膜との界面にオキシナイトライド膜を形成する
    工程とを有することを特徴とする半導体装置の製造方
    法。
  8. 【請求項8】半導体基板上に絶縁膜を形成する工程と、
    この絶縁膜上に第1 のシリコン膜を形成する工程と、N
    OまたはN2OまたはNH3の少なくとも何れかを含む雰
    囲気中での熱処理によって、前記絶縁膜との界面の前記
    第1のシリコン膜をシリコン供給源として前記絶縁膜と
    前記第1のシリコン膜との界面にオキシナイトライド膜
    を形成する工程と、前記第1のシリコン膜中に不純物を
    添加する工程と、を有することを特徴とする半導体装置
    の製造方法。
  9. 【請求項9】前記熱処理の際に、前記絶縁膜と反対側の
    前記第1のシリコン膜の表面に、前記第1 のオキシナイ
    トライド膜とは別に形成されたSiON膜またはシリコ
    ン窒化膜を除去する工程と、前記第1のシリコン膜上に
    第2のシリコン膜を形成する工程と、前記第2のシリコ
    ン膜中に不純物を添加する工程と、前記第1および第2
    のシリコン膜を所定の形状に加工する工程とを更に有す
    ることを特徴とする請求項7に記載の半導体装置の製造
    方法。
  10. 【請求項10】前記不純物がホウ素であることを特徴と
    する請求項7乃至請求項8に記載の半導体装置の製造方
    法。
  11. 【請求項11】前記熱処理によって、前記第1のオキシ
    ナイトライド膜の窒素の面密度を1×1013個/cm2
    以上、かつ前記半導体基板と前記絶縁膜との界面におけ
    る窒素濃度が前記第1のシリコン膜と前記第1のオキシ
    ナイトライド膜の界面における窒素濃度の1/10以下
    であるSiON膜に前記絶縁膜を変えることを特徴とす
    る請求項7乃至請求項8に記載の半導体装置の製造方
    法。
JP11150929A 1998-05-29 1999-05-31 半導体装置およびその製造方法 Pending JP2000049159A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11150929A JP2000049159A (ja) 1998-05-29 1999-05-31 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP14921398 1998-05-29
JP10-149213 1998-05-29
JP11150929A JP2000049159A (ja) 1998-05-29 1999-05-31 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000049159A true JP2000049159A (ja) 2000-02-18

Family

ID=26479162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11150929A Pending JP2000049159A (ja) 1998-05-29 1999-05-31 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000049159A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068892A (ja) * 2001-08-24 2003-03-07 Sony Corp 不揮発性半導体メモリ装置の製造方法
JP2006173294A (ja) * 2004-12-15 2006-06-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2006351626A (ja) * 2005-06-13 2006-12-28 Toshiba Corp 半導体装置およびその製造方法
KR100894751B1 (ko) * 2002-07-04 2009-04-24 매그나칩 반도체 유한회사 반도체 소자의 트랜지스터 및 그 제조 방법
JP2009164424A (ja) * 2008-01-08 2009-07-23 Toshiba Corp 半導体装置およびその製造方法
US7927953B2 (en) 2008-12-10 2011-04-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing the same
JP4895803B2 (ja) * 2003-02-04 2012-03-14 アプライド マテリアルズ インコーポレイテッド 誘電体膜及びゲートスタックの形成方法並びに誘電体膜の処理方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068892A (ja) * 2001-08-24 2003-03-07 Sony Corp 不揮発性半導体メモリ装置の製造方法
JP4734799B2 (ja) * 2001-08-24 2011-07-27 ソニー株式会社 不揮発性半導体メモリ装置の製造方法
KR100894751B1 (ko) * 2002-07-04 2009-04-24 매그나칩 반도체 유한회사 반도체 소자의 트랜지스터 및 그 제조 방법
JP4895803B2 (ja) * 2003-02-04 2012-03-14 アプライド マテリアルズ インコーポレイテッド 誘電体膜及びゲートスタックの形成方法並びに誘電体膜の処理方法
JP2006173294A (ja) * 2004-12-15 2006-06-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP4703277B2 (ja) * 2005-06-13 2011-06-15 株式会社東芝 半導体装置の製造方法
JP2006351626A (ja) * 2005-06-13 2006-12-28 Toshiba Corp 半導体装置およびその製造方法
JP2009164424A (ja) * 2008-01-08 2009-07-23 Toshiba Corp 半導体装置およびその製造方法
US8030198B2 (en) 2008-01-08 2011-10-04 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US7927953B2 (en) 2008-12-10 2011-04-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing the same
US8841183B2 (en) 2008-12-10 2014-09-23 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing the same
US8946021B2 (en) 2008-12-10 2015-02-03 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing the same
US9219076B2 (en) 2008-12-10 2015-12-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US6521519B2 (en) MIS transistor and manufacturing method thereof
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
JP3396131B2 (ja) 半導体装置およびその製造方法
KR100266519B1 (ko) 다중레벨구조의절연체를가진반도체장치및그제조방법
US6953727B2 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
JP2003273350A (ja) 半導体装置及びその製造方法
JPH1083990A (ja) 半導体装置の製造方法
KR0183490B1 (ko) 반도체 소자의 제조 방법
JP2000049159A (ja) 半導体装置およびその製造方法
JPH08306809A (ja) 異なった絶縁体を有する部品を有するmos型集積回路の製造方法
JP3486118B2 (ja) 半導体装置の製造方法
JPH09312395A (ja) 半導体装置の製造方法
JPH09312270A (ja) 半導体装置およびその製造方法
JP2002222941A (ja) Mis型半導体装置及びその製造方法
US20040121539A1 (en) Non-volatile semiconductor memory device and manufacturing method for the same
JP2790157B2 (ja) 半導体集積回路装置の製造方法
JP3607684B2 (ja) 半導体装置の製造方法
JP4730993B2 (ja) 半導体素子の電導性ライン形成方法
JP2000183349A (ja) シリコン製fetの製造方法
JP3976577B2 (ja) ゲート電極の製造方法
KR100200184B1 (ko) 반도체 장치의 제조방법
JP2001036078A (ja) Mos型トランジスタ及びその製造方法
JPH0794449A (ja) 半導体装置の製造方法
JP2002026317A (ja) 半導体装置及びその製造方法
JPH07161988A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606