JP4703277B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4703277B2 JP4703277B2 JP2005172667A JP2005172667A JP4703277B2 JP 4703277 B2 JP4703277 B2 JP 4703277B2 JP 2005172667 A JP2005172667 A JP 2005172667A JP 2005172667 A JP2005172667 A JP 2005172667A JP 4703277 B2 JP4703277 B2 JP 4703277B2
- Authority
- JP
- Japan
- Prior art keywords
- boron
- film
- insulating film
- silicon oxynitride
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 88
- 229910052710 silicon Inorganic materials 0.000 claims description 82
- 239000010703 silicon Substances 0.000 claims description 82
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 80
- 229910052796 boron Inorganic materials 0.000 claims description 80
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 47
- 229920005591 polysilicon Polymers 0.000 claims description 47
- 229910052698 phosphorus Inorganic materials 0.000 claims description 35
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 33
- 239000011574 phosphorus Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 39
- 229910052799 carbon Inorganic materials 0.000 description 35
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 33
- 239000007789 gas Substances 0.000 description 28
- 229910052757 nitrogen Inorganic materials 0.000 description 20
- 239000013078 crystal Substances 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 229910021478 group 5 element Inorganic materials 0.000 description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 3
- 229910052797 bismuth Inorganic materials 0.000 description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 125000004437 phosphorous atom Chemical group 0.000 description 3
- 229910052761 rare earth metal Inorganic materials 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 150000001721 carbon Chemical group 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000002779 inactivation Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 150000004645 aluminates Chemical class 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910000074 antimony hydride Inorganic materials 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910000072 bismuth hydride Inorganic materials 0.000 description 1
- BPBOBPIKWGUSQG-UHFFFAOYSA-N bismuthane Chemical compound [BiH3] BPBOBPIKWGUSQG-UHFFFAOYSA-N 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体装置およびその製造方法に関する。
各種半導体装置において半導体酸化膜はゲート絶縁膜として重要な役割を有する。近年、半導体素子の微細化に伴い、熱酸化膜はゲート絶縁膜としてますます薄膜化されている。しかし、熱酸化膜の膜厚が２ナノメートル以下になると、この熱酸化膜をトンネルする電流が増大する。トンネル電流の増加は、ゲート電極に含まれている硼素などの不純物が熱酸化膜中を通過して拡散する現象を引き起こす。よって、ゲート絶縁膜を２ナノメートル以下に薄膜化すると、半導体素子の性能を向上させることが困難であった。
そこで、この酸化膜に窒素または金属等を混入させた高誘電率のゲート絶縁膜が考えられている。窒素原子や金属原子を酸化膜中に導入すると、ゲート絶縁膜の誘電率が増大する。このため、ゲート絶縁膜の物理膜厚が厚くとも、そのゲート絶縁膜のＥＯＴ（Equivalent Oxide Thickness）を薄くすることができる。即ち、このような高誘電率のゲート絶縁膜を用いれば、酸化膜と同じ容量のゲート絶縁膜を酸化膜よりも厚い膜厚で形成することができる。これによって、ゲート絶縁膜をリークする電流が低減し、不純物の拡散を抑制することができる。
特開２００２−６３１１７号公報
しかし、酸化膜よりも誘電率の高いこのようなゲート絶縁膜上に、硼素を含むＰ型のポリシリコン電極を形成した場合、ゲート絶縁膜中に含まれる窒素等の量に応じてフラットバンド電圧Ｖｆｂおよびしきい値電圧Ｖｔｈがシフトするという問題があった。また、ゲート絶縁膜直下のチャネル領域を流れる電流が散乱し、それによって、半導体素子の電流駆動能力の低下を招致していた。さらに、ゲート絶縁膜をトンネルするリーク電流が増大するという問題もあった。
そこで、本発明の目的は、信頼性が高くかつ安定した特性を有する半導体装置およびその製造方法を提供することである。
本発明に係る実施形態に従った半導体装置の製造方法は、半導体基板上にシリコン酸窒化膜からなる絶縁膜を形成し、前記絶縁膜上に硼素を含むＰ型ポリシリコンからなる電極を形成し、その後、熱処理を行うことを具備し、前記絶縁膜形成後、前記電極の形成前に、前記電極の硼素と結合して該硼素を捕捉する燐を前記絶縁膜上に堆積することをさらに具備している。
本発明による半導体装置およびその製造方法によれば、信頼性が高くかつ安定した特性を有する半導体装置が得られる。
本発明の発明者は、鋭意検討の結果、フラットバンド電圧Ｖｆｂおよびしきい値電圧Ｖｔｈのシフト等の上記問題の原因を発見した。この原因を以下に説明する。
Ｐ型ＭＯＳＦＥＴにおいて、ＳｉＯＮ膜からなるゲート絶縁膜上に硼素を含むＰ型ポリシリコン電極を形成した場合、ポリシリコン電極中に存在する硼素が熱工程によりゲート絶縁膜中に侵入する。硼素は、ゲート絶縁膜中においてシリコンと窒素との結合を破壊し、窒素と結合してしまう。これにより、ゲート絶縁膜中のシリコンにダングリングボンドが生じる。このダングリングボンドが固定電荷となり、ゲート絶縁膜中に欠陥準位が形成されてしまう。その結果、フラットバンド電圧Ｖｆｂおよびしきい値電圧Ｖｔｈがシフトするという問題を引き起こしていた。また、ゲート絶縁膜中の欠陥準位は、ゲート絶縁膜直下のチャネル領域を流れる電流を散乱させる要因になるので、半導体素子の電流駆動能力の低下を招致していた。さらに、ゲート絶縁膜中の欠陥準位によって、ゲート絶縁膜をトンネルするリーク電流が増大していた。
このように、上記諸問題の原因は、ポリシリコン電極中に侵入した硼素がシリコンと窒素との結合を破壊してダングリングボンドを発生させ、その結果、このダングリングボンドが欠陥準位を形成しているためであることが分かった。
そこで、本発明の発明者は、電極中の硼素が絶縁膜中へ侵入することを防止することが上記問題の解決になることを見出した。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１の実施形態）
図１は、本発明に係る第１の実施形態に従ったＰ型ＭＯＳトランジスタ１００（以下、単に、トランジスタ１００という）の部分的な断面図である。トランジスタ１００は、半導体基板１０と、ゲート絶縁膜２０と、ゲート電極３０とを備えている。
図１は、本発明に係る第１の実施形態に従ったＰ型ＭＯＳトランジスタ１００（以下、単に、トランジスタ１００という）の部分的な断面図である。トランジスタ１００は、半導体基板１０と、ゲート絶縁膜２０と、ゲート電極３０とを備えている。
半導体基板１０は、例えば、シリコン基板である。半導体基板１０は、ガリウム、砒素またはゲルマニウムを含む半導体基板であってもよい。ゲート絶縁膜２０は、半導体基板１０上に設けられている。ゲート絶縁膜２０は、窒素原子、酸素原子、遷移元素または希土類元素のいずれかを含む絶縁膜でよい。例えば、ゲート絶縁膜２０は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、遷移元素（例えば、ハフニウム）を含むシリコン酸化膜、希土類元素（例えば、ランタン）を含むシリコン酸化膜、遷移元素を含むシリコン酸窒化膜、希土類元素を含むシリコン酸窒化膜、
シリケート、アルミネート等のいずれでもよい。図１には、シリコン酸化膜２１、シリコン窒化膜２２およびシリコン酸化膜２３から成るシリコン酸窒化膜２０を図示している。本実施形態において、シリコン酸窒化膜２０は、シリコン酸化膜２１、シリコン窒化膜２２およびシリコン酸化膜２３の３層から成るＯＮＯ膜である。しかし、シリコン酸窒化膜２０は、単層のＳｉＯＮ層であってもよい。
シリケート、アルミネート等のいずれでもよい。図１には、シリコン酸化膜２１、シリコン窒化膜２２およびシリコン酸化膜２３から成るシリコン酸窒化膜２０を図示している。本実施形態において、シリコン酸窒化膜２０は、シリコン酸化膜２１、シリコン窒化膜２２およびシリコン酸化膜２３の３層から成るＯＮＯ膜である。しかし、シリコン酸窒化膜２０は、単層のＳｉＯＮ層であってもよい。
ゲート電極３０は、ゲート絶縁膜２０上に設けられている。ゲート電極３０は、硼素および半導体材料を含む材料である。例えば、ゲート電極３０は、硼素を含むドープトポリシリコン等のいずれかでよい。
さらに、５属の元素（燐、砒素、アンチモンまたはビスマス等）または炭素のいずれか、もしくは、５属の元素または炭素のうち２種以上の元素の組合せが、ゲート絶縁膜２０とゲート電極３０との界面部分４０に導入されている。５属の元素または炭素のいずれか、もしくは、５属の元素または炭素のうち２種以上の元素の組合せは、１０１８ｃｍ−３以上（面密度で１０１２ｃｍ−２以上の濃度）で界面部分４０に導入されている。これにより、本実施形態の効果は適切に発揮され得る。５属の元素または炭素のうち２種以上の元素の組合せは、例えば、炭素と燐との組合せである。ここで、界面部分４０は、ゲート絶縁膜２０とゲート電極３０との界面に導入された燐等が存在する領域を示している。
次に、トランジスタ１００の製造方法を説明する。本実施形態では、半導体基板１０としてシリコン基板１０を採用し、ゲート絶縁膜２０としてシリコン酸窒化膜２０を採用し、ゲート電極３０としてドープトポリシリコン３０を採用している。また、本実施形態においては、燐が界面部分４０に導入される。
図２は、トランジスタ１００の製造方法の流れを示すフロー図である。図３および図４は、この製造方法の流れを示す断面図である。
まず、（１００）面を主面とするシリコン基板１０を希フッ酸処理する（Ｓ１０）。これにより、シリコン基板１０の主面を水素により終端する。
次に、シリコン基板１０を酸窒化膜形成装置（図示せず）のチャンバ内に配置する（Ｓ２０）。酸窒化膜形成装置は、複数の半導体基板を搭載するサセプタと、加熱炉を有するチャンバとを備えている。このチャンバは、Ｎ２ガス供給源、ＮＨ３ガス供給源、Ｎ２Ｏガス供給源、ＰＨ３ガス供給源、ＳｉＨ４ガス供給源、ガス導入口、ガス排出口とを備えている。Ｎ２ガス供給源、ＮＨ３ガス供給源、Ｎ２Ｏガス供給源、ＰＨ３ガス供給源およびＳｉＨ４ガス供給源には、それぞれバルブが取り付けられており、それにより、チャンバ内のガス分圧を制御することができる。加熱炉の周囲にはヒータが配置され、それにより、チャンバ内の温度を制御することができる。
シリコン基板１０はサセプタ上に搭載される。次に、室温においてチャンバ内にＮ２ガスを導入する。次に、加熱炉のヒータを用いて、チャンバ内の温度を約６００℃に上昇させ、シリコン基板１０から水素を脱離させる（Ｓ３０）。
次に、チャンバ内にＮＨ３ガスを導入し、約７４０Ｔｏｒｒ以下のＮＨ３ガス雰囲気中において、シリコン基板１０を約７５０ ℃で約１００秒間熱処理する（Ｓ４０）。これにより、図３に示すように、シリコン基板１０の主面上にシリコン窒化膜２２が形成される。
続いて、チャンバ内にＮ２Ｏガスを導入し、約３５ＴｏｒｒのＮ２Ｏガス雰囲気中において、シリコン基板１０を８００℃〜１０００ ℃で約３０秒間熱処理する（Ｓ５０）。これにより、図４に示すようにシリコン窒化膜２２とシリコン基板１０との間にシリコン酸化膜２１が形成されるとともに、シリコン窒化膜２２の表面にシリコン酸化膜２３が形成される。
次に、チャンバ内にＰＨ３ガスを導入し、約３８０ＴｏｒｒのＰＨ３ガス雰囲気中において、シリコン基板１０を９５０℃以下の温度で約６００秒間熱処理する（Ｓ６０）。これにより、燐がシリコン酸化膜２３の表面上に堆積される。
さらに、例えば、約１５０ｎｍの膜厚のポリシリコン膜３０をシリコン酸化膜２３上に堆積する（Ｓ７０）。これにより、図１に示すように、シリコン酸化膜２３とポリシリコン膜３０との間の界面部分４０に燐が堆積される。燐は、シリコン酸窒化膜よりもポリシリコンに偏析しやすい性質を有する。従って、図１の界面部分４０に示すように、燐は、シリコン酸窒化膜２０よりもポリシリコン膜３０に多く存在する。
チャンバからシリコン基板１０を取り出す。次に、イオン注入工程において、約４×１０１５ｃｍ−２のドーズ量の硼素を約４ｋeＶの加速電圧でポリシリコン膜３０へイオン注入する（Ｓ８０）。さらに、約１０５０℃の温度でスパイクアニール等の熱処理を行うことによって、ポリシリコン膜３０中の硼素の活性化を行う（Ｓ９０）。
硼素の活性化のための熱処理は、ポリシリコン膜３０中で硼素を活性化するとともに、活性化されずに浮遊している硼素を格子間原子としてゲート絶縁膜２０の方へ拡散してしまう。しかし、ゲート絶縁膜２０へ向かって拡散しようとする硼素は、界面部分４０に含まれている燐と結合し、それによって安定な不活性構造を形成する。このため、ゲート絶縁膜２０への硼素の拡散が抑制される。その結果、フラットバンド電圧Ｖｆｂおよびしきい値電圧Ｖｔｈの変動を抑制することができる。
以下、本実施形態におけるポリシリコン膜３０中の硼素および燐の挙動および本実施形態の効果を説明する。
図５（Ａ）は、燐を含むポリシリコン３０の結晶構造の図である。図５（Ａ）に示すように、１つの燐原子は、４つのシリコン原子と結合する。そのため、シリコン原子にダングリングボンドが発生していない。よって、燐は、シリコン酸窒化膜２０中においてよりも、ポリシリコン膜３０中において比較的安定して存在する。これにより、燐は、図１に示すように、ポリシリコン膜３０へ偏析する。
図５（Ｂ）は、図５（Ａ）に示す結晶構造に硼素が侵入した場合の結晶構造の図である。硼素が図５（Ａ）に示す結晶構造に侵入すると、硼素は、燐原子と２つのシリコン原子との間に結合する。シミュレーションによると、この硼素と燐原子との結合は強く、エネルギー利得は約３．８８ｅＶであった。このエネルギー利得は、硼素がシリコン結晶中で得る最大エネルギー利得（約２．６１ｅＶ）よりも大きい。従って、硼素は、図１のシリコン酸窒化膜２０へ拡散しようとすると、ポリシリコン膜３０とシリコン酸窒化膜２０との間の界面部分４０において、燐と強く結合する。これにより、硼素が界面部分４０で捕捉され、硼素のシリコン酸窒化膜２０への拡散が抑制される。
図６は、シリコン酸窒化膜２０近傍における硼素濃度を示すグラフである。横軸は、シリコン基板１０の主面に対して垂直方向の深さを示す。縦軸は、硼素濃度を示す。このグラフはＳＩＭＳ分析を用いた結果である。
曲線Ｌ１は、従来のシリコン酸窒化膜を用いたときの硼素濃度を示す。曲線Ｌ２は、窒素を堆積することによって、表面に高濃度窒素領域を有するシリコン酸窒化膜を用いたときの硼素濃度を示す。曲線Ｌ３は、燐を堆積することによって、燐を含む界面部分４０を有するシリコン酸窒化膜を用いたときの硼素濃度を示す。曲線Ｌ１〜Ｌ３の各シリコン酸窒化膜の物理膜厚は、いずれも１．６ｎｍとした。曲線Ｌ３が本実施形態によるトランジスタ１００の特性を示している。
曲線Ｌ１を参照すると、硼素は、シリコン酸窒化膜２０中に拡散するだけでなく、シリコン酸窒化膜２０を突き抜けてシリコン基板１０にまで達していることが分かる。その結果、フラットバンド電圧Ｖｆｂおよび閾値電圧Ｖｔｈは大きく変動する。
曲線Ｌ２を参照すると、硼素は、シリコン酸窒化膜２０中に留まり、シリコン基板１０には達していないことが分かる。しかし、硼素のシリコン酸窒化膜２０中への拡散を抑制することができない。
曲線Ｌ３を参照すると、硼素のシリコン酸窒化膜２０中への拡散を抑制していることが分かる。即ち、本実施形態によるトランジスタ１００によれば、物理膜厚１．６ｎｍという薄いシリコン酸窒化膜を用いた場合であっても、シリコン酸窒化膜２０とポリシリコン膜３０との間の界面部分４０に燐を導入することにより、硼素がシリコン酸窒化膜２０中へ拡散することを抑制することができる。
図７は、シリコン酸窒化膜２０の窒素濃度とフラットバンド電圧変動ΔＶｆｂとの関係を示すグラフである。曲線Ｌ１０は、従来のシリコン酸窒化膜を用いたときの窒素濃度を示す。曲線Ｌ３０は、燐を含む界面部分４０を有するシリコン酸窒化膜を用いたときの窒素濃度を示す。曲線Ｌ１０、Ｌ３０の各シリコン酸窒化膜の物理膜厚は、いずれも１．６ｎｍとした。曲線Ｌ３０が本実施形態によるトランジスタ１００の特性を示している。
曲線Ｌ１０を参照すると、シリコン酸窒化膜２０内の窒素濃度を増加させるに従って、フラットバンド電圧Ｖｆｂが大きく変動することが分かる。
曲線Ｌ３０を参照すると、シリコン酸窒化膜２０内の窒素濃度を増加させても、フラットバンド電圧Ｖｆｂは、比較的安定していることが分かる。これは、界面部分４０に含まれている燐に硼素が結合するので、シリコン窒化膜２０への硼素の拡散が抑制されたためである。これにより、シリコン酸窒化膜２０中の窒素濃度をより高くすることが可能となる。
第１の実施形態では、ステップＳ６０において、燐をシリコン酸窒化膜２０の表面上に堆積した。しかし、燐は、ステップＳ７０においてポリシリコン膜３０を形成した後に、イオン注入によって導入してもよい。また、ステップＳ７０の後、燐をポリシリコン膜３０へイオン注入し、さらにその後、ステップＳ８０にて硼素をポリシリコン膜３０へイオン注入してもよい。
第１の実施形態において、硼素は、ポリシリコン膜３０へイオン注入されている（ステップＳ８０参照）。しかし、硼素は、ステップＳ７０においてポリシリコンの堆積ガスに含有させることによって、ポリシリコン膜３０と同時に気相成長させてもよい。
第１の実施形態において、シリコン酸窒化膜２０とポリシリコン膜３０との界面部分４０に燐を導入した。しかし、燐に代えて、５属の元素（砒素、アンチモンまたはビスマス）または炭素のいずれか、もしくは、５属の元素または炭素のうち２種以上の元素の組合せを界面部分４０に導入してもよい。砒素を導入する場合、ステップＳ６０において、アルシンガスを用いればよい。アンチモンを導入する場合、ステップＳ６０において、スチビンガスを用いればよい。ビスマスを導入する場合、ステップＳ６０において、水素化ビスマスガスを用いればよい。炭素を導入する場合、ステップＳ６０において、メタンガスを用いればよい。
第１の実施形態によれば、ゲート絶縁膜２０とゲート電極３０との界面部分４０に導入された燐により、ゲート電極３０からゲート絶縁膜２０への硼素の拡散が抑制される。これにより、フラットバンド電圧Ｖｆｂの変動およびしきい値電圧Ｖｔｈの変動が抑制される。その結果、トランジスタ１００は、信頼性が高くかつ安定した特性を有することができる。
（第２の実施形態）
第２の実施形態では、ゲート絶縁膜２０とゲート電極３０との界面部分４０に炭素を導入する。第２の実施形態は、その他の点で第１の実施形態と同様である。従って、第２の実施形態に従ったトランジスタの断面構造は、図１と同様となるので省略する。
第２の実施形態では、ゲート絶縁膜２０とゲート電極３０との界面部分４０に炭素を導入する。第２の実施形態は、その他の点で第１の実施形態と同様である。従って、第２の実施形態に従ったトランジスタの断面構造は、図１と同様となるので省略する。
図８は、第２の実施形態に従ったトランジスタの製造方法の流れを示すフロー図である。図１〜図４、図９を参照して、第２の実施形態に従ったトランジスタの製造方法を説明する。まず、図２に示すステップＳ１０〜Ｓ５０を実行することによって、図４に示す構造を得る。
その後、ポリシリコンの堆積ガスをチャンバへ導入するとともに、同時に炭素プラズマ（Ｃ＊）をチャンバへ導入する（Ｓ６２）。これにより、約１０ ２０ ｃｍ −３ の濃度の炭素を含む約１ｎｍの膜厚のポリシリコンを形成する。さらに、炭素プラズマ（Ｃ＊）の導入を停止し、ポリシリコンの堆積ガスの導入を続ける（Ｓ６４）。これにより、炭素を含まない約１５０nmの膜厚のポリシリコン膜を形成する。
次に、図２に示すステップＳ８０およびＳ９０が実行される。
以下、本実施形態におけるポリシリコン膜３０中の硼素および炭素の挙動および本実施形態の効果を説明する。
図９（Ａ）は、炭素を含むポリシリコン３０の結晶構造の図である。図９（Ａ）に示すように、１つの炭素原子は、４つのシリコン原子と結合する。そのため、シリコン原子にダングリングボンドが発生していない。よって、炭素は、シリコン酸窒化膜２０中においてよりも、ポリシリコン膜３０中において比較的安定して存在する。これにより、炭素は、図１の界面部分４０に示すように、ポリシリコン膜３０へ偏析する。
図９（Ｂ）は、図９（Ａ）に示す結晶構造に硼素が侵入した場合の結晶構造の図である。硼素が図９（Ａ）に示す結晶構造に侵入すると、硼素は、炭素原子と２つのシリコン原子との間に結合する。シミュレーションによると、この硼素と炭素原子との結合は強く、エネルギー利得は約４．６７ｅＶであった。このエネルギー利得は、硼素がシリコン結晶中で得る最大エネルギー利得（約２．６１ｅＶ）よりも大きい。従って、硼素は、図１のシリコン酸窒化膜２０へ拡散しようとすると、ポリシリコン膜３０とシリコン酸窒化膜２０との間の界面部分４０において、炭素と強く結合する。これにより、硼素のシリコン酸窒化膜２０への拡散が抑制される。
図１０は、シリコン酸窒化膜２０近傍における硼素濃度を示すグラフである。横軸は、シリコン基板１０の主面に対して垂直方向の深さを示す。縦軸は、硼素濃度を示す。このグラフはＳＩＭＳ分析を用いた結果である。
曲線Ｌ１およびＬ２は、図６で示したものと同様である。曲線Ｌ４は、炭素を堆積することによって、炭素を含む界面部分４０を有するシリコン酸窒化膜を用いたときの硼素濃度を示す。曲線Ｌ１、Ｌ２およびＬ４の各シリコン酸窒化膜の物理膜厚は、いずれも１．６ｎｍとした。曲線Ｌ４が第２の実施形態によるトランジスタの特性を示している。
曲線Ｌ１およびＬ２は、第１の実施形態と同様であるのでその説明を省略する。
曲線Ｌ４を参照すると、硼素のシリコン酸窒化膜２０中への拡散を抑制していることが分かる。即ち、本実施形態によるトランジスタによれば、物理膜厚１．６ｎｍという薄いシリコン酸窒化膜を用いた場合であっても、シリコン酸窒化膜２０とポリシリコン膜３０との間の界面部分４０に炭素を導入することにより、硼素がシリコン酸窒化膜２０中へ拡散することを抑制することができる。
図１１は、シリコン酸窒化膜２０の窒素濃度とフラットバンド電圧変動ΔＶｆｂとの関係を示すグラフである。曲線Ｌ１０は、従来のシリコン酸窒化膜を用いたときの窒素濃度を示す。曲線Ｌ４０は、炭素を含む界面部分４０を有するシリコン酸窒化膜を用いたときの窒素濃度を示す。曲線Ｌ１０、Ｌ４０の各シリコン酸窒化膜の物理膜厚は、いずれも１．６ｎｍとした。曲線Ｌ４０が第２の実施形態によるトランジスタの特性を示している。
曲線Ｌ４０を参照すると、シリコン酸窒化膜２０内の窒素濃度を増加させても、フラットバンド電圧Ｖｆｂは、比較的安定していることが分かる。これは、界面部分４０に含まれている炭素に硼素が結合するので、シリコン窒化膜２０への硼素の拡散が抑制されたためである。これにより、シリコン酸窒化膜２０中の窒素濃度をより高くすることが可能となる。
第２の実施形態では、ステップＳ６２において、炭素をポリシリコンとともにシリコン酸窒化膜２０の表面上に堆積した。しかし、炭素は、ステップＳ６２においてポリシリコン膜３０を形成した後に、イオン注入によって導入してもよい。また、ステップＳ６４の後、炭素をポリシリコン膜３０へイオン注入し、さらにその後、ステップＳ８０にて硼素をポリシリコン膜３０へイオン注入してもよい。
第２の実施形態において、硼素は、ポリシリコン膜３０へイオン注入されている（ステップＳ８０参照）。しかし、硼素は、ステップＳ６４においてポリシリコンの堆積ガスに含有させることによって、ポリシリコン膜３０と同時に気相成長させてもよい。
第２の実施形態によれば、炭素および硼素が結合すると、この結合（Ｂ−Ｃ結合）は、アクセプタとして機能する。このため、電気的な不活性化を起こすことがない。これは、ゲート絶縁膜２０とゲート電極３０との界面において硼素が減少し、ゲート電極３０への空乏層の拡大を抑制することができる。
従来、ゲート絶縁膜２０が薄膜化されると、硼素がゲート絶縁膜中へ拡散した。これにより、ゲート電極３０が空乏化し、ゲート絶縁膜２０のＥＯＴの増大を招致していた。
第２の実施形態では、炭素が硼素の拡散を抑制しつつ、Ｂ−Ｃ結合がゲート電極３０内の電気的不活性化を抑制する。これにより、第２の実施形態は、信頼性の向上およびＥＯＴの極薄化を両立することができる。
また、硼素と燐との結合エネルギーは約１．２７ｅＶ（３．８８ｅＶ−２．６１ｅＶ＝１．２７ｅＶ）であるのに対し、硼素と炭素との結合エネルギーは約２．０６ｅＶ（４．６７ｅＶ−２．６１ｅＶ＝２．０６ｅＶ）である。よって、硼素と炭素との結合力の方が、硼素と燐とのそれよりも強い。これは、第２の実施形態は、より効果的に硼素の拡散を抑制できることを意味する。
さらに、第２の実施形態は、第１の実施形態と同様の効果を有する。即ち、ゲート絶縁膜２０とゲート電極３０との界面部分４０に導入された炭素により、ゲート電極３０からゲート絶縁膜２０への硼素の拡散が抑制される。これにより、フラットバンド電圧Ｖｆｂの変動およびしきい値電圧Ｖｔｈの変動が抑制される。その結果、トランジスタは、信頼性が高くかつ安定した特性を有することができる。
上記実施形態において、Ｐ型ＭＯＳＦＥＴを一例として挙げた。しかし、本発明は、Ｐ型ＭＯＳＦＥＴだけでなく、Ｐ型電極を有するあらゆる素子にも適用することができる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
１００ トランジスタ
１０ 半導体基板
２０ ゲート絶縁膜
３０ ゲート電極
４０ 界面部分
１０ 半導体基板
２０ ゲート絶縁膜
３０ ゲート電極
４０ 界面部分
Claims (6)
- 半導体基板上にシリコン酸窒化膜からなる絶縁膜を形成し、
前記絶縁膜上に硼素を含むＰ型ポリシリコンからなる電極を形成し、
その後、熱処理を行うことを具備し、
前記絶縁膜形成後、前記電極の形成前に、前記電極の硼素と結合して該硼素を捕捉する燐を前記絶縁膜上に堆積することをさらに具備することを特徴とする半導体装置の製造方法。 - 前記燐の堆積工程において、チャンバ内にＰＨ３ガスを導入することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記絶縁膜と前記電極との界面部分における燐の濃度は、前記熱処理後において、１０１８ｃｍ−３以上であることを特徴とする請求項１または請求項２のいずれかに記載の半導体装置の製造方法。
- 前記絶縁膜はゲート絶縁膜であり、
前記電極はゲート電極であることを特徴とする請求項１から請求項３のいずれかに記載の半導体装置の製造方法。 - 前記電極は、硼素を含む半導体材料を前記絶縁膜上に堆積することによって形成されることを特徴とする請求項１から請求項４のいずれかに記載の半導体装置の製造方法。
- 前記電極は、半導体材料を堆積した後、該半導体材料へ硼素を注入することによって形成されることを特徴とする請求項１から請求項４のいずれかに記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005172667A JP4703277B2 (ja) | 2005-06-13 | 2005-06-13 | 半導体装置の製造方法 |
| US11/287,192 US7586163B2 (en) | 2005-06-13 | 2005-11-28 | Semiconductor device having an electrode containing boron and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005172667A JP4703277B2 (ja) | 2005-06-13 | 2005-06-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006351626A JP2006351626A (ja) | 2006-12-28 |
| JP4703277B2 true JP4703277B2 (ja) | 2011-06-15 |
Family
ID=37523397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005172667A Expired - Fee Related JP4703277B2 (ja) | 2005-06-13 | 2005-06-13 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7586163B2 (ja) |
| JP (1) | JP4703277B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7235501B2 (en) | 2004-12-13 | 2007-06-26 | Micron Technology, Inc. | Lanthanum hafnium oxide dielectrics |
| US7709402B2 (en) | 2006-02-16 | 2010-05-04 | Micron Technology, Inc. | Conductive layers for hafnium silicon oxynitride films |
| US7759747B2 (en) | 2006-08-31 | 2010-07-20 | Micron Technology, Inc. | Tantalum aluminum oxynitride high-κ dielectric |
| US7776765B2 (en) | 2006-08-31 | 2010-08-17 | Micron Technology, Inc. | Tantalum silicon oxynitride high-k dielectrics and metal gates |
| US7544604B2 (en) | 2006-08-31 | 2009-06-09 | Micron Technology, Inc. | Tantalum lanthanide oxynitride films |
| US7605030B2 (en) | 2006-08-31 | 2009-10-20 | Micron Technology, Inc. | Hafnium tantalum oxynitride high-k dielectric and metal gates |
| US7563730B2 (en) | 2006-08-31 | 2009-07-21 | Micron Technology, Inc. | Hafnium lanthanide oxynitride films |
| JP5372394B2 (ja) * | 2008-03-14 | 2013-12-18 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR20130073673A (ko) * | 2011-12-23 | 2013-07-03 | 에스케이하이닉스 주식회사 | 폴리게이트를 갖는 반도체소자 및 그 제조방법 |
| JP6248574B2 (ja) * | 2013-11-22 | 2017-12-20 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR20200107599A (ko) * | 2019-03-08 | 2020-09-16 | 에스케이하이닉스 주식회사 | 반도체장치 및 그 제조 방법 |
| JP7405027B2 (ja) * | 2020-07-07 | 2023-12-26 | 豊田合成株式会社 | 半導体装置とその製造方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62130522A (ja) * | 1985-12-02 | 1987-06-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPH06326316A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | 半導体装置の製造方法 |
| JPH08264774A (ja) * | 1995-03-27 | 1996-10-11 | Nippondenso Co Ltd | 絶縁ゲート型電界効果トランジスタ及びその製造方法 |
| JPH1012874A (ja) * | 1996-06-27 | 1998-01-16 | Nec Corp | 電界効果トランジスタの製造方法 |
| JPH11111978A (ja) * | 1997-09-30 | 1999-04-23 | Toshiba Corp | 半導体装置 |
| JP2000049159A (ja) * | 1998-05-29 | 2000-02-18 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2000228522A (ja) * | 1999-02-08 | 2000-08-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2001044426A (ja) * | 1999-07-30 | 2001-02-16 | Nec Corp | ｐチャネルＭＯＳトランジスタおよび半導体装置の製造方法 |
| JP2001339061A (ja) * | 2000-05-30 | 2001-12-07 | Univ Nagoya | Ｍｏｓデバイス及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4343409B2 (ja) | 2000-08-17 | 2009-10-14 | 株式会社富士通ソーシアルサイエンスラボラトリ | インターネットメールシステム及び記録媒体 |
| US7119016B2 (en) * | 2003-10-15 | 2006-10-10 | International Business Machines Corporation | Deposition of carbon and nitrogen doped poly silicon films, and retarded boron diffusion and improved poly depletion |
| US7611943B2 (en) * | 2004-10-20 | 2009-11-03 | Texas Instruments Incorporated | Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation |
-
2005
- 2005-06-13 JP JP2005172667A patent/JP4703277B2/ja not_active Expired - Fee Related
- 2005-11-28 US US11/287,192 patent/US7586163B2/en not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62130522A (ja) * | 1985-12-02 | 1987-06-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPH06326316A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | 半導体装置の製造方法 |
| JPH08264774A (ja) * | 1995-03-27 | 1996-10-11 | Nippondenso Co Ltd | 絶縁ゲート型電界効果トランジスタ及びその製造方法 |
| JPH1012874A (ja) * | 1996-06-27 | 1998-01-16 | Nec Corp | 電界効果トランジスタの製造方法 |
| JPH11111978A (ja) * | 1997-09-30 | 1999-04-23 | Toshiba Corp | 半導体装置 |
| JP2000049159A (ja) * | 1998-05-29 | 2000-02-18 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2000228522A (ja) * | 1999-02-08 | 2000-08-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2001044426A (ja) * | 1999-07-30 | 2001-02-16 | Nec Corp | ｐチャネルＭＯＳトランジスタおよび半導体装置の製造方法 |
| JP2001339061A (ja) * | 2000-05-30 | 2001-12-07 | Univ Nagoya | Ｍｏｓデバイス及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006351626A (ja) | 2006-12-28 |
| US7586163B2 (en) | 2009-09-08 |
| US20060278940A1 (en) | 2006-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4703277B2 (ja) | 半導体装置の製造方法 | |
| TW561513B (en) | Semiconductor device and method of manufacturing the same | |
| US6869848B2 (en) | Method of manufacturing flash memory device | |
| US6033998A (en) | Method of forming variable thickness gate dielectrics | |
| US7833864B2 (en) | Method of doping polysilicon layer that utilizes gate insulation layer to prevent diffusion of ion implanted impurities into underlying semiconductor substrate | |
| US8993400B1 (en) | Deuterated film encapsulation of nonvolatile charge trap memory device | |
| US6376318B1 (en) | Method of manufacturing a semiconductor device | |
| JP2002299607A (ja) | Ｍｉｓ型電界効果トランジスタ及びこれの製造方法 | |
| US6417570B1 (en) | Layered dielectric film structure suitable for gate dielectric application in sub-0.25 μm technologies | |
| US8084315B2 (en) | Method of fabricating non-volatile semiconductor memory device by using plasma film-forming method and plasma nitridation | |
| JP2007053392A (ja) | Ｍｉｓ型電界効果トランジスタの製造方法及び半導体記憶装置の製造方法 | |
| JPH1140803A (ja) | 半導体装置及びその製造方法 | |
| JP2002299614A (ja) | Ｍｉｓ型電界効果トランジスタ及びその製造方法及び半導体記憶装置及びその製造方法 | |
| US20070007583A1 (en) | Gate structure and related non-volatile memory device and method | |
| JP3406811B2 (ja) | 半導体装置及びその製造方法 | |
| JP2863198B2 (ja) | 半導体集積回路装置の製造方法およびそれによって得られる半導体集積回路装置 | |
| JP3256059B2 (ja) | 半導体装置の製造方法 | |
| US9406519B2 (en) | Memory device structure and method | |
| KR20120131813A (ko) | 반도체 소자의 제조 방법 | |
| JPH10209449A (ja) | 半導体装置及びその製造方法 | |
| JPH07153958A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2021118340A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| US7893508B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0992738A (ja) | 半導体装置およびその製造方法 | |
| US6828201B1 (en) | Method of manufacturing a top insulating layer for a sonos-type device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100917 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110131 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110308 |
|
| LAPS | Cancellation because of no payment of annual fees |