JPH10209449A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH10209449A JPH10209449A JP31046397A JP31046397A JPH10209449A JP H10209449 A JPH10209449 A JP H10209449A JP 31046397 A JP31046397 A JP 31046397A JP 31046397 A JP31046397 A JP 31046397A JP H10209449 A JPH10209449 A JP H10209449A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor device
- semiconductor substrate
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 薄膜化された絶縁膜を有するＭＩＳ構造の半
導体装置において、ＦＮトンネル電流の印加に伴うトラ
ップの発生を確実に抑制できるようにする。 【解決手段】 上下方向に順次形成されてなる半導体
層、絶縁膜及び導電膜を有する半導体装置において、絶
縁膜は、窒素原子を含む二酸化シリコン膜よりなり、二
酸化シリコン膜における半導体層側の界面の近傍に窒素
原子の濃度分布のピークを有している。窒素原子の濃度
分布のピークにおける窒素原子の濃度は１．５原子％以
上で且つ５原子％以下である。
導体装置において、ＦＮトンネル電流の印加に伴うトラ
ップの発生を確実に抑制できるようにする。 【解決手段】 上下方向に順次形成されてなる半導体
層、絶縁膜及び導電膜を有する半導体装置において、絶
縁膜は、窒素原子を含む二酸化シリコン膜よりなり、二
酸化シリコン膜における半導体層側の界面の近傍に窒素
原子の濃度分布のピークを有している。窒素原子の濃度
分布のピークにおける窒素原子の濃度は１．５原子％以
上で且つ５原子％以下である。
Description
【０００１】
【発明の属する技術分野】本発明は、上下方向に順次形
成されてなる半導体層、絶縁膜及び導電膜を有するＭＩ
Ｓ（Metal Insulator Semicondutor）構造の半導体装置
及びその製造方法に関する。
成されてなる半導体層、絶縁膜及び導電膜を有するＭＩ
Ｓ（Metal Insulator Semicondutor）構造の半導体装置
及びその製造方法に関する。
【０００２】
【従来の技術】図１９は、従来のＭＩＳ構造の断面構造
を示しており、図１９に示すように、例えばＰ- 型のシ
リコンよりなる半導体基板１には、該半導体基板１が１
０００℃程度の高温でパイロジェニック酸化されてなる
図示しない素子分離領域が形成され、素子分離領域同士
の間には互いに間隔をおいて、ソース・ドレインとなる
Ｎ+ 型の高濃度不純物領域２が形成されている。半導体
基板１の上における高濃度不純物領域２同士の間にはゲ
ート絶縁膜３が形成され、該ゲート絶縁膜３の上には、
例えば不純物が高濃度にドーピングされた多結晶シリコ
ンからなるゲート電極４が形成されている。
を示しており、図１９に示すように、例えばＰ- 型のシ
リコンよりなる半導体基板１には、該半導体基板１が１
０００℃程度の高温でパイロジェニック酸化されてなる
図示しない素子分離領域が形成され、素子分離領域同士
の間には互いに間隔をおいて、ソース・ドレインとなる
Ｎ+ 型の高濃度不純物領域２が形成されている。半導体
基板１の上における高濃度不純物領域２同士の間にはゲ
ート絶縁膜３が形成され、該ゲート絶縁膜３の上には、
例えば不純物が高濃度にドーピングされた多結晶シリコ
ンからなるゲート電極４が形成されている。
【０００３】前記のＭＩＳ構造を有するトランジスタに
おいて、半導体基板１を接地した状態でゲート電極４に
蓄積方向に電圧を印加し、印加する電圧を大きくしてい
くと、ゲート絶縁膜３にＦＮ（Fowler Nordhein ）トン
ネル電流が流れる。そして、ゲート絶縁膜３に一定の電
流密度以上のＦＮトンネル電流が流れると、初期におい
てはホールトラップが発生して急激な電圧降下が見られ
るが、その後、電流注入の継続に伴って印加電圧は徐々
に上昇する。これは、ＦＮトンネル電流の印加によりゲ
ート絶縁膜３中にエレクトロントラップが発生している
ことを示している。このようなトラップの発生によりゲ
ート絶縁膜３の絶縁性は劣化する。ＦＮトンネル電流の
注入後に界面準位密度の著しい増加がみられることか
ら、トラップの発生は、ゲート絶縁膜３と半導体基板１
との界面近傍に存在するダングリングボンドやブローク
ンボンドが電子のトラップサイトとなっていることが一
つの要因であると考えられる。
おいて、半導体基板１を接地した状態でゲート電極４に
蓄積方向に電圧を印加し、印加する電圧を大きくしてい
くと、ゲート絶縁膜３にＦＮ（Fowler Nordhein ）トン
ネル電流が流れる。そして、ゲート絶縁膜３に一定の電
流密度以上のＦＮトンネル電流が流れると、初期におい
てはホールトラップが発生して急激な電圧降下が見られ
るが、その後、電流注入の継続に伴って印加電圧は徐々
に上昇する。これは、ＦＮトンネル電流の印加によりゲ
ート絶縁膜３中にエレクトロントラップが発生している
ことを示している。このようなトラップの発生によりゲ
ート絶縁膜３の絶縁性は劣化する。ＦＮトンネル電流の
注入後に界面準位密度の著しい増加がみられることか
ら、トラップの発生は、ゲート絶縁膜３と半導体基板１
との界面近傍に存在するダングリングボンドやブローク
ンボンドが電子のトラップサイトとなっていることが一
つの要因であると考えられる。
【０００４】ところで、ゲート絶縁膜３の薄膜化に伴っ
て、ゲート絶縁膜３に加わる電界はますます増大し、こ
れに伴って、ゲート絶縁膜３の内部及び半導体基板１と
の界面に発生するトラップも増大するので、ゲート絶縁
膜３の絶縁性の劣化が急速に進むという第１の問題があ
る。
て、ゲート絶縁膜３に加わる電界はますます増大し、こ
れに伴って、ゲート絶縁膜３の内部及び半導体基板１と
の界面に発生するトラップも増大するので、ゲート絶縁
膜３の絶縁性の劣化が急速に進むという第１の問題があ
る。
【０００５】また、通常、ゲート電極４は不純物がドー
ピングされたポリシリコン膜よりなるが、拡散係数の大
きい不純物例えばボロン等がポリシリコン膜にドーピン
グされる場合には、その後の熱処理工程において、不純
物がゲート絶縁膜３を通って半導体基板１に拡散し、ト
ランジスタの特性に悪影響を与えるという第２の問題が
ある。
ピングされたポリシリコン膜よりなるが、拡散係数の大
きい不純物例えばボロン等がポリシリコン膜にドーピン
グされる場合には、その後の熱処理工程において、不純
物がゲート絶縁膜３を通って半導体基板１に拡散し、ト
ランジスタの特性に悪影響を与えるという第２の問題が
ある。
【０００６】そこで、例えばＵＳＰ５，２３７，１８８
又はＵＳＰ５，４８９，５４２に示されるように、ゲー
ト絶縁膜３中に窒素原子が導入されてなる半導体装置が
提案されている。このように、ゲート絶縁膜３中に窒素
原子を導入すると、導入された窒素原子は、ゲート絶縁
膜３と半導体基板１との界面近傍に存在するシリコンの
ダングリングボンドやブロークンボンドと強固な結合を
形成するため、トラップサイトとなるダングリングボン
ドやブロークンボンドが事実上低減するので、ＦＮトン
ネル電流の印加に伴うトラップの発生を抑制する効果が
あると共に、導入された窒素原子はゲート電極４に注入
された不純物の半導体基板１への拡散を抑制する効果も
有している。
又はＵＳＰ５，４８９，５４２に示されるように、ゲー
ト絶縁膜３中に窒素原子が導入されてなる半導体装置が
提案されている。このように、ゲート絶縁膜３中に窒素
原子を導入すると、導入された窒素原子は、ゲート絶縁
膜３と半導体基板１との界面近傍に存在するシリコンの
ダングリングボンドやブロークンボンドと強固な結合を
形成するため、トラップサイトとなるダングリングボン
ドやブロークンボンドが事実上低減するので、ＦＮトン
ネル電流の印加に伴うトラップの発生を抑制する効果が
あると共に、導入された窒素原子はゲート電極４に注入
された不純物の半導体基板１への拡散を抑制する効果も
有している。
【０００７】
【発明が解決しようとする課題】ところが、半導体集積
回路装置の微細化及び高集積化が急速に進み、それに伴
ってＭＩＳ構造におけるゲート絶縁膜は１０ｎｍ以下の
厚さにまで薄膜化されつつある。このため、前記従来の
ＭＩＳ構造におけるゲート絶縁膜は、ＦＮトンネル電流
の印加に伴うトラップの発生の抑制及びゲート電極に含
まれる不純物の半導体基板への拡散の抑制という点にお
いて問題が生じてきた。
回路装置の微細化及び高集積化が急速に進み、それに伴
ってＭＩＳ構造におけるゲート絶縁膜は１０ｎｍ以下の
厚さにまで薄膜化されつつある。このため、前記従来の
ＭＩＳ構造におけるゲート絶縁膜は、ＦＮトンネル電流
の印加に伴うトラップの発生の抑制及びゲート電極に含
まれる不純物の半導体基板への拡散の抑制という点にお
いて問題が生じてきた。
【０００８】前記に鑑み、本発明は、薄膜化された絶縁
膜を有するＭＩＳ構造の半導体装置において、ＦＮトン
ネル電流の印加に伴うトラップの発生を確実に抑制する
ことを第１の目的とし、絶縁膜の上に形成されている導
電膜に含まれる不純物の半導体層への拡散を確実に抑制
することを第２の目的とする。
膜を有するＭＩＳ構造の半導体装置において、ＦＮトン
ネル電流の印加に伴うトラップの発生を確実に抑制する
ことを第１の目的とし、絶縁膜の上に形成されている導
電膜に含まれる不純物の半導体層への拡散を確実に抑制
することを第２の目的とする。
【０００９】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、絶縁膜に含まれる窒素原子の濃度分布の
ピーク位置を特定すると共に、絶縁膜に含まれる窒素原
子の濃度分布のピークにおける窒素原子の濃度を特定す
るものである。
め、本発明は、絶縁膜に含まれる窒素原子の濃度分布の
ピーク位置を特定すると共に、絶縁膜に含まれる窒素原
子の濃度分布のピークにおける窒素原子の濃度を特定す
るものである。
【００１０】本発明に係る第１の半導体装置は、上下方
向に順次形成されてなる半導体層、絶縁膜及び導電膜を
有する半導体装置を前提とし、絶縁膜は、窒素原子を含
む二酸化シリコン膜よりなり、二酸化シリコン膜におけ
る半導体層側の界面の近傍に窒素原子の濃度分布のピー
クを有している。
向に順次形成されてなる半導体層、絶縁膜及び導電膜を
有する半導体装置を前提とし、絶縁膜は、窒素原子を含
む二酸化シリコン膜よりなり、二酸化シリコン膜におけ
る半導体層側の界面の近傍に窒素原子の濃度分布のピー
クを有している。
【００１１】第１の半導体装置によると、二酸化シリコ
ン膜における半導体層側の界面の近傍に窒素原子の濃度
分布のピークを有しているため、絶縁膜と半導体層との
界面近傍において、窒素原子がシリコンのダングリング
ボンドやブロークンボンドと結合する。
ン膜における半導体層側の界面の近傍に窒素原子の濃度
分布のピークを有しているため、絶縁膜と半導体層との
界面近傍において、窒素原子がシリコンのダングリング
ボンドやブロークンボンドと結合する。
【００１２】第１の半導体装置において、窒素原子の濃
度分布のピークにおける窒素原子の濃度は１．５原子％
以上で且つ５原子％以下であることが好ましい。
度分布のピークにおける窒素原子の濃度は１．５原子％
以上で且つ５原子％以下であることが好ましい。
【００１３】本発明に係る第２の半導体装置は、上下方
向に順次形成されてなる半導体層、絶縁膜及び導電膜を
有する半導体装置を前提とし、絶縁膜は、窒素原子を含
む二酸化シリコン膜よりなり、二酸化シリコン膜におけ
る半導体層側の界面の近傍に窒素原子の濃度分布の第１
のピークを有していると共に二酸化シリコン膜における
導電膜側の界面の近傍に窒素原子の濃度分布の第２のピ
ークを有している。
向に順次形成されてなる半導体層、絶縁膜及び導電膜を
有する半導体装置を前提とし、絶縁膜は、窒素原子を含
む二酸化シリコン膜よりなり、二酸化シリコン膜におけ
る半導体層側の界面の近傍に窒素原子の濃度分布の第１
のピークを有していると共に二酸化シリコン膜における
導電膜側の界面の近傍に窒素原子の濃度分布の第２のピ
ークを有している。
【００１４】第２の半導体装置によると、二酸化シリコ
ン膜における半導体層側の界面の近傍に窒素原子の濃度
分布の第１のピークを有していると共に二酸化シリコン
膜における導電膜側の界面の近傍に窒素原子の濃度分布
の第２のピークを有しているため、絶縁膜と半導体層と
の界面近傍及び絶縁膜と導電膜との界面近傍において、
窒素原子がシリコンのダングリングボンドやブロークン
ボンドとそれぞれ結合すると共に、絶縁膜に含まれる窒
素原子は、導電膜に導入されたボロン等の不純物が導電
膜から絶縁膜を通って半導体層に拡散する事態を２度に
亘って阻止することができる。
ン膜における半導体層側の界面の近傍に窒素原子の濃度
分布の第１のピークを有していると共に二酸化シリコン
膜における導電膜側の界面の近傍に窒素原子の濃度分布
の第２のピークを有しているため、絶縁膜と半導体層と
の界面近傍及び絶縁膜と導電膜との界面近傍において、
窒素原子がシリコンのダングリングボンドやブロークン
ボンドとそれぞれ結合すると共に、絶縁膜に含まれる窒
素原子は、導電膜に導入されたボロン等の不純物が導電
膜から絶縁膜を通って半導体層に拡散する事態を２度に
亘って阻止することができる。
【００１５】第２の半導体装置において、窒素原子の濃
度分布の第１のピーク及び第２のピークにおける窒素原
子の濃度はそれぞれ１．５原子％以上で且つ５原子％以
下であることが好ましい。
度分布の第１のピーク及び第２のピークにおける窒素原
子の濃度はそれぞれ１．５原子％以上で且つ５原子％以
下であることが好ましい。
【００１６】第２の半導体装置において、窒素原子の濃
度分布の第１のピークと第２のピークとの間の底部にお
ける窒素原子の濃度は０．１原子％以上であることが好
ましい。
度分布の第１のピークと第２のピークとの間の底部にお
ける窒素原子の濃度は０．１原子％以上であることが好
ましい。
【００１７】本発明に係る第１の半導体装置の製造方法
は、上下方向に順次形成されてなる半導体層、絶縁膜及
び導電膜を有する半導体装置の製造方法を前提とし、絶
縁膜を形成する工程は、前記半導体層の上に二酸化シリ
コン膜を形成する酸化膜形成工程と、二酸化シリコン膜
に対して窒素ガスを含む酸化性雰囲気において熱処理を
施すことにより、二酸化シリコン膜をシリコンの酸窒化
膜にする酸窒化膜形成工程とを含む。
は、上下方向に順次形成されてなる半導体層、絶縁膜及
び導電膜を有する半導体装置の製造方法を前提とし、絶
縁膜を形成する工程は、前記半導体層の上に二酸化シリ
コン膜を形成する酸化膜形成工程と、二酸化シリコン膜
に対して窒素ガスを含む酸化性雰囲気において熱処理を
施すことにより、二酸化シリコン膜をシリコンの酸窒化
膜にする酸窒化膜形成工程とを含む。
【００１８】第１の半導体装置の製造方法によると、絶
縁膜を形成する工程は、半導体層の上に形成された二酸
化シリコン膜に対して窒素ガスを含む酸化性雰囲気にお
いて熱処理を施すことにより、二酸化シリコン膜をシリ
コンの酸窒化膜にするため、二酸化シリコン膜における
半導体層側の界面の近傍に窒素原子の濃度分布のピーク
を確実に形成することができる。
縁膜を形成する工程は、半導体層の上に形成された二酸
化シリコン膜に対して窒素ガスを含む酸化性雰囲気にお
いて熱処理を施すことにより、二酸化シリコン膜をシリ
コンの酸窒化膜にするため、二酸化シリコン膜における
半導体層側の界面の近傍に窒素原子の濃度分布のピーク
を確実に形成することができる。
【００１９】本発明に係る第２の半導体装置の製造方法
は、上下方向に順次形成されてなる半導体層、絶縁膜及
び導電膜を有する半導体装置の製造方法を前提とし、絶
縁膜を形成する工程は、半導体層に対して窒素ガスを含
む酸化性雰囲気において熱処理を施すことにより、半導
体層の上にシリコンの酸窒化膜を成長させる酸窒化膜形
成工程を含む。
は、上下方向に順次形成されてなる半導体層、絶縁膜及
び導電膜を有する半導体装置の製造方法を前提とし、絶
縁膜を形成する工程は、半導体層に対して窒素ガスを含
む酸化性雰囲気において熱処理を施すことにより、半導
体層の上にシリコンの酸窒化膜を成長させる酸窒化膜形
成工程を含む。
【００２０】第２の半導体装置の製造方法によると、半
導体層に対して窒素ガスを含む酸化性雰囲気において熱
処理を施すことにより、半導体層の上にシリコンの酸窒
化膜を成長させるため、二酸化シリコン膜における半導
体層側の界面の近傍に窒素原子の濃度分布のピークを確
実に形成することができる。
導体層に対して窒素ガスを含む酸化性雰囲気において熱
処理を施すことにより、半導体層の上にシリコンの酸窒
化膜を成長させるため、二酸化シリコン膜における半導
体層側の界面の近傍に窒素原子の濃度分布のピークを確
実に形成することができる。
【００２１】第１又は第２の半導体装置の製造方法にお
いて、酸窒化膜形成工程における窒素ガスを含む酸化性
雰囲気は、Ｎ2 Ｏガスの雰囲気又はＮＯガスとＯ2 ガス
との混合ガスの雰囲気であることが好ましい。
いて、酸窒化膜形成工程における窒素ガスを含む酸化性
雰囲気は、Ｎ2 Ｏガスの雰囲気又はＮＯガスとＯ2 ガス
との混合ガスの雰囲気であることが好ましい。
【００２２】第１又は第２の半導体装置の製造方法にお
いて、酸窒化膜形成工程における熱処理は高圧下で行な
うことが好ましい。
いて、酸窒化膜形成工程における熱処理は高圧下で行な
うことが好ましい。
【００２３】第１又は第２の半導体装置の製造方法にお
いて、絶縁膜を形成する工程は、シリコンの酸窒化膜に
対してＮＯガスの雰囲気において急速熱処理を行なうこ
とにより、シリコンの酸窒化膜を窒化する工程を含むこ
とが好ましい。
いて、絶縁膜を形成する工程は、シリコンの酸窒化膜に
対してＮＯガスの雰囲気において急速熱処理を行なうこ
とにより、シリコンの酸窒化膜を窒化する工程を含むこ
とが好ましい。
【００２４】
【発明の実施の形態】以下、本発明の各実施形態に係る
半導体装置に共通する半導体装置の断面構造について図
１を参照しながら説明する。
半導体装置に共通する半導体装置の断面構造について図
１を参照しながら説明する。
【００２５】図１に示すように、Ｐ- 型のシリコンより
なる半導体基板１０には互いに間隔をおいてソース・ド
レインとなるＮ+ 型の高濃度不純物領域１１が形成さ
れ、半導体基板１０の上における高濃度不純物領域１１
同士の間には、シリコンの酸窒化膜よりなり例えば５ｎ
ｍの膜厚を有するゲート絶縁膜１２が形成され、該ゲー
ト絶縁膜１２の上には、ボロン等の不純物が高濃度にド
ーピングされた多結晶シリコンからなるゲート電極１３
が形成されている。
なる半導体基板１０には互いに間隔をおいてソース・ド
レインとなるＮ+ 型の高濃度不純物領域１１が形成さ
れ、半導体基板１０の上における高濃度不純物領域１１
同士の間には、シリコンの酸窒化膜よりなり例えば５ｎ
ｍの膜厚を有するゲート絶縁膜１２が形成され、該ゲー
ト絶縁膜１２の上には、ボロン等の不純物が高濃度にド
ーピングされた多結晶シリコンからなるゲート電極１３
が形成されている。
【００２６】（第１の実施形態）以下、本発明の第１の
実施形態に係る半導体装置のゲート絶縁膜１２における
窒素の濃度プロファイルについて説明する。第１の実施
形態は、ＦＮトンネル電流の印加に伴うトラップの発生
を抑制するという第１の目的を達成するものである。
実施形態に係る半導体装置のゲート絶縁膜１２における
窒素の濃度プロファイルについて説明する。第１の実施
形態は、ＦＮトンネル電流の印加に伴うトラップの発生
を抑制するという第１の目的を達成するものである。
【００２７】図２は第１の実施形態のゲート絶縁膜１２
における窒素原子の濃度プロファイルを示しており、図
２において、横軸はゲート絶縁膜１２におけるゲート電
極１３側の界面から半導体基板１０に架けての深さ方向
の距離を示し、縦軸はゲート絶縁膜１２及び半導体基板
１０に含まれる窒素原子の濃度プロファイルを示してい
る。
における窒素原子の濃度プロファイルを示しており、図
２において、横軸はゲート絶縁膜１２におけるゲート電
極１３側の界面から半導体基板１０に架けての深さ方向
の距離を示し、縦軸はゲート絶縁膜１２及び半導体基板
１０に含まれる窒素原子の濃度プロファイルを示してい
る。
【００２８】図２に示すように、第１の実施形態におい
ては、窒素原子の濃度プロファイルのピーク位置はゲー
ト絶縁膜１２における半導体基板１０側の界面の近傍に
あり、且つ濃度プロファイルのピーク位置における窒素
原子の濃度は約３原子％である。
ては、窒素原子の濃度プロファイルのピーク位置はゲー
ト絶縁膜１２における半導体基板１０側の界面の近傍に
あり、且つ濃度プロファイルのピーク位置における窒素
原子の濃度は約３原子％である。
【００２９】窒素原子の濃度プロファイルのピーク位置
がゲート絶縁膜１２における半導体基板１０側の界面の
近傍にあるので、ゲート絶縁膜１２と半導体基板１０と
の界面近傍において、窒素原子がシリコンのダングリン
グボンドやブロークンボンドと結合するため、ゲート絶
縁膜１２と半導体基板１０との界面近傍におけるトラッ
プが抑制される。
がゲート絶縁膜１２における半導体基板１０側の界面の
近傍にあるので、ゲート絶縁膜１２と半導体基板１０と
の界面近傍において、窒素原子がシリコンのダングリン
グボンドやブロークンボンドと結合するため、ゲート絶
縁膜１２と半導体基板１０との界面近傍におけるトラッ
プが抑制される。
【００３０】窒素原子の濃度プロファイルのピーク位置
における窒素原子の濃度は、第１の実施形態においては
約３原子％であるが、１．５原子％〜５原子％の範囲内
が好ましい。その理由は次の通りである。すなわち、窒
素原子の導入によるダングリングボンドやブロークンボ
ンドの低減効果は、ダングリングボンド及びブロークン
ボンドが窒素原子により終端されることにより生じる
が、窒素原子の濃度プロファイルのピーク値が１．５原
子％以上であれば、ゲート絶縁膜１２と半導体基板１０
との界面近傍のダングリングボンド及びブロークンボン
ドは窒素原子によって完全に終端されるからである。換
言すると、窒素原子の濃度プロファイルのピーク値が
１．５原子％よりも低い場合には、ダングリングボンド
やブロークンボンドの終端が十分でないために、ゲート
絶縁膜１２と半導体基板１０との界面近傍のトラップに
対する改善効果が十分に発揮されない。
における窒素原子の濃度は、第１の実施形態においては
約３原子％であるが、１．５原子％〜５原子％の範囲内
が好ましい。その理由は次の通りである。すなわち、窒
素原子の導入によるダングリングボンドやブロークンボ
ンドの低減効果は、ダングリングボンド及びブロークン
ボンドが窒素原子により終端されることにより生じる
が、窒素原子の濃度プロファイルのピーク値が１．５原
子％以上であれば、ゲート絶縁膜１２と半導体基板１０
との界面近傍のダングリングボンド及びブロークンボン
ドは窒素原子によって完全に終端されるからである。換
言すると、窒素原子の濃度プロファイルのピーク値が
１．５原子％よりも低い場合には、ダングリングボンド
やブロークンボンドの終端が十分でないために、ゲート
絶縁膜１２と半導体基板１０との界面近傍のトラップに
対する改善効果が十分に発揮されない。
【００３１】一方、窒素原子の濃度が５原子％を超える
と、ゲート絶縁膜１２と半導体基板１０との界面近傍の
ダングリングボンド及びブロークボンドは完全に終端さ
れるが、過剰な窒素原子つまりダングリングボンド及び
ブロークンボンドの終端に寄与しない窒素原子が存在
し、この終端に寄与しない窒素原子が正の固定電荷とし
て作用するため、キャパシタにおけるフラットバンド電
圧のシフト量又はトランジスタにおけるしきい値電圧が
増大するからである。
と、ゲート絶縁膜１２と半導体基板１０との界面近傍の
ダングリングボンド及びブロークボンドは完全に終端さ
れるが、過剰な窒素原子つまりダングリングボンド及び
ブロークンボンドの終端に寄与しない窒素原子が存在
し、この終端に寄与しない窒素原子が正の固定電荷とし
て作用するため、キャパシタにおけるフラットバンド電
圧のシフト量又はトランジスタにおけるしきい値電圧が
増大するからである。
【００３２】ゲート電極１３に導入されたボロン等の不
純物の半導体基板１０への拡散を抑制するためには、窒
素原子の濃度プロファイルのピーク値は高いほど好まし
いが、窒素原子の濃度が５原子％を超えると前述したよ
うな新たな問題が発生する。
純物の半導体基板１０への拡散を抑制するためには、窒
素原子の濃度プロファイルのピーク値は高いほど好まし
いが、窒素原子の濃度が５原子％を超えると前述したよ
うな新たな問題が発生する。
【００３３】以上説明した理由により、第１の実施形態
においては、窒素原子の濃度プロファイルのピーク位置
をゲート絶縁膜１２における半導体基板１０側の界面の
近傍に設定し、且つ、窒素原子の濃度プロファイルのピ
ーク位置における窒素原子の濃度を１．５原子％〜５原
子％の範囲内に設定している。
においては、窒素原子の濃度プロファイルのピーク位置
をゲート絶縁膜１２における半導体基板１０側の界面の
近傍に設定し、且つ、窒素原子の濃度プロファイルのピ
ーク位置における窒素原子の濃度を１．５原子％〜５原
子％の範囲内に設定している。
【００３４】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置のゲート絶縁膜１２における
窒素の濃度プロファイルについて説明する。第２の実施
形態は、ＦＮトンネル電流の印加に伴うトラップの発生
を確実に抑制するという第１の目的及びゲート電極１３
に含まれる不純物の半導体基板１０への拡散を確実に抑
制するという第２の目的を達成するものである。
実施形態に係る半導体装置のゲート絶縁膜１２における
窒素の濃度プロファイルについて説明する。第２の実施
形態は、ＦＮトンネル電流の印加に伴うトラップの発生
を確実に抑制するという第１の目的及びゲート電極１３
に含まれる不純物の半導体基板１０への拡散を確実に抑
制するという第２の目的を達成するものである。
【００３５】図３は第２の実施形態のゲート絶縁膜１２
における窒素原子の濃度プロファイルを示しており、図
３において、横軸はゲート絶縁膜１２におけるゲート電
極１３側の界面から半導体基板１０に架けての深さ方向
の距離を示し、縦軸はゲート絶縁膜１２及び半導体基板
１０に含まれる窒素原子の濃度プロファイルを示してい
る。
における窒素原子の濃度プロファイルを示しており、図
３において、横軸はゲート絶縁膜１２におけるゲート電
極１３側の界面から半導体基板１０に架けての深さ方向
の距離を示し、縦軸はゲート絶縁膜１２及び半導体基板
１０に含まれる窒素原子の濃度プロファイルを示してい
る。
【００３６】図３に示すように、第２の実施形態におい
ては、窒素原子の濃度プロファイルのピーク位置は、ゲ
ート絶縁膜１２における半導体基板１０側の界面の近傍
及びゲート絶縁膜１２におけるゲート電極１３側の界面
の近傍にあり、且つ濃度プロファイルのピーク位置にお
ける窒素原子の濃度はそれぞれ約３原子％である。
ては、窒素原子の濃度プロファイルのピーク位置は、ゲ
ート絶縁膜１２における半導体基板１０側の界面の近傍
及びゲート絶縁膜１２におけるゲート電極１３側の界面
の近傍にあり、且つ濃度プロファイルのピーク位置にお
ける窒素原子の濃度はそれぞれ約３原子％である。
【００３７】窒素原子の濃度プロファイルのピーク位置
がゲート絶縁膜１２における半導体基板１０側の界面の
近傍及びゲート電極１３側の界面の近傍にあるので、ゲ
ート絶縁膜１２と半導体基板１０との界面近傍及びゲー
ト絶縁膜１２とゲート電極１３との界面近傍において、
窒素原子がシリコンのダングリングボンドやブロークン
ボンドとそれぞれ結合するため、ゲート絶縁膜１２にお
ける半導体基板１０及びゲート電極１３との各界面の近
傍におけるトラップをそれぞれ抑制することができる。
がゲート絶縁膜１２における半導体基板１０側の界面の
近傍及びゲート電極１３側の界面の近傍にあるので、ゲ
ート絶縁膜１２と半導体基板１０との界面近傍及びゲー
ト絶縁膜１２とゲート電極１３との界面近傍において、
窒素原子がシリコンのダングリングボンドやブロークン
ボンドとそれぞれ結合するため、ゲート絶縁膜１２にお
ける半導体基板１０及びゲート電極１３との各界面の近
傍におけるトラップをそれぞれ抑制することができる。
【００３８】また、窒素原子の濃度プロファイルのピー
ク位置における窒素原子の濃度は、第２の実施形態にお
いてはそれぞれ約３原子％であるが、ゲート絶縁膜１２
における半導体基板１０側の界面の近傍及びゲート電極
１３側の界面の近傍における窒素原子の濃度プロファイ
ルのピーク値はそれぞれ１．５原子％〜５原子％の範囲
内であることが好ましい。その理由は第１の実施形態と
同様である。
ク位置における窒素原子の濃度は、第２の実施形態にお
いてはそれぞれ約３原子％であるが、ゲート絶縁膜１２
における半導体基板１０側の界面の近傍及びゲート電極
１３側の界面の近傍における窒素原子の濃度プロファイ
ルのピーク値はそれぞれ１．５原子％〜５原子％の範囲
内であることが好ましい。その理由は第１の実施形態と
同様である。
【００３９】また、第２の実施形態においては、ゲート
絶縁膜１２における窒素原子の濃度プロファイルのピー
クは、ゲート絶縁膜１２における半導体基板１０側の界
面の近傍に加えてゲート絶縁膜１２におけるゲート電極
１３側の界面の近傍にもあるので、ゲート絶縁膜１２に
導入された窒素原子は、ボロン等の不純物がゲート電極
１３からゲート絶縁膜１２を通って半導体基板１０に拡
散する事態を２度に亘って阻止するので、デバイス特性
の変動を確実に抑制することができる。
絶縁膜１２における窒素原子の濃度プロファイルのピー
クは、ゲート絶縁膜１２における半導体基板１０側の界
面の近傍に加えてゲート絶縁膜１２におけるゲート電極
１３側の界面の近傍にもあるので、ゲート絶縁膜１２に
導入された窒素原子は、ボロン等の不純物がゲート電極
１３からゲート絶縁膜１２を通って半導体基板１０に拡
散する事態を２度に亘って阻止するので、デバイス特性
の変動を確実に抑制することができる。
【００４０】以上説明したように、第２の実施形態にお
いては、窒素原子の濃度プロファイルのピーク位置を、
ゲート絶縁膜１２における半導体基板１０側の界面の近
傍及びゲート電極１３側の界面の近傍にそれぞれ設定
し、且つ濃度プロファイルのピーク位置における窒素原
子の濃度を１．５原子％〜５原子％以下に設定したた
め、ダングリングボンド及びブロークンボンドの終端に
寄与しない過剰な窒素原子が正の固定電荷として作用し
て、キャパシタにおけるフラットバンド電圧のシフト量
又はトランジスタにおけるしきい値電圧が増大する事態
を招くことなく、ＦＮトンネル電流の印加に伴うトラッ
プの発生及びゲート電極１３に含まれる不純物の半導体
基板１０への拡散をより確実に抑制することができる。
いては、窒素原子の濃度プロファイルのピーク位置を、
ゲート絶縁膜１２における半導体基板１０側の界面の近
傍及びゲート電極１３側の界面の近傍にそれぞれ設定
し、且つ濃度プロファイルのピーク位置における窒素原
子の濃度を１．５原子％〜５原子％以下に設定したた
め、ダングリングボンド及びブロークンボンドの終端に
寄与しない過剰な窒素原子が正の固定電荷として作用し
て、キャパシタにおけるフラットバンド電圧のシフト量
又はトランジスタにおけるしきい値電圧が増大する事態
を招くことなく、ＦＮトンネル電流の印加に伴うトラッ
プの発生及びゲート電極１３に含まれる不純物の半導体
基板１０への拡散をより確実に抑制することができる。
【００４１】（第３の実施形態）以下、本発明の第３の
実施形態に係る半導体装置のゲート絶縁膜１２における
窒素の濃度プロファイルについて説明する。第３の実施
形態は、ＦＮトンネル電流の印加に伴うトラップの発生
を確実に抑制するという第１の目的及びゲート電極１３
に含まれる不純物の半導体基板１０への拡散を確実に抑
制するという第２の目的を達成するものである。
実施形態に係る半導体装置のゲート絶縁膜１２における
窒素の濃度プロファイルについて説明する。第３の実施
形態は、ＦＮトンネル電流の印加に伴うトラップの発生
を確実に抑制するという第１の目的及びゲート電極１３
に含まれる不純物の半導体基板１０への拡散を確実に抑
制するという第２の目的を達成するものである。
【００４２】図４は第３の実施形態のゲート絶縁膜１２
における窒素原子の濃度プロファイルを示しており、図
４において、横軸はゲート絶縁膜１２におけるゲート電
極１３側の界面から半導体基板１０に架けての深さ方向
の距離を示し、縦軸はゲート絶縁膜１２及び半導体基板
１０に含まれる窒素原子の濃度プロファイルを示してい
る。
における窒素原子の濃度プロファイルを示しており、図
４において、横軸はゲート絶縁膜１２におけるゲート電
極１３側の界面から半導体基板１０に架けての深さ方向
の距離を示し、縦軸はゲート絶縁膜１２及び半導体基板
１０に含まれる窒素原子の濃度プロファイルを示してい
る。
【００４３】図４に示すように、第３の実施形態におい
ては、窒素原子の濃度プロファイルのピーク位置は、ゲ
ート絶縁膜１２における半導体基板１０側の界面の近傍
及びゲート電極１３側の界面の近傍にあって、濃度プロ
ファイルのピーク位置における窒素原子の濃度はそれぞ
れ約３原子％であり且つ濃度プロファイルにおける両ピ
ーク同士の間の底部の濃度は約１原子％である。
ては、窒素原子の濃度プロファイルのピーク位置は、ゲ
ート絶縁膜１２における半導体基板１０側の界面の近傍
及びゲート電極１３側の界面の近傍にあって、濃度プロ
ファイルのピーク位置における窒素原子の濃度はそれぞ
れ約３原子％であり且つ濃度プロファイルにおける両ピ
ーク同士の間の底部の濃度は約１原子％である。
【００４４】第３の実施形態においても、第１の実施形
態と同様の理由により、ゲート絶縁膜１２における半導
体基板１０側の界面の近傍及びゲート電極１３側の界面
の近傍における窒素原子の濃度プロファイルのピーク値
はそれぞれ１．５原子％〜５原子％の範囲内であること
が好ましい。
態と同様の理由により、ゲート絶縁膜１２における半導
体基板１０側の界面の近傍及びゲート電極１３側の界面
の近傍における窒素原子の濃度プロファイルのピーク値
はそれぞれ１．５原子％〜５原子％の範囲内であること
が好ましい。
【００４５】図４においては、濃度プロファイルにおけ
る両ピーク同士の間の底部の窒素原子の濃度は約１原子
％であるが、底部の窒素原子の濃度は０．１原子％〜３
原子％の範囲内であることが好ましい。このようにする
と、ゲート絶縁膜１２の全領域において窒素原子がシリ
コンのダングリングボンドやブロークンボンドと結合す
るためトラップを一層抑制することができると共に、ゲ
ート絶縁膜１２の全領域においてボロン等の不純物がゲ
ート電極１３からゲート絶縁膜１２を通って半導体電極
１０に拡散する事態を阻止できるので、デバイス特性の
変動をより一層確実に抑制することができる。
る両ピーク同士の間の底部の窒素原子の濃度は約１原子
％であるが、底部の窒素原子の濃度は０．１原子％〜３
原子％の範囲内であることが好ましい。このようにする
と、ゲート絶縁膜１２の全領域において窒素原子がシリ
コンのダングリングボンドやブロークンボンドと結合す
るためトラップを一層抑制することができると共に、ゲ
ート絶縁膜１２の全領域においてボロン等の不純物がゲ
ート電極１３からゲート絶縁膜１２を通って半導体電極
１０に拡散する事態を阻止できるので、デバイス特性の
変動をより一層確実に抑制することができる。
【００４６】尚、ゲート絶縁膜１２の全領域が深さ方向
にほぼ３等分されてなる３つの領域、すなわち、ゲート
電極１３側の浅い領域、半導体基板１０側の深い領域及
び浅い領域と深い領域との間の中間の領域のうち中間の
領域は、ダングリングボンドやブロークンボンドが浅い
領域及び深い領域に比べて少ないので、窒素原子の濃度
は浅い領域及び深い領域に比べて低くてもよい。
にほぼ３等分されてなる３つの領域、すなわち、ゲート
電極１３側の浅い領域、半導体基板１０側の深い領域及
び浅い領域と深い領域との間の中間の領域のうち中間の
領域は、ダングリングボンドやブロークンボンドが浅い
領域及び深い領域に比べて少ないので、窒素原子の濃度
は浅い領域及び深い領域に比べて低くてもよい。
【００４７】以上説明したように、第３の実施形態にお
いては、窒素原子の濃度プロファイルのピーク位置を、
ゲート絶縁膜１２における半導体基板１０側の界面の近
傍及びゲート電極１３側の界面の近傍に設定すると共
に、濃度プロファイルのピーク位置における窒素原子の
濃度を１．５原子％〜５原子％の範囲内以下に設定し且
つ濃度プロファイルにおける両ピーク同士の間の底部の
窒素原子の濃度を０．１原子％〜３原子％の範囲内に設
定したため、ダングリングボンド及びブロークンボンド
の終端に寄与しない過剰な窒素原子が正の固定電荷とし
て作用してキャパシタにおけるフラットバンド電圧のシ
フト量又はトランジスタにおけるしきい値電圧が増大す
る事態を招くことなく、ＦＮトンネル電流の印加に伴う
トラップの発生及びゲート電極１３に含まれる不純物の
半導体基板１０への拡散をより一層確実に抑制すること
ができる。
いては、窒素原子の濃度プロファイルのピーク位置を、
ゲート絶縁膜１２における半導体基板１０側の界面の近
傍及びゲート電極１３側の界面の近傍に設定すると共
に、濃度プロファイルのピーク位置における窒素原子の
濃度を１．５原子％〜５原子％の範囲内以下に設定し且
つ濃度プロファイルにおける両ピーク同士の間の底部の
窒素原子の濃度を０．１原子％〜３原子％の範囲内に設
定したため、ダングリングボンド及びブロークンボンド
の終端に寄与しない過剰な窒素原子が正の固定電荷とし
て作用してキャパシタにおけるフラットバンド電圧のシ
フト量又はトランジスタにおけるしきい値電圧が増大す
る事態を招くことなく、ＦＮトンネル電流の印加に伴う
トラップの発生及びゲート電極１３に含まれる不純物の
半導体基板１０への拡散をより一層確実に抑制すること
ができる。
【００４８】（第４の実施形態）以下、本発明の第４の
実施形態として、前記の第１の実施形態に係る半導体装
置の製造方法について図５〜図８を参照しながら説明す
る。
実施形態として、前記の第１の実施形態に係る半導体装
置の製造方法について図５〜図８を参照しながら説明す
る。
【００４９】まず、図５（ａ）に示すように、シリコン
よりなるＰ- 型の半導体基板１０に素子分離領域（ＬＯ
ＣＯＳ酸化膜）１５を形成した後、半導体基板１０の表
面における素子分離領域１５に囲まれた活性領域を洗浄
して、不純物や自然酸化膜を除去する。図５（ｂ）は、
半導体基板１０に素子分離領域１５を形成した状態にお
ける半導体基板１０に含まれるシリコン原子の濃度プロ
ファイルを示しており、横軸は半導体基板１０における
表面から深さ方向の距離を示している。
よりなるＰ- 型の半導体基板１０に素子分離領域（ＬＯ
ＣＯＳ酸化膜）１５を形成した後、半導体基板１０の表
面における素子分離領域１５に囲まれた活性領域を洗浄
して、不純物や自然酸化膜を除去する。図５（ｂ）は、
半導体基板１０に素子分離領域１５を形成した状態にお
ける半導体基板１０に含まれるシリコン原子の濃度プロ
ファイルを示しており、横軸は半導体基板１０における
表面から深さ方向の距離を示している。
【００５０】次に、図６（ａ）に示すように、半導体基
板１０に対して、例えば常圧の電気炉を用いて酸化性雰
囲気中において８５０℃のパイロジェニック酸化を施す
ことにより、ベースとなる４ｎｍの膜厚を有する二酸化
シリコン膜１６を形成する。図６（ｂ）は、半導体基板
１０に二酸化シリコン膜１６を形成した状態における半
導体基板１０に含まれるシリコン原子及び酸素原子の濃
度プロファイルを示しており、一点鎖線は二酸化シリコ
ン膜１６と半導体基板１０との界面を示している。
板１０に対して、例えば常圧の電気炉を用いて酸化性雰
囲気中において８５０℃のパイロジェニック酸化を施す
ことにより、ベースとなる４ｎｍの膜厚を有する二酸化
シリコン膜１６を形成する。図６（ｂ）は、半導体基板
１０に二酸化シリコン膜１６を形成した状態における半
導体基板１０に含まれるシリコン原子及び酸素原子の濃
度プロファイルを示しており、一点鎖線は二酸化シリコ
ン膜１６と半導体基板１０との界面を示している。
【００５１】次に、図７（ａ）に示すように、半導体基
板１０に対して、窒素を含む酸化性雰囲気（例えば、Ｎ
2 Ｏガス又はＮＯガスの雰囲気）において８００〜１１
５０℃の温度下で酸窒化処理を施すことにより５ｎｍの
膜厚を有する酸窒化膜１７を形成する。
板１０に対して、窒素を含む酸化性雰囲気（例えば、Ｎ
2 Ｏガス又はＮＯガスの雰囲気）において８００〜１１
５０℃の温度下で酸窒化処理を施すことにより５ｎｍの
膜厚を有する酸窒化膜１７を形成する。
【００５２】図７（ｂ）は、半導体基板１０に対して、
常圧の電気炉を用いてＮ2 Ｏガス雰囲気において１０５
０℃の温度下で酸窒化処理を施した状態における半導体
基板１０に含まれるシリコン原子、酸素原子及び窒素原
子の濃度プロファイルを示している。第４の実施形態に
おいては、ベースとなる４ｎｍの膜厚を有する二酸化シ
リコン膜１６を形成した後に酸窒化処理を施すことによ
り、５ｎｍの膜厚を有する酸窒化膜１７を形成するの
で、窒素原子の濃度プロファイルのピーク位置をゲート
絶縁膜１２における半導体基板１０側の界面の近傍に形
成することができる。すなわち、図７（ｂ）に示すよう
に、窒素原子の濃度プロファイルのピーク位置はゲート
絶縁膜１２における半導体基板１０側の界面の近傍にあ
り、且つ濃度プロファイルのピーク位置における窒素原
子の濃度は約２原子％である。
常圧の電気炉を用いてＮ2 Ｏガス雰囲気において１０５
０℃の温度下で酸窒化処理を施した状態における半導体
基板１０に含まれるシリコン原子、酸素原子及び窒素原
子の濃度プロファイルを示している。第４の実施形態に
おいては、ベースとなる４ｎｍの膜厚を有する二酸化シ
リコン膜１６を形成した後に酸窒化処理を施すことによ
り、５ｎｍの膜厚を有する酸窒化膜１７を形成するの
で、窒素原子の濃度プロファイルのピーク位置をゲート
絶縁膜１２における半導体基板１０側の界面の近傍に形
成することができる。すなわち、図７（ｂ）に示すよう
に、窒素原子の濃度プロファイルのピーク位置はゲート
絶縁膜１２における半導体基板１０側の界面の近傍にあ
り、且つ濃度プロファイルのピーク位置における窒素原
子の濃度は約２原子％である。
【００５３】Ｎ2 Ｏガスによる酸窒化処理は成膜速度が
遅いと共に膜厚の均一性が悪いという欠点を有している
が、第４の実施形態のように、ベースとなる二酸化シリ
コン膜１６を形成した後にＮ2 Ｏガスによる酸窒化処理
を施すと、酸窒化処理による成膜処理によって形成され
る膜の膜厚が小さいので、成膜速度が遅いという欠点を
補ってスループットを向上させることができると共に酸
窒化膜１７の膜厚の均一性を向上させることができる。
その理由は、Ｎ2 Ｏガスによる酸窒化処理においてＮ2
Ｏガスが高温下においてＮＯとＮ2 とＯ2 とに分解し、
Ｏ2 ガスによる酸化処理とＮＯガスによる窒化処理とが
同時に行なわれながら酸窒化膜１７が成膜されるので、
酸窒化膜１７の膜厚の均一性が向上するものと考えられ
る。
遅いと共に膜厚の均一性が悪いという欠点を有している
が、第４の実施形態のように、ベースとなる二酸化シリ
コン膜１６を形成した後にＮ2 Ｏガスによる酸窒化処理
を施すと、酸窒化処理による成膜処理によって形成され
る膜の膜厚が小さいので、成膜速度が遅いという欠点を
補ってスループットを向上させることができると共に酸
窒化膜１７の膜厚の均一性を向上させることができる。
その理由は、Ｎ2 Ｏガスによる酸窒化処理においてＮ2
Ｏガスが高温下においてＮＯとＮ2 とＯ2 とに分解し、
Ｏ2 ガスによる酸化処理とＮＯガスによる窒化処理とが
同時に行なわれながら酸窒化膜１７が成膜されるので、
酸窒化膜１７の膜厚の均一性が向上するものと考えられ
る。
【００５４】次に、図８に示すように、酸窒化膜１７よ
りなるゲート絶縁膜１２の上にゲート電極１３を形成し
た後、該ゲート電極１３をマスクとしてＮ型の不純物を
注入することにより、ソース・ドレインとなるＮ+ 型の
高濃度不純物領域１１を形成すると、第１の実施形態に
係る半導体装置が得られる。
りなるゲート絶縁膜１２の上にゲート電極１３を形成し
た後、該ゲート電極１３をマスクとしてＮ型の不純物を
注入することにより、ソース・ドレインとなるＮ+ 型の
高濃度不純物領域１１を形成すると、第１の実施形態に
係る半導体装置が得られる。
【００５５】以上説明したように、第４の実施形態によ
ると、窒素原子の濃度プロファイルのピーク位置をゲー
ト絶縁膜１２における半導体基板１０側の界面の近傍に
設定できるため、ゲート絶縁膜１２における半導体基板
１０側の界面の近傍に存在するダングリングボンドやブ
ロークンボンドを窒素原子により確実に終端できるの
で、トラップ特性を向上させることができる。
ると、窒素原子の濃度プロファイルのピーク位置をゲー
ト絶縁膜１２における半導体基板１０側の界面の近傍に
設定できるため、ゲート絶縁膜１２における半導体基板
１０側の界面の近傍に存在するダングリングボンドやブ
ロークンボンドを窒素原子により確実に終端できるの
で、トラップ特性を向上させることができる。
【００５６】また、ゲート絶縁膜１２における半導体基
板１０側の界面の近傍に導入される窒素原子の量は酸窒
化処理による膜厚の増加量とほぼ比例するので、界面近
傍の窒素原子の濃度の制御が容易である。例えば、酸窒
化処理により成膜される酸窒化膜の膜厚が決まっている
場合には、ベースになる二酸化シリコン膜の膜厚と酸窒
化処理により増加する酸窒化膜の膜厚との割合を制御す
ることにより、界面に導入される窒素原子の量を或る程
度コントロールすることが可能である。しかも、界面の
窒素原子の濃度は酸窒化処理の温度等のプロセス条件に
対して敏感ではないので、酸窒化処理の条件については
サーマルバジェットとの兼ね合いにより決定することが
できる。
板１０側の界面の近傍に導入される窒素原子の量は酸窒
化処理による膜厚の増加量とほぼ比例するので、界面近
傍の窒素原子の濃度の制御が容易である。例えば、酸窒
化処理により成膜される酸窒化膜の膜厚が決まっている
場合には、ベースになる二酸化シリコン膜の膜厚と酸窒
化処理により増加する酸窒化膜の膜厚との割合を制御す
ることにより、界面に導入される窒素原子の量を或る程
度コントロールすることが可能である。しかも、界面の
窒素原子の濃度は酸窒化処理の温度等のプロセス条件に
対して敏感ではないので、酸窒化処理の条件については
サーマルバジェットとの兼ね合いにより決定することが
できる。
【００５７】尚、酸化処理によりベースとなる二酸化シ
リコン膜１６を形成する工程と、酸窒化処理により酸窒
化膜１７を形成する工程とを同一の電気炉内で連続して
行なうことにより、酸化処理工程と酸窒化処理工程との
間に金属汚染やパーティクルの付着を防止できると共に
酸窒化膜形成工程のスループットを向上させることがで
きる。例えば、電気炉において二酸化シリコン膜を形成
するシーケンスの中に酸窒化処理のシーケンスを付加す
ることにより、簡単に２段階の処理を行なうことができ
る。
リコン膜１６を形成する工程と、酸窒化処理により酸窒
化膜１７を形成する工程とを同一の電気炉内で連続して
行なうことにより、酸化処理工程と酸窒化処理工程との
間に金属汚染やパーティクルの付着を防止できると共に
酸窒化膜形成工程のスループットを向上させることがで
きる。例えば、電気炉において二酸化シリコン膜を形成
するシーケンスの中に酸窒化処理のシーケンスを付加す
ることにより、簡単に２段階の処理を行なうことができ
る。
【００５８】（第５の実施形態）以下、本発明の第５の
実施形態として、前記の第１の実施形態に係る半導体装
置の製造方法について図５〜図８を参照しながら説明す
る。
実施形態として、前記の第１の実施形態に係る半導体装
置の製造方法について図５〜図８を参照しながら説明す
る。
【００５９】まず、図５（ａ）に示すように、シリコン
よりなるＰ- 型の半導体基板１０に素子分離領域１５を
形成した後、半導体基板１０の表面における素子分離領
域１５に囲まれた活性領域を洗浄して、不純物や自然酸
化膜を除去する。
よりなるＰ- 型の半導体基板１０に素子分離領域１５を
形成した後、半導体基板１０の表面における素子分離領
域１５に囲まれた活性領域を洗浄して、不純物や自然酸
化膜を除去する。
【００６０】次に、図６（ａ）に示すように、半導体基
板１０に対して、例えば高圧電気炉を用いて酸化性雰囲
気中においてドライ酸化を施すことにより、ベースとな
る４ｎｍの膜厚を有する二酸化シリコン膜１６を形成す
る。
板１０に対して、例えば高圧電気炉を用いて酸化性雰囲
気中においてドライ酸化を施すことにより、ベースとな
る４ｎｍの膜厚を有する二酸化シリコン膜１６を形成す
る。
【００６１】次に、図７（ａ）に示すように、半導体基
板１０に対して、例えば高圧電気炉を用いて窒素を含む
酸化性雰囲気（例えば、Ｎ2 Ｏガス又はＮＯガスの雰囲
気）において５気圧以上の圧力下で且つ７５０〜８５０
℃の比較的低い温度下で酸窒化処理を施すことにより、
５ｎｍの膜厚を有する酸窒化膜１７を形成する。
板１０に対して、例えば高圧電気炉を用いて窒素を含む
酸化性雰囲気（例えば、Ｎ2 Ｏガス又はＮＯガスの雰囲
気）において５気圧以上の圧力下で且つ７５０〜８５０
℃の比較的低い温度下で酸窒化処理を施すことにより、
５ｎｍの膜厚を有する酸窒化膜１７を形成する。
【００６２】第５の実施形態においては、ベースとなる
４ｎｍの膜厚を有する二酸化シリコン膜１６を形成した
後に、高圧下で酸窒化処理を施すことにより、５ｎｍの
膜厚を有する酸窒化膜１７を形成するので、窒素原子の
濃度プロファイルのピーク位置をゲート絶縁膜１２にお
ける半導体基板１０側の界面の近傍に形成することがで
きると共に、濃度プロファイルのピーク位置における窒
素原子の濃度を約３原子％に設定できる。
４ｎｍの膜厚を有する二酸化シリコン膜１６を形成した
後に、高圧下で酸窒化処理を施すことにより、５ｎｍの
膜厚を有する酸窒化膜１７を形成するので、窒素原子の
濃度プロファイルのピーク位置をゲート絶縁膜１２にお
ける半導体基板１０側の界面の近傍に形成することがで
きると共に、濃度プロファイルのピーク位置における窒
素原子の濃度を約３原子％に設定できる。
【００６３】次に、図８に示すように、酸窒化膜１７よ
りなるゲート絶縁膜１２の上にゲート電極１３を形成し
た後、該ゲート電極１３をマスクとしてＮ型の不純物を
注入することにより、ソース・ドレインとなるＮ+ 型の
高濃度不純物領域１１を形成すると、第１の実施形態に
係る半導体装置が得られる。
りなるゲート絶縁膜１２の上にゲート電極１３を形成し
た後、該ゲート電極１３をマスクとしてＮ型の不純物を
注入することにより、ソース・ドレインとなるＮ+ 型の
高濃度不純物領域１１を形成すると、第１の実施形態に
係る半導体装置が得られる。
【００６４】第５の実施形態によると、高圧下で酸窒化
処理を施すため、酸窒化膜１７の全体に亘って窒素原子
が比較的高濃度に含まれているので、トラップの発生を
確実に抑制することができると共に、第４の実施形態に
より得られる半導体装置に比べてゲート電極１３に含ま
れる不純物の半導体基板１０への拡散を抑制する効果が
向上している。
処理を施すため、酸窒化膜１７の全体に亘って窒素原子
が比較的高濃度に含まれているので、トラップの発生を
確実に抑制することができると共に、第４の実施形態に
より得られる半導体装置に比べてゲート電極１３に含ま
れる不純物の半導体基板１０への拡散を抑制する効果が
向上している。
【００６５】尚、第４の実施形態においては常圧の電気
炉で酸窒化処理を行ない、第５の実施形態においては高
圧電気炉で酸窒化処理を行なったが、これに代えて、ベ
ースとなる二酸化シリコン膜１６に対して、ＲＴＰ（Ra
pid Thermal Process ）装置例えば光照射加熱装置を用
いて窒素を含む酸化性雰囲気（例えば、Ｎ2 Ｏガス又は
ＮＯガスの雰囲気）において酸窒化処理を施すことによ
り酸窒化膜１７を形成してもよいし、ベースとなる二酸
化シリコン膜１６に対して、シャワーヘッド及び基板回
転機構を備えたＲＴＰ装置を用いて窒素を含む酸化性雰
囲気（例えば、Ｎ2 Ｏガスの雰囲気）において酸窒化処
理を施すことにより酸窒化膜１７を形成してもよい。後
者によると、Ｎ2 Ｏガスを均一に導入できるので、酸窒
化膜１７の膜厚均一性がより一層向上する。
炉で酸窒化処理を行ない、第５の実施形態においては高
圧電気炉で酸窒化処理を行なったが、これに代えて、ベ
ースとなる二酸化シリコン膜１６に対して、ＲＴＰ（Ra
pid Thermal Process ）装置例えば光照射加熱装置を用
いて窒素を含む酸化性雰囲気（例えば、Ｎ2 Ｏガス又は
ＮＯガスの雰囲気）において酸窒化処理を施すことによ
り酸窒化膜１７を形成してもよいし、ベースとなる二酸
化シリコン膜１６に対して、シャワーヘッド及び基板回
転機構を備えたＲＴＰ装置を用いて窒素を含む酸化性雰
囲気（例えば、Ｎ2 Ｏガスの雰囲気）において酸窒化処
理を施すことにより酸窒化膜１７を形成してもよい。後
者によると、Ｎ2 Ｏガスを均一に導入できるので、酸窒
化膜１７の膜厚均一性がより一層向上する。
【００６６】また、ベースとなる二酸化シリコン膜１６
としては、一般の電気炉による熱酸化やＲＴＰ装置によ
る急速熱酸化による熱酸化膜、又は減圧ＣＶＤによる堆
積膜等を用いることができる。
としては、一般の電気炉による熱酸化やＲＴＰ装置によ
る急速熱酸化による熱酸化膜、又は減圧ＣＶＤによる堆
積膜等を用いることができる。
【００６７】（第６の実施形態）以下、本発明の第６の
実施形態として、前記の第１の実施形態に係る半導体装
置の製造方法について図９及び図１０を参照しながら説
明する。
実施形態として、前記の第１の実施形態に係る半導体装
置の製造方法について図９及び図１０を参照しながら説
明する。
【００６８】まず、図９（ａ）に示すように、シリコン
よりなるＰ- 型の半導体基板１０に素子分離領域１５を
形成した後、半導体基板１０の表面における素子分離領
域１５に囲まれた活性領域を洗浄して、不純物や自然酸
化膜を除去する。図９（ｂ）は、半導体基板１０に素子
分離領域１５を形成した状態における半導体基板１０に
含まれるシリコン原子の濃度プロファイルを示してお
り、横軸は半導体基板１０における表面から深さ方向の
距離を示している。
よりなるＰ- 型の半導体基板１０に素子分離領域１５を
形成した後、半導体基板１０の表面における素子分離領
域１５に囲まれた活性領域を洗浄して、不純物や自然酸
化膜を除去する。図９（ｂ）は、半導体基板１０に素子
分離領域１５を形成した状態における半導体基板１０に
含まれるシリコン原子の濃度プロファイルを示してお
り、横軸は半導体基板１０における表面から深さ方向の
距離を示している。
【００６９】次に、図１０（ａ）に示すように、半導体
基板１０に対して、ＲＴＰ装置例えば光照射加熱装置を
用いて窒素を含む酸化性雰囲気（例えば、Ｎ2 Ｏガスの
雰囲気又はＮＯとＯ2 との混合ガスの雰囲気）において
１０００℃以下の温度下で酸窒化処理を施すことにより
５ｎｍの膜厚を有する酸窒化膜１７を形成する。
基板１０に対して、ＲＴＰ装置例えば光照射加熱装置を
用いて窒素を含む酸化性雰囲気（例えば、Ｎ2 Ｏガスの
雰囲気又はＮＯとＯ2 との混合ガスの雰囲気）において
１０００℃以下の温度下で酸窒化処理を施すことにより
５ｎｍの膜厚を有する酸窒化膜１７を形成する。
【００７０】Ｎ2 Ｏガスを用いて酸窒化処理を行なう
と、Ｎ2 Ｏガスが高温下においてＮＯとＮ2 とＯ2 とに
分解するので、Ｏ2 ガスによる酸化処理とＮＯガスによ
る窒化処理とが同時に行なわれる。もっとも、Ｎ2 Ｏガ
スの分解反応は急速には進行しないため、酸窒化膜１７
の膜厚均一性は良好ではないので、酸窒化膜１７の形成
時にＮ2 Ｏガスが半導体基板１０の表面に均一に行きわ
たるような工夫が必要である。通常の抵抗加熱炉ではＮ
2 Ｏガスの均一な導入は困難である上に酸窒化反応が進
み難いため処理時間が長くなるという欠点がある。従っ
て、Ｎ2 Ｏガスを用いる場合には、シャワーヘッドを備
えたＲＴＰ装置を用いると共に半導体基板１０に回転機
構を設けることにより、半導体基板１０上にＮ2 Ｏガス
を均一に導入して、酸窒化膜１７の膜厚の均一性を向上
させることが好ましい。
と、Ｎ2 Ｏガスが高温下においてＮＯとＮ2 とＯ2 とに
分解するので、Ｏ2 ガスによる酸化処理とＮＯガスによ
る窒化処理とが同時に行なわれる。もっとも、Ｎ2 Ｏガ
スの分解反応は急速には進行しないため、酸窒化膜１７
の膜厚均一性は良好ではないので、酸窒化膜１７の形成
時にＮ2 Ｏガスが半導体基板１０の表面に均一に行きわ
たるような工夫が必要である。通常の抵抗加熱炉ではＮ
2 Ｏガスの均一な導入は困難である上に酸窒化反応が進
み難いため処理時間が長くなるという欠点がある。従っ
て、Ｎ2 Ｏガスを用いる場合には、シャワーヘッドを備
えたＲＴＰ装置を用いると共に半導体基板１０に回転機
構を設けることにより、半導体基板１０上にＮ2 Ｏガス
を均一に導入して、酸窒化膜１７の膜厚の均一性を向上
させることが好ましい。
【００７１】ＮＯとＯ2 との混合ガスを用いて酸窒化処
理を行なう場合には、例えば５ｖｏｌ％のＮＯガスと９
５ｖｏｌ％のＯ2 ガスとの混合ガスを用いて１０００℃
以下の温度下で酸窒化処理を施すことができる。このよ
うにすると、Ｎ2 Ｏガスを高温下においてＮＯとＮ2 と
Ｏ2 とに分解する必要がないので、酸窒化処理の温度を
低く設定できると共に分解反応の時間を削減することが
できる。
理を行なう場合には、例えば５ｖｏｌ％のＮＯガスと９
５ｖｏｌ％のＯ2 ガスとの混合ガスを用いて１０００℃
以下の温度下で酸窒化処理を施すことができる。このよ
うにすると、Ｎ2 Ｏガスを高温下においてＮＯとＮ2 と
Ｏ2 とに分解する必要がないので、酸窒化処理の温度を
低く設定できると共に分解反応の時間を削減することが
できる。
【００７２】また、Ｎ2 Ｏガスの雰囲気又はＮＯとＯ2
との混合ガスの雰囲気のいずれにおいても、１０００℃
以下の温度下で酸窒化処理を施すことにより、サーマル
バジェットを低減することができる。
との混合ガスの雰囲気のいずれにおいても、１０００℃
以下の温度下で酸窒化処理を施すことにより、サーマル
バジェットを低減することができる。
【００７３】図１０（ｂ）は、光照射加熱装置を用いて
Ｎ2 Ｏガスの雰囲気において酸窒化処理を施すことによ
り酸窒化膜１７を形成したときの半導体基板１０に含ま
れるシリコン原子、酸素原子及び窒素原子の濃度プロフ
ァイルを示しており、窒素原子の濃度プロファイルのピ
ーク位置をゲート絶縁膜１２における半導体基板１０側
の界面の近傍に形成することができると共に、濃度プロ
ファイルのピーク位置における窒素原子の濃度を約２原
子％に設定することができる。
Ｎ2 Ｏガスの雰囲気において酸窒化処理を施すことによ
り酸窒化膜１７を形成したときの半導体基板１０に含ま
れるシリコン原子、酸素原子及び窒素原子の濃度プロフ
ァイルを示しており、窒素原子の濃度プロファイルのピ
ーク位置をゲート絶縁膜１２における半導体基板１０側
の界面の近傍に形成することができると共に、濃度プロ
ファイルのピーク位置における窒素原子の濃度を約２原
子％に設定することができる。
【００７４】次に、第４の実施形態と同様に、酸窒化膜
１７よりなるゲート絶縁膜１２の上にゲート電極１３を
形成した後、該ゲート電極１３をマスクとしてＮ型の不
純物を注入することにより、ソース・ドレインとなるＮ
+ 型の高濃度不純物領域１１を形成すると、第１の実施
形態に係る半導体装置が得られる。
１７よりなるゲート絶縁膜１２の上にゲート電極１３を
形成した後、該ゲート電極１３をマスクとしてＮ型の不
純物を注入することにより、ソース・ドレインとなるＮ
+ 型の高濃度不純物領域１１を形成すると、第１の実施
形態に係る半導体装置が得られる。
【００７５】第６の実施形態によると、半導体基板１０
に対して、光照射加熱装置を用いて窒素を含む酸化性雰
囲気において酸窒化処理を施すため、酸窒化膜１７の膜
厚均一性が向上すると共に窒素原子の濃度プロファイル
のピーク位置をゲート絶縁膜１２における半導体基板１
０側の界面の近傍に確実に形成することができる。
に対して、光照射加熱装置を用いて窒素を含む酸化性雰
囲気において酸窒化処理を施すため、酸窒化膜１７の膜
厚均一性が向上すると共に窒素原子の濃度プロファイル
のピーク位置をゲート絶縁膜１２における半導体基板１
０側の界面の近傍に確実に形成することができる。
【００７６】（第７の実施形態）以下、本発明の第７の
実施形態として、前記の第１の実施形態に係る半導体装
置の製造方法について図９及び図１０を参照しながら説
明する。
実施形態として、前記の第１の実施形態に係る半導体装
置の製造方法について図９及び図１０を参照しながら説
明する。
【００７７】まず、図９（ａ）に示すように、シリコン
よりなるＰ- 型の半導体基板１０に素子分離領域１５を
形成した後、半導体基板１０の表面における素子分離領
域１５に囲まれた活性領域を洗浄して、不純物や自然酸
化膜を除去する。
よりなるＰ- 型の半導体基板１０に素子分離領域１５を
形成した後、半導体基板１０の表面における素子分離領
域１５に囲まれた活性領域を洗浄して、不純物や自然酸
化膜を除去する。
【００７８】次に、図１０（ａ）に示すように、半導体
基板１０に対して、高圧電気炉を用いて窒素を含む酸化
性雰囲気（例えば、Ｎ2 Ｏガス又はＮＯとＯ2 との混合
ガスの雰囲気）において５気圧以上の圧力下で且つ７５
０〜８５０℃の比較的低い温度下で酸窒化処理を施すこ
とにより、５ｎｍの膜厚を有する酸窒化膜１７を形成す
る。
基板１０に対して、高圧電気炉を用いて窒素を含む酸化
性雰囲気（例えば、Ｎ2 Ｏガス又はＮＯとＯ2 との混合
ガスの雰囲気）において５気圧以上の圧力下で且つ７５
０〜８５０℃の比較的低い温度下で酸窒化処理を施すこ
とにより、５ｎｍの膜厚を有する酸窒化膜１７を形成す
る。
【００７９】ところで、Ｎ2 Ｏガスを用いて酸窒化処理
をする場合には、Ｎ2 ＯガスがＮＯとＮ2 とＯ2 とに分
解することが前提になっているので、高温で処理しない
と反応速度が遅いという欠点はあるが、最近ではサーマ
ルバジェット（熱履歴）の一層の低減が望まれているの
で、高温下における長時間の処理は困難な状況になって
いる。そこで、酸窒化処理を２５気圧程度の高圧で行な
うことにより、処理温度及び処理時間の低減が可能にな
る。例えば、Ｎ2 Ｏガスを用いて２５気圧の圧力で処理
する場合には、７５０〜８５０℃程度の比較的低温で酸
窒化膜１７を形成することができる。
をする場合には、Ｎ2 ＯガスがＮＯとＮ2 とＯ2 とに分
解することが前提になっているので、高温で処理しない
と反応速度が遅いという欠点はあるが、最近ではサーマ
ルバジェット（熱履歴）の一層の低減が望まれているの
で、高温下における長時間の処理は困難な状況になって
いる。そこで、酸窒化処理を２５気圧程度の高圧で行な
うことにより、処理温度及び処理時間の低減が可能にな
る。例えば、Ｎ2 Ｏガスを用いて２５気圧の圧力で処理
する場合には、７５０〜８５０℃程度の比較的低温で酸
窒化膜１７を形成することができる。
【００８０】また、ＮＯとＯ2 との混合ガスを用いて酸
窒化処理を施す場合には、例えば５ｖｏｌ％のＮＯガス
と９５ｖｏｌ％のＯ2 ガスとの混合ガスを用いて１００
０℃以下の温度下で酸窒化処理を施すことができる。こ
のようにすると、Ｎ2 Ｏガスを高温下においてＮＯとＮ
2 とＯ2 とに分解する必要がないので、酸窒化処理の温
度を低く設定できると共に分解反応の時間を削減するこ
とができる。
窒化処理を施す場合には、例えば５ｖｏｌ％のＮＯガス
と９５ｖｏｌ％のＯ2 ガスとの混合ガスを用いて１００
０℃以下の温度下で酸窒化処理を施すことができる。こ
のようにすると、Ｎ2 Ｏガスを高温下においてＮＯとＮ
2 とＯ2 とに分解する必要がないので、酸窒化処理の温
度を低く設定できると共に分解反応の時間を削減するこ
とができる。
【００８１】次に、第４の実施形態と同様に、酸窒化膜
１７よりなるゲート絶縁膜１２の上にゲート電極１３を
形成した後、該ゲート電極１３をマスクとしてＮ型の不
純物を注入することにより、ソース・ドレインとなるＮ
+ 型の高濃度不純物領域１１を形成すると、第１の実施
形態に係る半導体装置が得られる。
１７よりなるゲート絶縁膜１２の上にゲート電極１３を
形成した後、該ゲート電極１３をマスクとしてＮ型の不
純物を注入することにより、ソース・ドレインとなるＮ
+ 型の高濃度不純物領域１１を形成すると、第１の実施
形態に係る半導体装置が得られる。
【００８２】第７の実施形態によると、半導体基板１０
に対して高圧下で酸窒化処理を施すことにより、５ｎｍ
の膜厚を有する酸窒化膜１７を形成するため、窒素原子
の濃度プロファイルのピーク位置をゲート絶縁膜１２に
おける半導体基板１０側の界面の近傍に形成することが
できると共に、濃度プロファイルのピーク位置における
窒素原子の濃度を約３原子％に設定することができる。
に対して高圧下で酸窒化処理を施すことにより、５ｎｍ
の膜厚を有する酸窒化膜１７を形成するため、窒素原子
の濃度プロファイルのピーク位置をゲート絶縁膜１２に
おける半導体基板１０側の界面の近傍に形成することが
できると共に、濃度プロファイルのピーク位置における
窒素原子の濃度を約３原子％に設定することができる。
【００８３】（第８の実施形態）以下、本発明の第８の
実施形態として、前記の第２の実施形態に係る半導体装
置の製造方法について図１１〜図１４を参照しながら説
明する。
実施形態として、前記の第２の実施形態に係る半導体装
置の製造方法について図１１〜図１４を参照しながら説
明する。
【００８４】まず、図１１（ａ）に示すように、シリコ
ンよりなるＰ- 型の半導体基板１０に素子分離領域１５
を形成した後、半導体基板１０の表面における素子分離
領域１５に囲まれた活性領域を洗浄して、不純物や自然
酸化膜を除去する。図１１（ｂ）は、半導体基板１０に
素子分離領域１５を形成した状態における半導体基板１
０に含まれるシリコン原子の濃度プロファイルを示して
おり、横軸は半導体基板１０における表面から深さ方向
の距離を示している。
ンよりなるＰ- 型の半導体基板１０に素子分離領域１５
を形成した後、半導体基板１０の表面における素子分離
領域１５に囲まれた活性領域を洗浄して、不純物や自然
酸化膜を除去する。図１１（ｂ）は、半導体基板１０に
素子分離領域１５を形成した状態における半導体基板１
０に含まれるシリコン原子の濃度プロファイルを示して
おり、横軸は半導体基板１０における表面から深さ方向
の距離を示している。
【００８５】次に、図１２（ａ）に示すように、半導体
基板１０に対して、例えばランプ加熱による急速熱酸化
法（ＲＴＯ法）を用いて酸化性雰囲気中においてパイロ
ジェニック酸化を施すことにより、ベースとなる４ｎｍ
の膜厚を有する二酸化シリコン膜１６を形成する。図１
２（ｂ）は、半導体基板１０に二酸化シリコン膜１６を
形成した状態における半導体基板１０に含まれるシリコ
ン原子及び酸素原子の濃度プロファイルを示しており、
一点鎖線は二酸化シリコン膜１６と半導体基板１０との
界面を示している。
基板１０に対して、例えばランプ加熱による急速熱酸化
法（ＲＴＯ法）を用いて酸化性雰囲気中においてパイロ
ジェニック酸化を施すことにより、ベースとなる４ｎｍ
の膜厚を有する二酸化シリコン膜１６を形成する。図１
２（ｂ）は、半導体基板１０に二酸化シリコン膜１６を
形成した状態における半導体基板１０に含まれるシリコ
ン原子及び酸素原子の濃度プロファイルを示しており、
一点鎖線は二酸化シリコン膜１６と半導体基板１０との
界面を示している。
【００８６】次に、同一チャンバー内において導入ガス
を笑気ガス（Ｎ2 Ｏガス）に切り替え、半導体基板１０
に対して、笑気ガス中において例えば１０００℃の温度
下で３０秒間の第１の窒化処理（ＲＴＮ処理）を施すこ
とにより、図１３（ａ）に示すように、５ｎｍの膜厚を
有する前段階の酸窒化膜１７を形成する。
を笑気ガス（Ｎ2 Ｏガス）に切り替え、半導体基板１０
に対して、笑気ガス中において例えば１０００℃の温度
下で３０秒間の第１の窒化処理（ＲＴＮ処理）を施すこ
とにより、図１３（ａ）に示すように、５ｎｍの膜厚を
有する前段階の酸窒化膜１７を形成する。
【００８７】図１３（ｂ）は、半導体基板１０に前段階
の酸窒化膜１７を形成した状態における半導体基板１０
に含まれるシリコン原子、酸素原子及び窒素原子の濃度
プロファイルを示しており、窒素原子の濃度プロファイ
ルのピーク位置はゲート絶縁膜１２における半導体基板
１０側の界面の近傍にあり、且つ濃度プロファイルのピ
ーク位置における窒素原子の濃度は約２原子％である。
の酸窒化膜１７を形成した状態における半導体基板１０
に含まれるシリコン原子、酸素原子及び窒素原子の濃度
プロファイルを示しており、窒素原子の濃度プロファイ
ルのピーク位置はゲート絶縁膜１２における半導体基板
１０側の界面の近傍にあり、且つ濃度プロファイルのピ
ーク位置における窒素原子の濃度は約２原子％である。
【００８８】次に、同一チャンバー内において導入ガス
を亜酸化窒素ガス（ＮＯガス）に切り替え、半導体基板
１０に対して、例えばランプ加熱による急速熱酸化法
（ＲＴＯ法）を用いて亜酸化窒素ガス中において例えば
８５０℃の温度下で１０秒間の第２の窒化処理（ＲＴＮ
処理）を施すことにより、図１４（ａ）に示すように、
５ｎｍの膜厚を有する最終の酸窒化膜１８を形成する。
を亜酸化窒素ガス（ＮＯガス）に切り替え、半導体基板
１０に対して、例えばランプ加熱による急速熱酸化法
（ＲＴＯ法）を用いて亜酸化窒素ガス中において例えば
８５０℃の温度下で１０秒間の第２の窒化処理（ＲＴＮ
処理）を施すことにより、図１４（ａ）に示すように、
５ｎｍの膜厚を有する最終の酸窒化膜１８を形成する。
【００８９】図１４（ｂ）は、半導体基板１０に最終の
酸窒化膜１８を形成した状態における半導体基板１０に
含まれるシリコン原子、酸素原子及び窒素原子の濃度プ
ロファイルを示しており、窒素原子の濃度プロファイル
のピーク位置は、ゲート絶縁膜１２における半導体基板
１０側の界面の近傍のほかに、ゲート絶縁膜１２におけ
るゲート電極１３側の界面の近傍にもあり、且つ濃度プ
ロファイルの各ピーク位置における窒素原子の濃度は約
２原子％である。
酸窒化膜１８を形成した状態における半導体基板１０に
含まれるシリコン原子、酸素原子及び窒素原子の濃度プ
ロファイルを示しており、窒素原子の濃度プロファイル
のピーク位置は、ゲート絶縁膜１２における半導体基板
１０側の界面の近傍のほかに、ゲート絶縁膜１２におけ
るゲート電極１３側の界面の近傍にもあり、且つ濃度プ
ロファイルの各ピーク位置における窒素原子の濃度は約
２原子％である。
【００９０】次に、第４の実施形態と同様に、酸窒化膜
１７よりなるゲート絶縁膜１２の上にゲート電極１３を
形成した後、該ゲート電極１３をマスクとしてＮ型の不
純物を注入することにより、ソース・ドレインとなるＮ
+ 型の高濃度不純物領域１１を形成すると、第２の実施
形態に係る半導体装置が得られる。
１７よりなるゲート絶縁膜１２の上にゲート電極１３を
形成した後、該ゲート電極１３をマスクとしてＮ型の不
純物を注入することにより、ソース・ドレインとなるＮ
+ 型の高濃度不純物領域１１を形成すると、第２の実施
形態に係る半導体装置が得られる。
【００９１】第８の実施形態によると、ベースとなる二
酸化シリコン膜１６を形成した後、笑気ガス中における
第１の窒化処理及び亜酸化窒素ガス中における第２の窒
化処理を施したので、ゲート絶縁膜１２における窒素原
子の濃度プロファイルのピークは、半導体基板１０側の
界面の近傍とゲート電極１３側の界面の近傍の両方にで
きる。
酸化シリコン膜１６を形成した後、笑気ガス中における
第１の窒化処理及び亜酸化窒素ガス中における第２の窒
化処理を施したので、ゲート絶縁膜１２における窒素原
子の濃度プロファイルのピークは、半導体基板１０側の
界面の近傍とゲート電極１３側の界面の近傍の両方にで
きる。
【００９２】尚、第８の実施形態においては、ベースと
なる二酸化シリコン膜１６をＲＴＯ法により形成した
が、これに代えて、従来の熱酸化膜、ＨＴＯ膜又はＴＥ
ＯＳ膜等の堆積酸化膜であっても同様の結果が得られる
ことはいうまでもない。
なる二酸化シリコン膜１６をＲＴＯ法により形成した
が、これに代えて、従来の熱酸化膜、ＨＴＯ膜又はＴＥ
ＯＳ膜等の堆積酸化膜であっても同様の結果が得られる
ことはいうまでもない。
【００９３】また、ベースとなる二酸化シリコン膜１６
を形成することなく、半導体基板１０に対して笑気ガス
又は亜酸化窒素ガス中で直接に熱処理を行なって、ゲー
ト絶縁膜１２における半導体基板１０側の界面の近傍に
窒素原子の濃度プロファイルのピークを形成してもよ
い。
を形成することなく、半導体基板１０に対して笑気ガス
又は亜酸化窒素ガス中で直接に熱処理を行なって、ゲー
ト絶縁膜１２における半導体基板１０側の界面の近傍に
窒素原子の濃度プロファイルのピークを形成してもよ
い。
【００９４】（第９の実施形態）以下、本発明の第９の
実施形態として、前記の第３の実施形態に係る半導体装
置の製造方法について図１５〜図１８を参照しながら説
明する。
実施形態として、前記の第３の実施形態に係る半導体装
置の製造方法について図１５〜図１８を参照しながら説
明する。
【００９５】まず、図１５（ａ）に示すように、シリコ
ンよりなるＰ- 型の半導体基板１０に素子分離領域１５
を形成した後、半導体基板１０の表面における素子分離
領域１５に囲まれた活性領域を洗浄して、不純物や自然
酸化膜を除去する。図１５（ｂ）は、半導体基板１０に
素子分離領域１５を形成した状態における半導体基板１
０に含まれるシリコン原子の濃度プロファイルを示して
おり、横軸は半導体基板１０における表面から深さ方向
の距離を示している。
ンよりなるＰ- 型の半導体基板１０に素子分離領域１５
を形成した後、半導体基板１０の表面における素子分離
領域１５に囲まれた活性領域を洗浄して、不純物や自然
酸化膜を除去する。図１５（ｂ）は、半導体基板１０に
素子分離領域１５を形成した状態における半導体基板１
０に含まれるシリコン原子の濃度プロファイルを示して
おり、横軸は半導体基板１０における表面から深さ方向
の距離を示している。
【００９６】次に、図１６（ａ）に示すように、半導体
基板１０に対して、例えば常圧の電気炉を用いて酸化性
雰囲気中において８５０℃のパイロジェニック酸化を施
すことにより、ベースとなる４ｎｍの膜厚を有する二酸
化シリコン膜１６を形成する。図１６（ｂ）は、半導体
基板１０に二酸化シリコン膜１６を形成した状態におけ
る半導体基板１０に含まれるシリコン原子及び酸素原子
の濃度プロファイルを示しており、一点鎖線は二酸化シ
リコン膜１６と半導体基板１０との界面を示している。
基板１０に対して、例えば常圧の電気炉を用いて酸化性
雰囲気中において８５０℃のパイロジェニック酸化を施
すことにより、ベースとなる４ｎｍの膜厚を有する二酸
化シリコン膜１６を形成する。図１６（ｂ）は、半導体
基板１０に二酸化シリコン膜１６を形成した状態におけ
る半導体基板１０に含まれるシリコン原子及び酸素原子
の濃度プロファイルを示しており、一点鎖線は二酸化シ
リコン膜１６と半導体基板１０との界面を示している。
【００９７】次に、笑気ガス雰囲気中において、２５気
圧の高圧下で且つ８００℃の温度下で２０分間の第１の
窒化処理（ＲＴＮ処理）を施すことにより、図１７
（ａ）に示すように、５ｎｍの膜厚を有する前段階の酸
窒化膜１７を形成する。
圧の高圧下で且つ８００℃の温度下で２０分間の第１の
窒化処理（ＲＴＮ処理）を施すことにより、図１７
（ａ）に示すように、５ｎｍの膜厚を有する前段階の酸
窒化膜１７を形成する。
【００９８】図１７（ｂ）は、半導体基板１０に前段階
の酸窒化膜１７を形成した状態における半導体基板１０
に含まれるシリコン原子、酸素原子及び窒素原子の濃度
プロファイルを示しており、窒素原子の濃度プロファイ
ルのピーク位置はゲート絶縁膜１２における半導体基板
１０側の界面の近傍にあり、且つ濃度プロファイルのピ
ーク位置における窒素原子の濃度は約３原子％である。
の酸窒化膜１７を形成した状態における半導体基板１０
に含まれるシリコン原子、酸素原子及び窒素原子の濃度
プロファイルを示しており、窒素原子の濃度プロファイ
ルのピーク位置はゲート絶縁膜１２における半導体基板
１０側の界面の近傍にあり、且つ濃度プロファイルのピ
ーク位置における窒素原子の濃度は約３原子％である。
【００９９】次に、照射用ランプを有する急速熱処理装
置（ＲＴＰ装置）を用いて半導体基板１０に対して亜酸
化窒素ガス中において例えば８５０℃の温度下で１０秒
間の第２の窒化処理（ＲＴＮ処理）を施すことにより、
図１８（ａ）に示すように、５ｎｍの膜厚を有する最終
の酸窒化膜１８を形成する。
置（ＲＴＰ装置）を用いて半導体基板１０に対して亜酸
化窒素ガス中において例えば８５０℃の温度下で１０秒
間の第２の窒化処理（ＲＴＮ処理）を施すことにより、
図１８（ａ）に示すように、５ｎｍの膜厚を有する最終
の酸窒化膜１８を形成する。
【０１００】図１８（ｂ）は、半導体基板１０に最終の
酸窒化膜１８を形成した状態における半導体基板１０に
含まれるシリコン原子、酸素原子及び窒素原子の濃度プ
ロファイルを示しており、窒素原子の濃度プロファイル
のピーク位置は、ゲート絶縁膜１２における半導体基板
１０側の界面の近傍のほかに、ゲート絶縁膜１２におけ
るゲート電極１３側の界面の近傍にもあり、且つ濃度プ
ロファイルの各ピーク位置における窒素原子の濃度は約
３原子％である。
酸窒化膜１８を形成した状態における半導体基板１０に
含まれるシリコン原子、酸素原子及び窒素原子の濃度プ
ロファイルを示しており、窒素原子の濃度プロファイル
のピーク位置は、ゲート絶縁膜１２における半導体基板
１０側の界面の近傍のほかに、ゲート絶縁膜１２におけ
るゲート電極１３側の界面の近傍にもあり、且つ濃度プ
ロファイルの各ピーク位置における窒素原子の濃度は約
３原子％である。
【０１０１】次に、第４の実施形態と同様に、酸窒化膜
１７よりなるゲート絶縁膜１２の上にゲート電極１３を
形成した後、該ゲート電極１３をマスクとしてＮ型の不
純物を注入することにより、ソース・ドレインとなるＮ
+ 型の高濃度不純物領域１１を形成すると、第３の実施
形態に係る半導体装置が得られる。
１７よりなるゲート絶縁膜１２の上にゲート電極１３を
形成した後、該ゲート電極１３をマスクとしてＮ型の不
純物を注入することにより、ソース・ドレインとなるＮ
+ 型の高濃度不純物領域１１を形成すると、第３の実施
形態に係る半導体装置が得られる。
【０１０２】第９の実施形態によると、半導体基板１０
に対して２５気圧の高圧下で窒化処理を施すことによ
り、５ｎｍの膜厚を有する酸窒化膜１７を形成するた
め、濃度プロファイルのピーク位置における窒素原子の
濃度を約３原子％に設定することができると共に、濃度
プロファイルの両ピーク同士の間の底部における窒素原
子の濃度を高く設定することができる。
に対して２５気圧の高圧下で窒化処理を施すことによ
り、５ｎｍの膜厚を有する酸窒化膜１７を形成するた
め、濃度プロファイルのピーク位置における窒素原子の
濃度を約３原子％に設定することができると共に、濃度
プロファイルの両ピーク同士の間の底部における窒素原
子の濃度を高く設定することができる。
【０１０３】また、第８の実施形態と同様、ベースとな
る二酸化シリコン膜１６を形成した後、笑気ガス中にお
ける第１の窒化処理及び亜酸化窒素ガス中における第２
の窒化処理を施したので、ゲート絶縁膜１２における窒
素原子の濃度プロファイルのピークは、半導体基板１０
側の界面の近傍とゲート電極１３側の界面の近傍の両方
にできる。
る二酸化シリコン膜１６を形成した後、笑気ガス中にお
ける第１の窒化処理及び亜酸化窒素ガス中における第２
の窒化処理を施したので、ゲート絶縁膜１２における窒
素原子の濃度プロファイルのピークは、半導体基板１０
側の界面の近傍とゲート電極１３側の界面の近傍の両方
にできる。
【０１０４】尚、第９の実施形態においては、ベースと
なる二酸化シリコン膜１６をＲＴＯ法により形成した
が、これに代えて、堆積酸化膜であってもよいし、ま
た、ベースとなる二酸化シリコン膜１６を形成すること
なく、半導体基板１０に対して笑気ガス又は亜酸化窒素
ガス中で直接に熱処理を行なって、ゲート絶縁膜１２に
おける半導体基板１０側の界面の近傍に窒素原子の濃度
プロファイルのピークを形成してもよい。
なる二酸化シリコン膜１６をＲＴＯ法により形成した
が、これに代えて、堆積酸化膜であってもよいし、ま
た、ベースとなる二酸化シリコン膜１６を形成すること
なく、半導体基板１０に対して笑気ガス又は亜酸化窒素
ガス中で直接に熱処理を行なって、ゲート絶縁膜１２に
おける半導体基板１０側の界面の近傍に窒素原子の濃度
プロファイルのピークを形成してもよい。
【０１０５】
【発明の効果】本発明に係る第１の半導体装置による
と、絶縁膜と半導体層との界面近傍において、窒素原子
がシリコンのダングリングボンドやブロークンボンドと
結合するため、絶縁膜と半導体層との界面近傍における
ＦＮトンネル電流の印加に伴うトラップの発生を抑制す
ることができるので、絶縁膜の劣化を確実に防止するこ
とができる。
と、絶縁膜と半導体層との界面近傍において、窒素原子
がシリコンのダングリングボンドやブロークンボンドと
結合するため、絶縁膜と半導体層との界面近傍における
ＦＮトンネル電流の印加に伴うトラップの発生を抑制す
ることができるので、絶縁膜の劣化を確実に防止するこ
とができる。
【０１０６】第１の半導体装置において、窒素原子の濃
度分布のピークにおける窒素原子の濃度が１．５原子％
以上で且つ５原子％以下であると、窒素原子がダングリ
ングボンドやブロークンボンドを確実に終端させるの
で、絶縁膜と半導体層との界面近傍のトラップの発生を
確実に抑制することができると共に、ダングリングボン
ド及びブロークンボンドの終端に寄与しない過剰な窒素
原子が正の固定電荷となってキャパシタにおけるフラッ
トバンド電圧のシフト量又はトランジスタにおけるしき
い値電圧を増大させる事態を防止することができる。
度分布のピークにおける窒素原子の濃度が１．５原子％
以上で且つ５原子％以下であると、窒素原子がダングリ
ングボンドやブロークンボンドを確実に終端させるの
で、絶縁膜と半導体層との界面近傍のトラップの発生を
確実に抑制することができると共に、ダングリングボン
ド及びブロークンボンドの終端に寄与しない過剰な窒素
原子が正の固定電荷となってキャパシタにおけるフラッ
トバンド電圧のシフト量又はトランジスタにおけるしき
い値電圧を増大させる事態を防止することができる。
【０１０７】本発明に係る第２の半導体装置によると、
絶縁膜と半導体層との界面近傍及び絶縁膜と導電膜との
界面近傍において、窒素原子がシリコンのダングリング
ボンドやブロークンボンドとそれぞれ結合するため、絶
縁膜と半導体層との界面近傍及び絶縁膜と導電膜との界
面近傍におけるＦＮトンネル電流の印加に伴うトラップ
の発生を抑制できるので、絶縁膜の絶縁性の劣化を確実
に防止することができ、また、絶縁膜に導入された窒素
原子は、導電膜に導入されたボロン等の不純物が導電膜
から絶縁膜を通って半導体層に拡散する事態を２度に亘
って阻止するので、デバイス特性の変動を確実に抑制す
ることができる。
絶縁膜と半導体層との界面近傍及び絶縁膜と導電膜との
界面近傍において、窒素原子がシリコンのダングリング
ボンドやブロークンボンドとそれぞれ結合するため、絶
縁膜と半導体層との界面近傍及び絶縁膜と導電膜との界
面近傍におけるＦＮトンネル電流の印加に伴うトラップ
の発生を抑制できるので、絶縁膜の絶縁性の劣化を確実
に防止することができ、また、絶縁膜に導入された窒素
原子は、導電膜に導入されたボロン等の不純物が導電膜
から絶縁膜を通って半導体層に拡散する事態を２度に亘
って阻止するので、デバイス特性の変動を確実に抑制す
ることができる。
【０１０８】第２の半導体装置において、窒素原子の濃
度分布の第１のピーク及び第２のピークにおける窒素原
子の濃度がそれぞれ１．５原子％以上で且つ５原子％以
下であると、窒素原子がダングリングボンドやブローク
ンボンドを確実に終端させるので、絶縁膜と半導体層と
の界面近傍のトラップの発生を確実に抑制することがで
きると共に、ダングリングボンド及びブロークンボンド
の終端に寄与しない過剰な窒素原子が正の固定電荷とな
ってキャパシタにおけるフラットバンド電圧のシフト量
又はトランジスタにおけるしきい値電圧を増大させる事
態を防止することができる。
度分布の第１のピーク及び第２のピークにおける窒素原
子の濃度がそれぞれ１．５原子％以上で且つ５原子％以
下であると、窒素原子がダングリングボンドやブローク
ンボンドを確実に終端させるので、絶縁膜と半導体層と
の界面近傍のトラップの発生を確実に抑制することがで
きると共に、ダングリングボンド及びブロークンボンド
の終端に寄与しない過剰な窒素原子が正の固定電荷とな
ってキャパシタにおけるフラットバンド電圧のシフト量
又はトランジスタにおけるしきい値電圧を増大させる事
態を防止することができる。
【０１０９】第２の半導体装置において、窒素原子の濃
度分布の第１のピークと第２のピークとの間の底部にお
ける窒素原子の濃度が０．１原子％以上であると、絶縁
層の全領域において、窒素原子がダングリングボンドや
ブロークンボンドを確実に終端させると共に、導電膜に
導入されたボロン等の不純物が導電膜から絶縁膜を通っ
て半導体層に拡散する事態を阻止することができる。
度分布の第１のピークと第２のピークとの間の底部にお
ける窒素原子の濃度が０．１原子％以上であると、絶縁
層の全領域において、窒素原子がダングリングボンドや
ブロークンボンドを確実に終端させると共に、導電膜に
導入されたボロン等の不純物が導電膜から絶縁膜を通っ
て半導体層に拡散する事態を阻止することができる。
【０１１０】第１の半導体装置の製造方法によると、二
酸化シリコン膜をシリコンの酸窒化膜にするため、二酸
化シリコン膜における半導体層側の界面の近傍に窒素原
子の濃度分布のピークを確実に形成することができるの
で、絶縁膜と半導体層との界面近傍におけるトラップの
発生を抑制できる第１の半導体装置を確実に製造するこ
とができる。
酸化シリコン膜をシリコンの酸窒化膜にするため、二酸
化シリコン膜における半導体層側の界面の近傍に窒素原
子の濃度分布のピークを確実に形成することができるの
で、絶縁膜と半導体層との界面近傍におけるトラップの
発生を抑制できる第１の半導体装置を確実に製造するこ
とができる。
【０１１１】第２の半導体装置の製造方法によると、半
導体層の上にシリコンの酸窒化膜を成長させるため、二
酸化シリコン膜における半導体層側の界面の近傍に窒素
原子の濃度分布のピークを確実に形成することができる
ので、絶縁膜と半導体層との界面近傍におけるトラップ
の発生を抑制できる第１の半導体装置を確実に製造する
ことができる。
導体層の上にシリコンの酸窒化膜を成長させるため、二
酸化シリコン膜における半導体層側の界面の近傍に窒素
原子の濃度分布のピークを確実に形成することができる
ので、絶縁膜と半導体層との界面近傍におけるトラップ
の発生を抑制できる第１の半導体装置を確実に製造する
ことができる。
【０１１２】第１又は第２の半導体装置の製造方法にお
いて、酸窒化膜形成工程における窒素ガスを含む酸化性
雰囲気が、Ｎ2 Ｏガスの雰囲気又はＮＯガスとＯ2 ガス
との混合ガスの雰囲気であると、Ｎ2 Ｏガスが分解反応
することにより生成されるか又は混合ガスに含まれるＮ
Ｏガスによる窒化作用、及びＮ2 Ｏガスが分解反応する
ことにより生成されるか又は混合ガスに含まれるＯ2 ガ
スによる酸化作用が同時に進行するので、シリコンの酸
窒化膜を確実に成長させることができる。
いて、酸窒化膜形成工程における窒素ガスを含む酸化性
雰囲気が、Ｎ2 Ｏガスの雰囲気又はＮＯガスとＯ2 ガス
との混合ガスの雰囲気であると、Ｎ2 Ｏガスが分解反応
することにより生成されるか又は混合ガスに含まれるＮ
Ｏガスによる窒化作用、及びＮ2 Ｏガスが分解反応する
ことにより生成されるか又は混合ガスに含まれるＯ2 ガ
スによる酸化作用が同時に進行するので、シリコンの酸
窒化膜を確実に成長させることができる。
【０１１３】第１又は第２の半導体装置の製造方法にお
いて、酸窒化膜形成工程における熱処理を高圧下で行な
うと、二酸化シリコン膜に含まれる窒素原子の量を確実
に増加させることができる。
いて、酸窒化膜形成工程における熱処理を高圧下で行な
うと、二酸化シリコン膜に含まれる窒素原子の量を確実
に増加させることができる。
【０１１４】第１又は第２の半導体装置の製造方法にお
いて、絶縁膜を形成する工程が、シリコンの酸窒化膜に
対してＮＯガスの雰囲気において急速熱処理を行なうこ
とにより、シリコンの酸窒化膜を窒化する工程を含む
と、絶縁膜における半導体層側の界面近傍及び導電膜と
の界面近傍において窒素原子の濃度分布のピークをそれ
ぞれ形成することができるので、絶縁膜と半導体層との
界面近傍及び絶縁膜と導電膜との界面近傍におけるトラ
ップの発生を抑制できると共に、導電膜に導入されたボ
ロン等の不純物が導電膜から絶縁膜を通って半導体層に
拡散する事態を２度に亘って阻止できる第２の半導体装
置を確実に製造することができる。
いて、絶縁膜を形成する工程が、シリコンの酸窒化膜に
対してＮＯガスの雰囲気において急速熱処理を行なうこ
とにより、シリコンの酸窒化膜を窒化する工程を含む
と、絶縁膜における半導体層側の界面近傍及び導電膜と
の界面近傍において窒素原子の濃度分布のピークをそれ
ぞれ形成することができるので、絶縁膜と半導体層との
界面近傍及び絶縁膜と導電膜との界面近傍におけるトラ
ップの発生を抑制できると共に、導電膜に導入されたボ
ロン等の不純物が導電膜から絶縁膜を通って半導体層に
拡散する事態を２度に亘って阻止できる第２の半導体装
置を確実に製造することができる。
【図１】本発明の各実施形態に共通する半導体装置の断
面図である。
面図である。
【図２】本発明の第１の実施形態に係る半導体装置のゲ
ート絶縁膜中の窒素濃度分布を示す図である。
ート絶縁膜中の窒素濃度分布を示す図である。
【図３】本発明の第２の実施形態に係る半導体装置のゲ
ート絶縁膜中の窒素濃度分布を示す図である。
ート絶縁膜中の窒素濃度分布を示す図である。
【図４】本発明の第３の実施形態に係る半導体装置のゲ
ート絶縁膜中の窒素濃度分布を示す図である。
ート絶縁膜中の窒素濃度分布を示す図である。
【図５】（ａ）は本発明の第４又は第５の実施形態に係
る半導体装置の製造方法における素子分離領域形成工程
を示す断面図であり、（ｂ）は第４の実施形態において
素子分離領域が形成された状態における半導体基板に含
まれるシリコン原子の濃度プロファイルを示す図であ
る。
る半導体装置の製造方法における素子分離領域形成工程
を示す断面図であり、（ｂ）は第４の実施形態において
素子分離領域が形成された状態における半導体基板に含
まれるシリコン原子の濃度プロファイルを示す図であ
る。
【図６】（ａ）は本発明の第４又は第５の実施形態に係
る半導体装置の製造方法における二酸化シリコン膜形成
工程を示す断面図であり、（ｂ）は第４の実施形態にお
いて二酸化シリコン膜が形成された状態における半導体
基板に含まれるシリコン原子及び酸素原子の濃度プロフ
ァイルを示す図である。
る半導体装置の製造方法における二酸化シリコン膜形成
工程を示す断面図であり、（ｂ）は第４の実施形態にお
いて二酸化シリコン膜が形成された状態における半導体
基板に含まれるシリコン原子及び酸素原子の濃度プロフ
ァイルを示す図である。
【図７】（ａ）は本発明の第４又は第５の実施形態に係
る半導体装置の製造方法における酸窒化膜形成工程を示
す断面図であり、（ｂ）は第４の実施形態において酸窒
化膜が形成された状態における半導体基板に含まれるシ
リコン原子、酸素原子及び窒素原子の濃度プロファイル
を示す図である。
る半導体装置の製造方法における酸窒化膜形成工程を示
す断面図であり、（ｂ）は第４の実施形態において酸窒
化膜が形成された状態における半導体基板に含まれるシ
リコン原子、酸素原子及び窒素原子の濃度プロファイル
を示す図である。
【図８】本発明の第４又は第５の実施形態に係る半導体
装置の製造方法におけるゲート電極形成工程を示す断面
図である。
装置の製造方法におけるゲート電極形成工程を示す断面
図である。
【図９】（ａ）は本発明の第６又は第７の実施形態に係
る半導体装置の製造方法における素子分離領域形成工程
を示す断面図であり、（ｂ）は第６の実施形態において
素子分離領域が形成された状態における半導体基板に含
まれるシリコン原子の濃度プロファイルを示す図であ
る。
る半導体装置の製造方法における素子分離領域形成工程
を示す断面図であり、（ｂ）は第６の実施形態において
素子分離領域が形成された状態における半導体基板に含
まれるシリコン原子の濃度プロファイルを示す図であ
る。
【図１０】（ａ）は本発明の第６又は第７の実施形態に
係る半導体装置の製造方法における酸窒化膜形成工程を
示す断面図であり、（ｂ）は第６の実施形態において酸
窒化膜が形成された状態における半導体基板に含まれる
シリコン原子、酸素原子及び窒素原子の濃度プロファイ
ルを示す図である。
係る半導体装置の製造方法における酸窒化膜形成工程を
示す断面図であり、（ｂ）は第６の実施形態において酸
窒化膜が形成された状態における半導体基板に含まれる
シリコン原子、酸素原子及び窒素原子の濃度プロファイ
ルを示す図である。
【図１１】（ａ）は本発明の第８の実施形態に係る半導
体装置の製造方法における素子分離領域形成工程を示す
断面図であり、（ｂ）は第８の実施形態において素子分
離領域が形成された状態における半導体基板に含まれる
シリコン原子の濃度プロファイルを示す図である。
体装置の製造方法における素子分離領域形成工程を示す
断面図であり、（ｂ）は第８の実施形態において素子分
離領域が形成された状態における半導体基板に含まれる
シリコン原子の濃度プロファイルを示す図である。
【図１２】（ａ）は本発明の第８の実施形態に係る半導
体装置の製造方法における二酸化シリコン膜形成工程を
示す断面図であり、（ｂ）は第８の実施形態において二
酸化シリコン膜が形成された状態における半導体基板に
含まれるシリコン原子及び酸素原子の濃度プロファイル
を示す図である。
体装置の製造方法における二酸化シリコン膜形成工程を
示す断面図であり、（ｂ）は第８の実施形態において二
酸化シリコン膜が形成された状態における半導体基板に
含まれるシリコン原子及び酸素原子の濃度プロファイル
を示す図である。
【図１３】（ａ）は本発明の第８の実施形態に係る半導
体装置の製造方法における前段階の酸窒化膜の形成工程
を示す断面図であり、（ｂ）は第８の実施形態において
前段階の酸窒化膜が形成された状態における半導体基板
に含まれるシリコン原子、酸素原子及び窒素原子の濃度
プロファイルを示す図である。
体装置の製造方法における前段階の酸窒化膜の形成工程
を示す断面図であり、（ｂ）は第８の実施形態において
前段階の酸窒化膜が形成された状態における半導体基板
に含まれるシリコン原子、酸素原子及び窒素原子の濃度
プロファイルを示す図である。
【図１４】（ａ）は本発明の第８の実施形態に係る半導
体装置の製造方法における最終の酸窒化膜の形成工程を
示す断面図であり、（ｂ）は第８の実施形態において最
終の酸窒化膜が形成された状態における半導体基板に含
まれるシリコン原子、酸素原子及び窒素原子の濃度プロ
ファイルを示す図である。
体装置の製造方法における最終の酸窒化膜の形成工程を
示す断面図であり、（ｂ）は第８の実施形態において最
終の酸窒化膜が形成された状態における半導体基板に含
まれるシリコン原子、酸素原子及び窒素原子の濃度プロ
ファイルを示す図である。
【図１５】（ａ）は本発明の第９の実施形態に係る半導
体装置の製造方法における素子分離領域形成工程を示す
断面図であり、（ｂ）は第９の実施形態において素子分
離領域が形成された状態における半導体基板に含まれる
シリコン原子の濃度プロファイルを示す図である。
体装置の製造方法における素子分離領域形成工程を示す
断面図であり、（ｂ）は第９の実施形態において素子分
離領域が形成された状態における半導体基板に含まれる
シリコン原子の濃度プロファイルを示す図である。
【図１６】（ａ）は本発明の第９の実施形態に係る半導
体装置の製造方法における二酸化シリコン膜形成工程を
示す断面図であり、（ｂ）は第９の実施形態において二
酸化シリコン膜が形成された状態における半導体基板に
含まれるシリコン原子及び酸素原子の濃度プロファイル
を示す図である。
体装置の製造方法における二酸化シリコン膜形成工程を
示す断面図であり、（ｂ）は第９の実施形態において二
酸化シリコン膜が形成された状態における半導体基板に
含まれるシリコン原子及び酸素原子の濃度プロファイル
を示す図である。
【図１７】（ａ）は本発明の第９の実施形態に係る半導
体装置の製造方法における前段階の酸窒化膜の形成工程
を示す断面図であり、（ｂ）は第９の実施形態において
前段階の酸窒化膜が形成された状態における半導体基板
に含まれるシリコン原子、酸素原子及び窒素原子の濃度
プロファイルを示す図である。
体装置の製造方法における前段階の酸窒化膜の形成工程
を示す断面図であり、（ｂ）は第９の実施形態において
前段階の酸窒化膜が形成された状態における半導体基板
に含まれるシリコン原子、酸素原子及び窒素原子の濃度
プロファイルを示す図である。
【図１８】（ａ）は本発明の第９の実施形態に係る半導
体装置の製造方法における最終の酸窒化膜の形成工程を
示す断面図であり、（ｂ）は第９の実施形態において最
終の酸窒化膜が形成された状態における半導体基板に含
まれるシリコン原子、酸素原子及び窒素原子の濃度プロ
ファイルを示す図である。
体装置の製造方法における最終の酸窒化膜の形成工程を
示す断面図であり、（ｂ）は第９の実施形態において最
終の酸窒化膜が形成された状態における半導体基板に含
まれるシリコン原子、酸素原子及び窒素原子の濃度プロ
ファイルを示す図である。
【図１９】従来の半導体装置の断面図である。
【符号の説明】 １０ 半導体装置 １１ 高濃度不純物領域 １２ ゲート絶縁膜 １３ ゲート電極 １５ 素子分離領域 １６ 二酸化シリコン膜 １７ 前段階の酸窒化膜 １８ 最終の酸窒化膜
Claims (10)
- 【請求項１】 上下方向に順次形成されてなる半導体
層、絶縁膜及び導電膜を有する半導体装置において、 前記絶縁膜は、窒素原子を含む二酸化シリコン膜よりな
り、前記二酸化シリコン膜における前記半導体層側の界
面の近傍に窒素原子の濃度分布のピークを有しているこ
とを特徴とする半導体装置。 - 【請求項２】 前記窒素原子の濃度分布のピークにおけ
る窒素原子の濃度は、１．５原子％以上で且つ５原子％
以下であることを特徴とする請求項１に記載の半導体装
置。 - 【請求項３】 上下方向に順次形成されてなる半導体
層、絶縁膜及び導電膜を有する半導体装置において、 前記絶縁膜は、窒素原子を含む二酸化シリコン膜よりな
り、前記二酸化シリコン膜における前記半導体層側の界
面の近傍に窒素原子の濃度分布の第１のピークを有して
いると共に前記二酸化シリコン膜における前記導電膜側
の界面の近傍に窒素原子の濃度分布の第２のピークを有
していることを特徴とする半導体装置。 - 【請求項４】 前記窒素原子の濃度分布の第１のピーク
及び第２のピークにおける窒素原子の濃度はそれぞれ
１．５原子％以上で且つ５原子％以下であることを特徴
とする請求項３に記載の半導体装置。 - 【請求項５】 前記窒素原子の濃度分布の第１のピーク
と第２のピークとの間の底部における窒素原子の濃度は
０．１原子％以上であることを特徴とする請求項４に記
載の半導体装置。 - 【請求項６】 上下方向に順次形成されてなる半導体
層、絶縁膜及び導電膜を有する半導体装置の製造方法に
おいて、 前記絶縁膜を形成する工程は、前記半導体層の上に二酸
化シリコン膜を形成する酸化膜形成工程と、前記二酸化
シリコン膜に対して窒素ガスを含む酸化性雰囲気におい
て熱処理を施すことにより、前記二酸化シリコン膜をシ
リコンの酸窒化膜にする酸窒化膜形成工程とを含むこと
を特徴とする半導体装置の製造方法。 - 【請求項７】 上下方向に順次形成されてなる半導体
層、絶縁膜及び導電膜を有する半導体装置の製造方法に
おいて、 前記絶縁膜を形成する工程は、前記半導体層に対して窒
素ガスを含む酸化性雰囲気において熱処理を施すことに
より、前記半導体層の上にシリコンの酸窒化膜を成長さ
せる酸窒化膜形成工程を含むことを特徴とする半導体装
置の製造方法。 - 【請求項８】 前記酸窒化膜形成工程における窒素ガス
を含む酸化性雰囲気は、Ｎ2 Ｏガスの雰囲気又はＮＯガ
スとＯ2 ガスとの混合ガスの雰囲気であることを特徴と
する請求項６又は７に記載の半導体装置の製造方法。 - 【請求項９】 前記酸窒化膜形成工程における熱処理は
高圧下で行なうことを特徴とする請求項６又は７に記載
の半導体装置の製造方法。 - 【請求項１０】 前記絶縁膜を形成する工程は、前記シ
リコンの酸窒化膜に対してＮＯガス又はＮ2 Ｏガスの雰
囲気において急速熱処理を行なうことにより、前記シリ
コンの酸窒化膜を窒化する工程を含むことを特徴とする
請求項６又は７に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31046397A JP3681525B2 (ja) | 1996-11-25 | 1997-11-12 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-313657 | 1996-11-25 | ||
| JP31365796 | 1996-11-25 | ||
| JP31046397A JP3681525B2 (ja) | 1996-11-25 | 1997-11-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209449A true JPH10209449A (ja) | 1998-08-07 |
| JP3681525B2 JP3681525B2 (ja) | 2005-08-10 |
Family
ID=26566325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31046397A Expired - Fee Related JP3681525B2 (ja) | 1996-11-25 | 1997-11-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3681525B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6284580B1 (en) | 2000-02-23 | 2001-09-04 | Oki Electric Industry Co., Ltd. | Method for manufacturing a MOS transistor having multi-layered gate oxide |
| JP2005191145A (ja) * | 2003-12-24 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7129125B2 (en) | 2003-02-26 | 2006-10-31 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof including heating a silicon oxide in a helium gas |
| US7164178B2 (en) | 2001-07-18 | 2007-01-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR100711036B1 (ko) * | 2000-12-28 | 2007-04-24 | 다다히로 오미 | 유전체막 및 그 형성 방법, 반도체 장치, 불휘발성 반도체메모리 장치, 및 반도체 장치의 제조 방법 |
| JP2008294473A (ja) * | 2008-08-08 | 2008-12-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2014011434A (ja) * | 2012-07-03 | 2014-01-20 | Renesas Electronics Corp | 半導体装置の製造方法及び半導体装置 |
-
1997
- 1997-11-12 JP JP31046397A patent/JP3681525B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6284580B1 (en) | 2000-02-23 | 2001-09-04 | Oki Electric Industry Co., Ltd. | Method for manufacturing a MOS transistor having multi-layered gate oxide |
| KR100711036B1 (ko) * | 2000-12-28 | 2007-04-24 | 다다히로 오미 | 유전체막 및 그 형성 방법, 반도체 장치, 불휘발성 반도체메모리 장치, 및 반도체 장치의 제조 방법 |
| US7164178B2 (en) | 2001-07-18 | 2007-01-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7129125B2 (en) | 2003-02-26 | 2006-10-31 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof including heating a silicon oxide in a helium gas |
| JP2005191145A (ja) * | 2003-12-24 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008294473A (ja) * | 2008-08-08 | 2008-12-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2014011434A (ja) * | 2012-07-03 | 2014-01-20 | Renesas Electronics Corp | 半導体装置の製造方法及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3681525B2 (ja) | 2005-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0690487B1 (en) | Methods for forming oxide films | |
| KR100350815B1 (ko) | 유전체 형성방법 | |
| US6033998A (en) | Method of forming variable thickness gate dielectrics | |
| JP3976282B2 (ja) | 信頼できる極薄酸窒化物形成のための新規なプロセス | |
| US5972800A (en) | Method for fabricating a semiconductor device with multi-level structured insulator | |
| US20040248392A1 (en) | Tailoring nitrogen profile in silicon oxynitride using rapid thermal annealing with ammonia under ultra-low pressure | |
| US6362085B1 (en) | Method for reducing gate oxide effective thickness and leakage current | |
| KR19990023305A (ko) | 반도체 소자의 제조 방법 | |
| JP2000208510A (ja) | 酸窒化物ゲ―ト誘電体およびその形成方法 | |
| JPH08172138A (ja) | 第１の酸化物層および第２の酸化物層を形成するための方法ならびに集積回路 | |
| JP4489368B2 (ja) | 半導体装置およびその製造方法 | |
| US6143632A (en) | Deuterium doping for hot carrier reliability improvement | |
| JP3593340B2 (ja) | 集積回路デバイスの製造方法 | |
| US6767847B1 (en) | Method of forming a silicon nitride-silicon dioxide gate stack | |
| US7476916B2 (en) | Semiconductor device having a mis-type fet, and methods for manufacturing the same and forming a metal oxide film | |
| US6180543B1 (en) | Method of generating two nitrogen concentration peak profiles in gate oxide | |
| JPH10209449A (ja) | 半導体装置及びその製造方法 | |
| JP4025542B2 (ja) | 絶縁膜形成方法、半導体装置及びその製造方法 | |
| KR101858524B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100281135B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| JPH1197683A (ja) | 半導体装置及びその製造方法 | |
| EP0844668A2 (en) | MOS structure of semiconductor device and method of manufacturing the same | |
| KR100247904B1 (ko) | 반도체 장치의 제조방법 | |
| US20020187651A1 (en) | Method for making a semiconductor device | |
| KR100379533B1 (ko) | 반도체소자의 게이트절연막 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030805 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050518 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |