JP4025542B2 - 絶縁膜形成方法、半導体装置及びその製造方法 - Google Patents
絶縁膜形成方法、半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4025542B2 JP4025542B2 JP2001377200A JP2001377200A JP4025542B2 JP 4025542 B2 JP4025542 B2 JP 4025542B2 JP 2001377200 A JP2001377200 A JP 2001377200A JP 2001377200 A JP2001377200 A JP 2001377200A JP 4025542 B2 JP4025542 B2 JP 4025542B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- hfo
- polycrystalline
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、金属ー絶縁物ー半導体の３層構造を有する半導体装置及びその製造方法に関し、特に、ゲート絶縁膜材料として高誘電率を有する金属酸化物を用いた電界効果型トランジスタ及びその形成方法に関する。
【０００２】
【従来の技術】
従来、電界効果型トランジスタ（以下、ＦＥＴと称する）として、金属ー絶縁物ー半導体の３層構造を有するＭＯＳＦＥＴが用いられている。そして、ＭＯＳＦＥＴの著しい微細化に伴って、従来のゲート酸化膜の極薄化が加速的に進んでおり、ゲート酸化膜の膜厚は２ｎｍ程度にまで到達しつつある。ところが、ゲート酸化膜の物理膜厚が２ｎｍ程度よりも薄くなると、ゲート酸化膜に対する電子の透過率が劇的に増加するため、ゲート電極とシリコン基板との間で過大なトンネルリーク電流が流れてしまう結果、ＭＯＳＦＥＴのトランジスタ動作自体が難しくなる。また、ゲート酸化膜の物理膜厚が２ｎｍ程度よりも薄くなると、ゲート酸化膜の膜厚の均一性を維持することも、もはや制御できなくなる。これらの問題は、ＭＯＳＦＥＴの主目的であるオン電流の増大がもはや期待できなくなることを意味する。このような物性限界を打破すべく、ごく最近、ゲート絶縁膜材料としてシリコン酸化膜よりも誘電率が高い絶縁膜（高誘電率膜）を用いる試みが行なわれている。この試みは、限界値（２ｎｍ程度）よりも大きな物理膜厚と、より大きなゲート絶縁膜容量とを実現し、それによりリーク電流を極力抑えつつ大きなオン電流を得られるようにすることを目的としている。尚、高誘電率膜は一般的に絶縁性の金属酸化物膜である。
【０００３】
以下、従来の半導体装置、具体的には、高誘電率ゲート絶縁膜を用いた従来のＭＯＳＦＥＴの一例について図面を参照しながら説明する。
【０００４】
図５（ａ）〜（ｄ）は、従来の半導体装置の製造方法の各工程を示すゲート部分の断面図である。
【０００５】
まず、図５（ａ）に示すように、シリコン基板５０を準備した後、図５（ｂ）に示すように、シリコン基板５０の上に、化学的気相成長法（以下、ＣＶＤ法と称する）を用いてＨｆＯ2 膜５１を形成する。具体的には、例えばＨｆ（ＯＣ（ＣＨ3）3）4 （以下、 Hf-t-butoxideと称する）を原料として酸素ガス雰囲気中において５００℃の温度下でＣＶＤ法を実施することにより厚さ６ｎｍのＨｆＯ2 膜５１を堆積する。このとき、シリコン基板５０とＨｆＯ2 膜５１との間に、つまり、シリコン基板５０におけるＨｆＯ2 膜５１との界面に、ＣＶＤ法の実施に起因する界面反応により、ハフニウムシリケート（ＨｆＳｉxＯy（但しｘ＋ｙ＝１、ｘ＞０、ｙ＞０））層５２が必然的に形成される。上層のＨｆＯ2 膜５１と下層のＨｆＳｉxＯy層５２との２層構造は高誘電率ゲート絶縁膜となる。一般的に、ＨｆＯ2 膜５１は多結晶層であり、ＨｆＳｉxＯy層５２は非晶質層である。尚、ＣＶＤ法に代えて物理的気相成長法（以下、ＰＶＤ法と称する）を用いた場合、堆積時点のＨｆＯ2 膜における多結晶化の程度はＣＶＤ法を用いた場合と比べてやや小さくなる。
【０００６】
次に、図５（ｃ）に示すように、ＨｆＯ2 膜５１の上に、ポリシリコン等の導電性材料よりなる導電膜を堆積した後、該導電膜に対してドライエッチングを行なって該導電膜をパターン化することによりゲート電極５３を形成する。ここで、ＨｆＯ2 膜５１及びＨｆＳｉxＯy層５２のそれぞれにおけるゲート電極５３の外側部分は除去される。
【０００７】
次に、窒素ガス雰囲気中において８００℃の温度下でＨｆＯ2 膜５１に対して熱処理を３０秒間行ない、それによりＨｆＯ2 膜５１の化学量論的組成比を安定化させる。その後、図５（ｄ）に示すように、ゲート電極５３の上を含むシリコン基板５０の上にシリコン酸化膜を形成した後、該シリコン酸化膜に対してエッチバックを行なって該シリコン酸化膜をゲート電極５３の側面のみに残存させることによりサイドウォール５４を形成する。その後、シリコン基板５０に対してイオン注入を行なうことにより、シリコン基板５０におけるゲート電極５３の両側に、不純物が高濃度で拡散したソース領域５５及びドレイン領域５６を形成する。このとき、同時に、ゲート電極５３の上部を構成するポリシリコン膜に対してイオン注入を行なう。その後、窒素ガス雰囲気中において９００℃の温度下でシリコン基板５０に対して熱処理を行なうことにより、ゲート電極５３、ソース領域５５及びドレイン領域５６のそれぞれに含まれる不純物を活性化させる。尚、サイドウォール５４は、ゲート電極５３の下側に残存するＨｆＯ2 膜５１及びＨｆＳｉxＯy層５２のそれぞれの側部、つまりゲート絶縁膜の側部に対してイオン注入が行なわれることを防止する。
【０００８】
以上のように形成されたＭＯＳＦＥＴにおいては、ゲート電極５３に印加される電圧（以下、ゲート電圧と称する）の大小によって、シリコン基板５０におけるゲート電極５３の直下にチャネル５７が形成されたりされなかったりすることによりトランジスタのオン／オフが実現される。また、トランジスタのオン時にチャネル５７に流れるオン電流の大きさＩdmaxは次式のように表現される。
【０００９】
Ｉdmax＝（１／２）・μ・（Ｗ／Ｌ）・Ｃox・（ＶgーＶth）2
ここで、μはチャネルとなる反転層におけるキャリアの移動度、Ｗはトランジスタのゲート幅、Ｌはトランジスタのゲート長さ、Ｃoxはゲート絶縁膜の容量（以下、ゲート容量と称する）、Ｖg はゲート電圧、Ｖthは閾値電圧である。
【００１０】
上記の関係式から、より大きなオン電流を得るためには、μ、Ｗ、Ｃox若しくは（ＶgーＶth） を増大させるか、又はＬを縮小させることが重要であることがわかる。ここで、Ｃoxを増大させるためには、ゲート絶縁膜の比誘電率εr を増大させるか、又はゲート絶縁膜の物理膜厚Ｔoxを減少させることが必要である。すなわち、以上に述べた要因のうちゲート絶縁膜に関わる要因は、μの向上、比誘電率εr の増大、及びゲート絶縁膜の物理膜厚Ｔoxの縮小である。そこで、従来、オン電流向上を目指して、ゲート酸化膜とシリコン基板との界面の平坦化によるμの向上、又はゲート酸化膜の物理膜厚（酸化膜厚）Ｔoxの極薄化等が試みられてきた。ところが、前述のように、ゲート酸化膜の極薄化も２ｎｍ程度以下になると限界となるため、最近では比誘電率εr （以下、ｋと表記することもある）の増大を目指すべく、ゲート絶縁膜材料として高誘電率（high-k）膜の導入が本格的に検討されるようになってきた。このようなhigh-k膜の形成にあたっては、原子層成長法（ＡＬＤ（atomic layer deposition ）法）を含むＣＶＤ法の利用、又はスパッタリング若しくは蒸着によるＰＶＤ法の利用が一般的である。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来のhigh-kゲート絶縁膜においては、同じ物理膜厚のゲート酸化膜（熱酸化膜）と比べた場合には言うまでもなく、同じ電気的膜厚の熱酸化膜（つまり同じゲート容量を有する物理膜厚のより薄い熱酸化膜）と比べた場合にも、信頼性寿命が短かったり又は絶縁特性が悪かったりする場合が多い。
【００１２】
尚、シリコン基板と熱酸化膜との界面と比べると、シリコン基板とhigh-k膜との界面特性は劣化しやすいので、シリコン基板とhigh-k膜との界面には界面準位が多量に発生することが知られている。一方、熱酸化膜においては、熱酸化時の体積膨張に伴ってシリコン基板と熱酸化膜との界面に歪みが発生する。この歪みは構造欠陥を誘発する結果、キャリアのトラップサイトとして作用する界面準位が生じるので、ＭＯＳＦＥＴの特性にさまざまな悪影響、例えばゲート酸化膜の絶縁破壊又はチャネル中のキャリア移動度劣化等をもたらす。但し、このようなゲート酸化膜に起因するトランジスタ特性劣化の程度は、high-kゲート絶縁膜に起因するトランジスタ特性劣化の程度と比べて深刻な程度ではないため、現在まで、ゲート絶縁膜として熱酸化膜が永らく用いられ続けてきた。
【００１３】
前記に鑑み、本発明は、絶縁特性の優れた高信頼性を有するhigh-k膜を実現することを目的とする。
【００１４】
【課題を解決するための手段】
前記の目的を達成するために、本件発明者は、従来のhigh-kゲート絶縁膜において信頼性寿命が短かくなったり又は絶縁特性が悪化したりする原因について検討した結果、次のような知見を得た。
【００１５】
すなわち、従来のhigh-k膜は熱酸化膜と比べて非晶質性が不完全である（具体的には多結晶化されやすい）と共に導電性欠陥の生成率が高い。その結果、high-k膜に電圧を印加すると、high-k膜中で生成された導電性欠陥同士がhigh-k膜の結晶粒界（多結晶粒界）を介して容易につながる。このため、同じ電気的膜厚の熱酸化膜に電圧を印加した場合（この場合の物理膜厚はhigh-k膜の方が大きい）と比べても、high-k膜においてリーク電流経路（リークパス）が形成されやすくなるという現象が生じると考えられる。或いは、high-k膜の多結晶粒界におけるミッドギャップ（バンドギャップの中央）付近に存在する多大な不純物準位を介してリークパスつまりリーク電流が生じやすくなるとも考えられる。
【００１６】
また、従来の非晶質high-k膜は耐熱性に問題がある。すなわち、high-kゲート絶縁膜の実用化にあたっては、従来の低温下での非晶質high-k膜の形成後に、活性化熱処理等の種々の熱処理を行なう必要がある一方、これらの熱処理によりhigh-k膜の非晶質構造は破壊されて多結晶化してしまう。その結果、堆積直後の非晶質high-k膜によってリーク電流を熱酸化膜と比べて大幅に抑制できたとしても、その後の高温熱処理を経て多結晶化されたhigh-k膜によっては、前述のように、リーク電流の増加を引き続き抑制することができない。すなわち、high-k膜がゲート絶縁膜として機能できなくなる。
【００１７】
本件発明者は、以上に述べてきたような理由によってhigh-kゲート絶縁膜の実用化が阻まれてきたことを考慮して、以下に述べる発明を想到した。
【００１８】
具体的には、本発明に係る絶縁膜形成方法は、半導体基板上に、絶縁性の金属酸化物よりなる第１の多結晶層を第１の温度で堆積する工程と、第１の多結晶層の上に、金属酸化物よりなる第２の多結晶層を、第１の温度と異なる第２の温度で堆積する工程とを備えている。
【００１９】
本発明の絶縁膜形成方法によると、絶縁性の金属酸化物膜つまりhigh-k膜の堆積温度を少なくとも１回変更することによって、結晶粒界が不連続になるように積層された複数の多結晶層を有するhigh-k膜を形成する。言い換えると、堆積温度の変更によって、high-k膜を構成する各多結晶層の結晶粒界同士の間隔を制御し、それにより各多結晶層の結晶粒界同士を互いに不連続にする。すなわち、各多結晶層の結晶粒界が多結晶層同士の界面で遮断されるので、絶縁破壊の原因となる電流パス（リークパス）がhigh-k膜全体を貫くことがない。このため、絶縁耐性の優れたhigh-k膜が得られるので、熱酸化膜の薄膜化限界を超える極薄の電気的膜厚を達成しつつゲート絶縁膜や容量絶縁膜の耐圧及び信頼性を向上させることができる。このようなhigh-k膜を例えばゲート絶縁膜として用いた場合、トランジスタのオン電流を劣化させることなく、ゲートリーク電流を抑制して消費電力を低減できるので、待機電力の極めて小さい高速トランジスタの製造が可能になる。
【００２０】
また、本発明の絶縁膜形成方法によると、多結晶層の積層構造を有するhigh-k膜の耐熱性は非晶質high-k膜と比べて優れている。具体的には、多結晶層の積層構造を有するhigh-k膜は、堆積直後のみならず、その後の熱処理を経た後においても、例えば同じ電気的膜厚の熱酸化膜と比べてリーク電流を大幅に抑制できる。すなわち、リーク電流が大幅に低減された、構造的にも電気的にも強固なhigh-k膜を実現できる。
【００２１】
本発明の絶縁膜形成方法において、第２の多結晶層の上に、金属酸化物よりなる第３の多結晶層を、第２の温度と異なる第３の温度で堆積する工程をさらに備えていることが好ましい。
【００２２】
このようにすると、第１〜第３の多結晶層を有するhigh-k膜をリークパスが貫くことをより確実に防止できるので、絶縁耐性のより優れたhigh-k膜が得られる。
【００２３】
本発明の絶縁膜形成方法において、第１の多結晶層及び第２の多結晶層は、ＣＶＤ法又はＰＶＤ法により堆積されることが好ましい。
【００２４】
このようにすると、各多結晶層中におけるリークパスの貫通を確実に防止できる。
【００２５】
本発明の絶縁膜形成方法において、金属酸化物は、ランタノイド、アクチノイド若しくはアルミニウム等の３族元素、又は、ハフニウム若しくはジルコニウム等の４族元素を含むことが好ましい。
【００２６】
このようにすると、第１及び第２の多結晶層を有するhigh-k膜の誘電率を確実に高くできる。
【００２７】
本発明に係る第１の半導体装置の製造方法は、半導体基板上に、絶縁性の金属酸化物よりなる多結晶層を堆積する工程と、多結晶層に対して熱処理を行なう工程と、多結晶層の上に方形状の電極を形成する工程とを備え、熱処理を行なう工程は、多結晶層における結晶粒界同士の間隔を、電極の少なくとも一方向の長さよりも大きくする工程を含む。
【００２８】
第１の半導体装置の製造方法によると、絶縁性の金属酸化物よりなる多結晶層をhigh-k膜として堆積した後に、多結晶層に対して熱処理を行なって、多結晶層における結晶粒界同士の間隔を、多結晶層上の電極の少なくとも一方向の長さよりも大きくする。その結果、多結晶層における電極の下側に存在する結晶粒界を低減できるので、多結晶層中に、絶縁破壊の原因となるリークパスが生じることを防止できる。具体的には、多結晶層の結晶粒界におけるミッドギャップ付近に存在する多大な不純物準位を介してリーク電流が生じること、又は多結晶層中で生成された導電性欠陥同士が結晶粒界を介してつながってリークパスが形成されることを防止できる。このため、絶縁耐性の優れたhigh-k膜が得られるので、熱酸化膜の薄膜化限界を超える極薄の電気的膜厚を達成しつつゲート絶縁膜や容量絶縁膜の耐圧及び信頼性を向上させることができる。このような多結晶層を有するhigh-k膜を例えばゲート絶縁膜として用いた場合、トランジスタのオン電流を劣化させることなく、ゲートリーク電流を抑制して消費電力を低減できるので、待機電力の極めて小さい高速トランジスタの製造が可能になる。
【００２９】
また、第１の半導体装置の製造方法によると、多結晶層に対して熱処理（高温処理）を行なうため、該多結晶層を有するhigh-k膜のＬＳＩ製造プロセスにおける耐熱性が非晶質high-k膜と比べて大幅に向上する。すなわち、本発明に係る第１の半導体装置の製造方法は、ゲート絶縁膜や容量絶縁膜の形成後に種々の熱処理が行なわれる従来のＬＳＩ製造プロセスに適用可能である。従って、リーク電流が大幅に低減された、構造的にも電気的にも強固なhigh-k膜を簡単に実現することができる。
【００３０】
第１の半導体装置の製造方法において、多結晶層をＣＶＤ法又はＰＶＤ法により堆積してもよい。
【００３１】
本発明に係る第２の半導体装置の製造方法は、半導体基板上に、絶縁性の金属酸化物よりなる単結晶層をエピタキシャル成長させる工程と、単結晶層の上に電極を形成する工程とを備えている。
【００３２】
第２の半導体装置の製造方法によると、絶縁性の金属酸化物よりなる単結晶層をhigh-k膜としてエピタキシャル成長させた後、単結晶層の上に電極を形成する。ここで、単結晶層における電極の下側に結晶粒界が存在することがないので、言い換えると、粒界自体が存在しない単結晶層を形成できるので、単結晶層中に、絶縁破壊の原因となるリークパスが生じることを防止できる。このため、絶縁耐性の優れたhigh-k膜が得られるので、熱酸化膜の薄膜化限界を超える極薄の電気的膜厚を達成しつつゲート絶縁膜や容量絶縁膜の耐圧及び信頼性を向上させることができる。このような単結晶層を有するhigh-k膜を例えばゲート絶縁膜として用いた場合、トランジスタのオン電流を劣化させることなく、ゲートリーク電流を抑制して消費電力を低減できるので、待機電力の極めて小さい高速トランジスタの製造が可能になる。
【００３３】
また、第２の半導体装置の製造方法によると、単結晶層を有するhigh-k膜の耐熱性は非晶質high-k膜と比べて優れているため、リーク電流が大幅に低減された、構造的にも電気的にも強固なhigh-k膜を実現できる。
【００３４】
第２の半導体装置の製造方法において、単結晶層はＭＢＥ法により堆積されることが好ましい。
【００３５】
このようにすると、単結晶層を確実に形成できる。
【００３６】
第１又は第２の半導体装置の製造方法において、金属酸化物は、ランタノイド、アクチノイド若しくはアルミニウム等の３族元素、又は、ハフニウム若しくはジルコニウム等の４族元素を含むことが好ましい。
【００３７】
このようにすると、多結晶層又は単結晶層を有するhigh-k膜の誘電率を確実に高くできる。
【００３８】
本発明に係る第１の半導体装置は、半導体基板上に積層された、絶縁性の金属酸化物よりなる複数の多結晶層を備え、複数の多結晶層のそれぞれにおける結晶粒界同士は互いに不連続である。
【００３９】
第１の半導体装置によると、絶縁性の金属酸化物よりなり、結晶粒界同士が互いに不連続な複数の多結晶層が半導体基板上に積層されている。すなわち、high-k膜を構成する各多結晶層の結晶粒界が多結晶層同士の界面で遮断されるので、絶縁破壊の原因となるリークパスがhigh-k膜全体を貫くことがない。このため、絶縁耐性の優れたhigh-k膜が得られるので、熱酸化膜の薄膜化限界を超える極薄の電気的膜厚を達成しつつゲート絶縁膜や容量絶縁膜の耐圧及び信頼性を向上させることができる。また、多結晶層の積層構造を有するhigh-k膜の耐熱性は非晶質high-k膜と比べて優れているため、リーク電流が大幅に低減された、構造的にも電気的にも強固なhigh-k膜を実現できる。
【００４０】
本発明に係る第２の半導体装置は、半導体基板上に形成された、絶縁性の金属酸化物よりなる多結晶層と、多結晶層上に形成された方形状の電極とを備え、多結晶層における結晶粒界同士の間隔は、電極の少なくとも一方向の長さよりも大きい。
【００４１】
第２の半導体装置によると、半導体基板と電極との間に、絶縁性の金属酸化物よりなる多結晶層がhigh-k膜として形成されており、多結晶層における結晶粒界同士の間隔は、電極の少なくとも一方向の長さよりも大きい。その結果、多結晶層における電極の下側に存在する結晶粒界を低減できるので、多結晶層中に、絶縁破壊の原因となるリークパスが生じることを防止できる。このため、絶縁耐性の優れたhigh-k膜が得られるので、熱酸化膜の薄膜化限界を超える極薄の電気的膜厚を達成しつつゲート絶縁膜や容量絶縁膜の耐圧及び信頼性を向上させることができる。また、多結晶層を有するhigh-k膜の耐熱性は非晶質high-k膜と比べて優れているため、リーク電流が大幅に低減された、構造的にも電気的にも強固なhigh-kゲート絶縁膜を実現できる。
【００４２】
本発明に係る第３の半導体装置は、半導体基板上にエピタキシャル成長により形成された、絶縁性の金属酸化物よりなる単結晶層と、単結晶層の上に形成された電極とを備えている。
【００４３】
第３の半導体装置によると、半導体基板と電極との間に、絶縁性の金属酸化物よりなる単結晶層がhigh-k膜としてエピタキシャル成長により形成されている。その結果、単結晶層における電極の下側に結晶粒界が存在することがないので、単結晶層中に、絶縁破壊の原因となるリークパスが生じることを防止できる。このため、絶縁耐性の優れたhigh-k膜が得られるので、熱酸化膜の薄膜化限界を超える極薄の電気的膜厚を達成しつつゲート絶縁膜や容量絶縁膜の耐圧及び信頼性を向上させることができる。また、単結晶層を有するhigh-k膜の耐熱性は非晶質high-k膜と比べて優れているため、リーク電流が大幅に低減された、構造的にも電気的にも強固なhigh-kゲート絶縁膜を実現できる。
【００４４】
第１、第２又は第３の半導体装置において、金属酸化物は、ランタノイド、アクチノイド若しくはアルミニウム等の３族元素、又は、ハフニウム若しくはジルコニウム等の４族元素を含むことが好ましい。
【００４５】
このようにすると、多結晶層又は単結晶層を有するhigh-k膜の誘電率を確実に高くできる。
【００４６】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について、金属ー絶縁物ー半導体の３層構造の絶縁物として金属酸化物を用いたＭＯＳＦＥＴを例として図面を参照しながら説明する。
【００４７】
図１（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００４８】
まず、図１（ａ）に示すように、シリコン基板１０に対して、例えば酸化前処理等のウェット処理を行なう。具体的には、シリコン基板１０に対して、温水洗浄、過酸化水素水を混入したバッファードフッ酸による洗浄、又は過酸化水素水濃度を増加させた改良ＳＣ−１溶液による洗浄と、希釈フッ酸による化学酸化膜除去処理とを繰り返し行なう。その後、アンモニアガス中において例えば７００℃の温度下でシリコン基板１０に対して２０秒間の熱処理を行なって、シリコン基板１０上に、厚さ１ｎｍ程度以下のシリコン窒化膜１１を界面反応阻止層として形成する。
【００４９】
次に、図１（ｂ）に示すように、シリコン基板１０の上にシリコン窒化膜１１を介して第１のＨｆＯ2 層１２を例えばＣＶＤ法を用いて形成する。具体的には、例えばHf-t-butoxide を原料として酸素及び窒素雰囲気中において基板温度を３１０℃に設定してＣＶＤ法を実施することにより厚さ２．０ｎｍ程度の第１のＨｆＯ2 層１２を堆積する。このとき、シリコン基板１０（正確にはシリコン窒化膜１１）と第１のＨｆＯ2 層１２との間に、つまり、シリコン基板１０における第１のＨｆＯ2 層１２との界面に、ＣＶＤ法の実施に起因する界面反応により、ハフニウムシリケート（ＨｆＳｉxＯy（但しｘ＋ｙ＝１、ｘ＞０、ｙ＞０））層１３が必然的に形成される。また、第１のＨｆＯ2 層１２は多結晶粒界１２ａを有する多結晶層であり、ＨｆＳｉxＯy層１３は一般に非晶質層である。
【００５０】
次に、例えばHf-t-butoxide を原料として酸素及び窒素雰囲気中において基板温度を４１０℃に設定してＣＶＤ法を実施することにより、図１（ｃ）に示すように、厚さ２．０ｎｍ程度の第２のＨｆＯ2 層１４を第１のＨｆＯ2 層１２の上に形成する。続いて、例えばHf-t-butoxide を原料として酸素及び窒素雰囲気中において基板温度を５２５℃に設定してＣＶＤ法を実施することにより、厚さ１．５ｎｍ程度の第３のＨｆＯ2 層１５を第２のＨｆＯ2 層１４の上に形成する。ここで、第２のＨｆＯ2 層１４は多結晶粒界１４ａを有する多結晶層であり、第３のＨｆＯ2 層１５は多結晶粒界１５ａを有する多結晶層である。
【００５１】
すなわち、第１の実施形態では、ＨｆＯ2 層の堆積温度（正確には堆積時の基板温度）として３１０℃、４１０℃及び５２５℃の３種類の温度を用いることによって、３層の多結晶層（第１のＨｆＯ2 層１２、第２のＨｆＯ2 層１４、第３のＨｆＯ2 層１５）を有するＨｆＯ2 膜を形成する。ところで、堆積厚さは、通常、堆積時間のみならず雰囲気中のガス流量に依存する。例えば、前述のようにＣＶＤ法を実施する場合、酸素ガス流量及び窒素ガス流量をそれぞれ一定にして堆積時間を変えることにより堆積厚さを調節することができる。また、堆積時間及び酸素ガス流量をそれぞれ一定にして窒素ガス流量を例えば０から２００mL/min（標準状態）まで変化させると、窒素ガス流量にほぼ比例して堆積厚さが直線的に増加する一方、該直線の傾き（堆積厚さの増加率）は基板温度が低いほど大きくなる。そこで、第１の実施形態では、各多結晶ＨｆＯ2 層を形成するにあたって、酸素ガス流量を５００mL/min（標準状態）、窒素ガス流量を５０mL/min（標準状態）、堆積時間を３分とそれぞれ一定にして基板温度だけを変化させることによって、各多結晶ＨｆＯ2 層の堆積厚さを調節した。
【００５２】
尚、前述の各多結晶ＨｆＯ2 層の堆積厚さは、各々単層としてシリコン基板１０上に形成した場合に得られる値である。従って、各多結晶ＨｆＯ2 層の堆積厚さのトータルは単純に計算すると５．５ｎｍ（物理厚さ）となるはずである。しかしながら、実際には、第１のＨｆＯ2 層１２が第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５の形成時の温度履歴を受けると共に第２のＨｆＯ2 層１４が第３のＨｆＯ2 層１５の形成時の温度履歴を受けることの影響等によって、第３のＨｆＯ2 層１５の堆積時点で、各多結晶ＨｆＯ2 層の堆積厚さのトータルは５．５ｎｍよりも薄いと考えられる。
【００５３】
ところで、前述のように、シリコン基板１０上に第１のＨｆＯ2 層１２をＣＶＤ法により堆積した時点では、一般的に知られているように、第１のＨｆＯ2 層１２の下側にＨｆＳｉxＯy層１３が形成された。それに対して、本実施形態の様に、シリコン基板１０上に第１のＨｆＯ2 層１２、第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５をＣＶＤ法により連続して堆積した場合も、第１のＨｆＯ2 層１２の下側に最終的にＨｆＳｉxＯy層１６が形成されることが判明した。従って、図１（ｂ）及び（ｃ）に示す工程で３層のＨｆＯ2 層を連続形成した時点で、シリコン基板１０上には、シリコン窒化膜１１を介して、ＨｆＳｉxＯy層１６、第１のＨｆＯ2 層１２、第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５が順次積層された４層構造が生じている。この４層構造は、ゲート絶縁膜を構成するhigh-k膜である。
【００５４】
ここで、ＨｆＳｉxＯy層１６は、上層となる３層のＨｆＯ2 層が堆積されるたびに追加的に形成されたものと考えられる。言い換えると、ＨｆＳｉxＯy層１６は、第１のＨｆＯ2 層１２の堆積時点で形成されたＨｆＳｉxＯy層１３が、第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５の堆積時点で成長したものと考えられる。但し、ＨｆＳｉxＯy層１３からＨｆＳｉxＯy層１６への堆積厚さの増加は小さい。また、該堆積厚さの増加分は、主として第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５の堆積時点に生じたものである。また、ＨｆＳｉxＯy層のような界面シリケート層の形成機構は明らかではないが、ＨｆＯ2 層の形成時に反応種がＨｆＯ2 層中を拡散することによりシリコン基板との間で界面反応が起きることが原因と考えられる。
【００５５】
最後に、図１（ｄ）に示すように、窒素ガス雰囲気中において例えば７５０℃の温度下でシリコン基板１０に対してアニール（以下、安定化熱処理と称する）を３０秒間行ない、それにより各ＨｆＯ2 層の結合状態又は組成比を安定化させた後、ゲート電極となる窒化タンタル膜１７を第３のＨｆＯ2 層１５の上に形成する。これによりＭＯＳ構造が完成する。その後、図示は省略しているが、ドライエッチングを用いて窒化タンタル膜１７をパターン化することによりゲート電極を形成した後、該ゲート電極の側面にサイドウォールを形成し、その後、シリコン基板１０に、ソース領域及びドレイン領域となる不純物拡散層を形成する。
【００５６】
ところで、第１の実施形態では、前述のように、ＨｆＯ2 層の堆積温度として３１０℃、４１０℃及び５２５℃の３種類の温度を用いることによって、３層の多結晶ＨｆＯ2 層、具体的には第１のＨｆＯ2 層１２、第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５を形成した。このとき、堆積温度が低いＨｆＯ2 層ほど堆積時点での結晶粒界同士の間隔（つまり結晶粒径）は小さい。具体的には、図１（ｃ）に示すように、３層のＨｆＯ2 層を連続形成した時点では、比較的低温で形成された第１のＨｆＯ2 層１２における多結晶粒界１２ａ同士の間隔は比較的小さい。それに対して、比較的高温で形成された第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５のそれぞれにおける、多結晶粒界１４ａ同士の間隔及び多結晶粒界１５ａ同士の間隔は比較的大きい。
【００５７】
ところが、３層の多結晶ＨｆＯ2 層を形成した後に安定化熱処理を行なうと、各多結晶ＨｆＯ2 層における結晶粒界同士の間隔は大きく変化する。このとき、堆積温度が低いＨｆＯ2 層ほど、結晶粒界同士の間隔（つまり結晶粒径）が大きく成長する。その結果、第１の実施形態では、図１（ｄ）に示すように、安定化熱処理によって、各多結晶ＨｆＯ2 層における結晶粒界同士の間隔の大小が逆転してしまう。具体的には、比較的低温で形成された第１のＨｆＯ2 層１２における多結晶粒界１２ａ同士の間隔は非常に大きくなっている。一方、比較的高温で形成された第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５のそれぞれにおける、多結晶粒界１４ａ同士の間隔及び多結晶粒界１５ａ同士の間隔については大型化の進行が鈍化している。
【００５８】
図２は、図１（ａ）〜（ｄ）に示す第１の実施形態に係る半導体装置の製造方法によって形成されたhigh-k膜（具体的にはＨｆＳｉxＯy層１６、第１のＨｆＯ2 層１２、第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５の積層構造）を有するＭＯＳキャパシタのＩ−Ｖ特性（電流ー電圧特性）を示している。図２において、横軸はＶox（＝ゲート電圧Ｖg ー閾値電圧Ｖth）を示しており、また、縦軸はリーク電流Ｊg を示している。また、図２において、第１の実施形態のhigh-k膜を有するＭＯＳキャパシタのＩ−Ｖ特性を点線で示しており、比較例として例えば図５（ａ）〜（ｄ）に示す従来の方法で形成されたhigh-k膜を有するＭＯＳキャパシタのＩ−Ｖ特性を実線で示している。尚、第１の実施形態（実施例）のhigh-k膜における酸化膜換算膜厚（以下、ＥＯＴと称する）は１．６ｎｍであり、比較例（従来例）のhigh-k膜におけるＥＯＴもそれに合わせている。
【００５９】
図２に示すように、実施例で得られたＩ−Ｖ特性値は従来例よりも小さくなっている。言い換えると、実施例のリーク電流Ｊg は従来例よりも小さくなっている。この理由は次のように考えられる。
【００６０】
すなわち、第１の実施形態によると、high-k膜となるＨｆＯ2 層の堆積温度を２回変更することにより、結晶粒界が不連続になるように積層された複数の多結晶層（つまり第１のＨｆＯ2 層１２、第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５）を有するhigh-k膜を形成する。言い換えると、堆積温度の変更によって、high-k膜を構成する各多結晶ＨｆＯ2 層の結晶粒界同士の間隔を制御し、それにより各多結晶ＨｆＯ2 層の結晶粒界同士を互いに不連続にする。具体的には、各ＨｆＯ2 層の多結晶粒界１２ａ、１４ａ及び１５ａは、ＨｆＳｉxＯy層１６と第１のＨｆＯ2 層１２との界面ｂ１、第１のＨｆＯ2 層１２と第２のＨｆＯ2 層１４との界面ｂ２、及び第２のＨｆＯ2 層１４と第３のＨｆＯ2 層１５との界面ｂ３によって遮断される。その結果、絶縁破壊の原因となるリークパスが、ＨｆＳｉxＯy層１６、第１のＨｆＯ2 層１２、第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５から構成されるhigh-k膜全体を貫くことがない。すなわち、high-k膜の材料として例えばＨｆＯ2 という単一の材料を用いる場合でも、該材料を温度を変えながら堆積して多結晶層の積層構造を形成することによって、例えば多結晶粒界におけるミッドギャップ付近に存在する多大な不純物準位を介してリーク電流が生じることを防止できる。このため、絶縁耐性の優れたhigh-k膜が得られるので、熱酸化膜の薄膜化限界を超える極薄の電気的膜厚を達成しつつゲート絶縁膜の耐圧及び信頼性を向上させることができる。従って、トランジスタのオン電流を劣化させることなく、ゲートリーク電流を抑制して消費電力を低減できるので、待機電力の極めて小さい高速トランジスタの製造が可能になる。
【００６１】
また、第１の実施形態によると、多結晶ＨｆＯ2 層の積層構造を有するhigh-k膜の耐熱性は非晶質high-k膜と比べて優れている。具体的には、多結晶ＨｆＯ2 層の積層構造を有するhigh-k膜は、堆積直後のみならず、その後の熱処理を経た後においても、例えば同じ電気的膜厚の熱酸化膜と比べてリーク電流を大幅に抑制できる。すなわち、リーク電流が大幅に低減された、構造的にも電気的にも強固なhigh-kゲート絶縁膜を実現できる。
【００６２】
また、第１の実施形態によると、第１のＨｆＯ2 層１２、第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５のそれぞれをＣＶＤ法を用いて形成するため、各多結晶ＨｆＯ2 層中におけるリークパスの貫通を確実に防止できる。
【００６３】
尚、第１の実施形態において、high-kゲート絶縁膜となる金属酸化物層（具体的にはＨｆＯ2 層）の堆積温度として３１０℃、４１０℃及び５２５℃の３種類の温度を用いた。言い換えると、ＨｆＯ2 層の堆積温度を２回変更した。しかし、第１の実施形態においてはＨｆＯ2 層の堆積温度を少なくとも１回変更することにより、前述の効果を得ることができる。但し、該効果を確実に得るためには、ＨｆＯ2 層の堆積温度を２回以上変更することが好ましく、さらに、プロセスの容易さを考慮すれば、本実施形態のように、ＨｆＯ2 層の堆積温度を２回変更することが好ましい。また、ＨｆＯ2 層の堆積温度を２回変更する場合、最初の堆積温度と最後の堆積温度とが同じであってもよい。
【００６４】
また、第１の実施形態において、ＨｆＯ2 層をＣＶＤ法を用いて形成したが、これに代えて、スパッタ法等のＰＶＤ法を用いて形成してもよい。但し、ＰＶＤ法を用いた場合、堆積時点のＨｆＯ2 層における多結晶化の程度はＣＶＤ法を用いた場合と比べてやや小さくなる。
【００６５】
また、第１の実施形態において、ゲート絶縁膜材料となる高誘電率の金属酸化物としてＨｆＯ2 を用いた。しかし、これに限られず、ランタノイド、アクチノイド若しくはアルミニウム等の３族元素（３Ａ族元素及び３Ｂ族元素の両方を含む）、又は、ジルコニウム等の４族元素を含む他の金属酸化物を用いてもよい。具体的には、多結晶構造を呈する高誘電率の他の金属酸化物、例えばＺｒＯ2 、Ａｌ2Ｏ3又はＬａ2Ｏ3等を用いて、結晶粒界が不連続になるように積層された複数の多結晶層を有するゲート絶縁膜を形成することによっても同様の効果が得られる。
【００６６】
また、第１の実施形態において、高誘電率を有する金属酸化物膜をゲート絶縁膜として用いたＭＯＳＦＥＴを対象としたが、これに限られず、金属酸化物膜を用いた他のデバイス、例えば、金属酸化物膜を容量絶縁膜として用いたキャパシタ等を対象としても同様の効果が得られることは言うまでもない。
【００６７】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について、金属ー絶縁物ー半導体の３層構造の絶縁物として金属酸化物を用いたＭＯＳＦＥＴを例として図面を参照しながら説明する。
【００６８】
図３（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００６９】
まず、図３（ａ）に示すように、シリコン基板２０に対して、例えば酸化前処理等のウェット処理を行なう。具体的には、シリコン基板２０に対して、温水洗浄、過酸化水素水を混入したバッファードフッ酸による洗浄、又は過酸化水素水濃度を増加させた改良ＳＣ−１溶液による洗浄と、希釈フッ酸による化学酸化膜除去処理とを繰り返し行なう。その後、アンモニアガス中において例えば７００℃の温度下でシリコン基板２０に対して２０秒間の熱処理を行なって、シリコン基板２０上に、厚さ１ｎｍ程度以下のシリコン窒化膜２１を界面反応阻止層として形成する。
【００７０】
次に、図３（ｂ）に示すように、シリコン基板２０の上にシリコン窒化膜２１を介してＨｆＯ2 膜２２を例えばＣＶＤ法を用いて形成する。具体的には、例えばHf-t-butoxide を原料として酸素及び窒素雰囲気中において基板温度を６５０℃に設定してＣＶＤ法を実施することにより厚さ６．０ｎｍ程度のＨｆＯ2 膜２２を堆積する。このとき、シリコン基板２０（正確にはシリコン窒化膜２１）とＨｆＯ2 膜２２との間に、つまり、シリコン基板２０におけるＨｆＯ2 膜２２との界面に、ＣＶＤ法の実施に起因する界面反応により、図３（ｂ）に示すように、ハフニウムシリケート（ＨｆＳｉxＯy（但しｘ＋ｙ＝１、ｘ＞０、ｙ＞０））層２３が必然的に形成される。従って、図３（ｂ）に示す工程でＨｆＯ2 膜２２を形成した時点で、シリコン基板２０上には、シリコン窒化膜２１を介して、ＨｆＳｉxＯy層２３及びＨｆＯ2 膜２２が積層された２層構造が生じている。この２層構造は、ゲート絶縁膜を構成するhigh-k膜である。尚、ＨｆＯ2 膜２２は多結晶粒界２２ａを有する多結晶層であるのに対して、ＨｆＳｉxＯy層２３は一般に非晶質層である。
【００７１】
尚、ＨｆＯ2 膜２２の堆積にあたっては、酸素ガス流量及び窒素ガス流量をそれぞれ一定にして堆積時間により堆積厚さを調節した。具体的には、酸素ガス流量を５００mL/min（標準状態）、窒素ガス流量を５０mL/min（標準状態）とそれぞれ一定にして堆積時間を９分に設定した。
【００７２】
ところで、第２の実施形態においては、ＨｆＯ2 膜２２を６５０℃という比較的高い温度で形成しているため、ＨｆＯ2 膜２２における多結晶粒界２２ａ同士の間隔は堆積時点で比較的大きくなっている。例えば、ＨｆＯ2 膜２２における多結晶粒界２２ａの密度は、第１の実施形態において３１０℃で形成された第１のＨｆＯ2 層１２における多結晶粒界１２ａの密度よりも小さい（図１（ｂ）参照）。
【００７３】
次に、窒素ガス雰囲気中において例えば９００℃の温度下でシリコン基板２０に対して高温アニールを６０秒間行ない、それによりＨｆＯ2 膜２２の結合状態又は組成比を安定化させる。このとき、高温アニールによって、図３（ｃ）に示すように、ＨｆＯ2 膜２２における多結晶粒界２２ａ同士の間隔は堆積時点（図３（ｂ）参照）と比べてさらに拡大する。具体的には、前述の高温アニール後のＨｆＯ2 膜２２における多結晶粒界２２ａ同士の間隔は５０ｎｍを越える場合が多い。
【００７４】
そこで、次に、図３（ｄ）に示すように、ゲート長が５０ｎｍ程度以下のゲート電極２４をＨｆＯ2 膜２２の上に形成する。これにより、ＨｆＯ2 膜２２におけるゲート電極２４の下側に多結晶粒界２２ａが存在しないようにできる（厳密にはＨｆＯ2 膜２２におけるゲート電極２４の下側に多結晶粒界２２ａが存在する確率を低減できる）。尚、本実施形態において、ゲート電極２４は、例えば窒化タンタル等よりなり、実質的に電極として機能する方形状の導電パターンを意味するものとする。その後、図示は省略しているが、ゲート電極２４の側面にサイドウォールを形成した後、シリコン基板２０に、ソース領域及びドレイン領域となる不純物拡散層を形成する。
【００７５】
以上に説明したように、第２の実施形態によると、シリコン基板２０の上に、多結晶構造を有するＨｆＯ2 膜２２をhigh-kゲート絶縁膜として堆積した後、ＨｆＯ2 膜２２に対して熱処理（高温アニール）を行なって、ＨｆＯ2 膜２２における多結晶粒界２２ａ同士の間隔を、ＨｆＯ2 膜２２上のゲート電極２４のゲート長よりも大きくする。その結果、ＨｆＯ2 膜２２におけるゲート電極２４の下側に存在する多結晶粒界２２ａを低減できるので、絶縁破壊の原因となるリークパスがＨｆＯ2 膜２２中に生じることを防止できる。具体的には、ＨｆＯ2 膜２２の多結晶粒界２２ａにおけるミッドギャップ付近に存在する多大な不純物準位を介してリーク電流が生じること、又はＨｆＯ2 膜２２中で生成された導電性欠陥同士が多結晶粒界２２ａを介してつながってリークパスが形成されることを防止できる。このため、絶縁耐性の優れたhigh-kゲート絶縁膜が得られるので、熱酸化膜の薄膜化限界を超える極薄の電気的膜厚を達成しつつゲート絶縁膜の耐圧及び信頼性を向上させることができる。従って、トランジスタのオン電流を劣化させることなく、ゲートリーク電流を抑制して消費電力を低減できるので、待機電力の極めて小さい高速トランジスタの製造が可能になる。
【００７６】
また、第２の実施形態によると、多結晶構造のＨｆＯ2 膜２２に対して高温アニールを行なうため、該ＨｆＯ2 膜２２を有するhigh-k膜のＬＳＩ製造プロセスにおける耐熱性が非晶質high-k膜と比べて大幅に向上する。すなわち、本実施形態は、ゲート絶縁膜形成後に種々の熱処理が行なわれる従来のＬＳＩ製造プロセスに適用可能である。従って、リーク電流が大幅に低減された、構造的にも電気的にも強固なhigh-kゲート絶縁膜を簡単に実現できる。
【００７７】
尚、第２の実施形態において、ＨｆＯ2 膜２２に対して高温アニールを行なうことにより、ＨｆＯ2 膜２２における多結晶粒界２２ａ同士の間隔（つまり結晶粒径）を、ＨｆＯ2 膜２２上のゲート電極２４のゲート長よりも大きくした。しかし、これに代えて、高温アニールを用いて、ＨｆＯ2 膜２２の結晶サイズ自体を、ゲート電極２４のゲート面積よりも大きくしてもよい。この場合、ＨｆＯ2 膜２２におけるゲート電極２４の下側に存在する多結晶粒界２２ａをより一層低減できる。
【００７８】
また、第２の実施形態において、ＨｆＯ2 膜２２をＣＶＤ法を用いて形成したが、これに代えて、スパッタ法等のＰＶＤ法を用いて形成してもよい。但し、ＰＶＤ法を用いた場合、堆積時点のＨｆＯ2 膜における多結晶化の程度はＣＶＤ法を用いた場合と比べてやや小さくなる。
【００７９】
また、第２の実施形態において、ゲート絶縁膜材料となる高誘電率の金属酸化物としてＨｆＯ2 を用いた。しかし、これに限られず、ランタノイド、アクチノイド若しくはアルミニウム等の３族元素（３Ａ族元素及び３Ｂ族元素の両方を含む）、又は、ジルコニウム等の４族元素を含む他の金属酸化物を用いてもよい。具体的には、多結晶構造を呈する高誘電率の他の金属酸化物、例えばＺｒＯ2 、Ａｌ2Ｏ3又はＬａ2Ｏ3等を用いて多結晶層を形成し、その後、該多結晶層に対して高温アニールを行なって結晶粒界同士の間隔をゲート電極の少なくとも一方向の長さより大きくすることによっても同様の効果が得られる。
【００８０】
また、第２の実施形態において、高誘電率を有する金属酸化物膜をゲート絶縁膜として用いたＭＯＳＦＥＴを対象としたが、これに限られず、金属酸化物膜を用いた他のデバイス、例えば、金属酸化物膜を容量絶縁膜として用いたキャパシタ等を対象としても同様の効果が得られることは言うまでもない。キャパシタを対象とする場合、容量絶縁膜となる金属酸化物の多結晶層に対して高温アニールを行なって結晶粒界同士の間隔をプレート電極（実質的に電極として機能する方形状の導電パターン）の少なくとも一方向の長さよりも大きくする。
【００８１】
（第２の実施形態の変形例）
以下、本発明の第２の実施形態の変形例に係る半導体装置及びその製造方法について、金属ー絶縁物ー半導体の３層構造の絶縁物として金属酸化物を用いたＭＯＳＦＥＴを例として図面を参照しながら説明する。
【００８２】
尚、第２の実施形態の変形例が第２の実施形態と異なっている点は次の通りである。すなわち、第２の実施形態においては、high-kゲート絶縁膜となる多結晶金属酸化物層におけるゲート電極の下側に結晶粒界が存在しないようにするため、多結晶金属酸化物層の堆積後に熱処理を行なって多結晶金属酸化物層における結晶粒界同士の間隔をゲート長よりも大きくした。それに対して、第２の実施形態の変形例においては、high-kゲート絶縁膜となる単結晶金属酸化物層をシリコン基板上にエピタキシャル成長させることによって、熱処理を行なうことなく、単結晶金属酸化物層におけるゲート電極の下側に結晶粒界が存在しないようにする。
【００８３】
図４（ａ）〜（ｃ）は本発明の第２の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【００８４】
まず、図４（ａ）に示すように、シリコン基板３０に対して、例えば酸化前処理等のウェット処理を行なう。具体的には、シリコン基板３０に対して、温水洗浄、過酸化水素水を混入したバッファードフッ酸による洗浄、又は過酸化水素水濃度を増加させた改良ＳＣ−１溶液による洗浄と、希釈フッ酸による化学酸化膜除去処理とを繰り返し行なう。その後、アンモニアガス中において例えば７００℃の温度下でシリコン基板３０に対して２０秒間の熱処理を行なって、シリコン基板３０上に、厚さ１ｎｍ程度以下のシリコン窒化膜３１を界面反応阻止層として形成する。このとき、後の工程でＨｆＯ2 膜をエピタキシャル成長させやすくするためにシリコン窒化膜３１をできる限り薄く形成することが好ましい。
【００８５】
次に、図４（ｂ）に示すように、シリコン基板３０の上にシリコン窒化膜３１を介してＨｆＯ2 膜３２をエピタキシャル成長させる。具体的には、例えば基板温度を６００〜７００℃程度に設定して、１０-7〜１０-8Ｐａ程度の真空状態でＭＢＥ（molecular beam epitaxy：分子線エピタキシー）法を実施することにより厚さ６．０ｎｍ程度のＨｆＯ2 膜３２を堆積する。このとき、シリコン基板３０（正確にはシリコン窒化膜３１）とＨｆＯ2 膜３２との間に、つまりシリコン基板３０におけるＨｆＯ2 膜３２との界面に、ＭＢＥ法の実施に起因する界面反応に起因して、図４（ｂ）に示すように、ハフニウムシリケート（ＨｆＳｉxＯy（但しｘ＋ｙ＝１、ｘ＞０、ｙ＞０））層３３が必然的に形成される。従って、図４（ｂ）に示す工程でＨｆＯ2 膜３２を形成した時点で、シリコン基板３０上にはシリコン窒化膜３１を介して、ＨｆＳｉxＯy層３３及びＨｆＯ2 膜３２が積層された２層構造が生じている。この２層構造は、ゲート絶縁膜を構成するhigh-k膜である。尚、ＨｆＯ2 膜３２は単結晶層であるのに対して、ＨｆＳｉxＯy層３３は一般に非晶質層である。
【００８６】
次に、図４（ｃ）に示すように、例えば窒化タンタルよりなるゲート電極３４をＨｆＯ2 膜３２の上に形成する。その後、図示は省略しているが、ゲート電極３４の側面にサイドウォールを形成した後、シリコン基板３０に、ソース領域及びドレイン領域となる不純物拡散層を形成する。
【００８７】
以上に説明したように、第２の実施形態の変形例によると、シリコン基板３０の上に、単結晶構造を有するＨｆＯ2 膜３２をhigh-kゲート絶縁膜としてエピタキシャル成長させた後、ＨｆＯ2 膜３２の上にゲート電極３４を形成する。ここで、ＨｆＯ2 膜３２におけるゲート電極３４の下側に結晶粒界が存在することがないので、言い換えると、粒界自体が存在しないＨｆＯ2 膜３２を形成できるので、ＨｆＯ2 膜３２中に、絶縁破壊の原因となるリークパスが生じることを防止できる。このため、絶縁耐性の優れたhigh-kゲート絶縁膜が得られるので、熱酸化膜の薄膜化限界を超える極薄の電気的膜厚を達成しつつゲート絶縁膜の耐圧及び信頼性を向上させることができる。従って、トランジスタのオン電流を劣化させることなく、ゲートリーク電流を抑制して消費電力を低減できるので、待機電力の極めて小さい高速トランジスタの製造が可能になる。
【００８８】
また、第２の実施形態の変形例によると、ＨｆＯ2 膜３２に対して熱処理を行なうことなく前述の効果が得られるので、製造工程を簡単化できる。
【００８９】
また、第２の実施形態の変形例によると、単結晶構造のＨｆＯ2 膜３２を有するhigh-k膜の耐熱性は非晶質high-k膜と比べて優れているため、リーク電流が大幅に低減された、構造的にも電気的にも強固なhigh-kゲート絶縁膜を簡単に実現できる。
【００９０】
また、第２の実施形態の変形例によると、ＨｆＯ2 膜３２をＭＢＥ法を用いて形成するため、単結晶構造を有するＨｆＯ2 膜３２を確実に形成できる。
【００９１】
尚、第２の実施形態の変形例において、ＨｆＯ2 膜３２をＭＢＥ法を用いて形成したが、これに代えて、単結晶構造を有するＨｆＯ2 膜を形成できる他のエピタキシャル成長法を用いても同様の効果が得られることは言うまでもない。
【００９２】
また、第２の実施形態の変形例において、ゲート絶縁膜材料となる高誘電率の金属酸化物としてＨｆＯ2 を用いた。しかし、これに限られず、ランタノイド、アクチノイド若しくはアルミニウム等の３族元素（３Ａ族元素及び３Ｂ族元素の両方を含む）、又は、ジルコニウム等の４族元素を含む他の金属酸化物を用いてもよい。具体的には、単結晶構造を呈する高誘電率の他の金属酸化物、例えばＺｒＯ2 、Ａｌ2Ｏ3又はＬａ2Ｏ3等を用いて単結晶層をシリコン基板３０上にエピタキシャル成長させても同様の効果が得られる。
【００９３】
また、第２の実施形態の変形例において、高誘電率を有する金属酸化物膜をゲート絶縁膜として用いたＭＯＳＦＥＴを対象としたが、これに限られず、金属酸化物膜を用いた他のデバイス、例えば、金属酸化物膜を容量絶縁膜として用いたキャパシタ等を対象としても同様の効果が得られることは言うまでもない。
【００９４】
【発明の効果】
本発明によると、結晶粒界が不連続になるように積層された複数の多結晶層、又は電極の下側部分に結晶粒界が存在しない多結晶層若しくは単結晶層をhigh-k膜として設けるため、結晶粒界に起因するリークパスがhigh-k膜に生じることを防止できる。このため、絶縁耐性の優れたhigh-k膜が得られるので、熱酸化膜の薄膜化限界を超える極薄の電気的膜厚を達成しつつゲート絶縁膜や容量絶縁膜の耐圧及び信頼性を向上させることができる。また、多結晶層又は単結晶層を有するhigh-k膜の耐熱性は非晶質high-k膜と比べて優れているため、リーク電流が大幅に低減された、構造的にも電気的にも強固なhigh-k膜を実現できる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の製造方法によって形成されたhigh-k膜を有するＭＯＳキャパシタのＩ−Ｖ特性を示す図である。
【図３】（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】（ａ）〜（ｃ）は本発明の第２の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】（ａ）〜（ｄ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
１０ シリコン基板
１１ シリコン窒化膜
１２ 第１のＨｆＯ2 層
１２ａ 多結晶粒界
１３ ＨｆＳｉxＯy層
１４ 第２のＨｆＯ2 層
１４ａ 多結晶粒界
１５ 第３のＨｆＯ2 層
１５ａ 多結晶粒界
１６ ＨｆＳｉxＯy層
１７ 窒化タンタル膜
２０ シリコン基板
２１ シリコン窒化膜
２２ ＨｆＯ2 膜
２２ａ 多結晶粒界
２３ ＨｆＳｉxＯy層
２４ ゲート電極
３０ シリコン基板
３１ シリコン窒化膜
３２ ＨｆＯ2 膜
３３ ＨｆＳｉxＯy層
３４ ゲート電極
ｂ１ ＨｆＳｉxＯy層１６と第１のＨｆＯ2 層１２との界面
ｂ２ 第１のＨｆＯ2 層１２と第２のＨｆＯ2 層１４との界面
ｂ３ 第２のＨｆＯ2 層１４と第３のＨｆＯ2 層１５との界面
【発明の属する技術分野】
本発明は、金属ー絶縁物ー半導体の３層構造を有する半導体装置及びその製造方法に関し、特に、ゲート絶縁膜材料として高誘電率を有する金属酸化物を用いた電界効果型トランジスタ及びその形成方法に関する。
【０００２】
【従来の技術】
従来、電界効果型トランジスタ（以下、ＦＥＴと称する）として、金属ー絶縁物ー半導体の３層構造を有するＭＯＳＦＥＴが用いられている。そして、ＭＯＳＦＥＴの著しい微細化に伴って、従来のゲート酸化膜の極薄化が加速的に進んでおり、ゲート酸化膜の膜厚は２ｎｍ程度にまで到達しつつある。ところが、ゲート酸化膜の物理膜厚が２ｎｍ程度よりも薄くなると、ゲート酸化膜に対する電子の透過率が劇的に増加するため、ゲート電極とシリコン基板との間で過大なトンネルリーク電流が流れてしまう結果、ＭＯＳＦＥＴのトランジスタ動作自体が難しくなる。また、ゲート酸化膜の物理膜厚が２ｎｍ程度よりも薄くなると、ゲート酸化膜の膜厚の均一性を維持することも、もはや制御できなくなる。これらの問題は、ＭＯＳＦＥＴの主目的であるオン電流の増大がもはや期待できなくなることを意味する。このような物性限界を打破すべく、ごく最近、ゲート絶縁膜材料としてシリコン酸化膜よりも誘電率が高い絶縁膜（高誘電率膜）を用いる試みが行なわれている。この試みは、限界値（２ｎｍ程度）よりも大きな物理膜厚と、より大きなゲート絶縁膜容量とを実現し、それによりリーク電流を極力抑えつつ大きなオン電流を得られるようにすることを目的としている。尚、高誘電率膜は一般的に絶縁性の金属酸化物膜である。
【０００３】
以下、従来の半導体装置、具体的には、高誘電率ゲート絶縁膜を用いた従来のＭＯＳＦＥＴの一例について図面を参照しながら説明する。
【０００４】
図５（ａ）〜（ｄ）は、従来の半導体装置の製造方法の各工程を示すゲート部分の断面図である。
【０００５】
まず、図５（ａ）に示すように、シリコン基板５０を準備した後、図５（ｂ）に示すように、シリコン基板５０の上に、化学的気相成長法（以下、ＣＶＤ法と称する）を用いてＨｆＯ2 膜５１を形成する。具体的には、例えばＨｆ（ＯＣ（ＣＨ3）3）4 （以下、 Hf-t-butoxideと称する）を原料として酸素ガス雰囲気中において５００℃の温度下でＣＶＤ法を実施することにより厚さ６ｎｍのＨｆＯ2 膜５１を堆積する。このとき、シリコン基板５０とＨｆＯ2 膜５１との間に、つまり、シリコン基板５０におけるＨｆＯ2 膜５１との界面に、ＣＶＤ法の実施に起因する界面反応により、ハフニウムシリケート（ＨｆＳｉxＯy（但しｘ＋ｙ＝１、ｘ＞０、ｙ＞０））層５２が必然的に形成される。上層のＨｆＯ2 膜５１と下層のＨｆＳｉxＯy層５２との２層構造は高誘電率ゲート絶縁膜となる。一般的に、ＨｆＯ2 膜５１は多結晶層であり、ＨｆＳｉxＯy層５２は非晶質層である。尚、ＣＶＤ法に代えて物理的気相成長法（以下、ＰＶＤ法と称する）を用いた場合、堆積時点のＨｆＯ2 膜における多結晶化の程度はＣＶＤ法を用いた場合と比べてやや小さくなる。
【０００６】
次に、図５（ｃ）に示すように、ＨｆＯ2 膜５１の上に、ポリシリコン等の導電性材料よりなる導電膜を堆積した後、該導電膜に対してドライエッチングを行なって該導電膜をパターン化することによりゲート電極５３を形成する。ここで、ＨｆＯ2 膜５１及びＨｆＳｉxＯy層５２のそれぞれにおけるゲート電極５３の外側部分は除去される。
【０００７】
次に、窒素ガス雰囲気中において８００℃の温度下でＨｆＯ2 膜５１に対して熱処理を３０秒間行ない、それによりＨｆＯ2 膜５１の化学量論的組成比を安定化させる。その後、図５（ｄ）に示すように、ゲート電極５３の上を含むシリコン基板５０の上にシリコン酸化膜を形成した後、該シリコン酸化膜に対してエッチバックを行なって該シリコン酸化膜をゲート電極５３の側面のみに残存させることによりサイドウォール５４を形成する。その後、シリコン基板５０に対してイオン注入を行なうことにより、シリコン基板５０におけるゲート電極５３の両側に、不純物が高濃度で拡散したソース領域５５及びドレイン領域５６を形成する。このとき、同時に、ゲート電極５３の上部を構成するポリシリコン膜に対してイオン注入を行なう。その後、窒素ガス雰囲気中において９００℃の温度下でシリコン基板５０に対して熱処理を行なうことにより、ゲート電極５３、ソース領域５５及びドレイン領域５６のそれぞれに含まれる不純物を活性化させる。尚、サイドウォール５４は、ゲート電極５３の下側に残存するＨｆＯ2 膜５１及びＨｆＳｉxＯy層５２のそれぞれの側部、つまりゲート絶縁膜の側部に対してイオン注入が行なわれることを防止する。
【０００８】
以上のように形成されたＭＯＳＦＥＴにおいては、ゲート電極５３に印加される電圧（以下、ゲート電圧と称する）の大小によって、シリコン基板５０におけるゲート電極５３の直下にチャネル５７が形成されたりされなかったりすることによりトランジスタのオン／オフが実現される。また、トランジスタのオン時にチャネル５７に流れるオン電流の大きさＩdmaxは次式のように表現される。
【０００９】
Ｉdmax＝（１／２）・μ・（Ｗ／Ｌ）・Ｃox・（ＶgーＶth）2
ここで、μはチャネルとなる反転層におけるキャリアの移動度、Ｗはトランジスタのゲート幅、Ｌはトランジスタのゲート長さ、Ｃoxはゲート絶縁膜の容量（以下、ゲート容量と称する）、Ｖg はゲート電圧、Ｖthは閾値電圧である。
【００１０】
上記の関係式から、より大きなオン電流を得るためには、μ、Ｗ、Ｃox若しくは（ＶgーＶth） を増大させるか、又はＬを縮小させることが重要であることがわかる。ここで、Ｃoxを増大させるためには、ゲート絶縁膜の比誘電率εr を増大させるか、又はゲート絶縁膜の物理膜厚Ｔoxを減少させることが必要である。すなわち、以上に述べた要因のうちゲート絶縁膜に関わる要因は、μの向上、比誘電率εr の増大、及びゲート絶縁膜の物理膜厚Ｔoxの縮小である。そこで、従来、オン電流向上を目指して、ゲート酸化膜とシリコン基板との界面の平坦化によるμの向上、又はゲート酸化膜の物理膜厚（酸化膜厚）Ｔoxの極薄化等が試みられてきた。ところが、前述のように、ゲート酸化膜の極薄化も２ｎｍ程度以下になると限界となるため、最近では比誘電率εr （以下、ｋと表記することもある）の増大を目指すべく、ゲート絶縁膜材料として高誘電率（high-k）膜の導入が本格的に検討されるようになってきた。このようなhigh-k膜の形成にあたっては、原子層成長法（ＡＬＤ（atomic layer deposition ）法）を含むＣＶＤ法の利用、又はスパッタリング若しくは蒸着によるＰＶＤ法の利用が一般的である。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来のhigh-kゲート絶縁膜においては、同じ物理膜厚のゲート酸化膜（熱酸化膜）と比べた場合には言うまでもなく、同じ電気的膜厚の熱酸化膜（つまり同じゲート容量を有する物理膜厚のより薄い熱酸化膜）と比べた場合にも、信頼性寿命が短かったり又は絶縁特性が悪かったりする場合が多い。
【００１２】
尚、シリコン基板と熱酸化膜との界面と比べると、シリコン基板とhigh-k膜との界面特性は劣化しやすいので、シリコン基板とhigh-k膜との界面には界面準位が多量に発生することが知られている。一方、熱酸化膜においては、熱酸化時の体積膨張に伴ってシリコン基板と熱酸化膜との界面に歪みが発生する。この歪みは構造欠陥を誘発する結果、キャリアのトラップサイトとして作用する界面準位が生じるので、ＭＯＳＦＥＴの特性にさまざまな悪影響、例えばゲート酸化膜の絶縁破壊又はチャネル中のキャリア移動度劣化等をもたらす。但し、このようなゲート酸化膜に起因するトランジスタ特性劣化の程度は、high-kゲート絶縁膜に起因するトランジスタ特性劣化の程度と比べて深刻な程度ではないため、現在まで、ゲート絶縁膜として熱酸化膜が永らく用いられ続けてきた。
【００１３】
前記に鑑み、本発明は、絶縁特性の優れた高信頼性を有するhigh-k膜を実現することを目的とする。
【００１４】
【課題を解決するための手段】
前記の目的を達成するために、本件発明者は、従来のhigh-kゲート絶縁膜において信頼性寿命が短かくなったり又は絶縁特性が悪化したりする原因について検討した結果、次のような知見を得た。
【００１５】
すなわち、従来のhigh-k膜は熱酸化膜と比べて非晶質性が不完全である（具体的には多結晶化されやすい）と共に導電性欠陥の生成率が高い。その結果、high-k膜に電圧を印加すると、high-k膜中で生成された導電性欠陥同士がhigh-k膜の結晶粒界（多結晶粒界）を介して容易につながる。このため、同じ電気的膜厚の熱酸化膜に電圧を印加した場合（この場合の物理膜厚はhigh-k膜の方が大きい）と比べても、high-k膜においてリーク電流経路（リークパス）が形成されやすくなるという現象が生じると考えられる。或いは、high-k膜の多結晶粒界におけるミッドギャップ（バンドギャップの中央）付近に存在する多大な不純物準位を介してリークパスつまりリーク電流が生じやすくなるとも考えられる。
【００１６】
また、従来の非晶質high-k膜は耐熱性に問題がある。すなわち、high-kゲート絶縁膜の実用化にあたっては、従来の低温下での非晶質high-k膜の形成後に、活性化熱処理等の種々の熱処理を行なう必要がある一方、これらの熱処理によりhigh-k膜の非晶質構造は破壊されて多結晶化してしまう。その結果、堆積直後の非晶質high-k膜によってリーク電流を熱酸化膜と比べて大幅に抑制できたとしても、その後の高温熱処理を経て多結晶化されたhigh-k膜によっては、前述のように、リーク電流の増加を引き続き抑制することができない。すなわち、high-k膜がゲート絶縁膜として機能できなくなる。
【００１７】
本件発明者は、以上に述べてきたような理由によってhigh-kゲート絶縁膜の実用化が阻まれてきたことを考慮して、以下に述べる発明を想到した。
【００１８】
具体的には、本発明に係る絶縁膜形成方法は、半導体基板上に、絶縁性の金属酸化物よりなる第１の多結晶層を第１の温度で堆積する工程と、第１の多結晶層の上に、金属酸化物よりなる第２の多結晶層を、第１の温度と異なる第２の温度で堆積する工程とを備えている。
【００１９】
本発明の絶縁膜形成方法によると、絶縁性の金属酸化物膜つまりhigh-k膜の堆積温度を少なくとも１回変更することによって、結晶粒界が不連続になるように積層された複数の多結晶層を有するhigh-k膜を形成する。言い換えると、堆積温度の変更によって、high-k膜を構成する各多結晶層の結晶粒界同士の間隔を制御し、それにより各多結晶層の結晶粒界同士を互いに不連続にする。すなわち、各多結晶層の結晶粒界が多結晶層同士の界面で遮断されるので、絶縁破壊の原因となる電流パス（リークパス）がhigh-k膜全体を貫くことがない。このため、絶縁耐性の優れたhigh-k膜が得られるので、熱酸化膜の薄膜化限界を超える極薄の電気的膜厚を達成しつつゲート絶縁膜や容量絶縁膜の耐圧及び信頼性を向上させることができる。このようなhigh-k膜を例えばゲート絶縁膜として用いた場合、トランジスタのオン電流を劣化させることなく、ゲートリーク電流を抑制して消費電力を低減できるので、待機電力の極めて小さい高速トランジスタの製造が可能になる。
【００２０】
また、本発明の絶縁膜形成方法によると、多結晶層の積層構造を有するhigh-k膜の耐熱性は非晶質high-k膜と比べて優れている。具体的には、多結晶層の積層構造を有するhigh-k膜は、堆積直後のみならず、その後の熱処理を経た後においても、例えば同じ電気的膜厚の熱酸化膜と比べてリーク電流を大幅に抑制できる。すなわち、リーク電流が大幅に低減された、構造的にも電気的にも強固なhigh-k膜を実現できる。
【００２１】
本発明の絶縁膜形成方法において、第２の多結晶層の上に、金属酸化物よりなる第３の多結晶層を、第２の温度と異なる第３の温度で堆積する工程をさらに備えていることが好ましい。
【００２２】
このようにすると、第１〜第３の多結晶層を有するhigh-k膜をリークパスが貫くことをより確実に防止できるので、絶縁耐性のより優れたhigh-k膜が得られる。
【００２３】
本発明の絶縁膜形成方法において、第１の多結晶層及び第２の多結晶層は、ＣＶＤ法又はＰＶＤ法により堆積されることが好ましい。
【００２４】
このようにすると、各多結晶層中におけるリークパスの貫通を確実に防止できる。
【００２５】
本発明の絶縁膜形成方法において、金属酸化物は、ランタノイド、アクチノイド若しくはアルミニウム等の３族元素、又は、ハフニウム若しくはジルコニウム等の４族元素を含むことが好ましい。
【００２６】
このようにすると、第１及び第２の多結晶層を有するhigh-k膜の誘電率を確実に高くできる。
【００２７】
本発明に係る第１の半導体装置の製造方法は、半導体基板上に、絶縁性の金属酸化物よりなる多結晶層を堆積する工程と、多結晶層に対して熱処理を行なう工程と、多結晶層の上に方形状の電極を形成する工程とを備え、熱処理を行なう工程は、多結晶層における結晶粒界同士の間隔を、電極の少なくとも一方向の長さよりも大きくする工程を含む。
【００２８】
第１の半導体装置の製造方法によると、絶縁性の金属酸化物よりなる多結晶層をhigh-k膜として堆積した後に、多結晶層に対して熱処理を行なって、多結晶層における結晶粒界同士の間隔を、多結晶層上の電極の少なくとも一方向の長さよりも大きくする。その結果、多結晶層における電極の下側に存在する結晶粒界を低減できるので、多結晶層中に、絶縁破壊の原因となるリークパスが生じることを防止できる。具体的には、多結晶層の結晶粒界におけるミッドギャップ付近に存在する多大な不純物準位を介してリーク電流が生じること、又は多結晶層中で生成された導電性欠陥同士が結晶粒界を介してつながってリークパスが形成されることを防止できる。このため、絶縁耐性の優れたhigh-k膜が得られるので、熱酸化膜の薄膜化限界を超える極薄の電気的膜厚を達成しつつゲート絶縁膜や容量絶縁膜の耐圧及び信頼性を向上させることができる。このような多結晶層を有するhigh-k膜を例えばゲート絶縁膜として用いた場合、トランジスタのオン電流を劣化させることなく、ゲートリーク電流を抑制して消費電力を低減できるので、待機電力の極めて小さい高速トランジスタの製造が可能になる。
【００２９】
また、第１の半導体装置の製造方法によると、多結晶層に対して熱処理（高温処理）を行なうため、該多結晶層を有するhigh-k膜のＬＳＩ製造プロセスにおける耐熱性が非晶質high-k膜と比べて大幅に向上する。すなわち、本発明に係る第１の半導体装置の製造方法は、ゲート絶縁膜や容量絶縁膜の形成後に種々の熱処理が行なわれる従来のＬＳＩ製造プロセスに適用可能である。従って、リーク電流が大幅に低減された、構造的にも電気的にも強固なhigh-k膜を簡単に実現することができる。
【００３０】
第１の半導体装置の製造方法において、多結晶層をＣＶＤ法又はＰＶＤ法により堆積してもよい。
【００３１】
本発明に係る第２の半導体装置の製造方法は、半導体基板上に、絶縁性の金属酸化物よりなる単結晶層をエピタキシャル成長させる工程と、単結晶層の上に電極を形成する工程とを備えている。
【００３２】
第２の半導体装置の製造方法によると、絶縁性の金属酸化物よりなる単結晶層をhigh-k膜としてエピタキシャル成長させた後、単結晶層の上に電極を形成する。ここで、単結晶層における電極の下側に結晶粒界が存在することがないので、言い換えると、粒界自体が存在しない単結晶層を形成できるので、単結晶層中に、絶縁破壊の原因となるリークパスが生じることを防止できる。このため、絶縁耐性の優れたhigh-k膜が得られるので、熱酸化膜の薄膜化限界を超える極薄の電気的膜厚を達成しつつゲート絶縁膜や容量絶縁膜の耐圧及び信頼性を向上させることができる。このような単結晶層を有するhigh-k膜を例えばゲート絶縁膜として用いた場合、トランジスタのオン電流を劣化させることなく、ゲートリーク電流を抑制して消費電力を低減できるので、待機電力の極めて小さい高速トランジスタの製造が可能になる。
【００３３】
また、第２の半導体装置の製造方法によると、単結晶層を有するhigh-k膜の耐熱性は非晶質high-k膜と比べて優れているため、リーク電流が大幅に低減された、構造的にも電気的にも強固なhigh-k膜を実現できる。
【００３４】
第２の半導体装置の製造方法において、単結晶層はＭＢＥ法により堆積されることが好ましい。
【００３５】
このようにすると、単結晶層を確実に形成できる。
【００３６】
第１又は第２の半導体装置の製造方法において、金属酸化物は、ランタノイド、アクチノイド若しくはアルミニウム等の３族元素、又は、ハフニウム若しくはジルコニウム等の４族元素を含むことが好ましい。
【００３７】
このようにすると、多結晶層又は単結晶層を有するhigh-k膜の誘電率を確実に高くできる。
【００３８】
本発明に係る第１の半導体装置は、半導体基板上に積層された、絶縁性の金属酸化物よりなる複数の多結晶層を備え、複数の多結晶層のそれぞれにおける結晶粒界同士は互いに不連続である。
【００３９】
第１の半導体装置によると、絶縁性の金属酸化物よりなり、結晶粒界同士が互いに不連続な複数の多結晶層が半導体基板上に積層されている。すなわち、high-k膜を構成する各多結晶層の結晶粒界が多結晶層同士の界面で遮断されるので、絶縁破壊の原因となるリークパスがhigh-k膜全体を貫くことがない。このため、絶縁耐性の優れたhigh-k膜が得られるので、熱酸化膜の薄膜化限界を超える極薄の電気的膜厚を達成しつつゲート絶縁膜や容量絶縁膜の耐圧及び信頼性を向上させることができる。また、多結晶層の積層構造を有するhigh-k膜の耐熱性は非晶質high-k膜と比べて優れているため、リーク電流が大幅に低減された、構造的にも電気的にも強固なhigh-k膜を実現できる。
【００４０】
本発明に係る第２の半導体装置は、半導体基板上に形成された、絶縁性の金属酸化物よりなる多結晶層と、多結晶層上に形成された方形状の電極とを備え、多結晶層における結晶粒界同士の間隔は、電極の少なくとも一方向の長さよりも大きい。
【００４１】
第２の半導体装置によると、半導体基板と電極との間に、絶縁性の金属酸化物よりなる多結晶層がhigh-k膜として形成されており、多結晶層における結晶粒界同士の間隔は、電極の少なくとも一方向の長さよりも大きい。その結果、多結晶層における電極の下側に存在する結晶粒界を低減できるので、多結晶層中に、絶縁破壊の原因となるリークパスが生じることを防止できる。このため、絶縁耐性の優れたhigh-k膜が得られるので、熱酸化膜の薄膜化限界を超える極薄の電気的膜厚を達成しつつゲート絶縁膜や容量絶縁膜の耐圧及び信頼性を向上させることができる。また、多結晶層を有するhigh-k膜の耐熱性は非晶質high-k膜と比べて優れているため、リーク電流が大幅に低減された、構造的にも電気的にも強固なhigh-kゲート絶縁膜を実現できる。
【００４２】
本発明に係る第３の半導体装置は、半導体基板上にエピタキシャル成長により形成された、絶縁性の金属酸化物よりなる単結晶層と、単結晶層の上に形成された電極とを備えている。
【００４３】
第３の半導体装置によると、半導体基板と電極との間に、絶縁性の金属酸化物よりなる単結晶層がhigh-k膜としてエピタキシャル成長により形成されている。その結果、単結晶層における電極の下側に結晶粒界が存在することがないので、単結晶層中に、絶縁破壊の原因となるリークパスが生じることを防止できる。このため、絶縁耐性の優れたhigh-k膜が得られるので、熱酸化膜の薄膜化限界を超える極薄の電気的膜厚を達成しつつゲート絶縁膜や容量絶縁膜の耐圧及び信頼性を向上させることができる。また、単結晶層を有するhigh-k膜の耐熱性は非晶質high-k膜と比べて優れているため、リーク電流が大幅に低減された、構造的にも電気的にも強固なhigh-kゲート絶縁膜を実現できる。
【００４４】
第１、第２又は第３の半導体装置において、金属酸化物は、ランタノイド、アクチノイド若しくはアルミニウム等の３族元素、又は、ハフニウム若しくはジルコニウム等の４族元素を含むことが好ましい。
【００４５】
このようにすると、多結晶層又は単結晶層を有するhigh-k膜の誘電率を確実に高くできる。
【００４６】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について、金属ー絶縁物ー半導体の３層構造の絶縁物として金属酸化物を用いたＭＯＳＦＥＴを例として図面を参照しながら説明する。
【００４７】
図１（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００４８】
まず、図１（ａ）に示すように、シリコン基板１０に対して、例えば酸化前処理等のウェット処理を行なう。具体的には、シリコン基板１０に対して、温水洗浄、過酸化水素水を混入したバッファードフッ酸による洗浄、又は過酸化水素水濃度を増加させた改良ＳＣ−１溶液による洗浄と、希釈フッ酸による化学酸化膜除去処理とを繰り返し行なう。その後、アンモニアガス中において例えば７００℃の温度下でシリコン基板１０に対して２０秒間の熱処理を行なって、シリコン基板１０上に、厚さ１ｎｍ程度以下のシリコン窒化膜１１を界面反応阻止層として形成する。
【００４９】
次に、図１（ｂ）に示すように、シリコン基板１０の上にシリコン窒化膜１１を介して第１のＨｆＯ2 層１２を例えばＣＶＤ法を用いて形成する。具体的には、例えばHf-t-butoxide を原料として酸素及び窒素雰囲気中において基板温度を３１０℃に設定してＣＶＤ法を実施することにより厚さ２．０ｎｍ程度の第１のＨｆＯ2 層１２を堆積する。このとき、シリコン基板１０（正確にはシリコン窒化膜１１）と第１のＨｆＯ2 層１２との間に、つまり、シリコン基板１０における第１のＨｆＯ2 層１２との界面に、ＣＶＤ法の実施に起因する界面反応により、ハフニウムシリケート（ＨｆＳｉxＯy（但しｘ＋ｙ＝１、ｘ＞０、ｙ＞０））層１３が必然的に形成される。また、第１のＨｆＯ2 層１２は多結晶粒界１２ａを有する多結晶層であり、ＨｆＳｉxＯy層１３は一般に非晶質層である。
【００５０】
次に、例えばHf-t-butoxide を原料として酸素及び窒素雰囲気中において基板温度を４１０℃に設定してＣＶＤ法を実施することにより、図１（ｃ）に示すように、厚さ２．０ｎｍ程度の第２のＨｆＯ2 層１４を第１のＨｆＯ2 層１２の上に形成する。続いて、例えばHf-t-butoxide を原料として酸素及び窒素雰囲気中において基板温度を５２５℃に設定してＣＶＤ法を実施することにより、厚さ１．５ｎｍ程度の第３のＨｆＯ2 層１５を第２のＨｆＯ2 層１４の上に形成する。ここで、第２のＨｆＯ2 層１４は多結晶粒界１４ａを有する多結晶層であり、第３のＨｆＯ2 層１５は多結晶粒界１５ａを有する多結晶層である。
【００５１】
すなわち、第１の実施形態では、ＨｆＯ2 層の堆積温度（正確には堆積時の基板温度）として３１０℃、４１０℃及び５２５℃の３種類の温度を用いることによって、３層の多結晶層（第１のＨｆＯ2 層１２、第２のＨｆＯ2 層１４、第３のＨｆＯ2 層１５）を有するＨｆＯ2 膜を形成する。ところで、堆積厚さは、通常、堆積時間のみならず雰囲気中のガス流量に依存する。例えば、前述のようにＣＶＤ法を実施する場合、酸素ガス流量及び窒素ガス流量をそれぞれ一定にして堆積時間を変えることにより堆積厚さを調節することができる。また、堆積時間及び酸素ガス流量をそれぞれ一定にして窒素ガス流量を例えば０から２００mL/min（標準状態）まで変化させると、窒素ガス流量にほぼ比例して堆積厚さが直線的に増加する一方、該直線の傾き（堆積厚さの増加率）は基板温度が低いほど大きくなる。そこで、第１の実施形態では、各多結晶ＨｆＯ2 層を形成するにあたって、酸素ガス流量を５００mL/min（標準状態）、窒素ガス流量を５０mL/min（標準状態）、堆積時間を３分とそれぞれ一定にして基板温度だけを変化させることによって、各多結晶ＨｆＯ2 層の堆積厚さを調節した。
【００５２】
尚、前述の各多結晶ＨｆＯ2 層の堆積厚さは、各々単層としてシリコン基板１０上に形成した場合に得られる値である。従って、各多結晶ＨｆＯ2 層の堆積厚さのトータルは単純に計算すると５．５ｎｍ（物理厚さ）となるはずである。しかしながら、実際には、第１のＨｆＯ2 層１２が第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５の形成時の温度履歴を受けると共に第２のＨｆＯ2 層１４が第３のＨｆＯ2 層１５の形成時の温度履歴を受けることの影響等によって、第３のＨｆＯ2 層１５の堆積時点で、各多結晶ＨｆＯ2 層の堆積厚さのトータルは５．５ｎｍよりも薄いと考えられる。
【００５３】
ところで、前述のように、シリコン基板１０上に第１のＨｆＯ2 層１２をＣＶＤ法により堆積した時点では、一般的に知られているように、第１のＨｆＯ2 層１２の下側にＨｆＳｉxＯy層１３が形成された。それに対して、本実施形態の様に、シリコン基板１０上に第１のＨｆＯ2 層１２、第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５をＣＶＤ法により連続して堆積した場合も、第１のＨｆＯ2 層１２の下側に最終的にＨｆＳｉxＯy層１６が形成されることが判明した。従って、図１（ｂ）及び（ｃ）に示す工程で３層のＨｆＯ2 層を連続形成した時点で、シリコン基板１０上には、シリコン窒化膜１１を介して、ＨｆＳｉxＯy層１６、第１のＨｆＯ2 層１２、第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５が順次積層された４層構造が生じている。この４層構造は、ゲート絶縁膜を構成するhigh-k膜である。
【００５４】
ここで、ＨｆＳｉxＯy層１６は、上層となる３層のＨｆＯ2 層が堆積されるたびに追加的に形成されたものと考えられる。言い換えると、ＨｆＳｉxＯy層１６は、第１のＨｆＯ2 層１２の堆積時点で形成されたＨｆＳｉxＯy層１３が、第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５の堆積時点で成長したものと考えられる。但し、ＨｆＳｉxＯy層１３からＨｆＳｉxＯy層１６への堆積厚さの増加は小さい。また、該堆積厚さの増加分は、主として第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５の堆積時点に生じたものである。また、ＨｆＳｉxＯy層のような界面シリケート層の形成機構は明らかではないが、ＨｆＯ2 層の形成時に反応種がＨｆＯ2 層中を拡散することによりシリコン基板との間で界面反応が起きることが原因と考えられる。
【００５５】
最後に、図１（ｄ）に示すように、窒素ガス雰囲気中において例えば７５０℃の温度下でシリコン基板１０に対してアニール（以下、安定化熱処理と称する）を３０秒間行ない、それにより各ＨｆＯ2 層の結合状態又は組成比を安定化させた後、ゲート電極となる窒化タンタル膜１７を第３のＨｆＯ2 層１５の上に形成する。これによりＭＯＳ構造が完成する。その後、図示は省略しているが、ドライエッチングを用いて窒化タンタル膜１７をパターン化することによりゲート電極を形成した後、該ゲート電極の側面にサイドウォールを形成し、その後、シリコン基板１０に、ソース領域及びドレイン領域となる不純物拡散層を形成する。
【００５６】
ところで、第１の実施形態では、前述のように、ＨｆＯ2 層の堆積温度として３１０℃、４１０℃及び５２５℃の３種類の温度を用いることによって、３層の多結晶ＨｆＯ2 層、具体的には第１のＨｆＯ2 層１２、第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５を形成した。このとき、堆積温度が低いＨｆＯ2 層ほど堆積時点での結晶粒界同士の間隔（つまり結晶粒径）は小さい。具体的には、図１（ｃ）に示すように、３層のＨｆＯ2 層を連続形成した時点では、比較的低温で形成された第１のＨｆＯ2 層１２における多結晶粒界１２ａ同士の間隔は比較的小さい。それに対して、比較的高温で形成された第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５のそれぞれにおける、多結晶粒界１４ａ同士の間隔及び多結晶粒界１５ａ同士の間隔は比較的大きい。
【００５７】
ところが、３層の多結晶ＨｆＯ2 層を形成した後に安定化熱処理を行なうと、各多結晶ＨｆＯ2 層における結晶粒界同士の間隔は大きく変化する。このとき、堆積温度が低いＨｆＯ2 層ほど、結晶粒界同士の間隔（つまり結晶粒径）が大きく成長する。その結果、第１の実施形態では、図１（ｄ）に示すように、安定化熱処理によって、各多結晶ＨｆＯ2 層における結晶粒界同士の間隔の大小が逆転してしまう。具体的には、比較的低温で形成された第１のＨｆＯ2 層１２における多結晶粒界１２ａ同士の間隔は非常に大きくなっている。一方、比較的高温で形成された第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５のそれぞれにおける、多結晶粒界１４ａ同士の間隔及び多結晶粒界１５ａ同士の間隔については大型化の進行が鈍化している。
【００５８】
図２は、図１（ａ）〜（ｄ）に示す第１の実施形態に係る半導体装置の製造方法によって形成されたhigh-k膜（具体的にはＨｆＳｉxＯy層１６、第１のＨｆＯ2 層１２、第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５の積層構造）を有するＭＯＳキャパシタのＩ−Ｖ特性（電流ー電圧特性）を示している。図２において、横軸はＶox（＝ゲート電圧Ｖg ー閾値電圧Ｖth）を示しており、また、縦軸はリーク電流Ｊg を示している。また、図２において、第１の実施形態のhigh-k膜を有するＭＯＳキャパシタのＩ−Ｖ特性を点線で示しており、比較例として例えば図５（ａ）〜（ｄ）に示す従来の方法で形成されたhigh-k膜を有するＭＯＳキャパシタのＩ−Ｖ特性を実線で示している。尚、第１の実施形態（実施例）のhigh-k膜における酸化膜換算膜厚（以下、ＥＯＴと称する）は１．６ｎｍであり、比較例（従来例）のhigh-k膜におけるＥＯＴもそれに合わせている。
【００５９】
図２に示すように、実施例で得られたＩ−Ｖ特性値は従来例よりも小さくなっている。言い換えると、実施例のリーク電流Ｊg は従来例よりも小さくなっている。この理由は次のように考えられる。
【００６０】
すなわち、第１の実施形態によると、high-k膜となるＨｆＯ2 層の堆積温度を２回変更することにより、結晶粒界が不連続になるように積層された複数の多結晶層（つまり第１のＨｆＯ2 層１２、第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５）を有するhigh-k膜を形成する。言い換えると、堆積温度の変更によって、high-k膜を構成する各多結晶ＨｆＯ2 層の結晶粒界同士の間隔を制御し、それにより各多結晶ＨｆＯ2 層の結晶粒界同士を互いに不連続にする。具体的には、各ＨｆＯ2 層の多結晶粒界１２ａ、１４ａ及び１５ａは、ＨｆＳｉxＯy層１６と第１のＨｆＯ2 層１２との界面ｂ１、第１のＨｆＯ2 層１２と第２のＨｆＯ2 層１４との界面ｂ２、及び第２のＨｆＯ2 層１４と第３のＨｆＯ2 層１５との界面ｂ３によって遮断される。その結果、絶縁破壊の原因となるリークパスが、ＨｆＳｉxＯy層１６、第１のＨｆＯ2 層１２、第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５から構成されるhigh-k膜全体を貫くことがない。すなわち、high-k膜の材料として例えばＨｆＯ2 という単一の材料を用いる場合でも、該材料を温度を変えながら堆積して多結晶層の積層構造を形成することによって、例えば多結晶粒界におけるミッドギャップ付近に存在する多大な不純物準位を介してリーク電流が生じることを防止できる。このため、絶縁耐性の優れたhigh-k膜が得られるので、熱酸化膜の薄膜化限界を超える極薄の電気的膜厚を達成しつつゲート絶縁膜の耐圧及び信頼性を向上させることができる。従って、トランジスタのオン電流を劣化させることなく、ゲートリーク電流を抑制して消費電力を低減できるので、待機電力の極めて小さい高速トランジスタの製造が可能になる。
【００６１】
また、第１の実施形態によると、多結晶ＨｆＯ2 層の積層構造を有するhigh-k膜の耐熱性は非晶質high-k膜と比べて優れている。具体的には、多結晶ＨｆＯ2 層の積層構造を有するhigh-k膜は、堆積直後のみならず、その後の熱処理を経た後においても、例えば同じ電気的膜厚の熱酸化膜と比べてリーク電流を大幅に抑制できる。すなわち、リーク電流が大幅に低減された、構造的にも電気的にも強固なhigh-kゲート絶縁膜を実現できる。
【００６２】
また、第１の実施形態によると、第１のＨｆＯ2 層１２、第２のＨｆＯ2 層１４及び第３のＨｆＯ2 層１５のそれぞれをＣＶＤ法を用いて形成するため、各多結晶ＨｆＯ2 層中におけるリークパスの貫通を確実に防止できる。
【００６３】
尚、第１の実施形態において、high-kゲート絶縁膜となる金属酸化物層（具体的にはＨｆＯ2 層）の堆積温度として３１０℃、４１０℃及び５２５℃の３種類の温度を用いた。言い換えると、ＨｆＯ2 層の堆積温度を２回変更した。しかし、第１の実施形態においてはＨｆＯ2 層の堆積温度を少なくとも１回変更することにより、前述の効果を得ることができる。但し、該効果を確実に得るためには、ＨｆＯ2 層の堆積温度を２回以上変更することが好ましく、さらに、プロセスの容易さを考慮すれば、本実施形態のように、ＨｆＯ2 層の堆積温度を２回変更することが好ましい。また、ＨｆＯ2 層の堆積温度を２回変更する場合、最初の堆積温度と最後の堆積温度とが同じであってもよい。
【００６４】
また、第１の実施形態において、ＨｆＯ2 層をＣＶＤ法を用いて形成したが、これに代えて、スパッタ法等のＰＶＤ法を用いて形成してもよい。但し、ＰＶＤ法を用いた場合、堆積時点のＨｆＯ2 層における多結晶化の程度はＣＶＤ法を用いた場合と比べてやや小さくなる。
【００６５】
また、第１の実施形態において、ゲート絶縁膜材料となる高誘電率の金属酸化物としてＨｆＯ2 を用いた。しかし、これに限られず、ランタノイド、アクチノイド若しくはアルミニウム等の３族元素（３Ａ族元素及び３Ｂ族元素の両方を含む）、又は、ジルコニウム等の４族元素を含む他の金属酸化物を用いてもよい。具体的には、多結晶構造を呈する高誘電率の他の金属酸化物、例えばＺｒＯ2 、Ａｌ2Ｏ3又はＬａ2Ｏ3等を用いて、結晶粒界が不連続になるように積層された複数の多結晶層を有するゲート絶縁膜を形成することによっても同様の効果が得られる。
【００６６】
また、第１の実施形態において、高誘電率を有する金属酸化物膜をゲート絶縁膜として用いたＭＯＳＦＥＴを対象としたが、これに限られず、金属酸化物膜を用いた他のデバイス、例えば、金属酸化物膜を容量絶縁膜として用いたキャパシタ等を対象としても同様の効果が得られることは言うまでもない。
【００６７】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について、金属ー絶縁物ー半導体の３層構造の絶縁物として金属酸化物を用いたＭＯＳＦＥＴを例として図面を参照しながら説明する。
【００６８】
図３（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００６９】
まず、図３（ａ）に示すように、シリコン基板２０に対して、例えば酸化前処理等のウェット処理を行なう。具体的には、シリコン基板２０に対して、温水洗浄、過酸化水素水を混入したバッファードフッ酸による洗浄、又は過酸化水素水濃度を増加させた改良ＳＣ−１溶液による洗浄と、希釈フッ酸による化学酸化膜除去処理とを繰り返し行なう。その後、アンモニアガス中において例えば７００℃の温度下でシリコン基板２０に対して２０秒間の熱処理を行なって、シリコン基板２０上に、厚さ１ｎｍ程度以下のシリコン窒化膜２１を界面反応阻止層として形成する。
【００７０】
次に、図３（ｂ）に示すように、シリコン基板２０の上にシリコン窒化膜２１を介してＨｆＯ2 膜２２を例えばＣＶＤ法を用いて形成する。具体的には、例えばHf-t-butoxide を原料として酸素及び窒素雰囲気中において基板温度を６５０℃に設定してＣＶＤ法を実施することにより厚さ６．０ｎｍ程度のＨｆＯ2 膜２２を堆積する。このとき、シリコン基板２０（正確にはシリコン窒化膜２１）とＨｆＯ2 膜２２との間に、つまり、シリコン基板２０におけるＨｆＯ2 膜２２との界面に、ＣＶＤ法の実施に起因する界面反応により、図３（ｂ）に示すように、ハフニウムシリケート（ＨｆＳｉxＯy（但しｘ＋ｙ＝１、ｘ＞０、ｙ＞０））層２３が必然的に形成される。従って、図３（ｂ）に示す工程でＨｆＯ2 膜２２を形成した時点で、シリコン基板２０上には、シリコン窒化膜２１を介して、ＨｆＳｉxＯy層２３及びＨｆＯ2 膜２２が積層された２層構造が生じている。この２層構造は、ゲート絶縁膜を構成するhigh-k膜である。尚、ＨｆＯ2 膜２２は多結晶粒界２２ａを有する多結晶層であるのに対して、ＨｆＳｉxＯy層２３は一般に非晶質層である。
【００７１】
尚、ＨｆＯ2 膜２２の堆積にあたっては、酸素ガス流量及び窒素ガス流量をそれぞれ一定にして堆積時間により堆積厚さを調節した。具体的には、酸素ガス流量を５００mL/min（標準状態）、窒素ガス流量を５０mL/min（標準状態）とそれぞれ一定にして堆積時間を９分に設定した。
【００７２】
ところで、第２の実施形態においては、ＨｆＯ2 膜２２を６５０℃という比較的高い温度で形成しているため、ＨｆＯ2 膜２２における多結晶粒界２２ａ同士の間隔は堆積時点で比較的大きくなっている。例えば、ＨｆＯ2 膜２２における多結晶粒界２２ａの密度は、第１の実施形態において３１０℃で形成された第１のＨｆＯ2 層１２における多結晶粒界１２ａの密度よりも小さい（図１（ｂ）参照）。
【００７３】
次に、窒素ガス雰囲気中において例えば９００℃の温度下でシリコン基板２０に対して高温アニールを６０秒間行ない、それによりＨｆＯ2 膜２２の結合状態又は組成比を安定化させる。このとき、高温アニールによって、図３（ｃ）に示すように、ＨｆＯ2 膜２２における多結晶粒界２２ａ同士の間隔は堆積時点（図３（ｂ）参照）と比べてさらに拡大する。具体的には、前述の高温アニール後のＨｆＯ2 膜２２における多結晶粒界２２ａ同士の間隔は５０ｎｍを越える場合が多い。
【００７４】
そこで、次に、図３（ｄ）に示すように、ゲート長が５０ｎｍ程度以下のゲート電極２４をＨｆＯ2 膜２２の上に形成する。これにより、ＨｆＯ2 膜２２におけるゲート電極２４の下側に多結晶粒界２２ａが存在しないようにできる（厳密にはＨｆＯ2 膜２２におけるゲート電極２４の下側に多結晶粒界２２ａが存在する確率を低減できる）。尚、本実施形態において、ゲート電極２４は、例えば窒化タンタル等よりなり、実質的に電極として機能する方形状の導電パターンを意味するものとする。その後、図示は省略しているが、ゲート電極２４の側面にサイドウォールを形成した後、シリコン基板２０に、ソース領域及びドレイン領域となる不純物拡散層を形成する。
【００７５】
以上に説明したように、第２の実施形態によると、シリコン基板２０の上に、多結晶構造を有するＨｆＯ2 膜２２をhigh-kゲート絶縁膜として堆積した後、ＨｆＯ2 膜２２に対して熱処理（高温アニール）を行なって、ＨｆＯ2 膜２２における多結晶粒界２２ａ同士の間隔を、ＨｆＯ2 膜２２上のゲート電極２４のゲート長よりも大きくする。その結果、ＨｆＯ2 膜２２におけるゲート電極２４の下側に存在する多結晶粒界２２ａを低減できるので、絶縁破壊の原因となるリークパスがＨｆＯ2 膜２２中に生じることを防止できる。具体的には、ＨｆＯ2 膜２２の多結晶粒界２２ａにおけるミッドギャップ付近に存在する多大な不純物準位を介してリーク電流が生じること、又はＨｆＯ2 膜２２中で生成された導電性欠陥同士が多結晶粒界２２ａを介してつながってリークパスが形成されることを防止できる。このため、絶縁耐性の優れたhigh-kゲート絶縁膜が得られるので、熱酸化膜の薄膜化限界を超える極薄の電気的膜厚を達成しつつゲート絶縁膜の耐圧及び信頼性を向上させることができる。従って、トランジスタのオン電流を劣化させることなく、ゲートリーク電流を抑制して消費電力を低減できるので、待機電力の極めて小さい高速トランジスタの製造が可能になる。
【００７６】
また、第２の実施形態によると、多結晶構造のＨｆＯ2 膜２２に対して高温アニールを行なうため、該ＨｆＯ2 膜２２を有するhigh-k膜のＬＳＩ製造プロセスにおける耐熱性が非晶質high-k膜と比べて大幅に向上する。すなわち、本実施形態は、ゲート絶縁膜形成後に種々の熱処理が行なわれる従来のＬＳＩ製造プロセスに適用可能である。従って、リーク電流が大幅に低減された、構造的にも電気的にも強固なhigh-kゲート絶縁膜を簡単に実現できる。
【００７７】
尚、第２の実施形態において、ＨｆＯ2 膜２２に対して高温アニールを行なうことにより、ＨｆＯ2 膜２２における多結晶粒界２２ａ同士の間隔（つまり結晶粒径）を、ＨｆＯ2 膜２２上のゲート電極２４のゲート長よりも大きくした。しかし、これに代えて、高温アニールを用いて、ＨｆＯ2 膜２２の結晶サイズ自体を、ゲート電極２４のゲート面積よりも大きくしてもよい。この場合、ＨｆＯ2 膜２２におけるゲート電極２４の下側に存在する多結晶粒界２２ａをより一層低減できる。
【００７８】
また、第２の実施形態において、ＨｆＯ2 膜２２をＣＶＤ法を用いて形成したが、これに代えて、スパッタ法等のＰＶＤ法を用いて形成してもよい。但し、ＰＶＤ法を用いた場合、堆積時点のＨｆＯ2 膜における多結晶化の程度はＣＶＤ法を用いた場合と比べてやや小さくなる。
【００７９】
また、第２の実施形態において、ゲート絶縁膜材料となる高誘電率の金属酸化物としてＨｆＯ2 を用いた。しかし、これに限られず、ランタノイド、アクチノイド若しくはアルミニウム等の３族元素（３Ａ族元素及び３Ｂ族元素の両方を含む）、又は、ジルコニウム等の４族元素を含む他の金属酸化物を用いてもよい。具体的には、多結晶構造を呈する高誘電率の他の金属酸化物、例えばＺｒＯ2 、Ａｌ2Ｏ3又はＬａ2Ｏ3等を用いて多結晶層を形成し、その後、該多結晶層に対して高温アニールを行なって結晶粒界同士の間隔をゲート電極の少なくとも一方向の長さより大きくすることによっても同様の効果が得られる。
【００８０】
また、第２の実施形態において、高誘電率を有する金属酸化物膜をゲート絶縁膜として用いたＭＯＳＦＥＴを対象としたが、これに限られず、金属酸化物膜を用いた他のデバイス、例えば、金属酸化物膜を容量絶縁膜として用いたキャパシタ等を対象としても同様の効果が得られることは言うまでもない。キャパシタを対象とする場合、容量絶縁膜となる金属酸化物の多結晶層に対して高温アニールを行なって結晶粒界同士の間隔をプレート電極（実質的に電極として機能する方形状の導電パターン）の少なくとも一方向の長さよりも大きくする。
【００８１】
（第２の実施形態の変形例）
以下、本発明の第２の実施形態の変形例に係る半導体装置及びその製造方法について、金属ー絶縁物ー半導体の３層構造の絶縁物として金属酸化物を用いたＭＯＳＦＥＴを例として図面を参照しながら説明する。
【００８２】
尚、第２の実施形態の変形例が第２の実施形態と異なっている点は次の通りである。すなわち、第２の実施形態においては、high-kゲート絶縁膜となる多結晶金属酸化物層におけるゲート電極の下側に結晶粒界が存在しないようにするため、多結晶金属酸化物層の堆積後に熱処理を行なって多結晶金属酸化物層における結晶粒界同士の間隔をゲート長よりも大きくした。それに対して、第２の実施形態の変形例においては、high-kゲート絶縁膜となる単結晶金属酸化物層をシリコン基板上にエピタキシャル成長させることによって、熱処理を行なうことなく、単結晶金属酸化物層におけるゲート電極の下側に結晶粒界が存在しないようにする。
【００８３】
図４（ａ）〜（ｃ）は本発明の第２の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【００８４】
まず、図４（ａ）に示すように、シリコン基板３０に対して、例えば酸化前処理等のウェット処理を行なう。具体的には、シリコン基板３０に対して、温水洗浄、過酸化水素水を混入したバッファードフッ酸による洗浄、又は過酸化水素水濃度を増加させた改良ＳＣ−１溶液による洗浄と、希釈フッ酸による化学酸化膜除去処理とを繰り返し行なう。その後、アンモニアガス中において例えば７００℃の温度下でシリコン基板３０に対して２０秒間の熱処理を行なって、シリコン基板３０上に、厚さ１ｎｍ程度以下のシリコン窒化膜３１を界面反応阻止層として形成する。このとき、後の工程でＨｆＯ2 膜をエピタキシャル成長させやすくするためにシリコン窒化膜３１をできる限り薄く形成することが好ましい。
【００８５】
次に、図４（ｂ）に示すように、シリコン基板３０の上にシリコン窒化膜３１を介してＨｆＯ2 膜３２をエピタキシャル成長させる。具体的には、例えば基板温度を６００〜７００℃程度に設定して、１０-7〜１０-8Ｐａ程度の真空状態でＭＢＥ（molecular beam epitaxy：分子線エピタキシー）法を実施することにより厚さ６．０ｎｍ程度のＨｆＯ2 膜３２を堆積する。このとき、シリコン基板３０（正確にはシリコン窒化膜３１）とＨｆＯ2 膜３２との間に、つまりシリコン基板３０におけるＨｆＯ2 膜３２との界面に、ＭＢＥ法の実施に起因する界面反応に起因して、図４（ｂ）に示すように、ハフニウムシリケート（ＨｆＳｉxＯy（但しｘ＋ｙ＝１、ｘ＞０、ｙ＞０））層３３が必然的に形成される。従って、図４（ｂ）に示す工程でＨｆＯ2 膜３２を形成した時点で、シリコン基板３０上にはシリコン窒化膜３１を介して、ＨｆＳｉxＯy層３３及びＨｆＯ2 膜３２が積層された２層構造が生じている。この２層構造は、ゲート絶縁膜を構成するhigh-k膜である。尚、ＨｆＯ2 膜３２は単結晶層であるのに対して、ＨｆＳｉxＯy層３３は一般に非晶質層である。
【００８６】
次に、図４（ｃ）に示すように、例えば窒化タンタルよりなるゲート電極３４をＨｆＯ2 膜３２の上に形成する。その後、図示は省略しているが、ゲート電極３４の側面にサイドウォールを形成した後、シリコン基板３０に、ソース領域及びドレイン領域となる不純物拡散層を形成する。
【００８７】
以上に説明したように、第２の実施形態の変形例によると、シリコン基板３０の上に、単結晶構造を有するＨｆＯ2 膜３２をhigh-kゲート絶縁膜としてエピタキシャル成長させた後、ＨｆＯ2 膜３２の上にゲート電極３４を形成する。ここで、ＨｆＯ2 膜３２におけるゲート電極３４の下側に結晶粒界が存在することがないので、言い換えると、粒界自体が存在しないＨｆＯ2 膜３２を形成できるので、ＨｆＯ2 膜３２中に、絶縁破壊の原因となるリークパスが生じることを防止できる。このため、絶縁耐性の優れたhigh-kゲート絶縁膜が得られるので、熱酸化膜の薄膜化限界を超える極薄の電気的膜厚を達成しつつゲート絶縁膜の耐圧及び信頼性を向上させることができる。従って、トランジスタのオン電流を劣化させることなく、ゲートリーク電流を抑制して消費電力を低減できるので、待機電力の極めて小さい高速トランジスタの製造が可能になる。
【００８８】
また、第２の実施形態の変形例によると、ＨｆＯ2 膜３２に対して熱処理を行なうことなく前述の効果が得られるので、製造工程を簡単化できる。
【００８９】
また、第２の実施形態の変形例によると、単結晶構造のＨｆＯ2 膜３２を有するhigh-k膜の耐熱性は非晶質high-k膜と比べて優れているため、リーク電流が大幅に低減された、構造的にも電気的にも強固なhigh-kゲート絶縁膜を簡単に実現できる。
【００９０】
また、第２の実施形態の変形例によると、ＨｆＯ2 膜３２をＭＢＥ法を用いて形成するため、単結晶構造を有するＨｆＯ2 膜３２を確実に形成できる。
【００９１】
尚、第２の実施形態の変形例において、ＨｆＯ2 膜３２をＭＢＥ法を用いて形成したが、これに代えて、単結晶構造を有するＨｆＯ2 膜を形成できる他のエピタキシャル成長法を用いても同様の効果が得られることは言うまでもない。
【００９２】
また、第２の実施形態の変形例において、ゲート絶縁膜材料となる高誘電率の金属酸化物としてＨｆＯ2 を用いた。しかし、これに限られず、ランタノイド、アクチノイド若しくはアルミニウム等の３族元素（３Ａ族元素及び３Ｂ族元素の両方を含む）、又は、ジルコニウム等の４族元素を含む他の金属酸化物を用いてもよい。具体的には、単結晶構造を呈する高誘電率の他の金属酸化物、例えばＺｒＯ2 、Ａｌ2Ｏ3又はＬａ2Ｏ3等を用いて単結晶層をシリコン基板３０上にエピタキシャル成長させても同様の効果が得られる。
【００９３】
また、第２の実施形態の変形例において、高誘電率を有する金属酸化物膜をゲート絶縁膜として用いたＭＯＳＦＥＴを対象としたが、これに限られず、金属酸化物膜を用いた他のデバイス、例えば、金属酸化物膜を容量絶縁膜として用いたキャパシタ等を対象としても同様の効果が得られることは言うまでもない。
【００９４】
【発明の効果】
本発明によると、結晶粒界が不連続になるように積層された複数の多結晶層、又は電極の下側部分に結晶粒界が存在しない多結晶層若しくは単結晶層をhigh-k膜として設けるため、結晶粒界に起因するリークパスがhigh-k膜に生じることを防止できる。このため、絶縁耐性の優れたhigh-k膜が得られるので、熱酸化膜の薄膜化限界を超える極薄の電気的膜厚を達成しつつゲート絶縁膜や容量絶縁膜の耐圧及び信頼性を向上させることができる。また、多結晶層又は単結晶層を有するhigh-k膜の耐熱性は非晶質high-k膜と比べて優れているため、リーク電流が大幅に低減された、構造的にも電気的にも強固なhigh-k膜を実現できる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の製造方法によって形成されたhigh-k膜を有するＭＯＳキャパシタのＩ−Ｖ特性を示す図である。
【図３】（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】（ａ）〜（ｃ）は本発明の第２の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】（ａ）〜（ｄ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
１０ シリコン基板
１１ シリコン窒化膜
１２ 第１のＨｆＯ2 層
１２ａ 多結晶粒界
１３ ＨｆＳｉxＯy層
１４ 第２のＨｆＯ2 層
１４ａ 多結晶粒界
１５ 第３のＨｆＯ2 層
１５ａ 多結晶粒界
１６ ＨｆＳｉxＯy層
１７ 窒化タンタル膜
２０ シリコン基板
２１ シリコン窒化膜
２２ ＨｆＯ2 膜
２２ａ 多結晶粒界
２３ ＨｆＳｉxＯy層
２４ ゲート電極
３０ シリコン基板
３１ シリコン窒化膜
３２ ＨｆＯ2 膜
３３ ＨｆＳｉxＯy層
３４ ゲート電極
ｂ１ ＨｆＳｉxＯy層１６と第１のＨｆＯ2 層１２との界面
ｂ２ 第１のＨｆＯ2 層１２と第２のＨｆＯ2 層１４との界面
ｂ３ 第２のＨｆＯ2 層１４と第３のＨｆＯ2 層１５との界面
Claims (18)
- 半導体基板上に、絶縁性の金属酸化物よりなる第１の多結晶層を第１の温度で堆積する工程と、
前記第１の多結晶層の上に、前記金属酸化物よりなる第２の多結晶層を、第１の温度と異なる第２の温度で堆積する工程とを備えていることを特徴とする絶縁膜形成方法。 - 前記第２の多結晶層の上に、前記金属酸化物よりなる第３の多結晶層を、第２の温度と異なる第３の温度で堆積する工程をさらに備えていることを特徴とする請求項１に記載の絶縁膜形成方法。
- 前記第１の多結晶層及び第２の多結晶層は、ＣＶＤ法又はＰＶＤ法により堆積されることを特徴とする請求項１に記載の絶縁膜形成方法。
- 前記金属酸化物は３族元素を含むことを特徴とする請求項１に記載の絶縁膜形成方法。
- 前記３族元素はランタノイド、アクチノイド又はアルミニウムであることを特徴とする請求項４に記載の絶縁膜形成方法。
- 前記金属酸化物は４族元素を含むことを特徴とする請求項１に記載の絶縁膜形成方法。
- 前記４族元素はハフニウム又はジルコニウムであることを特徴とする請求項６に記載の絶縁膜形成方法。
- 半導体基板上に、絶縁性の金属酸化物よりなる多結晶層を堆積する工程と、
前記多結晶層に対して熱処理を行なう工程と、
前記多結晶層の上に、方形状の電極を形成する工程とを備え、
前記熱処理を行なう工程は、前記多結晶層における結晶粒界同士の間隔を、前記電極の少なくとも一方向の長さよりも大きくする工程を含むことを特徴とする半導体装置の製造方法。 - 前記多結晶層は、ＣＶＤ法又はＰＶＤ法により堆積されることを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記金属酸化物は３族元素を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記３族元素はランタノイド、アクチノイド又はアルミニウムであることを特徴とする請求項１０に記載の半導体装置の製造方法。
- 前記金属酸化物は４族元素を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記４族元素はハフニウム又はジルコニウムであることを特徴とする請求項１２に記載の半導体装置の製造方法。
- 半導体基板上に形成された、絶縁性の金属酸化物よりなる多結晶層と、
前記多結晶層上に形成された方形状の電極とを備え、
前記多結晶層における結晶粒界同士の間隔は、前記電極の少なくとも一方向の長さよりも大きいことを特徴とする半導体装置。 - 前記金属酸化物は３族元素を含むことを特徴とする請求項１４に記載の半導体装置。
- 前記３族元素はランタノイド、アクチノイド又はアルミニウムであることを特徴とする請求項１５に記載の半導体装置。
- 前記金属酸化物は４族元素を含むことを特徴とする請求項１４に記載の半導体装置。
- 前記４族元素はハフニウム又はジルコニウムであることを特徴とする請求項１７に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001377200A JP4025542B2 (ja) | 2001-12-11 | 2001-12-11 | 絶縁膜形成方法、半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001377200A JP4025542B2 (ja) | 2001-12-11 | 2001-12-11 | 絶縁膜形成方法、半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003179051A JP2003179051A (ja) | 2003-06-27 |
| JP4025542B2 true JP4025542B2 (ja) | 2007-12-19 |
Family
ID=19185226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001377200A Expired - Fee Related JP4025542B2 (ja) | 2001-12-11 | 2001-12-11 | 絶縁膜形成方法、半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4025542B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10325922B2 (en) | 2017-05-31 | 2019-06-18 | Samsung Electronics Co., Ltd. | Semiconductor device including insulating layers and method of forming the same |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7476916B2 (en) | 2003-05-29 | 2009-01-13 | Nec Corporation | Semiconductor device having a mis-type fet, and methods for manufacturing the same and forming a metal oxide film |
| US7172947B2 (en) * | 2004-08-31 | 2007-02-06 | Micron Technology, Inc | High dielectric constant transition metal oxide materials |
| US7619272B2 (en) | 2004-12-07 | 2009-11-17 | Lsi Corporation | Bi-axial texturing of high-K dielectric films to reduce leakage currents |
| JP2006344837A (ja) * | 2005-06-09 | 2006-12-21 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR100773749B1 (ko) * | 2006-05-09 | 2007-11-09 | 주식회사 아이피에스 | 박막 증착 방법 |
| KR100773751B1 (ko) | 2006-05-09 | 2007-11-09 | 주식회사 아이피에스 | 박막 증착 방법 |
| JP5869784B2 (ja) * | 2011-06-30 | 2016-02-24 | キヤノンアネルバ株式会社 | 金属酸化物高誘電体エピタキシャル膜の製造方法、および基板処理装置 |
| JP2014053571A (ja) | 2012-09-10 | 2014-03-20 | Toshiba Corp | 強誘電体メモリ及びその製造方法 |
| WO2019151277A1 (ja) * | 2018-01-31 | 2019-08-08 | 株式会社デンソー | 半導体装置および半導体装置の製造方法 |
-
2001
- 2001-12-11 JP JP2001377200A patent/JP4025542B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10325922B2 (en) | 2017-05-31 | 2019-06-18 | Samsung Electronics Co., Ltd. | Semiconductor device including insulating layers and method of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003179051A (ja) | 2003-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10068771B2 (en) | System and method for mitigating oxide growth in a gate dielectric | |
| US6911707B2 (en) | Ultrathin high-K gate dielectric with favorable interface properties for improved semiconductor device performance | |
| KR100721469B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7671426B2 (en) | Metal insulator semiconductor transistor using a gate insulator including a high dielectric constant film | |
| JP3042444B2 (ja) | 半導体装置の製造方法 | |
| JP3600476B2 (ja) | 半導体装置の製造方法 | |
| US7205186B2 (en) | System and method for suppressing oxide formation | |
| JP2002314067A (ja) | 半導体装置およびｍｉｓ型電界効果トランジスタの製造方法 | |
| JP2003179049A (ja) | 絶縁膜形成方法、半導体装置及びその製造方法 | |
| JP4120938B2 (ja) | 高誘電率絶縁膜を有する半導体装置とその製造方法 | |
| JP4025542B2 (ja) | 絶縁膜形成方法、半導体装置及びその製造方法 | |
| JPH06163898A (ja) | 薄膜トランジスターの製造方法 | |
| US9786762B2 (en) | Gate electrode of a semiconductor device, and method for producing same | |
| JP3875477B2 (ja) | 半導体素子 | |
| US9048307B2 (en) | Method of manufacturing a semiconductor device having sequentially stacked high-k dielectric layers | |
| JP3647785B2 (ja) | 半導体装置の製造方法 | |
| JP4757579B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| KR100621542B1 (ko) | 미세 전자 소자의 다층 유전체막 및 그 제조 방법 | |
| US6762454B1 (en) | Stacked polysilicon layer for boron penetration inhibition | |
| EP0825640A2 (en) | FET gate insulation and process for manufacturing | |
| JP3940552B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP5372394B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004265973A (ja) | 半導体装置の製造方法 | |
| JP5189309B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| KR20080000922A (ko) | 반도체 소자의 게이트 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071005 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |