JP5189309B2 - 絶縁ゲート型半導体装置及びその製造方法 - Google Patents
絶縁ゲート型半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5189309B2 JP5189309B2 JP2007099789A JP2007099789A JP5189309B2 JP 5189309 B2 JP5189309 B2 JP 5189309B2 JP 2007099789 A JP2007099789 A JP 2007099789A JP 2007099789 A JP2007099789 A JP 2007099789A JP 5189309 B2 JP5189309 B2 JP 5189309B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- polycrystalline
- gate insulating
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
(1)High−k/Si界面での酸素が抜けたことが原因になり、HfとSiとの間で結合が発生し、このHf−Si結合が原因となってピンニングが起こることが報告されている(例えば、非特許文献1参照)。
(2)High−k/Si界面では、High−k膜中に酸素欠損が数多くあり、この酸素欠陥が有している電荷が2- であり、この電荷に起因して界面に電気双極子が発生して、バンドの湾曲を引起し、ピンニングが起こるという仮説が提案されている(例えば、非特許文献2参照)。
また、ゲート電極をPtシリサイドやNiシリサイド等のシリサイド電極とした場合、その組成比を変えることで、フェルミレベルピンニングを除去することも試みられている。
これは、通常の熱酸化膜はフレキシブル性に欠けるハードなTridymite構造に近いアモルファス構造のSiO2 膜であるため、酸素欠損に伴って発生するボンドの組み換えにより構造緩和ができないためである。
C.Hobbs et al.,IEEE Trans.Electron Devices,vol.51,pp.971−983,2004 K.Shiraishi et al.,VLSI Symp.Tech.Dig.,2004,pp.108−110
図9参照
図9は、50%の酸素欠損の場合のHfO2 界面の説明図であり、上図は分子結合図であり、下図は界面における局所状態密度(LDOS:Local Density Of States)の説明図である。
図10は、50%の酸素欠損の場合のフェルミレベルシフトの説明図であり、上図はp型シリコン基板フェルミレベルシフトの説明図であり、また、下図はp型多結晶シリコン層のフェルミレベルシフトの説明図である。
上図から明らかなように、p型シリコン基板の場合には、価電子帯(図におけるマイナスエネルギー側)の端部近傍にあるはずのEf が界面ダイポールの影響により価電子帯の端部から大きくシフトしている。
なお、下図から明らかなように、p型多結晶シリコン層の場合には価電子帯の端部にEf が存在している。
図11は、100%の酸素欠損の場合のHfO2 界面の説明図であり、上図は分子結合図であり、下図は界面における局所状態密度(LDOS:Local Density Of States)の説明図である。
上図から明らかなように、界面においてSi原子は相互に結合してダイマー(dimer)を形成しているが、酸素原子が界面において100%欠損しているので、二等辺三角形状の対称ダイマーとなる。
図12は、100%の酸素欠損の場合のフェルミレベルシフトの説明図であり、上図はp型シリコン基板フェルミレベルシフトの説明図であり、また、下図はp型多結晶シリコン層のフェルミレベルシフトの説明図である。
上図から明らかなように、p型シリコン基板の場合には、価電子帯の端部近傍にあるはずのEf が界面ダイポールの影響により価電子帯の端部から大きくシフトしている。
また、下図から明らかなように、p型多結晶シリコン層の場合にも価電子帯の端部にあるはずのEf が界面ダイポールの影響により価電子帯の端部から大きくシフトしている。
図13は、このようなフェルミレベルのシフトを模式的に示したものであり、左側に示すSiO2 /多結晶シリコンの場合には、多結晶シリコン層中におけるフェルミレベルは、p型の場合には価電子帯の端部近傍に存在し、n型の場合には伝導帯の端部近傍に存在している。
図14は、HfO2 /多結晶シリコン界面の実効仕事関数と上部電極の仕事関数の界面酸素欠損量依存性の説明図であり、上図はBドープのp型多結晶シリコンの場合の上部電極の仕事関数(WF:Work Function)と実効仕事関数(Effective WF)を示し、下図はAsをドープしたn型多結晶シリコンの場合の上部電極の仕事関数と実効仕事関数を示している。
なお、図における符号5は、ソース・ドレイン領域である。
図1参照
上記課題を解決するために、本発明は、絶縁ゲート型半導体装置において、半導体基板1と、半導体基板1上に形成されたHf、Zr或いはAlの少なくとも一つと酸素とを含むゲート絶縁膜2と、ゲート絶縁膜2上に形成された1原子層乃至2原子層の厚さの多結晶Ge層或いは多結晶Si1-x Gex (x>0.5)層からなるキャップ層3と、キャップ層3上に形成された多結晶シリコンを含むゲート電極4とを有することを特徴とする。
なお、キャップ層3の厚さは1原子層乃至2原子層であるので、Vthに与える影響は殆どない。
なお、この時のGeのドーズ量を制御することによって、界面に形成される多結晶Ge層或いは多結晶Si1-x Gex (x>0.5)層の厚さを1原子層乃至2原子層に制御することが可能になる。
図2参照
図2は、本発明の実施の形態のMISFETの概略的構成図であり、n型シリコン基板11上にHfO2 、HfSiO、HfSiON、HfAlO、HfAlON、ZrO2 、ZrSiO、ZrSiON、ZrAlO、ZrAlON、又は、Al2 O3 等の酸素を含む高誘電体膜12、厚さが、例えば、1原子層乃至2原子層のGe膜或いはSi1-x Gex (x>0.5)膜からなるキャップ層13、及び、多結晶シリコンからなるゲート電極14を順次積層してゲート構造を構成するとともに、ゲート構造の両側にp型ソース・ドレイン領域15を形成し、その上にソース・ドレイン電極16を形成したものである。
図3は、キャップ層界面の分子構造のモデル図であり、キャップ層13と高誘電体膜12との界面でキャップ層13を構成するGe原子の一部が高誘電体膜12を構成するHf原子と結合して、Si−Si結合のダイマーが消失している様子を示している。
なお、ここでは説明を簡単にするために、高誘電体膜12としてHfO2 を、キャップ層13としてGe膜を、また、ゲート電極14として多結晶シリコンを用いて示しており、また、シリコン基板としてはp型シリコン基板の場合を示している。
なお、高誘電体膜12とシリコン基板との界面にSiO2 膜を設けているが、これは移動度の低下を抑制するために設けている。
図4は、本発明の実施の形態におけるゲート電極をBドープのp型多結晶シリコンとし、界面における酸素欠損が100%の場合の局所的状態密度の説明図であり、上図はキャップ層における局所的状態密度、中図はp型多結晶シリコン層における局所的状態密度、であり、下図は、p型シリコン基板の局所的状態密度の説明図である。
図5参照
まず、n型シリコン基板21に素子分離領域22を形成したのち、全面にLL−D&A(Layer−by−Layer Deposition & Annealing)法を用いて厚さが1.6nm〜5.0nm、例えば、2.4nmのHfAlOx からなる高誘電体膜23を堆積させる。
この時、多結晶Ge膜はトランジスタのVthに影響を与えないように、その膜厚が1原子層乃至2原子層になるように成膜する。
次いで、フォトリソグラフィー工程とドライエッチング工程を用いて多結晶シリコン層25乃至高誘電体膜23を例えば、65nm長さに成形することによって、ゲート絶縁膜26及びゲート電極27からなるゲート構造を形成する。
次いで、全面にCo膜を堆積させたのち、熱処理により合金化すことによって、p型ソース・ドレイン領域32及びゲート電極27の表面にCoシリサイド電極33を形成したのち、未反応のCo膜を除去する。
図8参照
図8は、本発明の実施例2のMISFETの概略的断面図であり、まず、n型シリコン基板21に素子分離領域22を形成したのち、全面にLPCVD法(減圧CVD法)を用いて厚さが1.6nm〜5.0nm、例えば、2.4nmのHfO2 からなる高誘電体膜36を堆積させる。
この時、Si1-x Gex のGe比xが0.5以上になるように、注入量及び熱処理条件を設定する。
即ち、ZrはHfと同じ族に属しており、価電子の数は同じであり、したがって、酸化物を構成した場合の結晶構造でみて、ほぼ同じ格子定数を有しているので、Hfと同等の効果が得られる。
因に、monoclinic構造の結晶の場合には、
HfO2 :a=5.29Å,b=5.18Å,c=5.12Å
ZrO2 :a=5.15Å,b=5.21Å,c=5.31Å
であり、また、cubic構造の場合には、
HfO2 :a=b=c=5.12Å
ZrO2 :a=b=c=5.07Å
である。
再び、図1参照
(付記1) 半導体基板1と、前記半導体基板1上に形成されたHf、Zr或いはAlの少なくとも一つと酸素とを含むゲート絶縁膜2と、前記ゲート絶縁膜2上に形成された1原子層乃至2原子層の厚さの多結晶Ge層或いは多結晶Si1-x Gex (x>0.5)層からなるキャップ層3と、前記キャップ層3上に形成された多結晶シリコンを含むゲート電極4とを有することを特徴とする絶縁ゲート型半導体装置。
(付記2) 上記多結晶シリコン層が、Bをドープしたp型多結晶シリコン層であることを特徴とする付記1記載の絶縁ゲート型半導体装置。
(付記3) 上記ゲート絶縁膜2が、HfO2 、HfSiO、HfSiON、HfAlO、HfAlON、ZrO2 、ZrSiO、ZrSiON、ZrAlO、ZrAlON、又は、Al2 O3 のいずれか一つを含むことを特徴とする付記1または2に記載の絶縁ゲート型半導体装置。
(付記4) 上記キャップ層3を構成するGe原子の一部と、上記ゲート絶縁膜2を構成するHf原子、Al原子、または、Zr原子の一部が直接結合していることを特徴とする付記3記載の絶縁ゲート型半導体装置。
(付記5) 半導体基板1上にHf、Zr或いはAlの少なくとも一つと酸素とを含むゲート絶縁膜2を堆積する工程と、前記ゲート絶縁膜2上に1原子層乃至2原子層の厚さの多結晶Ge層或いは多結晶Si1-x Gex (x>0.5)層からなるキャップ層3を堆積する工程と、前記キャップ層上に多結晶シリコン層4を堆積する工程とを有することを特徴とする絶縁ゲート型半導体装置の製造方法。
(付記6) 上記キャップ層3を堆積する工程において、原子層エピタキシャル成長法を用いてキャップ層3を成膜することを特徴とする付記5記載の絶縁ゲート型半導体装置の製造方法。
(付記7) 半導体基板1上にHf、Zr或いはAlの少なくとも一つと酸素とを含むゲート絶縁膜2を堆積する工程と、前記ゲート絶縁膜2上に多結晶シリコン層4を堆積する工程と、前記多結晶シリコン層4にGeを注入する工程と、前記多結晶シリコン層4を熱処理し、前記Geを前記ゲート絶縁膜2と前記多結晶シリコン層4の界面に拡散させ、前記界面に1原子層乃至2原子層の厚さの多結晶Ge層或いは多結晶Si1-x Gex (x>0.5)層からなるキャップ層3を形成する工程とを有することを特徴とする絶縁ゲート型半導体装置の製造方法。
(付記8) 上記ゲート絶縁膜2が、HfO2 、HfSiO、HfSiON、HfAlO、HfAlON、ZrO2 、ZrSiO、ZrSiON、ZrAlO、ZrAlON、又は、Al2 O3 のいずれか一つを含むことを特徴とする付記5乃至7のいずれか1に記載の絶縁ゲート型半導体装置の製造方法。
2 ゲート絶縁膜
3 キャップ層
4 ゲート電極
5 ソース・ドレイン領域
11 n型シリコン基板
12 高誘電体膜
13 キャップ層
14 ゲート電極
15 p型ソース・ドレイン領域
16 ソース・ドレイン電極
21 n型シリコン基板
22 素子分離領域
23 高誘電体膜
24 キャップ層
25 多結晶シリコン層
26 ゲート絶縁膜
27 ゲート電極
28 Bイオン
29 p型エクステンション領域
30 サイドウォール
31 Bイオン
32 p型ソース・ドレイン領域
33 Coシリサイド電極
34 層間絶縁膜
35 プラグ
36 高誘電体膜
37 Geイオン
38 キャップ層
39 ゲート絶縁膜
Claims (5)
- 半導体基板と、前記半導体基板上に形成されたHf、Zr或いはAlの少なくとも一つと酸素とを含むゲート絶縁膜と、前記ゲート絶縁膜上に形成された1原子層乃至2原子層の厚さの多結晶Ge層或いは多結晶Si1-x Gex (x>0.5)層からなるキャップ層と、前記キャップ層上に形成された多結晶シリコンを含むゲート電極とを有することを特徴とする絶縁ゲート型半導体装置。
- 上記ゲート絶縁膜が、HfO2 、HfSiO、HfSiON、HfAlO、HfAlON、ZrO2 、ZrSiO、ZrSiON、ZrAlO、ZrAlON、又は、Al2 O3 のいずれか一つを含むことを特徴とする請求項1記載の絶縁ゲート型半導体装置。
- 上記キャップ層を構成するGe原子の一部と、上記ゲート絶縁膜を構成するHf原子、Al原子、または、Zr原子の一部が直接結合していることを特徴とする請求項2記載の絶縁ゲート型半導体装置。
- 半導体基板上にHf、Zr或いはAlの少なくとも一つと酸素とを含むゲート絶縁膜を堆積する工程と、前記ゲート絶縁膜上に1原子層乃至2原子層の厚さの多結晶Ge層或いは多結晶Si1-x Gex (x>0.5)層からなるキャップ層を堆積する工程と、前記キャップ層上に多結晶シリコン層を堆積する工程とを有することを特徴とする絶縁ゲート型半導体装置の製造方法。
- 半導体基板上にHf、Zr或いはAlの少なくとも一つと酸素とを含むゲート絶縁膜を堆積する工程と、前記ゲート絶縁膜上に多結晶シリコン層を堆積する工程と、前記多結晶シリコン層にGeを注入する工程と、前記多結晶シリコン層を熱処理し、前記Geを前記ゲート絶縁膜と前記多結晶シリコン層の界面に拡散させ、前記界面に1原子層乃至2原子層の厚さの多結晶Ge層或いは多結晶Si1-x Gex (x>0.5)層からなるキャップ層を形成する工程とを有することを特徴とする絶縁ゲート型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007099789A JP5189309B2 (ja) | 2007-04-05 | 2007-04-05 | 絶縁ゲート型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007099789A JP5189309B2 (ja) | 2007-04-05 | 2007-04-05 | 絶縁ゲート型半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008258444A JP2008258444A (ja) | 2008-10-23 |
JP5189309B2 true JP5189309B2 (ja) | 2013-04-24 |
Family
ID=39981709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007099789A Expired - Fee Related JP5189309B2 (ja) | 2007-04-05 | 2007-04-05 | 絶縁ゲート型半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5189309B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3834564B2 (ja) * | 2003-06-13 | 2006-10-18 | シャープ株式会社 | 半導体装置及びその製造方法 |
JP2005158998A (ja) * | 2003-11-26 | 2005-06-16 | Toshiba Corp | 半導体装置の製造方法 |
JP4005055B2 (ja) * | 2004-05-25 | 2007-11-07 | Necエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2006086511A (ja) * | 2004-08-17 | 2006-03-30 | Nec Electronics Corp | 半導体装置 |
JP2006190800A (ja) * | 2005-01-06 | 2006-07-20 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2006278873A (ja) * | 2005-03-30 | 2006-10-12 | Seiko Epson Corp | 半導体装置およびその製造方法 |
-
2007
- 2007-04-05 JP JP2007099789A patent/JP5189309B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008258444A (ja) | 2008-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6914312B2 (en) | Field effect transistor having a MIS structure and method of fabricating the same | |
JP6218384B2 (ja) | タングステンゲート電極を備えた半導体装置の製造方法 | |
US7632745B2 (en) | Hybrid high-k gate dielectric film | |
US7507632B2 (en) | Semiconductor device and manufacturing method thereof | |
TW200532910A (en) | High-k gate dielectric stack with buffer layer to improve threshold voltage characteristics | |
US8980718B2 (en) | PMOS transistors and fabrication method | |
KR100976279B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20120012939A1 (en) | Semiconductor device and method of manufacturing the same | |
US7939396B2 (en) | Base oxide engineering for high-K gate stacks | |
US20110291205A1 (en) | High-k gate dielectric and method of manufacture | |
JP4025542B2 (ja) | 絶縁膜形成方法、半導体装置及びその製造方法 | |
JP4757579B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
CN102067287A (zh) | 场效应晶体管的高-k栅极结构中的界面层再生长控制 | |
JP5189309B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
TW200901474A (en) | Semiconductor device and manufacturing method therefor | |
JP5372394B2 (ja) | 半導体装置及びその製造方法 | |
JP2010212618A (ja) | 半導体装置 | |
KR20210033346A (ko) | 전자 소자 및 그 제조방법 | |
US7893508B2 (en) | Semiconductor device and manufacturing method thereof | |
CN104900502B (zh) | 栅介质层的形成方法和mos晶体管的形成方法 | |
US20240222195A1 (en) | Dipole formation processes | |
JP5252627B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP4712292B2 (ja) | 半導体装置及びその製造方法 | |
JP2008177497A (ja) | 半導体装置の製造方法 | |
CN105575988A (zh) | 一种防止高k材料氧扩散的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100106 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100702 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20111114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |