CN104900502B - 栅介质层的形成方法和mos晶体管的形成方法 - Google Patents

栅介质层的形成方法和mos晶体管的形成方法 Download PDF

Info

Publication number
CN104900502B
CN104900502B CN201410077194.5A CN201410077194A CN104900502B CN 104900502 B CN104900502 B CN 104900502B CN 201410077194 A CN201410077194 A CN 201410077194A CN 104900502 B CN104900502 B CN 104900502B
Authority
CN
China
Prior art keywords
dielectric layer
boundary layer
layer
forming method
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410077194.5A
Other languages
English (en)
Other versions
CN104900502A (zh
Inventor
刘海龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410077194.5A priority Critical patent/CN104900502B/zh
Publication of CN104900502A publication Critical patent/CN104900502A/zh
Application granted granted Critical
Publication of CN104900502B publication Critical patent/CN104900502B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种栅介质层的形成方法和MOS晶体管的形成方法。其中,所述栅介质层的形成方法包括:提供第一半导体衬底;在所述第一半导体衬底上形成界面层;在所述界面层上形成金属层;在所述金属层上形成高K介质层;进行退火处理,所述界面层与所述第一半导体衬底接触的部分在所述退火处理过程中被还原为硅,并与所述第一半导体衬底构成第二半导体衬底,所述界面层的厚度减薄。所述方法能够减小EOT,并且,所述形成方法形成的所述界面层致密度和均匀度更好,从而在相同的栅介质层厚度情况下,栅介质层的介电常数更大,使相应的半导体结构性能提高。

Description

栅介质层的形成方法和MOS晶体管的形成方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种栅介质层的形成方法和MOS晶体管的形成方法。
背景技术
随着半导体工艺技术节点的减小,传统的二氧化硅栅介质层和多晶硅栅电极层的金属-氧化物-半导体场效应晶体管(metal-oxide-semiconductor Field-Effect-Transistor,MOSFET,以下简称MOS晶体管)器件出现了漏电量增加和栅极层损耗等问题。为解决这些问题,现有技术中提出了采用高K(high K,HK)材料代替二氧化硅制作栅介质层,即高K介质层,并采用金属材料代替多晶硅制作栅电极层(metal gate,MG),即金属栅极,此结构简称为HKMG。
然而,使用高K介质层的缺点在于,高K介质层的界面品质较差,如果直接在半导体衬底上形成高K介质层,较差品质的界面容易削弱最终形成的MOS晶体管的电学性能。
为此,现有方法通常在半导体衬底与高K介质层之间设置界面层(interfaciallayer,IL),界面层不仅能在半导体衬底和界面层之间提供较佳品质的界面,还能在高K介质层和界面层之间提供较佳品质的界面,从而改善了高K介质层与半导体衬底之间的界面特性。
这里将界面层和高K介质层等位于金属栅极与半导体衬底(沟道区)之间的叠层称为栅介质层,下同。
请参考图1和图2,示出了现有栅介质层的形成方法各步骤对应的结构示意图。
请参考图1,提供半导体衬底100,在半导体衬底100上形成界面层110。现有方法中通常采用低温(low temperature)快速热氧化方法(low temperature Rapid ThermalOxidation,RTO)或者化学氧化法(Chemical Oxidation)直接形成界面层110。
请参考图2,在界面层110上形成高K介质层120,界面层110和高K介质层120均为栅介质层的一部分。
随着半导体器件尺寸减小,MOS晶体管器件存在着非常严重的短沟道效应,为防止短沟道效应,并提高金属栅极对沟道的控制能力,MOS晶体管中栅介质层的等效氧化层厚度(Equivalent Oxide Thickness,EOT)通常不得超过1nm。因此,界面层110作为栅介质层的其中一部分,其厚度必须较小。
但是直接形成厚度较小且质量较好的界面层110是十分困难的。现有方法形成的界面层110质量通常很差,导致MOS晶体管的性能下降。此外,在栅介质层的形成工艺中,通常还必须采用退火工艺,所述退火工艺会致使界面层110被氧化而导致其厚度增大,进一步加剧了MOS晶体管性能的下降。
因此,需要一种新的栅介质层的形成方法和MOS晶体管的形成方法,以提高界面层的质量,减小界面层的厚度,从而减小EOT,提高MOS晶体管的性能。
发明内容
本发明解决的问题是提供一种栅介质层的形成方法和MOS晶体管的形成方法,以提高界面层的质量,减小界面层的厚度,从而减小EOT,提高MOS晶体管的性能。
为解决上述问题,本发明提供一种栅介质层的形成方法,包括:
提供第一半导体衬底;
在所述第一半导体衬底上形成界面层;
在所述界面层上形成金属层;
在所述金属层上形成高K介质层;
进行退火处理,所述界面层与所述第一半导体衬底接触的部分在所述退火处理过程中被还原为硅,并与所述第一半导体衬底构成第二半导体衬底,所述界面层的厚度减薄。
可选的,所述金属层的材料包括铪、镧、铝、锆、钛、钡或钇中的至少一种。
可选的,所述金属层厚度为
可选的,所述退火处理采用的温度为500℃~700℃,所述退火处理进行的时间为10s~60s。
可选的,所述退火处理采用的保护气体为氮气、氦气、氖气或者氩气,所述退火处理采用的压强为500Torr~1000Torr。
可选的,所述界面层初始厚度为进行所述退火处理之后所述界面层的剩余厚度为所述初始厚度的40%~60%。
可选的,所述金属层采用物理气相沉积法形成。
可选的,所述界面层采用热氧化生长法或者化学氧化法形成。
可选的,所述高K介质层的材料包括氧化铪、氧化镧、氧化锆、氧化钛、氧化钽或者氧化钇中的至少一种。
为解决上述问题,本发明还提供了一种MOS晶体管的形成方法,包括:
提供第一半导体衬底;
在所述第一半导体衬底上形成界面层;
在所述界面层上形成金属层;
在所述金属层上形成高K介质层;
进行退火处理,所述界面层与所述第一半导体衬底接触的部分在所述退火处理过程中被还原为硅,并与所述第一半导体衬底构成第二半导体衬底,所述界面层的厚度减薄;
在所述退火处理之后,在所述高K介质层上形成金属栅极。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案中,在界面层和高K介质层之间形成金属层,并且对所述界面层、所述金属层和所述高K介质层进行退火处理,所述界面层与所述第一半导体衬底接触的部分在所述退火处理过程中被还原为硅,因此界面层的厚度减小,并且此部分硅与所述第一半导体衬底一同构成第二半导体衬底,不影响器件结构。所述金属层被氧化形成金属氧化物层,此金属氧化物层转化为高K介质层的一部分,因此高K介质层的厚度增大。虽然从总体上看,所述界面层的厚度减小,所述高K介质层的厚度增大,并且界面层的厚度减小值与高K介质层的厚度增大值大致相等,但是EOT通常等于界面层厚度加上五分之一的高K介质层厚度,因此,总体而言EOT减小,提高了MOS晶体管的性能。并且,所述形成方法形成的所述界面层致密度和均匀度更好,从而在相同的栅介质层厚度情况下,栅介质层的介电常数更大,使相应的半导体结构性能再次提高。
进一步,界面层的初始厚度为界面层的初始厚度不能太大,否则会削弱高K介质层作为栅介质层的优越性。另外,如果界面层太厚,会增加EOT,以致相应半导体器件的驱动电流减小。因此氧化硅或氮氧化硅界面层的厚度选择小于但是,为了保证所形成的界面层的质量较好,通常其厚度需要达到以上。
进一步,金属层厚度为如果金属层厚度太小,则退火处理过程中,能够还原的界面层厚度太小,因此,通过退火处理对界面层的厚度减薄有限,达不到将EOT减小到所需值的要求。如果金属层太厚,在退火处理之后,可能仍然有金属层剩余,导致栅介质层形成失败。
进一步,退火处理采用的温度为500℃~700℃。通常高K介质层的材料为非晶态,如果温度高于700℃,高K介质层会转化为晶体,导致高K介质层的性质发生变化,而如果温度低于500℃,则达不到金属层与界面层发生氧化还原所需的温度。
附图说明
图1至图2是现有栅介质层的形成方法各步骤对应的结构示意图;
图3至图6是本发明实施例栅介质层的形成方法各步骤对应的结构示意图。
具体实施方式
现有方法通常采用化学氧化工艺或者低温快速热氧化方法形成界面层。化学氧化工艺形成的界面层质量往往不高,主要体现为界面层致密度差,在栅介质层介电常数固定的情况下,很难将界面层做的更薄,而致密性差且厚度较厚的栅介质层必然会导致MOS晶体管器件的沟道区域中的载流子迁移率下降,栅极漏电流提高,使器件电性能变差。同样的,低温快速热氧化方法形成的界面层厚度通常较大,过厚的界面层必然会降低栅介质层总的介电常数。
为此,本发明提供一种栅介质层的形成方法,所述形成方法先在第一半导体衬底上形成界面层,然后在所述界面层上形成金属层,再在所述金属层上形成高K介质层,之后对所述界面层、所述金属层和所述高K介质层进行退火处理,使所述界面层与所述金属层之间发生氧化还原反应,所述氧化还原反应使所述金属层被氧化形成金属氧化物层,此金属氧化物层转化为高K介质层的一部分,而界面层在所述氧化还原反应过程中被部分还原。并且界面层被还原的部分位于与第一半导体衬底接触的位置,并融合为所述第一半导体衬底的一部分,使第一半导体衬底转化为第二半导体衬底。这样,所述界面层的厚度减小,所述高K介质层的厚度增大,并且界面层的厚度减小值与高K介质层的厚度增大值大致相等。由于EOT通常等于界面层厚度加上五分之一的高K介质层厚度,因此总体而言EOT减小,提高了半导体结构性能。并且,所述形成方法形成的所述界面层致密度和均匀度更好,从而在相同的栅介质层厚度情况下,栅介质层的介电常数更大,使相应的半导体结构性能再次提高。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种栅介质层的形成方法,请结合参考图3至图6。
请参考图3,提供第一半导体衬底200。
本实施例中,第一半导体衬底200的材料可以为单晶、多晶或非晶结构的硅或硅锗(SiGe),也可以包括混合的半导体结构,例如碳化硅(SiC)、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、锑化镓或其它合金半导体组合;也可以是绝缘体上硅(SOI)。此外,第一半导体衬底200还可以包括其它材料层结构,例如外延层或埋氧层的多层结构。
本实施例中,第一半导体衬底200可以为平面型衬底,也可以为非平面型衬底。对于非平面型衬底,其表面可包括鳍式晶体管结构或纳米线晶体管结构等。
具体的,本实施例以平面型硅衬底为例进行说明。平面型硅衬底内可以形成有隔离区及位于隔离区之间的有源区。其中隔离区可以是浅沟槽隔离区(STI),也可以是LOCOS隔离区。
当第一半导体衬底200暴露在空气中时,第一半导体衬底200表面将被氧化形成天然氧化物(native oxide)。天然氧化物通常不是半导体器件的理想构成。通常会有杂质嵌入天然氧化物中,并且这些杂质会破坏氧化物的介电特性。例如,金属杂质会使天然氧化物导电,削弱半导体器件的性能。因此,需将第一半导体衬底200表面的天然氧化物去除,并重新在第一半导体衬底200表面形成没有掺入杂质的氧化物,以作为高K介质层与衬底之间的界面层。
本实施例中,可利用氢氟酸溶液去除天然氧化物,然后再用去离子水清洗衬底,接着烘干。再进行退火,以修复第一半导体衬底200表面的晶格缺陷,为后续界面层的形成过程奠定良好的基础,保证后续形成的界面层更加均匀且致密。
请继续参考图3,在第一半导体衬底200上形成界面层210。
本实施例中,界面层210的材料可以为氧化硅或氮氧化硅,其中氧化硅的形成工艺更加成熟,并且氧化硅与更多半导体结构有更好的相容性。因此,本实施例中界面层210的材料以氧化硅作具体说明。
可以采用热氧化生长法或者化学氧化法在第一半导体衬底200上形成界面层210。由于利用热氧化生长法形成的界面层210质量更佳,本实施例选择利用热氧化生长法形成界面层210。
利用热氧化生长法形成氧化硅材质的界面层210工艺可以包括:利用熔炉或者焙烤站等快速热处理装置,在O2气体,或者H2O和H2的混合气体中,对第一半导体衬底200进行加热,以在第一半导体衬底200表面生长一层厚度较小氧化硅。
本实施例中,界面层210初始厚度为初始形成的界面层210不能太厚,否则会削弱高K介质层作为栅介质层的优越性。另外,如果界面层210太厚,会增加EOT,以致相应半导体器件的驱动电流减小。因此氧化硅或氮氧化硅界面层210的厚度选择小于但是,为了保证所形成的界面层210的质量较好,在利用热氧化生长法要形成界面层210时,通常需要保证所形成的界面层210厚度达到以上。
请参考图4,在界面层210上形成金属层220。
本实施例中,金属层220的材料的选择考虑两个因素:第一,金属层220的材料在反应:Si+2/yMxOy→2x/yM+SiO2中(其中M代表金属层220的具体金属材料),吉布斯自由能变化为正;第二,金属层220的材料不与后续的高K介质层发生氧化还原反应。综合考虑以上两个因素,本实施例中,金属层220的材料可以为铪、镧、铝、锆、钛、钽、钡、银、钇或铅中的至少一种。
本实施例中,可以通过物理气相沉积法(Physical Vapor Deposition,PVD)形成金属层220,具体过程为本领域技术人员所熟知,在此不再赘述。
本实施例中,金属层220厚度为如果金属层220厚度太小,则退火处理过程中,能够还原的界面层210厚度太小,因此,后续通过退火处理对界面层210的厚度减薄有限,达不到将EOT减小到所需值的要求。如果金属层220太厚,在后续退火处理之后,可能仍然有金属层220剩余,导致栅介质层形成失败。
请继续参考图4,在金属层220上形成高K介质层230。
本实施例中,高K介质层230的材料可以为氧化铪、氧化镧、氧化锆、氧化钛、氧化钽、氧化钇或者氧化招中的至少一种。高K介质层230的材料选择中,主要考虑保证高K介质层230在后续退火处理过程中不与金属层220反应。
本实施例中,高K介质层230的形成方法包括原子层沉积法(Atomic LayerDeposition,ALD)、金属有机气相沉积法(Metal-Organic Chemical Vapor Deposition,MOCVD)、化学气相沉积法(Chemical Vapor Deposition,CVD)或物理气相沉积法(PhysicalVapor Deposition,PVD)。当然,高K介质层230还可利用本领域普通技术人员所熟知的其它沉积技术形成。
具体的,在本实施例中,采用原子层沉积法形成高K介质层230。采用原子层沉积法形成高K介质层230具有以下优势:可采用较低的温度,形成的膜层均匀性好,能形成非晶态的高K介质层230,并且原子层沉积法具有超好的填洞能力,能够保证高K介质层230较好地形成在相应位置(例如在后栅工艺中,高K介质层230需要形成在伪栅结构去除后形成的沟槽中)。
本实施例中,金属层220的材料可以和高K介质层230的材料对应匹配,即:金属层220中的金属与高K介质层230中金属氧化物的金属为同一种。具体的,当金属层220的材料为铪时,高K介质层230的材料为氧化铪。换言之,如果先考虑高K介质层230的材料为氧化铪,则一开始时,金属层220的材料选择为铪。这样,当金属层220与界面层210在退火处理过程后,金属层220就对形成对应的金属氧化物,从而使金属层220转变成高K介质层230的一部分,并且两者完全相容,不会出现配合问题。
需要说明的是,金属层220的材料也可以不与高K介质层230的材料对应匹配。此时金属层220仍然是被氧化形成高K介质层230的一部分,但此时,只需要保证后续退火处理过程中,金属层220形成的金属氧化物能够与高K介质层230相容即可,而本实施例所举例的各材料均能满足相应要求。
本实施例中,高K介质层230的厚度可以为高K介质层230作为栅介质层的一部分,其厚度太大同样导致EOT太大,而如果其厚度太小,无法起到相应的绝缘作用。
请结合参考图5和图6,对图5所示的界面层210、金属层220和高K介质层230进行退火处理,从而使得在退火处理过程中,界面层210与金属层220发生氧化还原反应,直至金属层220被完全氧化成金属氧化物层而构成高K介质层230’的一部分,如图6所示。而图5中的界面层210被部分还原,形成图6所示厚度减小的界面层210’。
本实施例中,所述退火处理采用的温度为500℃~700℃,通常高K介质层230的材料为非晶态,如果温度高于700℃,则高K介质层230会转化为晶体,导致高K介质层230的性质发生变化,而如果温度低于500℃,达不到金属层220与界面层210发生氧化还原所需的温度。
本实施例中,所述退火处理采用的进行的时间为10s~60s。通常,退火处理温度较高时,进行的时间可以较短,反之,当退火处理的温度较低时,可适当延长退火处理时间。
本实施例中,所述退火处理采用的保护气体可以为氮气或者惰性气体,所述惰性气体具体可以为氦气、氩气或者氖气等。所述退火处理采用的压强可以为500Torr~1000Torr。
本实施例中,在退火处理时,界面层210中的氧原子211(氧原子211原来与界面层210中的硅结合)进入到金属层220中,并与金属层220中的金属离子形成离子键,氧原子211的迁移路径如图5中的各箭头所示。
当金属层220的材料为铪且高K介质层230的材料为氧化铪时,在退火处理过程中,由于铪的生成吉布斯自由能变远大于硅,因此,在退火处理时,铪会夺取界面层210中的氧而形成更加稳定的氧化铪,即在整个退火处理过程中,界面层210中的氧原子211被驱动向金属层220移动,并与金属层220中的金属发生氧化还原反应,从而使界面层210被部分还原成硅,因此界面层210的厚度变小,形成了界面层210’。而与此同时,金属层220被全部氧化形成氧化铪层,此氧化铪层与高K介质层230(材料也是氧化铪)直接层接,因此,此氧化铪层增加了高K介质层230的厚度,使高K介质层230转变为高K介质层230’。
本实施例中,高K介质层230’的厚度约为金属层220的厚度与原来高K介质层230的厚度之和。由于金属层220的厚度为高K介质层230的厚度可以为因此高K介质层230’的厚度可以为
需要特别说明的是,虽然氧化还原反应开始时,界面层210中,是离金属层220较近的氧原子211与金属层220发生氧化还原反应。但是,从整个反应看来,界面层210中的氧原子不断移动,最终的结果是全部氧原子整体向金属层220方向进行了移动,并且一部分进入到金属层220中,将金属层220氧化成金属氧化物(从而形成高K介质层230’的一部分)。这样,最终的结果是:界面层210被还原生成硅的部分出现在与第一半导体衬底200直接接触的位置,并且这部分被还原的界面层210形成了硅,此部分硅融合到第一半导体衬底200中,使第一半导体衬底200转化为第二半导体衬底200’。
本实施例中,界面层210’的厚度(即界面层210的剩余厚度)较小,具体为界面层210初始形成厚度的40%~60%,即如图5中的界面层210转化为图6所示界面层210’所示。
本实施例中,界面层210’减小的厚度与高K介质层230’增大的厚度大致相等。例如,当界面层210’(相对于界面层210而言)减小的厚度为时,高K介质层230’(相对于高K介质层230而言)增大的厚度也为
本实施例中,本实施例中,在所述退火处理之后,实际上得到的的栅介质层仍然由界面层210’和高K介质层230’构成,而界面层210’的存在不仅能在第二半导体衬底200’和界面层210’之间提供较佳品质的界面,还能在高K介质层230’和界面层210’之间提供较佳品质的界面,从而改善了高K介质层230’与半导体衬底200’之间的界面特性。
一种计算栅介质层EOT的经验公式为:界面层的厚度加上五分之一的高K介质层厚度。由以上分析可知,当界面层210’的厚度约为高K介质层230’厚度最大约为通过上述经验公式可知,本实施例最终栅介质层EOT的大小约为4+30÷5=10即约为1nm,满足相应的要求,并且,通过本实施例形成方法形成的栅介质层中,界面层210’致密度和均匀度更好。
本实施例中,金属层220与界面层210直接接触,因此,在退火处理过程中,两层之间的氧化还原反应能够迅速发生,减小热预算,降低工艺成本。并且通过金属层220的厚度和界面层210的厚度控制,保证金属层220被完全氧化,使反应更加完全。
本实施例中,在形成高K介质层230之后即进行退火处理。如果等到在高K介质层230上形成金属栅极后再进行退火处理,则金属栅极中的金属在退火过程中会扩散到高K介质层230和界面层210,影响介质层的介电常数和沟道中载流子迁移率等性能。而本实施例由于在未形成金属栅极前即进行退火处理,能够防止上述情况的发生。
本实施例所提供的栅介质层的形成方法中,先在第一半导体衬底200上形成界面层210,然后在界面层210上形成金属层220,再在金属层220上形成高K介质层230,之后对所形成的界面层210、金属层220和高K介质层230进行退火处理,使界面层210与金属层220之间发生氧化还原反应,一方面使金属层220被氧化形成金属氧化物层,此金属氧化物层转化为高K介质层230’的一部分,而界面层210在反应过程中,部分被还原生成硅,并且被还原的硅与第一半导体衬底200融为一体,形成第一半导体衬底200的一部分,从而使第一半导体衬底200转化为第二半导体衬底200’。这样,界面层210的厚度减小形成界面层210’,而高K介质层230的厚度增大形成高K介质层230’,但是总体而方,EOT减小,并且所形成的界面层210’的致密度和均匀度更好,从而在相同的栅介质层厚度情况下,本发明实施例中的栅介质层的介电常数更大,使相应的半导体结构性能提高。
本发明实施例还提供了一种MOS晶体管的形成方法(未图示),所述晶体管的形成方法采用与上述实施例所述的形成方法形成栅介质层。
具体的,本实施例所提供的MOS晶体管的形成方法中,首先提供第一半导体衬底,所述第一半导体衬底内形成有隔离区及位于隔离区之间的有源区。然后在有源区的第一半导体衬底上依次形成替代栅介电层和替代栅电极层。
接着,以替代栅电极层为掩膜,对所述第一半导体衬底进行浅掺杂区注入,形成轻掺杂漏极。对于NMOS器件,注入的是n型离子;对于PMOS器件,注入的是p型离子。并对所述第一半导体衬底进行热处理,使轻掺杂漏极中的注入离子发生纵向与横向的均匀扩散。
然后,在第一半导体衬底上形成侧墙,所述侧墙位于替代栅极结构两侧。侧墙形成工艺如下:用化学气相沉积法在第一半导体衬底上及替代栅极结构周围形成侧墙层;用回刻蚀工艺刻蚀侧墙层至露出第一半导体衬底和替代栅极结构顶部。本实施例中,所述侧墙的材料为氮化硅或氧化硅-氮化硅或氧化硅-氮化硅-氧化硅。
再以替代栅极结构和替代栅极结构两侧的侧墙为掩膜,向所述第一半导体衬底进行重掺杂区注入,形成源极和漏极,所述源极和漏极的深度深于轻掺杂漏极。在注入离子之后,对所述第一半导体衬底进行热处理,使源极和漏极中的注入离子发生纵向与横向的均匀扩散。本实施例中,在形成PMOS晶体管区域,向第一半导体衬底中注入的是p型离子,如硼离子等。在形成NMOS晶体管区域,向第一半导体衬底中注入的是n型离子,如磷离子或砷离子等。
此后,采用化学气相沉积法在第一半导体衬底上沉积层间介质层,所述层间介质层覆盖替代栅极结构和侧墙。所述层间介质层的材料为氧化硅或氮氧化硅等。并采用化学机械研磨(CMP)方法研磨层间介质层至露出替代栅极结构顶部,即所述层间介质层表面与替代栅极结构顶部齐平。之后,去除替代栅介电层和替代栅电极层形成沟槽。
在接下去的步骤中,本实施例所提供的MOS晶体管的形成方法进行以下工艺:在沟槽底部形成界面层,形成所述界面层的具体过程可参考前述实施例相应内容;在界面层上形成金属层,形成所述金属层的具体过程可参考前述实施例相应内容;在金属层上形成高K介质层,形成所述高K介质层的具体过程可参考前述实施例相应内容;对所述界面层、所述金属层和所述高K介质层进行退火处理,所述界面层与所述第一半导体衬底接触的部分在所述退火处理过程中被还原为硅,并与所述第一半导体衬底构成第二半导体衬底,所述界面层的厚度减薄,所述退火处理的具体过程可以参考前述实施例相应内容。
最后,在所述高K介质层表面上形成填充满所述沟槽的金属栅极。所述金属栅极的具体形成过程可以为,在所述层间介质层上沉积金属,所述金属同时填充满所述沟槽,用化学机械研磨法平坦化至重新露出所述层间介质层,形成所述金属栅极。
本实施例中的金属栅极可以为单一覆层或多层堆叠结构。所述金属栅极材料可以为铝、铜、银、金、铂、镍、钛、钴、铊、钽、钨、硅化钨、钨化钛、氮化钛、氮化铊、碳化铊、镍铂或氮硅化铊。
需要说明的是,本实施例MOS晶体管的形成方法中,采用的是后栅极(gate last)工艺。但是,在本发明的其它实施例中,也可以采用先栅极(gatefirst)工艺。
本实施例所提供的MOS晶体管的形成方法形成的MOS晶体管具有较小的EOT,因此,MOS晶体管的性能得到提高,并且所述形成方法工艺简单,节约了工艺成本。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种MOS晶体管的形成方法,其特征在于,包括:
提供第一半导体衬底;
在所述第一半导体衬底上形成界面层;
在所述界面层上形成金属层;
在所述金属层上形成高K介质层;
进行退火处理,所述界面层与所述第一半导体衬底接触的部分在所述退火处理过程中被还原为硅,并与所述第一半导体衬底构成第二半导体衬底,所述界面层的厚度减薄;
在所述退火处理之后,在所述高K介质层上形成金属栅极。
2.如权利要求1的形成方法,其特征在于,所述金属层的材料包括铪、镧、铝、锆、钛、钡或钇中的至少一种。
3.如权利要求1的形成方法,其特征在于,所述金属层厚度为
4.如权利要求1的形成方法,其特征在于,所述退火处理采用的温度为500℃~700℃,所述退火处理进行的时间为10s~60s。
5.如权利要求1的形成方法,其特征在于,所述退火处理采用的保护气体为氮气、氦气、氖气或者氩气,所述退火处理采用的压强为500Torr~1000Torr。
6.如权利要求1的形成方法,其特征在于,所述界面层初始厚度为进行所述退火处理后所述界面层的剩余厚度为所述初始厚度的40%~60%。
7.如权利要求1的形成方法,其特征在于,所述金属层采用物理气相沉积法形成。
8.如权利要求1的形成方法,其特征在于,所述界面层采用热氧化生长法或者化学氧化法形成。
9.如权利要求1的形成方法,其特征在于,所述高K介质层的材料包括氧化铪、氧化镧、氧化锆、氧化钛、氧化钽或者氧化钇中的至少一种。
CN201410077194.5A 2014-03-04 2014-03-04 栅介质层的形成方法和mos晶体管的形成方法 Active CN104900502B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410077194.5A CN104900502B (zh) 2014-03-04 2014-03-04 栅介质层的形成方法和mos晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410077194.5A CN104900502B (zh) 2014-03-04 2014-03-04 栅介质层的形成方法和mos晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN104900502A CN104900502A (zh) 2015-09-09
CN104900502B true CN104900502B (zh) 2017-11-28

Family

ID=54033098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410077194.5A Active CN104900502B (zh) 2014-03-04 2014-03-04 栅介质层的形成方法和mos晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN104900502B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107507838A (zh) * 2017-08-24 2017-12-22 惠科股份有限公司 显示面板和显示面板的制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090008725A1 (en) * 2007-07-03 2009-01-08 International Business Machines Corporation Method for deposition of an ultra-thin electropositive metal-containing cap layer
US8304836B2 (en) * 2009-11-17 2012-11-06 International Business Machines Corporation Structure and method to obtain EOT scaled dielectric stacks
US8440520B2 (en) * 2011-08-23 2013-05-14 Tokyo Electron Limited Diffused cap layers for modifying high-k gate dielectrics and interface layers

Also Published As

Publication number Publication date
CN104900502A (zh) 2015-09-09

Similar Documents

Publication Publication Date Title
TWI569336B (zh) 半導體裝置的形成方法
KR101637718B1 (ko) 반도체 디바이스의 핀 구조체
CN103972177B (zh) 半导体器件的制造方法
CN103311185B (zh) 制造混合高k/金属栅堆叠件的方法
JP6218384B2 (ja) タングステンゲート電極を備えた半導体装置の製造方法
US8853024B2 (en) Method of manufacturing semiconductor device
JP2007214481A (ja) 半導体装置
CN103854983B (zh) P型mosfet的制造方法
JP2004158487A (ja) 半導体装置の製造方法
CN110034067A (zh) 半导体器件及其形成方法
CN105702727A (zh) 金属氧化物半导体装置与其形成方法
US9312187B2 (en) Semiconductor device and method of manufacturing the same
CN103545211A (zh) 半导体器件制造方法
WO2011124061A1 (zh) 一种半导体器件及其制造方法
CN102760652A (zh) 半导体器件制造方法
CN112786438A (zh) 半导体器件及其栅极结构的形成方法
WO2012094858A1 (zh) 半导体结构及其制造方法
CN108735671B (zh) 半导体器件的制造方法
CN103855012A (zh) N型mosfet的制造方法
CN103094214B (zh) 制作半导体器件的方法
CN103579314A (zh) 半导体器件及其制造方法
CN104900502B (zh) 栅介质层的形成方法和mos晶体管的形成方法
CN103515207B (zh) 氧化层、hkmg结构中界面层、mos晶体管形成方法及mos晶体管
TW200901474A (en) Semiconductor device and manufacturing method therefor
WO2011113268A1 (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant