CN105702727A - 金属氧化物半导体装置与其形成方法 - Google Patents
金属氧化物半导体装置与其形成方法 Download PDFInfo
- Publication number
- CN105702727A CN105702727A CN201410709435.3A CN201410709435A CN105702727A CN 105702727 A CN105702727 A CN 105702727A CN 201410709435 A CN201410709435 A CN 201410709435A CN 105702727 A CN105702727 A CN 105702727A
- Authority
- CN
- China
- Prior art keywords
- cushion
- conductivity type
- mos device
- epitaxial
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 7
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000000295 complement effect Effects 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims description 21
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 11
- 239000011574 phosphorus Substances 0.000 claims description 11
- 229910015900 BF3 Inorganic materials 0.000 claims description 10
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052787 antimony Inorganic materials 0.000 claims description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000011435 rock Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 241000252506 Characiformes Species 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910007245 Si2Cl6 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- RBFDCQDDCJFGIK-UHFFFAOYSA-N arsenic germanium Chemical compound [Ge].[As] RBFDCQDDCJFGIK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000001117 sulphuric acid Substances 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种金属氧化物半导体装置与其形成方法，该半导体装置包含一栅极结构以及一外延结构。栅极结构设在一基底上。外延结构设在栅极结构一侧的基底中，外延结构的部分作为该金属氧化物半导体的一源极/漏极区，其中外延结构包含：一第一缓冲层具有一第二导电型掺质、一第二缓冲层，以及一外延层具有一第一导电型掺质，其中第一导电型掺质与第二导电型掺质电性上互补。本发明还提供了一种形成前述金属氧化物半导体装置的方法。
Description
技术领域
本发明是关于一种金属氧化物半导体装置与其形成方法，特别来说，是关于一种具有特殊外延结构的金属氧化物半导体装置与其形成方法。
背景技术
近年来，随着各种消费性电子产品不断的朝小型化发展，半导体元件设计的尺寸也不断缩小，以符合高集成度、高效能和低耗电的潮流以及产品需求。
然而，随着电子产品的小型化发展，现有的平面晶体管(planartransistor)已经无法满足产品的需求。因此，目前发展出一种非平面晶体管(non-planar)的鳍状晶体管(Fin-FET)技术，其具有立体的栅极通道(channel)结构。鳍状场效晶体管元件的制作工艺能与传统的逻辑元件制作工艺整合，因此具有相当的制作工艺相容性，且由于鳍状结构的立体形状增加了栅极与硅的接触面积，因此可增加栅极对于通道区域电荷的控制，以降低小尺寸元件带来的漏极引发的能带降低(DrainInducedBarrierLowering,DIBL)效应以及短通道效应(shortchanneleffect)。现有的鳍状晶体管也持续改良，以朝更小尺寸的方向迈进。
发明内容
本发明的目的在于提供了一种新颖的金属氧化物半导体装置与其形成方法，能具有较佳的电性表现与可靠度。
为达上述目的，根据本发明的一实施例，提供了一种金属氧化物半导体(metaloxidesemiconductor,MOS)装置，包含一栅极结构以及一外延结构。栅极结构设在一基底上。外延结构设在栅极结构一侧的基底中，外延结构的部分作为该金属氧化物半导体的一源极/漏极区，其中外延结构包含：一第一缓冲层具有一第二导电型掺质、一第二缓冲层，以及一外延层具有一第一导电型掺质，其中第一导电型掺质与第二导电型掺质电性上互补。
根据本发明另一实施例，提供了一种形成金属氧化物半导体装置的方法，包含下列步骤。首先在一基底上形成一栅极结构，并在栅极结构其中一侧的基底中形成至少一凹槽。后续形成一外延结构于凹槽中，此外延结构包含：一第一缓冲层具有一第二导电型掺质、一第二缓冲层以及一外延层具有一第一导电型掺质，其中第一导电型掺质与第二导电型掺质电性上互补。
本发明所提供的一种晶体管结构与其形成方法，特征在于特殊的外延结构，由此能获得较佳的稳定度以及防止漏电流的问题，也能维持晶体管的低驱动电压。。
附图说明
图1至图10为本发明一种形成金属氧化物半导体装置的步骤示意图，
主要元件符号说明
300基底312S凹槽侧壁
302浅沟槽隔离314第一缓冲层
304鳍状结构314D扩散区
306栅极结构316第二缓冲层
306A栅极介电层318外延层
306B导电层320外延结构
306C盖层322源极/漏极区
308轻掺质漏极324覆盖层
310间隙壁402第一方向
312凹槽404第二方向
312B凹槽底面
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的数个优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
请参考图1至图9，所绘示为本发明一种形成金属氧化物半导体装置的步骤示意图，其中图1和图2为立体图，而图3至图9为沿着图1与图2的AA’切线所绘制的剖视图。
首先请参考图1，提供一基底300，其用来在其上形成所需的元件或电路，优选具有含硅材质，例如是硅、单晶硅(singlecrystalsilicon)、单晶硅锗(singlecrystalsilicongermanium)、非晶硅(amorphoussilicon)或是上述的组合。在另一实施例中，基底300也可以包含其他半导体材质，例如是锗或III/V族的复合半导体材料，如锗砷等。在另一实施例中，基底300也可以包含其他介电材料，例如是硅覆绝缘基底(silicononinsulator,SOI)。基底300具有多个鳍状结构(finstructure)304以及多个浅沟槽隔离(shallowtrenchisolation,STI)302。如图1所示，鳍状结构304大体上沿着一第一方向402延伸，且与浅沟槽隔离302彼此间隔地(alternatively)均匀排列。形成鳍状结构304的步骤，例如是先在基底300上形成图案化硬掩模层(图未示)，然后再进行一蚀刻制作工艺以在基底300中形成多个沟槽(图未示)。接着以绝缘材料例如二氧化硅(SiO2)填满沟槽，再进行一平坦化及/或蚀刻制作工艺，以形成浅沟槽隔离302，使着突出于浅沟槽隔离302的基底300的部分形成鳍状结构304。
后续，如图2所示，在基底300上形成多个栅极结构306，大体上沿着一第二方向404延伸，第二方向404大体上与第一方向402垂直。在一实施例中，栅极结构306由下至上包含一栅极介电层306A、一导电层306B以及一盖层306C。在一实施例中，栅极介电层306A例如是二氧化硅，或是高介电材料，例如是介电常数高于4的材料。导电层306B例如金属是或是多晶硅(polysilicon)。盖层306C例如包含氮化硅(SiN)、碳化硅(SiC)或氮氧化硅(SiON)。在一实施例中，盖层306C可以是一层或多层不同介电材料所组成，例如可以包含一第一盖层(图未示)与第二盖层(图未示)，分别包含氧化硅和氮化硅。后续，在栅极结构306的侧壁上形成一间隙壁(spacer)310。间隙壁310可以是单层或复合膜层的结构，其可包含高温氧化硅层(hightemperatureoxide,HTO)、氮化硅、氧化硅或使用六氯二硅烷(hexachlorodisilane,Si2Cl6)形成的氮化硅(HCD-SiN)。在一实施例中，在形成间隙壁310之前，可以选择性的进行一离子注入制作工艺，以在栅极结构306两侧的鳍状结构304中形成一轻掺杂漏极(lightdopeddrain，LDD)308(未示于图2，可参考后续图3的剖视图)，轻掺杂漏极308具有一第一导电型的掺质，若后续形成的晶体管为P型晶体管，则第一导电型掺质为P型掺质，例如是硼(B)及/或氟化硼(BF)；反之，若后续形成的晶体管为N型晶体管，则第一导电型掺质为N型掺质例如是砷(As)及/或磷(P)及/或锑(Sb)。
如图3所示的剖视图，进行一次或多次的蚀刻制作工艺，以在栅极结构306两侧的鳍状结构304中形成至少一凹槽(recess)312。在本发明优选实施例中，所形成的凹槽312具有一相对水平的凹槽底面312B与相对垂直的凹槽侧壁312S，且两者的交界处优选为圆弧状。所述凹槽312形成方式例如用一次或多次的干蚀刻制作工艺，并在越后段执行的干蚀刻制作工艺中调整偏压功率(biaspower)，直至产生圆弧状凹槽312为止。在本发明另一实施例中，凹槽312也可以通过湿蚀刻技术而具有如钻石或六角等多边形的角度。在形成凹槽312后，可选择性进行一清洗步骤，以稀释氢氟酸(dilutedhydrofluoricacid)或一含有硫酸(H2SO4)、过氧化氢(H2O2)、与去离子水(deionizedwater,DIwater)的Piranha(又称SPM)混合溶液或其他适当的清洗液处理，以去除不纯物质。
如图4所示，在凹槽312中形成一第一缓冲层(bufferlayer)314，以覆盖在凹槽312内鳍状结构304的表面上。在一实施例中，若后续形成的晶体管为N形晶体管，第一缓冲层314的材料可以是硅化磷(SiP)或硅化碳(SiC)；若后续形成的晶体管为P形晶体管，则第一缓冲层314的材料则为硅化锗(SiGe)。在本发明中，第一缓冲层314具有一第二导电型，其与前述的第一导电型为互补(complementary)。本发明其中一个特征在于，第一缓冲层314优选仅形成在凹槽底面314B上，而并不会形成在凹槽侧壁312S上。形成所述第一缓冲层312的方法，包含一第一选择性外延成长(selectiveepitaxialgrowth,SEG)制作工艺，在一实施例中，此第一选择性外延成长制作工艺包含至少一选择性外延成长制作工艺以及至少一蚀刻制作工艺。例如，先进行选择性外延成长后，进行一蚀刻制作工艺以移除些许凹槽底部312B形成的外延层且大体上移除凹槽侧壁312S的外延层。若无法完全移除凹槽侧壁312S的外延层，也可重复进行「选择性外延成长制作工艺→蚀刻制作工艺」多次周期，直至完全去除凹槽侧壁312S的外延层为止。而在另一实施例中，第一缓冲层314除了形成在凹槽底部312B，也可些许地形成在凹槽侧面312S，例如形成在凹槽侧面312S由下而上高度的1/2至1/3之间。此外，由于第一缓冲层314具有第二导电型掺质，故可在形成第一缓冲层314时以原位处理(in-situ)的方式伴随着外延成长制作工艺导入第二导电型的掺质。而在另一实施例中，也可在全部选择性外延制作工艺后，再进行离子注入制作工艺以形成具有第二导电型掺质的第一缓冲层314。而在另一实施例中，也可在形成第一缓冲层314之前额外地进行一离子注入制作工艺，形成一掺杂区(图未示)位在凹槽底面312B下方的基底300。
如图5所示，在凹槽312中形成一第二缓冲层316，覆盖在凹槽312第一缓冲层314以及凹槽侧壁312S的表面上。第二缓冲层316的材质大体上与第一缓冲层314相同。在一实施例中，第二外延层316的锗(P型晶体管)或碳/磷(N型晶体管)的浓度大于第一缓冲层314的锗(P型晶体管)或碳/磷(N型晶体管)的浓度，在另一实施例中两者的浓度也可相同。此外，本发明的第二缓冲层316优选为未掺杂外延层(undopedepitaxiallayer)，亦即不具有第一导电型或第二导电型的掺质。在一实施例中，第二缓冲层314是以一第二选择性外延成长制作工艺形成，且会共形(conformally)地成长于凹槽侧壁312S以及第一缓冲层314的表面上，因此所形成的第二缓冲层316具有一U型剖面，且优选具有均一厚度。
接着请参考图6，形成一外延层318于第二缓冲层316上。在一实施例中，外延层318会填满凹槽312，并稍微突出于凹槽312，或者，与凹槽312的开口大体上齐平。在一实施例中，外延层318的锗(P型晶体管)或碳/磷(N型晶体管)的浓度大于第二缓冲层316的锗(P型晶体管)或碳/磷(N型晶体管)的浓度，在另一实施例中，两者的浓度也可以相同。形成外延层318的步骤包含一第三外延成长制作工艺，此第三外延成长制作工艺可以选择用单层或多层的方式来形成，并且锗、碳或磷的浓度梯度可以以选择渐增的方式形成，但不以此为限。所形成的第一缓冲层314、第二缓冲层316与外延层318合称为一外延结构320。
后续，如图7所示，进行一离子注入(implant)制作工艺，以在外延层318的部分或全部中注入第一导电型的掺质，以形成一源极/漏极区322。在本发明另一实施例中，也可在形成外延层318的第三选择性外延成长制作工艺中时以原位处理(in-situ)的方式伴随着外延成长制作工艺导入第一导电型掺质，而一并形成外延层318和源极/漏极区322。
接着如图8所示，进行一退火制作工艺(annealing)，使第一缓冲层314的第二导电型掺质均匀地向外扩散，以形成一扩散区314D。扩散区314D扩散的位置优选至第一缓冲层314的左右以及下方，或扩散至部分的第二缓冲层316中，而不会扩散至第二缓冲层316靠近基底300的侧面，但在另一实施例中，凹槽侧面312S下部分也可和扩散区314D接触。此外，由于外延层318被第二缓冲层316所包围，因此外延层318中的第一导电型掺质至多扩散至第二缓冲层316中，而优选地不会扩散至基底300中。在另一实施例中，如图9所示，当第一缓冲层314形成在部分的凹槽侧壁312S下方时，形成的扩散区314D也会扩散至凹槽侧面312S的基底300中，但扩散区314D优选不会超过凹槽侧面312S由下而上高度的1/2至1/3。此外，退火制作工艺并不限于在形成源极/漏极区322后才形成，也可选择性地在第一选择性外延成长制作工艺以形成第一缓冲层314后，或第二选择性外延成长制作工艺以形成第二缓冲层316后，或形成第三选择性外延成长以形成外延层318后，分别单次或多次的执行。举例来说，可以在形成第一缓冲层314后执行，形成扩散区314D后再形成第二缓冲层316以及外延层318。值得注意的是，由于先形成扩散区314D才形成不具掺质的第二缓冲层316，故第二缓冲层316并不会具有扩散区314D的第二导电型掺质，也不会具有外延层318的第一导电型掺质；或者，第二缓冲层316不会具有扩散区314D的第二导电型掺质，但部分会具有外延层318的第二导电型掺质。另一方面，在不同制作工艺的情况下，此退火制作工艺也可选择性省略，而结合至前段的步骤中一并执行，例如进行第二选择性外延成长制作工艺以形成第二缓冲层316，或进行第三选择性外延成长制作工艺以形成外延层318，或形成源极/漏极区322时，以上三者至少有一步骤的温度到达一定数值，例如介于摄氏600度或摄氏900度之间时，扩散区314D也可以一并形成。在另一实施例中，也可不进行退火制作工艺，而无需形成扩散区314D。
后续，如图9所示，在外延层318的表面上共形地形成一覆盖层324，在一实施例中，覆盖层324包含硅(siliconbase)材质，且以化学气相沉积(chemicaldepositionprocess,CVD)制作工艺形成。此覆盖层324后续可作为金属硅化物(silicide)制作工艺中的牺牲层，以跟后续形成在其上的金属层如钴反应而形成金属硅化物。在另一实施例中，此覆盖层324也可以视产品设计而省略。
之后，进行其余的晶体管制作工艺，例如可依据制作工艺需求形成金属硅化物层(图未示)、接触洞蚀刻停止层(contactetchingstoplayer,CESL)(图未示)、层间介电层(inter-dielectriclayer)(图未示)等一般标准晶体管制作工艺中的元件，甚至可再进行一金属栅极置换(replacementmetalgate)制作工艺，将栅极结构306转换为一金属栅极。这些制作工艺为本领域者所熟知技术，在此不另加赘述。此外，前述实施例是以非平面晶体管(non-planartransistor)的实施态样进行说明，但本领域技术人员应可理解本发明也可应用于平面晶体管(planartransistor)。
本发明其中一个特点在于外延结构320包含第一缓冲层314、第二缓冲层316与外延层318，其中第一缓冲层314具有第二导电型掺质，仅设置在凹槽底面312B；第二缓冲层316不具有掺质，且具有U型剖面；外延层318则具有第一导电型掺质，其完全填满凹槽312。扩散区314D具有第二导电型掺质，包围第一缓冲层314且较佳不会接触第二缓冲层316。形成上述结构的优点：第一、外延层318中的第一导电型掺质因第二缓冲层316的屏障而不易向外扩散至基底300，而形成短通道效应。第二、外延层318的第一导电型掺质和第一缓冲层314以及扩散区314D的第二导电型掺质，两者会形成PN接面，可防止晶体管操作时向下产生漏电流问题，可增强晶体管的操控稳定度。第三、第一缓冲层314与扩散区314D优选不会接触凹槽侧壁312B的第二缓冲层316，故不会增加晶体管通道(channel)的电阻值与电容值，仍可具有较低的驱动电压(thresholdvoltage,Vt)。
综上而言，本发明提供了一种晶体管结构与其形成方法，特征在于特殊的外延层结构，而能获得较佳的稳定度以及防止漏电流的问题，也能维持晶体管的低驱动电压。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
Claims (20)
1.一种金属氧化物半导体(metaloxidesemiconductor,MOS)装置，包含：
栅极结构，设在一基底上；以及
外延结构，设置在该栅极结构至少一侧的该基底中，该外延结构的部分作为该金属氧化物半导体装置的一源极/漏极区，其中该外延结构包含：
外延层，具有第一导电型掺质；
第二缓冲层；以及
第一缓冲层，具有第二导电型掺质，其中该第二导电型掺质与该第一导电型掺质电性互补。
2.如权利要求1所述的金属氧化物半导体装置，其中该基底具有至少一凹槽设置在该栅极结构其中一侧的该基底中，且该外延结构设置在该凹槽中。
3.如权利要求2所述的金属氧化物半导体装置，其中该第一缓冲层设置在该凹槽的底面。
4.如权利要求2所述的金属氧化物半导体装置，其中该第一缓冲层没有设置在该凹槽的侧壁。
5.如权利要求2所述的金属氧化物半导体装置，还包含扩散区，包围该第一缓冲层，该扩散区具有该第二导电型掺质。
6.如权利要求1所述的金属氧化物半导体装置，其中该第二缓冲层设置在该第一缓冲层与该外延层之间。
7.如权利要求1所述的金属氧化物半导体装置，其中该第二缓冲层不具有导电型掺质。
8.如权利要求1所述的金属氧化物半导体装置，其中该外延层被该第二缓冲层包围。
9.如权利要求1所述的金属氧化物半导体装置，其中该金属氧化物半导体装置为N型晶体管，该外延结构包含磷化硅(SiP)或碳化硅(SiC)，且该第一导电型掺质包含砷(As)、磷(P)或锑(Sb)，第二导电型包含硼(B)或氟化硼(BF)。
10.如权利要求1所述的金属氧化物半导体装置，其中该金属氧化物半导体装置为P型晶体管，且该外延结构包含锗化硅(SiGe)，且该第一导电型掺质包含硼(B)或氟化硼(BF)，第二导电型包含砷(As)、磷(P)或锑(Sb)。
11.一种形成金属氧化物半导体装置的方法，包含：
在一基底上形成一栅极结构；
在该栅极结构其中一侧的该基底中形成至少一凹槽；以及
形成一外延结构于该凹槽，该外延结构包含：
外延层，具有第一导电型掺质；
第二缓冲层；以及
第一缓冲层，具有第二导电型掺质，其中该第二导电型掺质与该第一导电型掺质电性互补。
12.如权利要求11所述的形成金属氧化物半导体装置的方法，其中形成该第一缓冲层的方法包含进行一第一选择性外延制作工艺，以在该凹槽的底面形成该第一缓冲层。
13.如权利要求12所述的形成金属氧化物半导体装置的方法，其中该第一选择性外延制作工艺后，该第一缓冲层仅形成在该凹槽的底部。
14.如权利要求12所述的形成金属氧化物半导体装置的方法，其中该第一选择性外延制作工艺包含至少一外延成长制作工艺以及至少一蚀刻制作工艺。
15.如权利要求12所述的形成金属氧化物半导体装置的方法，其中该第一选择性外延制作工艺，包含通入该第二导电型掺质。
16.如权利要求11所述的形成金属氧化物半导体装置的方法，其中形成该第二缓冲层的方法包含进行一第二选择性外延制作工艺，以形成一U型剖面的该第二缓冲层。
17.如权利要求11所述的形成金属氧化物半导体装置的方法，其中形成该外延层的方法包含进行一第三选择性外延制作工艺，使该外延层填满该凹槽。
18.如权利要求11所述的形成金属氧化物半导体装置的方法，还包含形成一扩散区包围该第一缓冲层，该扩散区具有该第二导电型掺质。
19.如权利要求11所述的形成金属氧化物半导体装置的方法，其中该金属氧化物半导体装置为N型晶体管，该外延结构包含磷化硅(SiP)或碳化硅(SiC)，且该第一导电型掺质包含砷(As)、磷(P)或锑(Sb)，第二导电型包含硼(B)或氟化硼(BF)。
20.如权利要求11所述的形成金属氧化物半导体装置的方法，其中该金属氧化物半导体装置为P型晶体管，且该外延结构包含锗化硅(SiGe)，且该第一导电型掺质包含硼(B)或氟化硼(BF)，第二导电型包含砷(As)、磷(P)或锑(Sb)。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410709435.3A CN105702727B (zh) | 2014-11-28 | 2014-11-28 | 金属氧化物半导体装置与其形成方法 |
| US14/583,600 US9337339B1 (en) | 2014-11-28 | 2014-12-27 | Metal oxide semiconductor device and method for forming the same |
| US15/092,623 US9741830B2 (en) | 2014-11-28 | 2016-04-07 | Method for forming metal oxide semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410709435.3A CN105702727B (zh) | 2014-11-28 | 2014-11-28 | 金属氧化物半导体装置与其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105702727A true CN105702727A (zh) | 2016-06-22 |
| CN105702727B CN105702727B (zh) | 2020-06-16 |
Family
ID=55860102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410709435.3A Active CN105702727B (zh) | 2014-11-28 | 2014-11-28 | 金属氧化物半导体装置与其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US9337339B1 (zh) |
| CN (1) | CN105702727B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108511347A (zh) * | 2018-03-21 | 2018-09-07 | 上海华力集成电路制造有限公司 | 具有锗硅源漏的mos晶体管的制造方法 |
| CN109103107A (zh) * | 2018-08-15 | 2018-12-28 | 上海华力集成电路制造有限公司 | 具有锗硅源漏的mos晶体管的制造方法 |
| CN109360790A (zh) * | 2018-08-15 | 2019-02-19 | 上海华力集成电路制造有限公司 | 具有锗硅源漏的mos晶体管的制造方法 |
| CN112466932A (zh) * | 2020-11-30 | 2021-03-09 | 泉芯集成电路制造(济南)有限公司 | 晶体管外延结构及其制备方法 |
| TWI804530B (zh) * | 2017-11-24 | 2023-06-11 | 台灣積體電路製造股份有限公司 | 半導體結構及其形成方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9991343B2 (en) * | 2015-02-26 | 2018-06-05 | Taiwan Semiconductor Manufacturing Company Ltd. | LDD-free semiconductor structure and manufacturing method of the same |
| KR102342847B1 (ko) * | 2015-04-17 | 2021-12-23 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR102389813B1 (ko) * | 2015-05-19 | 2022-04-22 | 삼성전자주식회사 | 반도체 소자 |
| US10249502B2 (en) * | 2016-01-22 | 2019-04-02 | International Business Machines Corporation | Low resistance source drain contact formation with trench metastable alloys and laser annealing |
| US10796924B2 (en) | 2016-02-18 | 2020-10-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof by forming thin uniform silicide on epitaxial source/drain structure |
| CN107785313B (zh) | 2016-08-26 | 2021-06-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| KR102443814B1 (ko) | 2016-11-16 | 2022-09-15 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| CN109817713B (zh) * | 2017-11-22 | 2022-04-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1773722A (zh) * | 2004-10-12 | 2006-05-17 | 国际商业机器公司 | 场效应晶体管及其制作方法 |
| CN102832246A (zh) * | 2011-06-15 | 2012-12-19 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| US20130062670A1 (en) * | 2011-09-14 | 2013-03-14 | Taiwan Semiconductor Manfacturing Company, Ltd. | Device with Engineered Epitaxial Region and Methods of Making Same |
| US20130126949A1 (en) * | 2011-11-17 | 2013-05-23 | United Microelectronics Corp. | Mos device and method for fabricating the same |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6887762B1 (en) | 1998-11-12 | 2005-05-03 | Intel Corporation | Method of fabricating a field effect transistor structure with abrupt source/drain junctions |
| TW484213B (en) * | 2001-04-24 | 2002-04-21 | Ememory Technology Inc | Forming method and operation method of trench type separation gate nonvolatile flash memory cell structure |
| US7485536B2 (en) | 2005-12-30 | 2009-02-03 | Intel Corporation | Abrupt junction formation by atomic layer epitaxy of in situ delta doped dopant diffusion barriers |
| US8344447B2 (en) * | 2007-04-05 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicon layer for stopping dislocation propagation |
| JP5168287B2 (ja) * | 2008-01-25 | 2013-03-21 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US20100012988A1 (en) * | 2008-07-21 | 2010-01-21 | Advanced Micro Devices, Inc. | Metal oxide semiconductor devices having implanted carbon diffusion retardation layers and methods for fabricating the same |
| US7803702B2 (en) * | 2008-08-11 | 2010-09-28 | United Microelectronics Corp. | Method for fabricating MOS transistors |
| US8357579B2 (en) * | 2010-11-30 | 2013-01-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming integrated circuits |
| US8716750B2 (en) * | 2011-07-25 | 2014-05-06 | United Microelectronics Corp. | Semiconductor device having epitaxial structures |
| KR20130045716A (ko) * | 2011-10-26 | 2013-05-06 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US9136348B2 (en) * | 2012-03-12 | 2015-09-15 | United Microelectronics Corp. | Semiconductor structure and fabrication method thereof |
| US9012310B2 (en) * | 2012-06-11 | 2015-04-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxial formation of source and drain regions |
| CN103681338B (zh) * | 2012-09-18 | 2016-06-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| KR20140039544A (ko) * | 2012-09-24 | 2014-04-02 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US10134896B2 (en) * | 2013-03-01 | 2018-11-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cyclic deposition etch chemical vapor deposition epitaxy to reduce EPI abnormality |
| US9064893B2 (en) * | 2013-05-13 | 2015-06-23 | United Microelectronics Corp. | Gradient dopant of strained substrate manufacturing method of semiconductor device |
-
2014
- 2014-11-28 CN CN201410709435.3A patent/CN105702727B/zh active Active
- 2014-12-27 US US14/583,600 patent/US9337339B1/en active Active
-
2016
- 2016-04-07 US US15/092,623 patent/US9741830B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1773722A (zh) * | 2004-10-12 | 2006-05-17 | 国际商业机器公司 | 场效应晶体管及其制作方法 |
| CN102832246A (zh) * | 2011-06-15 | 2012-12-19 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| US20130062670A1 (en) * | 2011-09-14 | 2013-03-14 | Taiwan Semiconductor Manfacturing Company, Ltd. | Device with Engineered Epitaxial Region and Methods of Making Same |
| US20130126949A1 (en) * | 2011-11-17 | 2013-05-23 | United Microelectronics Corp. | Mos device and method for fabricating the same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI804530B (zh) * | 2017-11-24 | 2023-06-11 | 台灣積體電路製造股份有限公司 | 半導體結構及其形成方法 |
| CN108511347A (zh) * | 2018-03-21 | 2018-09-07 | 上海华力集成电路制造有限公司 | 具有锗硅源漏的mos晶体管的制造方法 |
| CN109103107A (zh) * | 2018-08-15 | 2018-12-28 | 上海华力集成电路制造有限公司 | 具有锗硅源漏的mos晶体管的制造方法 |
| CN109360790A (zh) * | 2018-08-15 | 2019-02-19 | 上海华力集成电路制造有限公司 | 具有锗硅源漏的mos晶体管的制造方法 |
| CN112466932A (zh) * | 2020-11-30 | 2021-03-09 | 泉芯集成电路制造(济南)有限公司 | 晶体管外延结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160155837A1 (en) | 2016-06-02 |
| US9741830B2 (en) | 2017-08-22 |
| US20160225880A1 (en) | 2016-08-04 |
| CN105702727B (zh) | 2020-06-16 |
| US9337339B1 (en) | 2016-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10998425B2 (en) | FinFET structure and method for fabricating the same | |
| CN105702727A (zh) | 金属氧化物半导体装置与其形成方法 | |
| US11842931B2 (en) | Semiconductor arrangement and method for manufacturing the same | |
| KR101637718B1 (ko) | 반도체 디바이스의 핀 구조체 | |
| US9054193B2 (en) | Fin field-effect transistors | |
| US8658505B2 (en) | Embedded stressors for multigate transistor devices | |
| US8691640B1 (en) | Methods of forming dielectrically isolated fins for a FinFET semiconductor by performing an etching process wherein the etch rate is modified via inclusion of a dopant material | |
| JP7293530B2 (ja) | スプリットゲート横方向拡張ドレインｍｏｓトランジスタの構造及びプロセス | |
| KR20140110690A (ko) | 변형된 웰 영역을 갖는 finfet | |
| CN111106111B (zh) | 半导体装置及其制造方法及包括该半导体装置的电子设备 | |
| TWI671901B (zh) | 半導體元件及其製造方法 | |
| US9673324B1 (en) | MOS device with epitaxial structure associated with source/drain region and method of forming the same | |
| KR102574322B1 (ko) | 반도체 장치 | |
| CN107154404B (zh) | 具有非松弛应变通道的场效应晶体管 | |
| CN109599399A (zh) | 在先进装置中用于增进装置效能的侧壁工程 | |
| CN106935505B (zh) | 鳍式场效应晶体管的形成方法 | |
| US9812558B2 (en) | Three-dimensional transistor and methods of manufacturing thereof | |
| US8541847B2 (en) | Semiconductor device and method for fabricating the same | |
| CN110718548A (zh) | 半导体器件 | |
| CN105742282A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |