TWI804530B - 半導體結構及其形成方法 - Google Patents

半導體結構及其形成方法 Download PDF

Info

Publication number
TWI804530B
TWI804530B TW107141445A TW107141445A TWI804530B TW I804530 B TWI804530 B TW I804530B TW 107141445 A TW107141445 A TW 107141445A TW 107141445 A TW107141445 A TW 107141445A TW I804530 B TWI804530 B TW I804530B
Authority
TW
Taiwan
Prior art keywords
doped region
fin
forming
fin structure
gate
Prior art date
Application number
TW107141445A
Other languages
English (en)
Other versions
TW201931473A (zh
Inventor
沙哈吉Ｂ 摩爾
蔡俊雄
彭成毅
張世杰
游國豐
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201931473A publication Critical patent/TW201931473A/zh
Application granted granted Critical
Publication of TWI804530B publication Critical patent/TWI804530B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Abstract

本發明的實施例提供一種半導體結構的形成方法。上述方法包含在基板上形成鰭式結構，以及形成閘極結構橫跨鰭式結構。方法也包含在鰭式結構的側壁上形成鰭間隙物，以及部分移除鰭間隙物。方法更包含將鰭式結構凹陷以形成凹陷，以及自凹陷植入摻質以形成摻雜區。此外，方法包含將摻雜區內的摻質擴散以形成擴大的摻雜區，以及在擴大的摻雜區上形成源/汲極結構。

Description

半導體結構及其形成方法
本發明實施例是有關於半導體結構的形成方法，特別是有關於鰭式場效電晶體結構的形成方法。
半導體裝置應用於各種電子裝置，例如個人電腦、手機、數位相機等各式電子儀器。半導體裝置的形成通常包括在半導體基板上依序沉積絕緣層或介電層、導電層及半導體層材料，並利用微影圖案化各種材料層，以在基板上形成電路組件及元件。
提升半導體裝置效能的方法之一為藉由使用例如為鰭式場效電晶體(FinFET)之結構，以提高電路的積體程度。典型的鰭式場效電晶體結構包含垂直的鰭形結構以及在鰭形結構上的閘極。
然而，雖然現有的鰭式場效電晶體的製程已逐漸滿足它們原先預定的用途，但隨著裝置尺寸持續地縮小，其表現仍未在所有層面上皆令人滿意。
本發明一實施例提供一種半導體結構的形成方法。此方法包含在基板上形成鰭式結構，以及形成閘極結構橫跨鰭 式結構。方法也包含在鰭式結構的側壁上形成鰭間隙物，以及部分移除鰭間隙物。方法更包含將鰭式結構凹陷以形成凹陷，以及自凹陷植入摻質以形成摻雜區。此外，方法包含將摻雜區內的摻質擴散以形成擴大的摻雜區，以及在擴大的摻雜區上形成源/汲極結構。
本發明另一實施例提供一種半導體結構的形成方法。此方法包含在基板上形成鰭式結構，以及在鰭式結構周圍形成隔離結構。方法也包含形成閘極結構橫跨鰭式結構且延伸至隔離結構上，以及在閘極結構的側壁上形成閘極間隙物。方法更包含蝕刻鰭式結構以形成凹陷，以及自凹陷植入第一摻質以形成摻雜區。摻雜區的第一邊緣位於閘極間隙物的下方。此外，方法包含將第一摻質擴散以形成擴大的摻雜區，且擴大的摻雜區的第二邊緣位於閘極結構的下方。方法也包含在凹陷內形成源/汲極結構。
本發明又一實施例提供一種半導體結構的形成方法。此方法包含在基板上形成第一鰭式結構，以及在第一鰭式結構周圍形成隔離結構。方法也包含形成閘極結構橫跨第一鰭式結構且延伸至隔離結構上，以及在第一鰭式結構的側壁上形成第一鰭間隙物。方法更包含蝕刻第一鰭間隙物以形成第一傾斜頂面，以及蝕刻第一鰭式結構以形成具有第二傾斜頂面的第一凹陷。此外，方法包含在第一鰭式結構中植入第一摻質以形成第一摻雜區，以及將第一摻雜區退火以形成第一擴大的摻雜區。方法也包含在第一擴大的摻雜區上形成源/汲極結構。
100、100a、100b:鰭式場效電晶體結構
102:基板
104、104’:鰭式結構
104b-1’:第一鰭式結構
104b-2’:第二鰭式結構
106:隔離結構
108:閘極結構
110:閘極介電層
112:閘極電極層
114:硬遮罩層
116:閘極間隙物
118:鰭間隙物
118’:蝕刻的鰭間隙物
118b-1’:第一蝕刻的鰭間隙物
118b-2’:第二蝕刻的鰭間隙物
120:凹陷
122:摻雜區
122’、122a’:擴大的摻雜區
122b-1’:第一擴大的摻雜區
122b-2’:第二擴大的摻雜區
123:邊緣
124:退火製程
126、126a:源/汲極結構
126b:結合的源/汲極結構
128、128a、128b-1、128b-2:第一區
130、130a、130b:第二區
132、132a、132b:第三區
134、134b:蓋層
136:層間介電層
137:矽化物層
138、138b:接觸
140:金屬閘極結構
142:閘極介電層
144:功函數金屬層
146:閘極電極層
D1、D2、D3:深度
DL:側向擴散距離
DV:垂直擴散距離
H:鰭高
H1:第一高度
H2:第二高度
H3:第三高度
H4:第四高度
TE、TS/D:厚度
θ:角度
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
第1A、1B、1C和1D圖是根據一些實施例，顯示形成鰭式場效電晶體結構之各個階段的透視圖。
第1E-1圖是根據一些實施例，顯示鰭式場效電晶體結構的透視圖。
第1E-2圖是根據一些實施例，顯示第1E-1圖的鰭式場效電晶體結構中沿著線A-A’的剖面示意圖。
第1F-1圖是根據一些實施例，顯示鰭式場效電晶體結構的透視圖。
第1F-2圖是根據一些實施例，顯示第1F-1圖的鰭式場效電晶體結構中沿著線A-A’的剖面示意圖。
第1G-1圖是根據一些實施例，顯示鰭式場效電晶體結構的透視圖。
第1G-2圖是根據一些實施例，顯示第1G-1圖的鰭式場效電晶體結構中沿著線A-A’的剖面示意圖。
第1H-1圖是根據一些實施例，顯示鰭式場效電晶體結構的透視圖。
第1H-2圖是根據一些實施例，顯示第1H-1圖的鰭式場效電晶體結構中沿著線A-A’的剖面示意圖。
第1I-1圖是根據一些實施例，顯示鰭式場效電晶體結構的透視圖。
第1I-2圖是根據一些實施例，顯示第1I-1圖的鰭式場效電 晶體結構中沿著線A-A’的剖面示意圖。
第2圖是根據一些實施例，顯示鰭式場效電晶體結構100a的透視圖。
第3A和3B圖是根據一些實施例，顯示形成鰭式場效電晶體結構之各個階段的透視圖。
以下提供了很多不同的實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例的說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，以下敘述中提及第一部件形成於第二部件之上或上方，可能包含第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。此外，本發明實施例在各種範例中可能重複參考數字及/或字母，此重複是為了簡化和清楚，並非在討論的各種實施例及/或組態之間指定其關係。
再者，空間上相關的措辭，例如「在......之下」、「在......下方」、「下方的」、「在......上方」、「上方的」和其他類似的用語可用於此，使得描述圖中所示之一元件或部件與其他元件或部件之間的關係更容易。此空間上相關的措辭意欲包含除圖式描繪之方向外，使用或操作中的裝置之不同方向。設備可以其他方向定位(旋轉90度或其他定位方向)，且在此使用的空間相關描述可同樣依此解讀。可以理解的是在方法的前、中、後可提供額外的操作，且以下描述的一些操作可在 方法的其他實施例中被取代或刪除。
本發明的一些實施例提供了半導體結構的形成方法。半導體結構可為鰭式場效電晶體結構。形成鰭式場效電晶體結構的方法可包含形成鰭式結構和橫跨鰭式結構的閘極結構。可蝕刻鰭式結構以形成凹陷，以及在鰭式結構內和凹陷的周圍形成摻雜區。在形成摻雜區之後，可在凹陷內形成源/汲極結構。摻雜區可作為鰭式場效電晶體結構中的輕摻雜汲極區(lightly-doped-drain，LDD)。
第1A至1D圖和第1E-1至1I-1圖是根據一些實施例，顯示形成鰭式場效電晶體結構100之各個階段的透視圖。第1E-2至1I-2圖是根據一些實施例，顯示第1E-1至1I-1圖的鰭式場效電晶體結構中沿著線A-A’的剖面示意圖。如第1A圖所示，根據一些實施例，在基板102上形成鰭式結構104。一些實施例中，鰭式結構104是藉由將基板102圖案化以形成。一些實施例中，由於鰭式結構104具有窄的頂部和寬的底部，因此鰭式結構104具有傾斜的側壁。
基板102可為半導體晶圓，例如為矽晶圓。基板102或者或額外可包含元素半導體材料、化合物半導體材料及/或合金半導體材料。元素半導體材料可包含結晶矽、多晶矽、非晶矽、鍺及/或鑽石，但並不限於此。化合物半導體材料可包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦，但並不限於此。合金半導體材料可包含矽鍺(SiGe)、鎵砷磷(GaAsP)、鋁銦砷(AlInAs)、鋁鎵砷(AlGaAs)、鎵銦砷(GaInAs)、鎵銦磷(GaInP)及/或鎵銦砷磷(GaInAsP)，但並不限於此。一些 實施例中，鰭式結構104是由矽鍺製成。
如第1A圖所示，根據一些實施例，在形成鰭式結構104之後，在基板102上形成隔離結構106，且隔離結構106環繞鰭式結構104。隔離結構106可由在基板102上沉積絕緣層，以及將絕緣層凹陷以形成。一些實施例中，隔離結構106由氧化矽、氮化矽、氮氧化矽、摻氟矽玻璃(fluoride-doped silicate glass，FSG)或其他低介電常數(low-k)的介電材料製成。
接著，如第1B圖所示，根據一些實施例，形成閘極結構108橫跨鰭式結構104且延伸至隔離結構106上。閘極結構108可為隨後將由金屬閘極結構所取代的虛設閘極結構。
一些實施例中，閘極結構108包含閘極介電層110、形成於閘極介電層110上的閘極電極層112，以及形成於閘極電極層112上的硬遮罩層114。一些實施例中，閘極介電層110是由氧化矽製成。一些實施例中，閘極電極層112是由多晶矽製成。一些實施例中，硬遮罩層114是由氮化矽製成。
如第1C圖所示，根據一些實施例，在形成閘極結構108之後，在閘極結構108的側壁上形成閘極間隙物116。一些實施例中，閘極間隙物116由氮化矽、氧化矽、氮氧化矽、碳化矽或其他合適的介電材料製成。
此外，根據一些實施例，在鰭式結構104的側壁上形成鰭間隙物118。如第1C圖所示，根據一些實施例，鰭間隙物118的高度在此階段大抵上等於鰭的高度H。一些實施例中，鰭間隙物118由氮化矽、氧化矽、氮氧化矽、碳化矽或其他合適的介電材料製成。一些實施例中，閘極間隙物116和鰭間隙物 118由相同材料製成。一些實施例中，閘極間隙物116和鰭間隙物118藉由沉積間隙物層以及蝕刻間隙物層以形成。
接著，如第1D圖所示，根據一些實施例，部分移除鰭間隙物118。在移除鰭間隙物118的頂部的時候，可在閘極結構108和閘極間隙物116上形成遮罩結構(未繪示)。一些實施例中，藉由蝕刻鰭間隙物118的頂部以部分地移除鰭間隙物118並形成蝕刻的鰭間隙物118’。
一些實施例中，如第1D圖所示，蝕刻的鰭間隙物118’具有第一傾斜頂面。明確而言，蝕刻的鰭間隙物118’具有靠近閘極結構108的第一高度H1，以及遠離閘極結構108的第二高度H2。一些實施例中，第一高度H1低於鰭的高度H。一些實施例中，第一高度H1大於第二高度H2。一些實施例中，第一高度H1與第二高度H2之間的差值在約5nm至約50nm的範圍內。
接著，如第1E-1和1E-2圖所示，根據一些實施例，將鰭式結構104凹陷以形成凹陷120。凹陷的鰭式結構104’中的凹陷120可由蝕刻鰭式結構104未被閘極結構108和閘極間隙物116所覆蓋的頂部以形成。此外，與整體的鰭式結構104’相比，凹陷120可相對較淺。一些實施例中，凹陷120的最底部的頂面高於隔離結構106的頂面。一些實施例中，凹陷120具有在約15nm至約35nm的範圍內的深度D1。如第1E-2圖所示，凹陷120的深度D1可由鰭式結構104’的原始頂面測量至凹陷120的最底部。
如第1E-1和1E-2圖所示，凹陷120具有第二傾斜頂面，且凹陷120的第二傾斜頂面的輪廓可相似於蝕刻的鰭間隙物 118’的第一傾斜頂面的輪廓。亦即，凹陷120的輪廓可藉由調整蝕刻的鰭間隙物118’的輪廓以進行調整。此外，根據一些實施例，凹陷120的第二傾斜頂面低於蝕刻的鰭間隙物118’的第一傾斜頂面。
明確而言，鰭式結構104’在凹陷120的第一邊緣靠近閘極結構108的地方具有第三高度H3，且鰭式結構104’在凹陷120的第二邊緣遠離閘極結構108的地方具有第四高度H4。一些實施例中，凹陷的鰭式結構104’的第三高度H3低於第一高度H1，且第四高度H4低於第三高度H3和第二高度H2。一些實施例中，第三高度H3與第四高度H4之間的差值在約5nm至約50nm的範圍內。
如第1F-1和1F-2圖所示，根據一些實施例，在形成凹陷120之後，在鰭式結構104’內形成摻雜區122。一些實施例中，摻雜區122的厚度在約10nm至約20nm的範圍內。一些實施例中，摻雜區122由對凹陷120實施離子植入製程以形成。一些實施例中，在植入製程期間自凹陷120植入第一摻質以形成摻雜區122。一些實施例中，摻雜區122的第一摻質包含鍺(Ge)、硼(B)、磷(P)、砷(As)、銻(Sb)或前述之組合。一些實施例中，在摻雜區122內植入鍺(Ge)和硼(B)。一些實施例中，在摻雜區122內植入鍺(Ge)、磷(P)和砷(As)。一些實施例中，植入製程包含使用二氟化硼(BF2)。一些實施例中，植入製程使用的植入能量在約1KeV至約5KeV的範圍內。一些實施例中，植入摻雜區122中的第一摻質的劑量在約1x1014原子/cm2至約1x1015原子/cm2的範圍內。
由於先在鰭式結構104內形成凹陷120，然後才自凹陷120植入第一摻質於凹陷的鰭式結構104’中，如此可使第一摻質被植入於鰭式結構104’中相對較深的區域，且較容易控制摻質濃度。亦即，摻雜區122可具有相對較大的深度D2。一些實施例中，摻雜區122的深度D2在約25nm至約55nm的範圍內。一些實施例中，深度D1與深度D2之間的差值約10nm至約20nm的範圍內。一些實施例中，摻雜區122的最底部大抵上水平於隔離結構106的頂面。
此外，第一摻質可沿著第一方向植入鰭式結構104’中，使得摻雜區122的邊緣123位於閘極間隙物116的正下方。一些實施例中，第一方向與基板102的頂面之間所夾的角度θ在約85度至約95度的範圍內。
如第1G-1和1G-2圖所示，根據一些實施例，在形成摻雜區122之後，實施退火製程124。如第1G-2圖所示，根據一些實施例，在實施退火製程124的期間，原先的摻雜區122內的第一摻質擴散進入鰭式結構104’內以形成擴大的摻雜區122’。明確而言，根據一些實施例，原先的摻雜區122內的第一摻質擴散進入閘極結構108下的區域，使得擴大的摻雜區122’的邊緣位於閘極結構108的正下方。一些實施例中，在實施退火製程124的期間，第一摻質的側向擴散距離DL在約3nm至約9nm的範圍內。
再者，原先的摻雜區122內的第一摻質也擴散進入鰭式結構104’中較深的區域，使得擴大的摻雜區122’的深度D3大於原先的摻雜區122的深度D2。如前所述，在鰭式結構104內形 成凹陷120之後才形成摻雜區122，因此，摻雜區122可具有相對較大的深度D2。此外，可藉由退火製程124的實施將摻雜區122擴大以形成擴大的摻雜區122’，因此，擴大的摻雜區122’可更延伸進入鰭式結構104’中更深的區域。一些實施例中，原先的摻雜區122的最底部大抵上水平於隔離結構106的頂面，而在實施退火製程124之後，擴大的摻雜區122’的最底部低於隔離結構106的頂面。
一些實施例中，在實施退火製程124的期間，第一摻質的垂直擴散距離DV大於第一摻質的側向擴散距離DL。一些實施例中，第一摻質在實施退火製程124期間的垂直擴散距離DV與第一摻質在實施退火製程124期間的側向擴散距離DL的比例在約3：1至約2：1的範圍內。一些實施例中，第一摻質在實施退火製程124期間的垂直擴散距離DV在約5nm至約15nm的範圍內。一些實施例中，擴大的摻雜區122’具有在約5nm至約30nm的範圍內的厚度TE。一些實施例中，凹陷120的深度D1與擴大的摻雜區122’的厚度TE的比值在約0.6至約1.2的範圍內。如前所述，在鰭式結構中較深的區域內形成摻雜區是具有挑戰性的。因此，自凹陷120植入摻質於鰭式結構104’中並實施退火製程124，使得擴大的摻雜區122’可形成於鰭式結構104’中相對較深的區域內。此外，可控制產生的擴大的摻雜區122’的厚度TE，使得在後續製程中可將擴大的摻雜區122’視為形成在凹陷120內的源/汲極結構的延伸。
一些實施例中，在約500℃至約700℃的溫度範圍內實施退火製程124。一些實施例中，退火製程124的實施持續約 100秒至300秒。在實施退火製程124之後，擴大的摻雜區122’的底部的摻質濃度低於擴大的摻雜區122’的頂部的摻質濃度。
如第1H-1和1H-2圖所示，根據一些實施例，在實施退火製程124之後，在凹陷120內形成源/汲極結構126。明確而言，根據一些實施例，源/汲極結構126直接形成在擴大的摻雜區122’的上方且與擴大的摻雜區122’直接接觸。一些實施例中，藉由在磊晶成長室(chamber)中磊晶成長源/汲極結構126。一些實施例中，源/汲極結構126是藉由實施遙控電漿化學氣相沉積法(remote-plasma chemical vapor deposition，RPCVD)以形成。一些實施例中，在相同的反應室(chamber)中實施退火製程124及形成源/汲極結構126。
一些實施例中，源/汲極結構126為抬高的(raised)源/汲極結構，且具有在約20nm至約40nm之範圍內的厚度TS/D。一些實施例中，源/汲極結構126包含第一區128、在第一區128上的第二區130，以及在第二區130上的第三區132。一些實施例中，可將擴大的摻雜區122’視為源/汲極結構126的延伸。一些實施例中，厚度TS/D與厚度TE的比值在約0.8至約1.2的範圍內。如前所述，擴大的摻雜區122’係形成在隨後將形成源/汲極結構126之凹陷120的下方，如此一來，擴大的摻雜區122’可視為源/汲極結構126的延伸。此外，可較輕易地控制擴大的摻雜區122’內的摻質濃度。
一些實施例中，第一區128、第二區130和第三區132各自包含第二摻質。一些實施例中，第二摻質包含鍺(Ge)、硼 (B)、磷(P)、砷(As)、銻(Sb)或前述之組合。
一些實施例中，第三區132內的第二摻質的摻質濃度大於第二區130內的第二摻質的摻質濃度。一些實施例中，第二區130內的第二摻質的摻質濃度大於第一區128內的第二摻質的摻質濃度。
一些實施例中，擴大的摻雜區122’內的第一摻質和源/汲極結構126內的第二摻質為相同類型的摻質。一些實施例中，擴大的摻雜區122’內的第一摻質和源/汲極結構126內的第二摻質為相同的摻質。一些實施例中，擴大的摻雜區122’內的第一摻質和源/汲極結構126內的第二摻質為不同的摻質。一些實施例中，擴大的摻雜區122’內的摻質濃度低於源/汲極結構126的第一區128內的摻質濃度。
如第1H-1和1H-2圖所示，根據一些實施例，在源/汲極結構126的第三區132上形成蓋層134。一些實施例中，蓋層134由矽、摻雜磷的矽鍺、磷化矽、摻雜硼的矽鍺或其相似物製成。
接著，如第1I-1和1I-2圖所示，根據一些實施例，形成覆蓋源/汲極結構126和隔離結構106的層間介電(interlayer dielectric，ILD)層136。層間介電層136可包含由多個介電材料製成的多層結構，多個介電材料可例如為氧化矽、氮化矽、氮氧化矽、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)及/或其他合適的具有低介電常數(low-k)的介電材料。層間介電層136可由化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積 (physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)或其他合適的製程以形成。
如第1I-1和1I-2圖所示，根據一些實施例，在形成層間介電層136之後，以金屬閘極結構140取代閘極結構108。一些實施例中，金屬閘極結構140包含閘極介電層142、功函數金屬層144和閘極電極層146。一些實施例中，閘極介電層142由高介電常數(high-k)的介電材料製成，例如金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物或金屬氮氧化物。高介電常數的介電材料的範例可包含氧化鉿(HfO2)、氧化鉿矽(HfSiO)、氮氧化鉿矽(HfSiON)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfTiO)、氧化鉿鋯(HfZrO)、氧化鋯、氧化鈦、氧化鋁、二氧化鉿-氧化鋁(HfO2-Al2O3)合金或其他合適的介電材料，但不限於此。
根據一些實施例，在閘極介電層142上形成功函數金屬層144。可將功函數金屬層144視需求調整為具有適當的功函數。一些實施例中，閘極電極層146由導電材料製成，例如鋁、銅、鎢、鈦、鉭或其他合適的材料。
接著，如第1I-1和1I-2圖所示，根據一些實施例，在源/汲極結構126上形成穿過層間介電層136的矽化物層137和接觸138。此外，根據一些實施例，在矽化物層137上形成穿過蓋層134的接觸138。如第1I-1圖所示，根據一些實施例，矽化物層137直接接觸源/汲極結構126的第三區132。
一些實施例中，接觸138包含鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、鈷(Co)、氮化鉭(TaN)、矽化鎳 (NiSi)、矽化鈷(CoSi)、矽化銅(CuSi)、碳化鉭(TaC)、氮化鉭矽(TaSiN)、碳氮化鉭(TaCN)、鈦鋁(TiAl)、氮化鈦鋁(TiAlN)、其他合適的導電材料或前述之組合。一些實施例中，接觸138包含氮化鈦層和形成於氮化鈦層上的鎢。
接觸138可更包含襯層及/或阻障層。舉例而言，可在接觸溝槽的側壁和底部形成襯層(未繪示)。襯層可由氮化矽製成，然而也可替換使用任何其他合適的介電材料。襯層可使用電漿增強化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)製程形成，然而也可替換使用其他合適的製程，例如物理氣相沉積或熱處理製程。可在襯層(若有的話)上形成阻障層(未繪示)，且阻障層覆蓋開口的側壁和底部。阻障層可使用例如為化學氣相沉積(CVD)、物理氣相沉積(PVD)、電漿增強化學氣相沉積(PECVD)、電漿增強物理氣相沉積(plasma enganced physical vapor deposition，PEPVD)、原子層沉積(ALD)或其他合適的沉積製程以形成。阻障層可由氮化鉭製成，然而也可使用其他材料，例如鉭、鈦、氮化鈦或其相似物以製成。
如第1I-1圖所示，根據一些實施例，鰭式場效電晶體結構100包含在凹陷120的正下方且在凹陷120周圍的擴大的摻雜區122’，使得源/汲極結構126的側壁和底面直接接觸擴大的摻雜區122’。如上所述，當製造鰭式場效電晶體結構時，在鰭式結構中較深的區域內形成摻雜區是具有挑戰性的。然而，根據一些實施例，先將鰭式結構104部分凹陷，然後將第一摻質自凹陷120植入凹陷的鰭式結構104’中。因此，可如預期的 控制摻雜區122的摻質濃度，即使是在鰭式結構104’中較深的部分。
再者，在形成摻雜區122之後，實施退火製程124以形成擴大的摻雜區122’，使得第一摻質可擴散進入鰭式結構104’中較深的區域，且可擴散至閘極結構正下方的區域。藉此可輕易地控制產生的擴大的摻雜區122’的輪廓。由於鰭式結構104’中較深的部分已被摻雜形成擴大的摻雜區122’，因此可提升形成在擴大的摻雜區122’上的源/汲極結構126的電子效率(electron efficiency)。
此外，可藉由擴大的摻雜區122’物理性地阻擋源/汲極結構126中的第二摻質，藉此可避免源/汲極結構126中的第二摻質擴散進入金屬閘極結構140下方的通道區。
第2圖是根據一些實施例，顯示鰭式場效電晶體結構100a的透視圖。根據一些實施例，第2圖顯示的鰭式場效電晶體結構100a與第1I-1和1I-2圖中的鰭式場效電晶體結構100大抵上相同，除了鰭式場效電晶體結構100a中擴大的摻雜區122a’的頂面低於隔離結構106的頂面。第2圖顯示的鰭式場效電晶體結構100a的製程和材料可相似或相同於第1A至1D、1E-1至1I-1和1E-2至1I-2圖顯示的鰭式場效電晶體結構100的製程和材料，在此便不重複敘述。
相似於第1A至1I圖的製程，可在鰭式結構104內形成凹陷，且自凹陷植入第一摻質以形成摻雜區。然後，藉由實施與退火製程124相似的退火製程以形成擴大的摻雜區122a’，以及在擴大的摻雜區122a’上的凹陷內形成源/汲極結構126a。此 外，凹陷可比第1E-2圖所示的凹陷120更深，因此，擴大的摻雜區122a’的頂面位於鰭式結構104’中較深的區域。
再者，相較於第1I-1圖所示之擴大的摻雜區122’，由於擴大的摻雜區122a’係形成於鰭式結構104’中相對較深的區域，形成於擴大的摻雜區122a’上的源/汲極結構126a也可延伸至鰭式結構104’中較深的區域。一些實施例中，源/汲極結構126a包含第一區128a、第二區130a和第三區132a，且第一區128a的最底部低於隔離結構106的頂面。
第2圖顯示的擴大的摻雜區122a’，以及包含第一區128a、第二區130a和第三區132a的源/汲極結構126a的製程和材料可相似或相同於第1A至1D、1E-1至1I-1和1E-2至1I-2圖顯示的擴大的摻雜區122’，以及包含第一區128、第二區130和第三區132的源/汲極結構126的製程和材料，因此其細部特徵在此便不重複敘述。
第3A和3B圖是根據一些實施例，顯示形成鰭式場效電晶體結構100b之各個階段的透視圖。根據一些實施例，鰭式場效電晶體結構100b相似於前述之鰭式場效電晶體結構100，除了鰭式場效電晶體結構100b的兩個源/汲極結構結合在一起。第3A和3B圖顯示的鰭式場效電晶體結構100b的製程和材料可相似或相同於第1A至1D、1E-1至1I-1和1E-2至1I-2圖顯示的鰭式場效電晶體結構100的製程和材料，在此便不重複敘述。
明確而言，相似於第1A和1B圖所示，可在基板102上形成第一鰭式結構和第二鰭式結構，以及形成橫跨第一鰭式結構和第二鰭式結構的閘極結構108。第一鰭式結構和第二鰭 式結構的製程和材料可相似或相同於前述之鰭式結構104的製程和材料。
接著，相似於第1C、1D和1E-1圖，形成鰭間隙物，並部分蝕刻鰭間隙物以形成第一蝕刻的鰭間隙物118b-1’和第二蝕刻的鰭間隙物118b-2’。在蝕刻鰭間隙物之後，在第一鰭式結構104b-1’和第二鰭式結構104b-2’內形成凹陷。然後，相似於第1F-1圖，可自凹陷植入第一摻質以形成摻雜區。隨後，如第3A圖所示，根據一些實施例，藉由實施與退火製程124相似的退火製程以形成第一擴大的摻雜區112b-1’和第二擴大的摻雜區112b-2’。
接著，如第3B圖所示，根據一些實施例，在第一擴大的摻雜區112b-1’和第二擴大的摻雜區112b-2’上的凹陷內成長源/汲極材料。在第一鰭式結構104b-1’和第二鰭式結構104b-2’上的源/汲極材料結合在一起以形成結合的源/汲極結構126b。
如第3B圖所示，根據一些實施例，相似於前述之源/汲極結構126，結合的源/汲極結構126b也包含第一區128b-1和128b-2、第二區130b和第三區132b。第一區128b-1和128b-2、第二區130b和第三區132b的製程和材料可相似或相同於前述之第一區128、第二區130和第三區132的製程和材料。此外，根據一些實施例，第一區128b-1和128b-2係直接形成於第一擴大的摻雜區122b-1’和第二擴大的摻雜區122b-2’上。第二區130b係形成於第一區128b-1和128b-2上，且第三區132b係形成於第二區130b上。此外，根據一些實施例，第一擴大的摻雜區 122b-1’和第二擴大的摻雜區122b-2’的頂面皆高於隔離結構106的頂面。
如第3B圖所示，根據一些實施例，在形成結合的源/汲極結構126b之後，在結合的源/汲極結構126b的第三區132b上形成蓋層134b。蓋層134b的製程和材料可相似或相同於前述之蓋層134的製程和材料。隨後，根據一些實施例，形成層間介電層136、矽化物層137和接觸138b，並以金屬閘極結構140取代閘極結構108。接觸138b的製程和材料可相似或相同於前述之接觸138的製程和材料。此外，根據一些實施例，接觸138b穿過層間介電層136和蓋層134b，且接觸138b大抵上係形成於結合的源/汲極結構126b之中央部分上。
如前所述，根據一些實施例，在鰭式場效電晶體結構100、100a和100b中，在植入摻質之前，蝕刻鰭式結構(例如鰭式結構104)以形成凹陷(例如凹陷120)。藉此可將摻質植入鰭式結構中較深的區域，且可較輕易地控制摻質濃度和分布。此外，實施退火製程(例如退火製程124)以形成擴大的摻雜區(例如擴大的摻雜區122’和122a’、第一擴大的摻雜區122b-1’和第二擴大的摻雜區122b-2’)。在形成擴大的摻雜區之後，在擴大的摻雜區上形成源/汲極結構(例如源/汲極結構126和126a，以及結合的源/汲極結構126b)，使得擴大的摻雜區可被視為源/汲極結構的延伸。由於擴大的摻雜區的輪廓和摻質濃度可較輕易地受到控制，因此可改善具有作為延伸部分之擴大的摻雜區的源/汲極結構之效能。
再者，擴大的摻雜區的側邊邊緣係位於閘極結構(例 如金屬閘極結構140)的下方，且擴大的摻雜區可作為鰭式場效電晶體結構中的輕摻雜汲極(LDD)區。因此，可改善形成於擴大的摻雜區上的源/汲極結構的電子效率，且可改善並降低鰭式場效電晶體結構的電阻。
本發明的一實施例提供了半導體結構的形成方法。半導體結構可包含形成鰭式結構，並在鰭式結構上形成閘極結構。可在鰭式結構內形成凹陷，並在鰭式結構內和凹陷的周圍形成摻雜區。接著，在摻雜區上的凹陷內形成源/汲極結構。由於摻雜區係形成於源/汲極結構的正下方，可將摻雜區視為源/汲極結構的延伸。此外，當摻雜區係形成於凹陷之後時，可較輕易地控制摻雜區的輪廓。因此可改善源/汲極結構的效能。
本發明一實施例提供一種半導體結構的形成方法。此方法包含在基板上形成鰭式結構，以及形成閘極結構橫跨鰭式結構。方法也包含在鰭式結構的側壁上形成鰭間隙物，以及部分移除鰭間隙物。方法更包含將鰭式結構凹陷以形成凹陷，以及自凹陷植入摻質以形成摻雜區。此外，方法包含將摻雜區內的摻質擴散以形成擴大的摻雜區，以及在擴大的摻雜區上形成源/汲極結構。
在一實施例中，凹陷的深度與擴大的摻雜區的厚度之比值在約0.6至約1.2的範圍內。
在一實施例中，鰭式結構內的凹陷的深度在約15nm至約35nm的範圍內。
在一實施例中，更包含在閘極結構的側壁上形成閘 極間隙物，其中摻雜區的邊緣位於閘極間隙物的正下方，且擴大的摻雜區的邊緣位於閘極結構的正下方。
在一實施例中，其中擴大的摻雜區直接接觸源/汲極結構的底面和側壁。
在一實施例中，其中在移除鰭間隙物之後，鰭間隙物具有傾斜頂面。
在一實施例中，其中鰭間隙物具有靠近閘極結構的第一高度，以及遠離閘極結構的第二高度，且第一高度大於第二高度。
在一實施例中，其中摻雜區的摻質包含鍺、硼、磷、砷或銻。
本發明另一實施例提供一種半導體結構的形成方法。此方法包含在基板上形成鰭式結構，以及在鰭式結構周圍形成隔離結構。方法也包含形成閘極結構橫跨鰭式結構且延伸至隔離結構上，以及在閘極結構的側壁上形成閘極間隙物。方法更包含蝕刻鰭式結構以形成凹陷，以及自凹陷植入第一摻質以形成摻雜區。摻雜區的第一邊緣位於閘極間隙物的下方。此外，方法包含將第一摻質擴散以形成擴大的摻雜區，且擴大的摻雜區的第二邊緣位於閘極結構的下方。方法也包含在凹陷內形成源/汲極結構。
在一實施例中，其中摻雜區的第一邊緣與擴大的摻雜區的第二邊緣之間的距離在約3nm至約9nm的範圍內。
在一實施例中，其中摻雜區的第一邊緣與擴大的摻雜區的第二邊緣之間的距離小於摻雜區的底部邊緣與擴大的 摻雜區的底部邊緣之間的距離。
在一實施例中，其中在約500℃至約700℃的溫度範圍內實施退火製程以形成擴大的摻雜區。
在一實施例中，其中凹陷的最底部高於隔離結構的頂面。
在一實施例中，其中凹陷的深度與擴大的摻雜區的厚度之比值在約0.6至約1.2的範圍內。
本發明又一實施例提供一種半導體結構的形成方法。此方法包含在基板上形成第一鰭式結構，以及在第一鰭式結構周圍形成隔離結構。方法也包含形成閘極結構橫跨第一鰭式結構且延伸至隔離結構上，以及在第一鰭式結構的側壁上形成第一鰭間隙物。方法更包含蝕刻第一鰭間隙物以形成第一傾斜頂面，以及蝕刻第一鰭式結構以形成具有第二傾斜頂面的第一凹陷。此外，方法包含在第一鰭式結構中植入第一摻質以形成第一摻雜區，以及將第一摻雜區退火以形成第一擴大的摻雜區。方法也包含在第一擴大的摻雜區上形成源/汲極結構。
在一實施例中，其中第一鰭間隙物的第一傾斜頂面高於第一凹陷的第二傾斜頂面。
在一實施例中，其中第一鰭式結構的第二傾斜頂面高於隔離結構的頂面。
在一實施例中，其中第一擴大的摻雜區的最底部低於隔離結構的頂面。
在一實施例中，更包含在基板上形成第二鰭式結構，在第二鰭式結構的側壁上形成第二鰭間隙物，蝕刻第二鰭間隙 物以形成第二傾斜頂面，蝕刻第二鰭式結構以形成第二凹陷，在第二鰭式結構中植入第一摻質以形成第二摻雜區，以及將第二摻雜區退火以形成第二擴大的摻雜區，其中源/汲極結構更延伸至第二擴大的摻雜區上。
在一實施例中，其中源/汲極結構直接接觸第一擴大的摻雜區和第二擴大的摻雜區。
上述之鰭可藉由任何合適的方法以進行圖案化。舉例而言，可使用一或多道微影製程以將鰭圖案化，微影製程包含雙重圖案化或多重圖案化。一般而言，雙重圖案化或多重圖案化結合微影和自對準(self-aligned)製程，可形成間距小於使用單一、直接地微影製程所獲得的間距的圖案。舉例而言，在一實施例中，在基板上形成犧牲層，並使用微影製程以將犧牲層圖案化。使用自對準製程在圖案化的犧牲層旁形成間隙物。然後移除犧牲層，使用剩餘的犧牲層以將鰭圖案化。
以上概述數個實施例或範例之特徵，以便在本發明所屬技術領域中具有通常知識者可以更理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例或範例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應該理解到，此類等效的結構並無悖離本發明實施例的精神與範圍，且他們能在不違背本發明實施例之精神和範圍之下，做各式各樣的改變、取代和替換。
100:鰭式場效電晶體結構
102:基板
104’:鰭式結構
106:隔離結構
116:閘極間隙物
118’:蝕刻的鰭間隙物
122’:擴大的摻雜區
126:源/汲極結構
128:第一區
130:第二區
132:第三區
134:蓋層
136:層間介電層
137:矽化物層
140:金屬閘極結構
142:閘極介電層
144:功函數金屬層
146:閘極電極層

Claims (10)

  1. 一種半導體結構的形成方法，包括：在一基板上形成一鰭式結構；形成一閘極結構橫跨該鰭式結構；在該鰭式結構的側壁上形成一鰭間隙物；部分移除該鰭間隙物；將該鰭式結構凹陷以形成一凹陷；自該凹陷植入一摻質以形成一摻雜區；將該摻雜區內的該摻質擴散以形成一擴大的摻雜區；以及在該擴大的摻雜區上形成一源/汲極結構。
  2. 如申請專利範圍第1項所述之半導體結構的形成方法，其中該凹陷的深度與該擴大的摻雜區的厚度之比值在約0.6至約1.2的範圍內。
  3. 一種半導體結構的形成方法，包括：在一基板上形成一鰭式結構；在該鰭式結構周圍形成一隔離結構；形成一閘極結構橫跨該鰭式結構且延伸至該隔離結構上；在該閘極結構的側壁上形成一閘極間隙物；蝕刻該鰭式結構以形成一凹陷；自該凹陷植入第一摻質以形成一摻雜區，其中該摻雜區的一第一邊緣位於該閘極間隙物的下方；將該第一摻質擴散以形成一擴大的摻雜區，其中該擴大的摻雜區的一第二邊緣位於該閘極結構的下方；以及在該凹陷內形成一源/汲極結構。
  4. 一種半導體結構的形成方法，包括：在一基板上形成一第一鰭式結構；在該第一鰭式結構周圍形成一隔離結構；形成一閘極結構橫跨該第一鰭式結構且延伸至該隔離結構上；在該第一鰭式結構的側壁上形成一第一鰭間隙物；蝕刻該第一鰭間隙物以形成一第一傾斜頂面；蝕刻該第一鰭式結構以形成具有一第二傾斜頂面的一第一凹陷；在該第一鰭式結構中植入一第一摻質以形成一第一摻雜區；將該第一摻雜區退火以形成一第一擴大的摻雜區；以及在該第一擴大的摻雜區上形成一源/汲極結構。
  5. 一種半導體結構的形成方法，包括：在一基板上形成一鰭式結構；形成一閘極結構橫跨該鰭式結構；將該鰭式結構凹陷以形成一凹陷；在該凹陷上植入一摻質以形成一摻雜區；將該摻雜區內的該摻質擴散以形成一擴大的摻雜區；以及在形成該擴大的摻雜區之後，在該凹陷內形成一源/汲極結構。
  6. 一種半導體結構的形成方法，包括：在一基板上形成一鰭式結構；形成一閘極結構橫跨該鰭式結構； 在該閘極結構的側壁上形成一閘極間隙物；蝕刻該鰭式結構以形成一凹陷；在該凹陷下形成一摻雜區，其中該摻雜區的一第一邊緣位於該閘極間隙物的下方；將該摻雜區退火以形成一擴大的摻雜區，其中該擴大的摻雜區的一第二邊緣位於該閘極結構的下方；以及在該凹陷內形成一源/汲極結構。
  7. 一種半導體結構的形成方法，包括：在一基板上形成一第一鰭式結構；形成一閘極結構橫跨該第一鰭式結構；在該第一鰭式結構的側壁上形成一第一鰭間隙物；將該第一鰭間隙物凹陷以形成一第一傾斜頂面；將該第一鰭式結構凹陷以形成具有一第二傾斜頂面的一第一凹陷；在該第一凹陷下形成一第一摻雜區；以及在該第一摻雜區上形成一源/汲極結構。
  8. 一種半導體結構，包括：一鰭式結構，從一基板突出；一摻雜區，於該鰭式結構內形成；一金屬閘極結構，橫跨該鰭式結構形成；一閘極間隙物，於該金屬閘極結構的側壁上形成；以及一源/汲極結構，於該摻雜區上形成，其中該摻雜區連續地圍繞該源/汲極結構且直接接觸該閘極間隙物。
  9. 一種半導體結構，包括： 一鰭式結構，從一基板突出；一金屬閘極結構，橫跨該鰭式結構形成；一摻雜區，於該鰭式結構內形成；以及一源/汲極結構，於該摻雜區上形成，其中該源/汲極結構包括一第一區域、於該第一區域上的一第二區域、與於該第二區域上的一第三區域，其中該摻雜區與該源/汲極結構的該第一區域包括相同類型的摻質，且在該摻雜區內的摻質濃度低於在該源/汲極結構的該第一區域內的摻質濃度。
  10. 一種半導體結構，包括：一第一鰭式結構，從一基板突出；一隔離結構，在該第一鰭式結構周圍形成；一金屬閘極結構，橫跨該第一鰭式結構形成；一第一摻雜區，於該第一鰭式結構內形成；以及一第一源/汲極結構，於該第一摻雜區上形成，其中該第一摻雜區的頂表面高於該隔離結構的頂表面。
TW107141445A 2017-11-24 2018-11-21 半導體結構及其形成方法 TWI804530B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762590458P 2017-11-24 2017-11-24
US62/590,458 2017-11-24
US15/994,691 2018-05-31
US15/994,691 US10361279B2 (en) 2017-11-24 2018-05-31 Method for manufacturing FinFET structure with doped region

Publications (2)

Publication Number Publication Date
TW201931473A TW201931473A (zh) 2019-08-01
TWI804530B true TWI804530B (zh) 2023-06-11

Family

ID=66633543

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141445A TWI804530B (zh) 2017-11-24 2018-11-21 半導體結構及其形成方法

Country Status (3)

Country Link
US (3) US10361279B2 (zh)
CN (1) CN109841530A (zh)
TW (1) TWI804530B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566453B2 (en) 2018-06-29 2020-02-18 International Business Machines Corporation Vertical transistor contact for cross-coupling in a memory cell
US10559572B2 (en) 2018-06-29 2020-02-11 International Business Machines Corporation Vertical transistor contact for a memory cell with increased density
US10763328B2 (en) * 2018-10-04 2020-09-01 Globalfoundries Inc. Epitaxial semiconductor material grown with enhanced local isotropy
US11908863B2 (en) * 2018-12-31 2024-02-20 Unist(Ulsan National Institute Of Science And Technology) Transistor element, ternary inverter apparatus comprising same, and method for producing same
US20220344473A1 (en) * 2019-12-30 2022-10-27 Unist(Ulsan National Institute Of Science And Technology) Tunnel field effect transistor and ternary inverter comprising same
US11769820B2 (en) * 2020-02-27 2023-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of manufacturing a FinFET by forming a hollow area in the epitaxial source/drain region

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702727A (zh) * 2014-11-28 2016-06-22 联华电子股份有限公司 金属氧化物半导体装置与其形成方法
US20170077305A1 (en) * 2015-09-15 2017-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same
TW201724523A (zh) * 2015-12-16 2017-07-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8815712B2 (en) 2011-12-28 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for epitaxial re-growth of semiconductor region
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US9029226B2 (en) * 2013-03-13 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for doping lightly-doped-drain (LDD) regions of finFET devices
US8963258B2 (en) 2013-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company FinFET with bottom SiGe layer in source/drain
US8877592B2 (en) * 2013-03-14 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of doped film for source and drain regions
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9293534B2 (en) * 2014-03-21 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of dislocations in source and drain regions of FinFET devices
US9166044B2 (en) 2013-09-27 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Raised epitaxial LDD in MuGFETs
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9299587B2 (en) 2014-04-10 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Microwave anneal (MWA) for defect recovery
US9337316B2 (en) 2014-05-05 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for FinFET device
US9679990B2 (en) * 2014-08-08 2017-06-13 Globalfoundries Inc. Semiconductor structure(s) with extended source/drain channel interfaces and methods of fabrication
KR102230198B1 (ko) * 2014-09-23 2021-03-19 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102259080B1 (ko) * 2014-09-23 2021-06-03 삼성전자주식회사 반도체 소자 및 그 제조방법
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10490552B2 (en) * 2015-12-29 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device having flat-top epitaxial features and method of making the same
US10840358B2 (en) * 2017-11-15 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor structure with source/drain structure having modified shape

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702727A (zh) * 2014-11-28 2016-06-22 联华电子股份有限公司 金属氧化物半导体装置与其形成方法
US20170077305A1 (en) * 2015-09-15 2017-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same
TW201724523A (zh) * 2015-12-16 2017-07-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法

Also Published As

Publication number Publication date
CN109841530A (zh) 2019-06-04
US20200381534A1 (en) 2020-12-03
US20190363176A1 (en) 2019-11-28
US10361279B2 (en) 2019-07-23
US20190165143A1 (en) 2019-05-30
US11855176B2 (en) 2023-12-26
TW201931473A (zh) 2019-08-01
US10749010B2 (en) 2020-08-18

Similar Documents

Publication Publication Date Title
TWI804530B (zh) 半導體結構及其形成方法
US11211455B2 (en) Formation of dislocations in source and drain regions of FinFET devices
US11043597B2 (en) Method for reducing contact resistance in semiconductor structures
US11728219B2 (en) Method for fabricating a semiconductor device
US11973127B2 (en) Semiconductor structure with source/drain structure having modified shape
US11233140B2 (en) Semiconductor device and manufacturing method thereof
US11830947B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
TW201824398A (zh) 製造半導體裝置的方法
TW202107620A (zh) 半導體裝置及其製造方法
US11742404B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
TWI764292B (zh) 半導體元件及其製造方法
US20220352035A1 (en) Semiconductor device and manufacturing method thereof
US11410889B2 (en) Semiconductor device and manufacturing method thereof