CN109841530A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN109841530A
CN109841530A CN201811011688.8A CN201811011688A CN109841530A CN 109841530 A CN109841530 A CN 109841530A CN 201811011688 A CN201811011688 A CN 201811011688A CN 109841530 A CN109841530 A CN 109841530A
Authority
CN
China
Prior art keywords
fin
doped region
widened
recess
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811011688.8A
Other languages
English (en)
Inventor
沙哈吉·B·摩尔
蔡俊雄
彭成毅
张世杰
游国丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109841530A publication Critical patent/CN109841530A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Abstract

本发明的实施例提供一种半导体结构的形成方法。上述方法包含在基板上形成鳍式结构，以及形成栅极结构横跨鳍式结构。方法也包含在鳍式结构的侧壁上形成鳍间隙物，以及部分移除鳍间隙物。方法还包含将鳍式结构凹陷以形成凹陷，以及自凹陷植入掺质以形成掺杂区。此外，方法包含将掺杂区内的掺质扩散以形成扩大的掺杂区，以及在扩大的掺杂区上形成源/漏极结构。

Description

半导体结构的形成方法
技术领域
本发明实施例涉及半导体结构的形成方法，特别涉及鳍式场效晶体管结构的形成方法。
背景技术
半导体装置应用于各种电子装置，例如个人电脑、手机、数码相机等各式电子仪器。半导体装置的形成通常包括在半导体基板上按序沉积绝缘层或介电层、导电层及半导体层材料，并利用光刻图案化各种材料层，以在基板上形成电路组件及元件。
提升半导体装置效能的方法的一为通过使用例如为鳍式场效晶体管(FinFET)的结构，以提高电路的集成程度。典型的鳍式场效晶体管结构包含垂直的鳍形结构以及在鳍形结构上的栅极。
然而，虽然现有的鳍式场效晶体管的工艺已逐渐满足它们原先预定的用途，但随着装置尺寸持续地缩小，其表现仍未在所有层面上皆令人满意。
发明内容
本发明一实施例提供一种半导体结构的形成方法。此方法包含在基板上形成鳍式结构，以及形成栅极结构横跨鳍式结构。方法也包含在鳍式结构的侧壁上形成鳍间隙物，以及部分移除鳍间隙物。方法还包含将鳍式结构凹陷以形成凹陷，以及自凹陷植入掺质以形成掺杂区。此外，方法包含将掺杂区内的掺质扩散以形成扩大的掺杂区，以及在扩大的掺杂区上形成源/漏极结构。
本发明另一实施例提供一种半导体结构的形成方法。此方法包含在基板上形成鳍式结构，以及在鳍式结构周围形成隔离结构。方法也包含形成栅极结构横跨鳍式结构且延伸至隔离结构上，以及在栅极结构的侧壁上形成栅极间隙物。方法还包含蚀刻鳍式结构以形成凹陷，以及自凹陷植入第一掺质以形成掺杂区。掺杂区的第一边缘位于栅极间隙物的下方。此外，方法包含将第一掺质扩散以形成扩大的掺杂区，且扩大的掺杂区的第二边缘位于栅极结构的下方。方法也包含在凹陷内形成源/漏极结构。
本发明又一实施例提供一种半导体结构的形成方法。此方法包含在基板上形成第一鳍式结构，以及在第一鳍式结构周围形成隔离结构。方法也包含形成栅极结构横跨第一鳍式结构且延伸至隔离结构上，以及在第一鳍式结构的侧壁上形成第一鳍间隙物。方法还包含蚀刻第一鳍间隙物以形成第一倾斜顶面，以及蚀刻第一鳍式结构以形成具有第二倾斜顶面的第一凹陷。此外，方法包含在第一鳍式结构中植入第一掺质以形成第一掺杂区，以及将第一掺杂区退火以形成第一扩大的掺杂区。方法也包含在第一扩大的掺杂区上形成源/漏极结构。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合说明书附图，作详细说明如下：
附图说明
图1A、图1B、图1C和图1D是根据一些实施例，显示形成鳍式场效晶体管结构的各个阶段的透视图。
图1E-1是根据一些实施例，显示鳍式场效晶体管结构的透视图。
图1E-2是根据一些实施例，显示图1E-1的鳍式场效晶体管结构中沿着线A-A’的剖面示意图。
图1F-1是根据一些实施例，显示鳍式场效晶体管结构的透视图。
图1F-2是根据一些实施例，显示图1F-1的鳍式场效晶体管结构中沿着线A-A’的剖面示意图。
图1G-1是根据一些实施例，显示鳍式场效晶体管结构的透视图。
图1G-2是根据一些实施例，显示图1G-1的鳍式场效晶体管结构中沿着线A-A’的剖面示意图。
图1H-1是根据一些实施例，显示鳍式场效晶体管结构的透视图。
图1H-2是根据一些实施例，显示图1H-1的鳍式场效晶体管结构中沿着线A-A’的剖面示意图。
图1I-1是根据一些实施例，显示鳍式场效晶体管结构的透视图。
图1I-2是根据一些实施例，显示图1I-1的鳍式场效晶体管结构中沿着线A-A’的剖面示意图。
图2是根据一些实施例，显示鳍式场效晶体管结构100a的透视图。
图3A和图3B是根据一些实施例，显示形成鳍式场效晶体管结构的各个阶段的透视图。
100、100a、100b～鳍式场效晶体管结构；
102～基板；
104、104’～鳍式结构；
104b-1’～第一鳍式结构；
104b-2’～第二鳍式结构；
106～隔离结构；
108～栅极结构；
110～栅极介电层；
112～栅极电极层；
114～硬遮罩层；
116～栅极间隙物；
118～鳍间隙物；
118’～蚀刻的鳍间隙物；
118b-1’～第一蚀刻的鳍间隙物；
118b-2’～第二蚀刻的鳍间隙物；
120～凹陷；
122～掺杂区；
122’、122a’～扩大的掺杂区；
122b-1’～第一扩大的掺杂区；
122b-2’～第二扩大的掺杂区；
123～边缘；
124～退火工艺；
126、126a～源/漏极结构；
126b～结合的源/漏极结构；
128、128a、128b-1、128b-2～第一区；
130、130a、130b～第二区；
132、132a、132b～第三区；
134、134b～盖层；
136～层间介电层；
137～硅化物层；
138、138b～接触；
140～金属栅极结构；
142～栅极介电层；
144～功函数金属层；
146～栅极电极层；
D1、D2、D3～深度；
DL～侧向扩散距离；
DV～垂直扩散距离；
H～鳍高；
H1～第一高度；
H2～第二高度；
H3～第三高度；
H4～第四高度；
TE、TS/D～厚度；
θ～角度。
具体实施方式
以下提供了很多不同的实施例或范例，用于实施本发明实施例的不同部件。组件和配置的具体范例描述如下，以简化本发明实施例的说明。当然，这些仅仅是范例，并非用以限定本发明实施例。举例而言，以下叙述中提及第一部件形成于第二部件之上或上方，可能包含第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不直接接触的实施例。此外，本发明实施例在各种范例中可能重复参考数字及/或字母，此重复是为了简化和清楚，并非在讨论的各种实施例及/或组态之间指定其关系。
再者，空间上相关的措辞，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」和其他类似的用语可用于此，使得描述图中所示的一元件或部件与其他元件或部件之间的关系更容易。此空间上相关的措辞意欲包含除附图描绘的方向外，使用或操作中的装置的不同方向。设备可以其他方向定位(旋转90度或其他定位方向)，且在此使用的空间相关描述可同样依此解读。可以理解的是在方法之前、中、后可提供额外的操作，且以下描述的一些操作可在方法的其他实施例中被取代或删除。
本发明的一些实施例提供了半导体结构的形成方法。半导体结构可为鳍式场效晶体管结构。形成鳍式场效晶体管结构的方法可包含形成鳍式结构和横跨鳍式结构的栅极结构。可蚀刻鳍式结构以形成凹陷，以及在鳍式结构内和凹陷的周围形成掺杂区。在形成掺杂区之后，可在凹陷内形成源/漏极结构。掺杂区可作为鳍式场效晶体管结构中的轻掺杂漏极区(lightly-doped-drain，LDD)。
第1A至1D图和第1E-1至1I-1图是根据一些实施例，显示形成鳍式场效晶体管结构100的各个阶段的透视图。第1E-2至1I-2图是根据一些实施例，显示第1E-1至1I-1图的鳍式场效晶体管结构中沿着线A-A’的剖面示意图。如图1A所示，根据一些实施例，在基板102上形成鳍式结构104。一些实施例中，鳍式结构104是通过将基板102图案化以形成。一些实施例中，由于鳍式结构104具有窄的顶部和宽的底部，因此鳍式结构104具有倾斜的侧壁。
基板102可为半导体晶圆，例如为硅晶圆。基板102或者或额外可包含元素半导体材料、化合物半导体材料及/或合金半导体材料。元素半导体材料可包含结晶硅、多晶硅、非晶硅、锗及/或钻石，但并不限于此。化合物半导体材料可包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟，但并不限于此。合金半导体材料可包含硅锗(SiGe)、镓砷磷(GaAsP)、铝铟砷(AlInAs)、铝镓砷(AlGaAs)、镓铟砷(GaInAs)、镓铟磷(GaInP)及/或镓铟砷磷(GaInAsP)，但并不限于此。一些实施例中，鳍式结构104是由硅锗制成。
如图1A所示，根据一些实施例，在形成鳍式结构104之后，在基板102上形成隔离结构106，且隔离结构106环绕鳍式结构104。隔离结构106可由在基板102上沉积绝缘层，以及将绝缘层凹陷以形成。一些实施例中，隔离结构106由氧化硅、氮化硅、氮氧化硅、掺氟硅玻璃(fluoride-doped silicate glass，FSG)或其他低介电常数(low-k)的介电材料制成。
接着，如图1B所示，根据一些实施例，形成栅极结构108横跨鳍式结构104且延伸至隔离结构106上。栅极结构108可为随后将由金属栅极结构所取代的虚设栅极结构。
一些实施例中，栅极结构108包含栅极介电层110、形成于栅极介电层110上的栅极电极层112，以及形成于栅极电极层112上的硬遮罩层114。一些实施例中，栅极介电层110是由氧化硅制成。一些实施例中，栅极电极层112是由多晶硅制成。一些实施例中，硬遮罩层114是由氮化硅制成。
如图1C所示，根据一些实施例，在形成栅极结构108之后，在栅极结构108的侧壁上形成栅极间隙物116。一些实施例中，栅极间隙物116由氮化硅、氧化硅、氮氧化硅、碳化硅或其他合适的介电材料制成。
此外，根据一些实施例，在鳍式结构104的侧壁上形成鳍间隙物118。如图1C所示，根据一些实施例，鳍间隙物118的高度在此阶段大抵上等于鳍的高度H。一些实施例中，鳍间隙物118由氮化硅、氧化硅、氮氧化硅、碳化硅或其他合适的介电材料制成。一些实施例中，栅极间隙物116和鳍间隙物118由相同材料制成。一些实施例中，栅极间隙物116和鳍间隙物118通过沉积间隙物层以及蚀刻间隙物层以形成。
接着，如图1D所示，根据一些实施例，部分移除鳍间隙物118。在移除鳍间隙物118的顶部的时候，可在栅极结构108和栅极间隙物116上形成遮罩结构(未示出)。一些实施例中，通过蚀刻鳍间隙物118的顶部以部分地移除鳍间隙物118并形成蚀刻的鳍间隙物118’。
一些实施例中，如图1D所示，蚀刻的鳍间隙物118’具有第一倾斜顶面。明确而言，蚀刻的鳍间隙物118’具有靠近栅极结构108的第一高度H1，以及远离栅极结构108的第二高度H2。一些实施例中，第一高度H1低于鳍的高度H。一些实施例中，第一高度H1大于第二高度H2。一些实施例中，第一高度H1与第二高度H2之间的差值在约5nm至约50nm的范围内。
接着，如第1E-1和1E-2图所示，根据一些实施例，将鳍式结构104凹陷以形成凹陷120。凹陷的鳍式结构104’中的凹陷120可由蚀刻鳍式结构104未被栅极结构108和栅极间隙物116所覆盖的顶部以形成。此外，与整体的鳍式结构104’相比，凹陷120可相对较浅。一些实施例中，凹陷120的最底部的顶面高于隔离结构106的顶面。一些实施例中，凹陷120具有在约15nm至约35nm的范围内的深度D1。如第1E-2图所示，凹陷120的深度D1可由鳍式结构104’的原始顶面测量至凹陷120的最底部。
如第1E-1和1E-2图所示，凹陷120具有第二倾斜顶面，且凹陷120的第二倾斜顶面的轮廓可相似于蚀刻的鳍间隙物118’的第一倾斜顶面的轮廓。亦即，凹陷120的轮廓可通过调整蚀刻的鳍间隙物118’的轮廓以进行调整。此外，根据一些实施例，凹陷120的第二倾斜顶面低于蚀刻的鳍间隙物118’的第一倾斜顶面。
明确而言，鳍式结构104’在凹陷120的第一边缘靠近栅极结构108的地方具有第三高度H3，且鳍式结构104’在凹陷120的第二边缘远离栅极结构108的地方具有第四高度H4。一些实施例中，凹陷的鳍式结构104’的第三高度H3低于第一高度H1，且第四高度H4低于第三高度H3和第二高度H2。一些实施例中，第三高度H3与第四高度H4之间的差值在约5nm至约50nm的范围内。
如第1F-1和1F-2图所示，根据一些实施例，在形成凹陷120之后，在鳍式结构104’内形成掺杂区122。一些实施例中，掺杂区122的厚度在约10nm至约20nm的范围内。一些实施例中，掺杂区122由对凹陷120实施离子植入工艺以形成。一些实施例中，在植入工艺期间自凹陷120植入第一掺质以形成掺杂区122。一些实施例中，掺杂区122的第一掺质包含锗(Ge)、硼(B)、磷(P)、砷(As)、锑(Sb)或前述的组合。一些实施例中，在掺杂区122内植入锗(Ge)和硼(B)。一些实施例中，在掺杂区122内植入锗(Ge)、磷(P)和砷(As)。一些实施例中，植入工艺包含使用二氟化硼(BF2)。一些实施例中，植入工艺使用的植入能量在约1KeV至约5KeV的范围内。一些实施例中，植入掺杂区122中的第一掺质的剂量在约1x1014原子/cm2至约1x1015原子/cm2的范围内。
由于先在鳍式结构104内形成凹陷120，然后才自凹陷120植入第一掺质于凹陷的鳍式结构104’中，如此可使第一掺质被植入于鳍式结构104’中相对较深的区域，且较容易控制掺质浓度。亦即，掺杂区122可具有相对较大的深度D2。一些实施例中，掺杂区122的深度D2在约25nm至约55nm的范围内。一些实施例中，深度D1与深度D2之间的差值约10nm至约20nm的范围内。一些实施例中，掺杂区122的最底部大抵上水平于隔离结构106的顶面。
此外，第一掺质可沿着第一方向植入鳍式结构104’中，使得掺杂区122的边缘123位于栅极间隙物116的正下方。一些实施例中，第一方向与基板102的顶面之间所夹的角度θ在约85度至约95度的范围内。
如第1G-1和1G-2图所示，根据一些实施例，在形成掺杂区122之后，实施退火工艺124。如第1G-2图所示，根据一些实施例，在实施退火工艺124的期间，原先的掺杂区122内的第一掺质扩散进入鳍式结构104’内以形成扩大的掺杂区122’。明确而言，根据一些实施例，原先的掺杂区122内的第一掺质扩散进入栅极结构108下的区域，使得扩大的掺杂区122’的边缘位于栅极结构108的正下方。一些实施例中，在实施退火工艺124的期间，第一掺质的侧向扩散距离DL在约3nm至约9nm的范围内。
再者，原先的掺杂区122内的第一掺质也扩散进入鳍式结构104’中较深的区域，使得扩大的掺杂区122’的深度D3大于原先的掺杂区122的深度D2。如前所述，在鳍式结构104内形成凹陷120之后才形成掺杂区122，因此，掺杂区122可具有相对较大的深度D2。此外，可通过退火工艺124的实施将掺杂区122扩大以形成扩大的掺杂区122’，因此，扩大的掺杂区122’可更延伸进入鳍式结构104’中更深的区域。一些实施例中，原先的掺杂区122的最底部大抵上水平于隔离结构106的顶面，而在实施退火工艺124之后，扩大的掺杂区122’的最底部低于隔离结构106的顶面。
一些实施例中，在实施退火工艺124的期间，第一掺质的垂直扩散距离DV大于第一掺质的侧向扩散距离DL。一些实施例中，第一掺质在实施退火工艺124期间的垂直扩散距离DV与第一掺质在实施退火工艺124期间的侧向扩散距离DL的比例在约3：1至约2：1的范围内。一些实施例中，第一掺质在实施退火工艺124期间的垂直扩散距离DV在约5nm至约15nm的范围内。一些实施例中，扩大的掺杂区122’具有在约5nm至约30nm的范围内的厚度TE。一些实施例中，凹陷120的深度D1与扩大的掺杂区122’的厚度TE的比值在约0.6至约1.2的范围内。如前所述，在鳍式结构中较深的区域内形成掺杂区是具有挑战性的。因此，自凹陷120植入掺质于鳍式结构104’中并实施退火工艺124，使得扩大的掺杂区122’可形成于鳍式结构104’中相对较深的区域内。此外，可控制产生的扩大的掺杂区122’的厚度TE，使得在后续工艺中可将扩大的掺杂区122’视为形成在凹陷120内的源/漏极结构的延伸。
一些实施例中，在约500℃至约700℃的温度范围内实施退火工艺124。一些实施例中，退火工艺124的实施持续约100秒至300秒。在实施退火工艺124之后，扩大的掺杂区122’的底部的掺质浓度低于扩大的掺杂区122’的顶部的掺质浓度。
如第1H-1和1H-2图所示，根据一些实施例，在实施退火工艺124之后，在凹陷120内形成源/漏极结构126。明确而言，根据一些实施例，源/漏极结构126直接形成在扩大的掺杂区122’的上方且与扩大的掺杂区122’直接接触。一些实施例中，通过在外延成长室(chamber)中外延成长源/漏极结构126。一些实施例中，源/漏极结构126是通过实施遥控等离子体化学气相沉积法(remote-plasma chemical vapor deposition，RPCVD)以形成。一些实施例中，在相同的反应室(chamber)中实施退火工艺124及形成源/漏极结构126。
一些实施例中，源/漏极结构126为抬高的(raised)源/漏极结构，且具有在约20nm至约40nm的范围内的厚度TS/D。一些实施例中，源/漏极结构126包含第一区128、在第一区128上的第二区130，以及在第二区130上的第三区132。一些实施例中，可将扩大的掺杂区122’视为源/漏极结构126的延伸。一些实施例中，厚度TS/D与厚度TE的比值在约0.8至约1.2的范围内。如前所述，扩大的掺杂区122’是形成在随后将形成源/漏极结构126的凹陷120的下方，如此一来，扩大的掺杂区122’可视为源/漏极结构126的延伸。此外，可较轻易地控制扩大的掺杂区122’内的掺质浓度。
一些实施例中，第一区128、第二区130和第三区132各自包含第二掺质。一些实施例中，第二掺质包含锗(Ge)、硼(B)、磷(P)、砷(As)、锑(Sb)或前述的组合。
一些实施例中，第三区132内的第二掺质的掺质浓度大于第二区130内的第二掺质的掺质浓度。一些实施例中，第二区130内的第二掺质的掺质浓度大于第一区128内的第二掺质的掺质浓度。
一些实施例中，扩大的掺杂区122’内的第一掺质和源/漏极结构126内的第二掺质为相同类型的掺质。一些实施例中，扩大的掺杂区122’内的第一掺质和源/漏极结构126内的第二掺质为相同的掺质。一些实施例中，扩大的掺杂区122’内的第一掺质和源/漏极结构126内的第二掺质为不同的掺质。一些实施例中，扩大的掺杂区122’内的掺质浓度低于源/漏极结构126的第一区128内的掺质浓度。
如第1H-1和1H-2图所示，根据一些实施例，在源/漏极结构126的第三区132上形成盖层134。一些实施例中，盖层134由硅、掺杂磷的硅锗、磷化硅、掺杂硼的硅锗或其相似物制成。
接着，如第1I-1和1I-2图所示，根据一些实施例，形成覆盖源/漏极结构126和隔离结构106的层间介电(interlayer dielectric，ILD)层136。层间介电层136可包含由多个介电材料制成的多层结构，多个介电材料可例如为氧化硅、氮化硅、氮氧化硅、磷硅酸盐玻璃(phosphosilicate glass，PSG)、硼磷硅酸盐玻璃(borophosphosilicate glass，BPSG)及/或其他合适的具有低介电常数(low-k)的介电材料。层间介电层136可由化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapor deposition，PVD)、原子层沉积(atomic layer deposition，ALD)或其他合适的工艺以形成。
如第1I-1和1I-2图所示，根据一些实施例，在形成层间介电层136之后，以金属栅极结构140取代栅极结构108。一些实施例中，金属栅极结构140包含栅极介电层142、功函数金属层144和栅极电极层146。一些实施例中，栅极介电层142由高介电常数(high-k)的介电材料制成，例如金属氧化物、金属氮化物、金属硅化物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物或金属氮氧化物。高介电常数的介电材料的范例可包含氧化铪(HfO2)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、氧化锆、氧化钛、氧化铝、二氧化铪-氧化铝(HfO2-Al2O3)合金或其他合适的介电材料，但不限于此。
根据一些实施例，在栅极介电层142上形成功函数金属层144。可将功函数金属层144视需求调整为具有适当的功函数。一些实施例中，栅极电极层146由导电材料制成，例如铝、铜、钨、钛、钽或其他合适的材料。
接着，如第1I-1和1I-2图所示，根据一些实施例，在源/漏极结构126上形成穿过层间介电层136的硅化物层137和接触138。此外，根据一些实施例，在硅化物层137上形成穿过盖层134的接触138。如第1I-1图所示，根据一些实施例，硅化物层137直接接触源/漏极结构126的第三区132。
一些实施例中，接触138包含铝(Al)、铜(Cu)、钨(W)、钛(Ti)、钽(Ta)、氮化钛(TiN)、钴(Co)、氮化钽(TaN)、硅化镍(NiSi)、硅化钴(CoSi)、硅化铜(CuSi)、碳化钽(TaC)、氮化钽硅(TaSiN)、碳氮化钽(TaCN)、钛铝(TiAl)、氮化钛铝(TiAlN)、其他合适的导电材料或前述的组合。一些实施例中，接触138包含氮化钛层和形成于氮化钛层上的钨。
接触138可还包含衬层及/或阻障层。举例而言，可在接触沟槽的侧壁和底部形成衬层(未示出)。衬层可由氮化硅制成，然而也可替换使用任何其他合适的介电材料。衬层可使用等离子体增强化学气相沉积(plasma enhanced chemical vapor deposition，PECVD)工艺形成，然而也可替换使用其他合适的工艺，例如物理气相沉积或热处理工艺。可在衬层(若有的话)上形成阻障层(未示出)，且阻障层覆盖开口的侧壁和底部。阻障层可使用例如为化学气相沉积(CVD)、物理气相沉积(PVD)、等离子体增强化学气相沉积(PECVD)、等离子体增强物理气相沉积(plasma enganced physical vapor deposition，PEPVD)、原子层沉积(ALD)或其他合适的沉积工艺以形成。阻障层可由氮化钽制成，然而也可使用其他材料，例如钽、钛、氮化钛或其相似物以制成。
如第1I-1图所示，根据一些实施例，鳍式场效晶体管结构100包含在凹陷120的正下方且在凹陷120周围的扩大的掺杂区122’，使得源/漏极结构126的侧壁和底面直接接触扩大的掺杂区122’。如上所述，当制造鳍式场效晶体管结构时，在鳍式结构中较深的区域内形成掺杂区是具有挑战性的。然而，根据一些实施例，先将鳍式结构104部分凹陷，然后将第一掺质自凹陷120植入凹陷的鳍式结构104’中。因此，可如预期的控制掺杂区122的掺质浓度，即使是在鳍式结构104’中较深的部分。
再者，在形成掺杂区122之后，实施退火工艺124以形成扩大的掺杂区122’，使得第一掺质可扩散进入鳍式结构104’中较深的区域，且可扩散至栅极结构正下方的区域。借此可轻易地控制产生的扩大的掺杂区122’的轮廓。由于鳍式结构104’中较深的部分已被掺杂形成扩大的掺杂区122’，因此可提升形成在扩大的掺杂区122’上的源/漏极结构126的电子效率(electron efficiency)。
此外，可通过扩大的掺杂区122’物理性地阻挡源/漏极结构126中的第二掺质，借此可避免源/漏极结构126中的第二掺质扩散进入金属栅极结构140下方的通道区。
图2是根据一些实施例，显示鳍式场效晶体管结构100a的透视图。根据一些实施例，图2显示的鳍式场效晶体管结构100a与第1I-1和1I-2图中的鳍式场效晶体管结构100大抵上相同，除了鳍式场效晶体管结构100a中扩大的掺杂区122a’的顶面低于隔离结构106的顶面。图2显示的鳍式场效晶体管结构100a的工艺和材料可相似或相同于第1A至1D、1E-1至1I-1和1E-2至1I-2图显示的鳍式场效晶体管结构100的工艺和材料，在此便不重复叙述。
相似于第1A至1I图的工艺，可在鳍式结构104内形成凹陷，且自凹陷植入第一掺质以形成掺杂区。然后，通过实施与退火工艺124相似的退火工艺以形成扩大的掺杂区122a’，以及在扩大的掺杂区122a’上的凹陷内形成源/漏极结构126a。此外，凹陷可比第1E-2图所示的凹陷120更深，因此，扩大的掺杂区122a’的顶面位于鳍式结构104’中较深的区域。
再者，相较于第1I-1图所示的扩大的掺杂区122’，由于扩大的掺杂区122a’是形成于鳍式结构104’中相对较深的区域，形成于扩大的掺杂区122a’上的源/漏极结构126a也可延伸至鳍式结构104’中较深的区域。一些实施例中，源/漏极结构126a包含第一区128a、第二区130a和第三区132a，且第一区128a的最底部低于隔离结构106的顶面。
图2显示的扩大的掺杂区122a’，以及包含第一区128a、第二区130a和第三区132a的源/漏极结构126a的工艺和材料可相似或相同于第1A至1D、1E-1至1I-1和1E-2至1I-2图显示的扩大的掺杂区122’，以及包含第一区128、第二区130和第三区132的源/漏极结构126的工艺和材料，因此其细节特征在此便不重复叙述。
第3A和3B图是根据一些实施例，显示形成鳍式场效晶体管结构100b的各个阶段的透视图。根据一些实施例，鳍式场效晶体管结构100b相似于前述的鳍式场效晶体管结构100，除了鳍式场效晶体管结构100b的两个源/漏极结构结合在一起。第3A和3B图显示的鳍式场效晶体管结构100b的工艺和材料可相似或相同于第1A至1D、1E-1至1I-1和1E-2至1I-2图显示的鳍式场效晶体管结构100的工艺和材料，在此便不重复叙述。
明确而言，相似于第1A和1B图所示，可在基板102上形成第一鳍式结构和第二鳍式结构，以及形成横跨第一鳍式结构和第二鳍式结构的栅极结构108。第一鳍式结构和第二鳍式结构的工艺和材料可相似或相同于前述的鳍式结构104的工艺和材料。
接着，相似于第1C、1D和1E-1图，形成鳍间隙物，并部分蚀刻鳍间隙物以形成第一蚀刻的鳍间隙物118b-1’和第二蚀刻的鳍间隙物118b-2’。在蚀刻鳍间隙物之后，在第一鳍式结构104b-1’和第二鳍式结构104b-2’内形成凹陷。然后，相似于第1F-1图，可自凹陷植入第一掺质以形成掺杂区。随后，如图3A所示，根据一些实施例，通过实施与退火工艺124相似的退火工艺以形成第一扩大的掺杂区112b-1’和第二扩大的掺杂区112b-2’。
接着，如图3B所示，根据一些实施例，在第一扩大的掺杂区112b-1’和第二扩大的掺杂区112b-2’上的凹陷内成长源/漏极材料。在第一鳍式结构104b-1’和第二鳍式结构104b-2’上的源/漏极材料结合在一起以形成结合的源/漏极结构126b。
如图3B所示，根据一些实施例，相似于前述的源/漏极结构126，结合的源/漏极结构126b也包含第一区128b-1和128b-2、第二区130b和第三区132b。第一区128b-1和128b-2、第二区130b和第三区132b的工艺和材料可相似或相同于前述的第一区128、第二区130和第三区132的工艺和材料。此外，根据一些实施例，第一区128b-1和128b-2是直接形成于第一扩大的掺杂区122b-1’和第二扩大的掺杂区122b-2’上。第二区130b是形成于第一区128b-1和128b-2上，且第三区132b是形成于第二区130b上。此外，根据一些实施例，第一扩大的掺杂区122b-1’和第二扩大的掺杂区122b-2’的顶面皆高于隔离结构106的顶面。
如图3B所示，根据一些实施例，在形成结合的源/漏极结构126b之后，在结合的源/漏极结构126b的第三区132b上形成盖层134b。盖层134b的工艺和材料可相似或相同于前述的盖层134的工艺和材料。随后，根据一些实施例，形成层间介电层136、硅化物层137和接触138b，并以金属栅极结构140取代栅极结构108。接触138b的工艺和材料可相似或相同于前述的接触138的工艺和材料。此外，根据一些实施例，接触138b穿过层间介电层136和盖层134b，且接触138b大抵上是形成于结合的源/漏极结构126b的中央部分上。
如前所述，根据一些实施例，在鳍式场效晶体管结构100、100a和100b中，在植入掺质之前，蚀刻鳍式结构(例如鳍式结构104)以形成凹陷(例如凹陷120)。借此可将掺质植入鳍式结构中较深的区域，且可较轻易地控制掺质浓度和分布。此外，实施退火工艺(例如退火工艺124)以形成扩大的掺杂区(例如扩大的掺杂区122’和122a’、第一扩大的掺杂区122b-1’和第二扩大的掺杂区122b-2’)。在形成扩大的掺杂区之后，在扩大的掺杂区上形成源/漏极结构(例如源/漏极结构126和126a，以及结合的源/漏极结构126b)，使得扩大的掺杂区可被视为源/漏极结构的延伸。由于扩大的掺杂区的轮廓和掺质浓度可较轻易地受到控制，因此可改善具有作为延伸部分的扩大的掺杂区的源/漏极结构的效能。
再者，扩大的掺杂区的侧边边缘是位于栅极结构(例如金属栅极结构140)的下方，且扩大的掺杂区可作为鳍式场效晶体管结构中的轻掺杂漏极(LDD)区。因此，可改善形成于扩大的掺杂区上的源/漏极结构的电子效率，且可改善并降低鳍式场效晶体管结构的电阻。
本发明的一实施例提供了半导体结构的形成方法。半导体结构可包含形成鳍式结构，并在鳍式结构上形成栅极结构。可在鳍式结构内形成凹陷，并在鳍式结构内和凹陷的周围形成掺杂区。接着，在掺杂区上的凹陷内形成源/漏极结构。由于掺杂区是形成于源/漏极结构的正下方，可将掺杂区视为源/漏极结构的延伸。此外，当掺杂区是形成于凹陷之后时，可较轻易地控制掺杂区的轮廓。因此可改善源/漏极结构的效能。
本发明一实施例提供一种半导体结构的形成方法。此方法包含在基板上形成鳍式结构，以及形成栅极结构横跨鳍式结构。方法也包含在鳍式结构的侧壁上形成鳍间隙物，以及部分移除鳍间隙物。方法还包含将鳍式结构凹陷以形成凹陷，以及自凹陷植入掺质以形成掺杂区。此外，方法包含将掺杂区内的掺质扩散以形成扩大的掺杂区，以及在扩大的掺杂区上形成源/漏极结构。
在一实施例中，凹陷的深度与扩大的掺杂区的厚度的比值在约0.6至约1.2的范围内。
在一实施例中，鳍式结构内的凹陷的深度在约15nm至约35nm的范围内。
在一实施例中，还包含在栅极结构的侧壁上形成栅极间隙物，其中掺杂区的边缘位于栅极间隙物的正下方，且扩大的掺杂区的边缘位于栅极结构的正下方。
在一实施例中，其中扩大的掺杂区直接接触源/漏极结构的底面和侧壁。
在一实施例中，其中在移除鳍间隙物之后，鳍间隙物具有倾斜顶面。
在一实施例中，其中鳍间隙物具有靠近栅极结构的第一高度，以及远离栅极结构的第二高度，且第一高度大于第二高度。
在一实施例中，其中掺杂区的掺质包含锗、硼、磷、砷或锑。
本发明另一实施例提供一种半导体结构的形成方法。此方法包含在基板上形成鳍式结构，以及在鳍式结构周围形成隔离结构。方法也包含形成栅极结构横跨鳍式结构且延伸至隔离结构上，以及在栅极结构的侧壁上形成栅极间隙物。方法还包含蚀刻鳍式结构以形成凹陷，以及自凹陷植入第一掺质以形成掺杂区。掺杂区的第一边缘位于栅极间隙物的下方。此外，方法包含将第一掺质扩散以形成扩大的掺杂区，且扩大的掺杂区的第二边缘位于栅极结构的下方。方法也包含在凹陷内形成源/漏极结构。
在一实施例中，其中掺杂区的第一边缘与扩大的掺杂区的第二边缘之间的距离在约3nm至约9nm的范围内。
在一实施例中，其中掺杂区的第一边缘与扩大的掺杂区的第二边缘之间的距离小于掺杂区的底部边缘与扩大的掺杂区的底部边缘之间的距离。
在一实施例中，其中在约500℃至约700℃的温度范围内实施退火工艺以形成扩大的掺杂区。
在一实施例中，其中凹陷的最底部高于隔离结构的顶面。
在一实施例中，其中凹陷的深度与扩大的掺杂区的厚度的比值在约0.6至约1.2的范围内。
本发明又一实施例提供一种半导体结构的形成方法。此方法包含在基板上形成第一鳍式结构，以及在第一鳍式结构周围形成隔离结构。方法也包含形成栅极结构横跨第一鳍式结构且延伸至隔离结构上，以及在第一鳍式结构的侧壁上形成第一鳍间隙物。方法还包含蚀刻第一鳍间隙物以形成第一倾斜顶面，以及蚀刻第一鳍式结构以形成具有第二倾斜顶面的第一凹陷。此外，方法包含在第一鳍式结构中植入第一掺质以形成第一掺杂区，以及将第一掺杂区退火以形成第一扩大的掺杂区。方法也包含在第一扩大的掺杂区上形成源/漏极结构。
在一实施例中，其中第一鳍间隙物的第一倾斜顶面高于第一凹陷的第二倾斜顶面。
在一实施例中，其中第一鳍式结构的第二倾斜顶面高于隔离结构的顶面。
在一实施例中，其中第一扩大的掺杂区的最底部低于隔离结构的顶面。
在一实施例中，还包含在基板上形成第二鳍式结构，在第二鳍式结构的侧壁上形成第二鳍间隙物，蚀刻第二鳍间隙物以形成第二倾斜顶面，蚀刻第二鳍式结构以形成第二凹陷，在第二鳍式结构中植入第一掺质以形成第二掺杂区，以及将第二掺杂区退火以形成第二扩大的掺杂区，其中源/漏极结构更延伸至第二扩大的掺杂区上。
在一实施例中，其中源/漏极结构直接接触第一扩大的掺杂区和第二扩大的掺杂区。
上述的鳍可通过任何合适的方法以进行图案化。举例而言，可使用一或多道光刻工艺以将鳍图案化，光刻工艺包含双重图案化或多重图案化。一般而言，双重图案化或多重图案化结合光刻和自对准(self-aligned)工艺，可形成间距小于使用单一、直接地光刻工艺所获得的间距的图案。举例而言，在一实施例中，在基板上形成牺牲层，并使用光刻工艺以将牺牲层图案化。使用自对准工艺在图案化的牺牲层旁形成间隙物。然后移除牺牲层，使用剩余的牺牲层以将鳍图案化。
以上概述数个实施例或范例的特征，以便在本发明所属技术领域中技术人员可以更理解本发明实施例的观点。在本发明所属技术领域中技术人员应该理解，他们能以本发明实施例为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例或范例相同的目的及/或优势。在本发明所属技术领域中技术人员也应该理解到，此类等效的结构并无悖离本发明实施例的构思与范围，且他们能在不违背本发明实施例的构思和范围之下，做各式各样的改变、取代和替换。

Claims (1)

1.一种半导体结构的形成方法，包括：
在一基板上形成一鳍式结构；
形成一栅极结构横跨该鳍式结构；
在该鳍式结构的侧壁上形成一鳍间隙物；
部分移除该鳍间隙物；
将该鳍式结构凹陷以形成一凹陷；
自该凹陷植入一掺质以形成一掺杂区；
将该掺杂区内的该掺质扩散以形成一扩大的掺杂区；以及
在该扩大的掺杂区上形成一源/漏极结构。
CN201811011688.8A 2017-11-24 2018-08-31 半导体结构的形成方法 Pending CN109841530A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762590458P 2017-11-24 2017-11-24
US62/590,458 2017-11-24
US15/994,691 2018-05-31
US15/994,691 US10361279B2 (en) 2017-11-24 2018-05-31 Method for manufacturing FinFET structure with doped region

Publications (1)

Publication Number Publication Date
CN109841530A true CN109841530A (zh) 2019-06-04

Family

ID=66633543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811011688.8A Pending CN109841530A (zh) 2017-11-24 2018-08-31 半导体结构的形成方法

Country Status (3)

Country Link
US (3) US10361279B2 (zh)
CN (1) CN109841530A (zh)
TW (1) TWI804530B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566453B2 (en) 2018-06-29 2020-02-18 International Business Machines Corporation Vertical transistor contact for cross-coupling in a memory cell
US10559572B2 (en) 2018-06-29 2020-02-11 International Business Machines Corporation Vertical transistor contact for a memory cell with increased density
US10763328B2 (en) * 2018-10-04 2020-09-01 Globalfoundries Inc. Epitaxial semiconductor material grown with enhanced local isotropy
US11908863B2 (en) * 2018-12-31 2024-02-20 Unist(Ulsan National Institute Of Science And Technology) Transistor element, ternary inverter apparatus comprising same, and method for producing same
US20220344473A1 (en) * 2019-12-30 2022-10-27 Unist(Ulsan National Institute Of Science And Technology) Tunnel field effect transistor and ternary inverter comprising same
US11769820B2 (en) * 2020-02-27 2023-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of manufacturing a FinFET by forming a hollow area in the epitaxial source/drain region

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8815712B2 (en) 2011-12-28 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for epitaxial re-growth of semiconductor region
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US9029226B2 (en) * 2013-03-13 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for doping lightly-doped-drain (LDD) regions of finFET devices
US8963258B2 (en) 2013-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company FinFET with bottom SiGe layer in source/drain
US8877592B2 (en) * 2013-03-14 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of doped film for source and drain regions
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9293534B2 (en) * 2014-03-21 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of dislocations in source and drain regions of FinFET devices
US9166044B2 (en) 2013-09-27 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Raised epitaxial LDD in MuGFETs
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9299587B2 (en) 2014-04-10 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Microwave anneal (MWA) for defect recovery
US9337316B2 (en) 2014-05-05 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for FinFET device
US9679990B2 (en) * 2014-08-08 2017-06-13 Globalfoundries Inc. Semiconductor structure(s) with extended source/drain channel interfaces and methods of fabrication
KR102230198B1 (ko) * 2014-09-23 2021-03-19 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102259080B1 (ko) * 2014-09-23 2021-06-03 삼성전자주식회사 반도체 소자 및 그 제조방법
CN105702727B (zh) * 2014-11-28 2020-06-16 联华电子股份有限公司 金属氧化物半导体装置与其形成方法
US9647122B2 (en) * 2015-09-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10497701B2 (en) * 2015-12-16 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10490552B2 (en) * 2015-12-29 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device having flat-top epitaxial features and method of making the same
US10840358B2 (en) * 2017-11-15 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor structure with source/drain structure having modified shape

Also Published As

Publication number Publication date
US20200381534A1 (en) 2020-12-03
US20190363176A1 (en) 2019-11-28
US10361279B2 (en) 2019-07-23
TWI804530B (zh) 2023-06-11
US20190165143A1 (en) 2019-05-30
US11855176B2 (en) 2023-12-26
TW201931473A (zh) 2019-08-01
US10749010B2 (en) 2020-08-18

Similar Documents

Publication Publication Date Title
CN109841530A (zh) 半导体结构的形成方法
US11043597B2 (en) Method for reducing contact resistance in semiconductor structures
US9595442B2 (en) Method of forming semiconductor structure with anti-punch through structure
US9711608B1 (en) Semiconductor device and manufacturing method thereof
US20160254365A1 (en) Method for FinFET Device
US9991123B2 (en) Doped protection layer for contact formation
US11973127B2 (en) Semiconductor structure with source/drain structure having modified shape
US11469332B2 (en) Semiconductor device and manufacturing method thereof
US11621197B2 (en) Semiconductor device with gate cut feature and method for forming the same
US11776911B2 (en) Semiconductor device and manufacturing method thereof
US20220139914A1 (en) Semiconductor Device with Gate Isolation Structure and Method for Forming the Same
US20220393001A1 (en) Pmosfet source drain
US20220359769A1 (en) Lightly-doped channel extensions
US20220102496A1 (en) Device with epitaxial source/drain region
KR20230052202A (ko) 나노구조 fet 및 그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination