CN108511347A - 具有锗硅源漏的mos晶体管的制造方法 - Google Patents
具有锗硅源漏的mos晶体管的制造方法 Download PDFInfo
- Publication number
- CN108511347A CN108511347A CN201810234191.6A CN201810234191A CN108511347A CN 108511347 A CN108511347 A CN 108511347A CN 201810234191 A CN201810234191 A CN 201810234191A CN 108511347 A CN108511347 A CN 108511347A
- Authority
- CN
- China
- Prior art keywords
- germanium silicon
- mos transistor
- leakage
- germanium
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 230000007547 defect Effects 0.000 claims abstract description 18
- 238000010005 wet pre-treatment Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000001259 photo etching Methods 0.000 claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 229910052732 germanium Inorganic materials 0.000 claims description 22
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 22
- 239000000872 buffer Substances 0.000 claims description 15
- 230000003139 buffering effect Effects 0.000 claims description 14
- 239000002210 silicon-based material Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种具有锗硅源漏的MOS晶体管的制造方法，包括步骤：步骤一、提供一硅衬底，在硅衬底的表面形成栅极结构，栅极结构的侧面形成有侧墙；步骤二、在栅极结构的两侧形成侧面具有∑形状的凹槽，包括分步骤：步骤21、进行硬掩膜层形成前的湿法预处理；步骤22、形成硬掩膜层；步骤23、光刻工艺定义出凹槽的形成区域，依次对硬掩膜层和硅衬底进行刻蚀形成所述凹槽；步骤三、在凹槽中填充锗硅外延层形成嵌入式锗硅外延层；步骤四、进行源漏注入形成源区和漏区。本发明能减少甚至消除嵌入式锗硅外延层的面状缺陷和堆垛层错缺陷，提高器件的电学性能。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种具有锗硅源漏的MOS晶体管的制造方法。
背景技术
MOS晶体管特别是PMOS管的源漏区往往需要形成嵌入式锗硅外延层，嵌入式锗硅外延层能够对PMOS管的沟道区的应力进行调制从而有利于提高PMOS的载流子迁移率，从而提高PMOS管的电学性能。但是，在引入嵌入式锗硅外延层的同时也会带来缺陷，嵌入式锗硅外延层的缺陷多寡将会和PMOS管的电性强烈相关，有缺陷的嵌入式锗硅外延层会造成器件漏电以及电压偏移。
发明内容
本发明所要解决的技术问题是提供一种具有锗硅源漏的MOS晶体管的制造方法，能减少嵌入式锗硅外延层的缺陷，提高器件的电学性能。
为解决上述技术问题，本发明提供的具有锗硅源漏的MOS晶体管的制造方法包括如下步骤：
步骤一、提供一硅衬底，在所述硅衬底的表面形成栅极结构，所述栅极结构的侧面形成有侧墙。
步骤二、在所述栅极结构的两侧形成侧面具有∑(sigma)形状的凹槽，包括如下分步骤：
步骤21、进行硬掩膜层形成前的湿法预处理。
步骤22、形成硬掩膜层。
步骤23、采用光刻工艺在所述栅极结构的两侧定义出所述凹槽的形成区域，依次对所述凹槽形成区域的所述硬掩膜层和所述硅衬底进行刻蚀形成所述凹槽。
步骤三、在所述凹槽中填充锗硅外延层形成嵌入式锗硅外延层，通过步骤21的所述湿法预处理减少或消除所述嵌入式锗硅外延层的面状缺陷和堆垛层错缺陷。
步骤四、在形成有所述嵌入式锗硅外延层的所述栅极结构的两侧进行源漏注入形成源区和漏区。
进一步的改进是，具有锗硅源漏的MOS晶体管为PMOS管。
进一步的改进是，步骤一中所述栅极结构由栅介质层和多晶硅栅叠加而成。
进一步的改进是，所述栅极结构作为伪栅，在所述步骤四的所述源区和所述漏区形成之后所述伪栅去除，之后在所述伪栅去除的区域中形成金属栅结构。
进一步的改进是，所述金属栅结构为HKMG，HK表示栅介质层中包括高介电常数材料，MG表示金属栅。
进一步的改进是，步骤一中在所述硅衬底表面形成有浅沟槽场氧，由所述浅沟槽场氧隔离出有源区，MOS晶体管形成于有源区中。
进一步的改进是，步骤一中所述侧墙的材料为氮化硅。
进一步的改进是，所述硬掩膜层的材料为氮化硅。
进一步的改进是，所述湿法预处理在步骤21中去除所述硅衬底表面残留的氧化层。
进一步的改进是，步骤三中形成嵌入式锗硅外延层的分步骤包括：
步骤31、形成由锗硅材料组成的缓冲层。
步骤32、形成由锗硅材料组成的主体层，所述主体层的锗浓度大于所述缓冲层的锗浓度。
步骤33、形成由硅材料组成的盖帽层。
进一步的改进是，所述缓冲层由第一缓冲子层和第二缓冲子层叠加而成。
进一步的改进是，所述第一缓冲子层的锗浓度为25％，所述第二缓冲子层的锗浓度为25％～30％。
进一步的改进是，所述主体层的锗浓度为30％～40％。
进一步的改进是，在同一所述硅衬底上还同时形成有NMOS管，在形成步骤二和三中所述NMOS管被保护而不形成凹槽以及嵌入式锗硅外延层。
进一步的改进是，所述NMOS管形成于P阱上，所述PMOS管形成于N阱上。
本发明对∑形状的凹槽的形成工艺做了精心的设计，主要是在硬掩膜层形成之前特地进行了一次湿法预处理工艺，在硬掩膜层形成之前做湿法预处理工艺能够很好的将硅表面的氧化层去除，而且能形成更好的∑形状的凹槽，使∑形状的凹槽的界面良好，这样在进行锗硅外延生长时能使锗硅外延层很好的填充在凹槽中，最后能使嵌入式锗硅外延层的面缺陷(facing)以及堆垛层错(Stacking fault)减少，从而能提高器件的电学性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1D是现有栅介质层的制造方法的各步骤中的器件结构图；
图2是本发明实施例方法的流程图；
图3A-图3E是本发明实施例方法各步骤中的器件结构图。
具体实施方式
在详细介绍本发明实施例方法之前，先介绍一下现有方法：
如图1A至图1D所示，是现有方法各步骤中的器件结构图，现有方法具有锗硅源漏的MOS晶体管的制造方法包括如下步骤：
步骤一、如图1A所示，提供一硅衬底101，在所述硅衬底101的表面形成栅极结构105，所述栅极结构105的侧面形成有侧墙106，该侧墙106也同时延伸到所述栅极结构105的表面。
所述栅极结构105由栅介质层和多晶硅栅叠加而成。所述栅极结构105作为伪栅，在所述步骤四的所述源区和所述漏区形成之后所述伪栅去除，之后在所述伪栅去除的区域中形成金属栅结构。所述金属栅结构为HKMG。
在所述硅衬底101表面形成有浅沟槽场氧，由所述浅沟槽场氧隔离出有源区，MOS晶体管形成于有源区中。
所述侧墙106的材料为氮化硅。
具有锗硅源漏的MOS晶体管为PMOS管。在同一所述硅衬底101上还同时形成有NMOS管，所述NMOS管区域将不形成凹槽以及嵌入式锗硅外延层。所述NMOS管形成于P阱104上，所述PMOS管形成于N阱103上。
步骤二、在所述栅极结构105的两侧形成侧面具有∑形状的凹槽，包括如下分步骤：
步骤21、如图1B所示，形成硬掩膜层107。所述硬掩膜层107的材料为氮化硅。
步骤22、采用光刻工艺在所述栅极结构105的两侧定义出所述凹槽的形成区域，依次对所述凹槽形成区域的所述硬掩膜层107和所述硅衬底101进行刻蚀形成所述凹槽。
如图1C所示，光刻胶109将需要形成所述凹槽的区域打开。
图1D中单独将形成所述凹槽的区域的多个所述栅极结构105表示出来，为了更清楚的表示所述凹槽结构，图1D中的各区域都采用不带填充的线体图形表示。最后形成的所述凹槽如标记108所示，标记108的顶部开口减小且顶部开口和所述栅极结构105侧面的侧墙106对齐，如虚线AA所示，图1D中的侧墙106叠加了所述硬掩膜层107刻蚀后残留在所述栅极结构105的侧面的部分；标记108的所述凹槽的口径逐渐增加并在增加到最大口径后又逐渐减少，最大口径的两侧和所述栅极结构105的侧面对齐，如虚线BB所示。
步骤三、在所述凹槽中填充锗硅外延层形成嵌入式锗硅外延层，通过步骤21的所述湿法预处理减少或消除所述嵌入式锗硅外延层的面状缺陷和堆垛层错缺陷。
如图1D所示，形成嵌入式锗硅外延层的分步骤包括：
步骤31、形成由锗硅材料组成的缓冲层。
所述缓冲层由第一缓冲子层1091和第二缓冲子层1092叠加而成。图1D中，第一缓冲子层1091和第二缓冲子层1092之间用一根虚线分割。
所述第一缓冲子层1091的锗浓度为25％，所述第二缓冲子层1092的锗浓度为25％～30％。
步骤32、形成由锗硅材料组成的主体层1093，所述主体层1093的锗浓度大于所述缓冲层的锗浓度。所述主体层1093的锗浓度为30％～40％。
步骤33、形成由硅材料组成的盖帽层1094。
如图1D所示，现有方法容易在主体层1093中形成面缺陷以及堆垛层错缺陷，如标记110所示，这些缺陷最后会影响PMOS管的电学性能，如容易产生漏电以及产生电压偏移。
步骤四、在形成有所述嵌入式锗硅外延层的所述栅极结构105的两侧进行源漏注入形成源区和漏区。
本发明实施例方法：
如图2所示，是本发明实施例方法的流程图；如图3A至图3E所示，是本发明实施例方法各步骤中的器件结构图，本发明实施例具有锗硅源漏的MOS晶体管的制造方法包括如下步骤：
步骤一、如图3A所示，提供一硅衬底101，在所述硅衬底101的表面形成栅极结构105，所述栅极结构105的侧面形成有侧墙106，该侧墙106也同时延伸到所述栅极结构105的表面。
所述栅极结构105由栅介质层和多晶硅栅叠加而成。所述栅极结构105作为伪栅，在所述步骤四的所述源区和所述漏区形成之后所述伪栅去除，之后在所述伪栅去除的区域中形成金属栅结构。所述金属栅结构为HKMG。
在所述硅衬底101表面形成有浅沟槽场氧，由所述浅沟槽场氧隔离出有源区，MOS晶体管形成于有源区中。
所述侧墙106的材料为氮化硅。
本发明实施例中，具有锗硅源漏的MOS晶体管为PMOS管。在同一所述硅衬底101上还同时形成有NMOS管，在形成步骤二和三中所述NMOS管被保护而不形成凹槽以及嵌入式锗硅外延层。所述NMOS管形成于P阱104上，所述PMOS管形成于N阱103上。
步骤二、在所述栅极结构105的两侧形成侧面具有∑形状的凹槽，包括如下分步骤：
步骤21、如图3B所示，进行硬掩膜层107形成前的湿法预处理，标记201表示进行过湿法预处理的表面。
所述湿法预处理在步骤21中去除所述硅衬底101表面残留的氧化层。
步骤22、如图3C所示，形成硬掩膜层107。所述硬掩膜层107的材料为氮化硅。
步骤23、采用光刻工艺在所述栅极结构105的两侧定义出所述凹槽的形成区域，依次对所述凹槽形成区域的所述硬掩膜层107和所述硅衬底101进行刻蚀形成所述凹槽。
如图3D所示，光刻胶109将需要形成所述凹槽的区域打开。
图3E中单独将形成所述凹槽的区域的多个所述栅极结构105表示出来，为了更清楚的表示所述凹槽结构，图3E中的各区域都采用不带填充的线体图形表示。最后形成的所述凹槽如标记108所示，标记108的顶部开口减小且顶部开口和所述栅极结构105侧面的侧墙106对齐，如虚线AA所示，图3E中的侧墙106叠加了所述硬掩膜层107刻蚀后残留在所述栅极结构105的侧面的部分；标记108的所述凹槽的口径逐渐增加并在增加到最大口径后又逐渐减少，最大口径的两侧和所述栅极结构105的侧面对齐，如虚线BB所示。
步骤三、在所述凹槽中填充锗硅外延层形成嵌入式锗硅外延层，通过步骤21的所述湿法预处理减少或消除所述嵌入式锗硅外延层的面状缺陷和堆垛层错缺陷。
如图3E所示，形成嵌入式锗硅外延层的分步骤包括：
步骤31、形成由锗硅材料组成的缓冲层。
所述缓冲层由第一缓冲子层1091和第二缓冲子层1092叠加而成。图3E中，第一缓冲子层1091和第二缓冲子层1092之间用一根虚线分割。
所述第一缓冲子层1091的锗浓度为25％，所述第二缓冲子层1092的锗浓度为25％～30％。
步骤32、形成由锗硅材料组成的主体层1093，所述主体层1093的锗浓度大于所述缓冲层的锗浓度。较佳为，所述主体层1093的锗浓度为30％～40％。
步骤33、形成由硅材料组成的盖帽层1094。
步骤四、在形成有所述嵌入式锗硅外延层的所述栅极结构105的两侧进行源漏注入形成源区和漏区。
本发明实施例对∑形状的凹槽的形成工艺做了精心的设计，主要是在硬掩膜层107形成之前特地进行了一次湿法预处理工艺，在硬掩膜层107形成之前做湿法预处理工艺能够很好的将硅表面的氧化层去除，而且能形成更好的∑形状的凹槽，使∑形状的凹槽的界面良好，这样在进行锗硅外延生长时能使锗硅外延层很好的填充在凹槽中，最后能使嵌入式锗硅外延层的面缺陷(facing)以及堆垛层错(Stacking fault)减少，从而能提高器件的电学性能。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种具有锗硅源漏的MOS晶体管的制造方法，其特征在于，包括如下步骤：
步骤一、提供一硅衬底，在所述硅衬底的表面形成栅极结构，所述栅极结构的侧面形成有侧墙；
步骤二、在所述栅极结构的两侧形成侧面具有∑形状的凹槽，包括如下分步骤：
步骤21、进行硬掩膜层形成前的湿法预处理；
步骤22、形成硬掩膜层；
步骤23、采用光刻工艺在所述栅极结构的两侧定义出所述凹槽的形成区域，依次对所述凹槽形成区域的所述硬掩膜层和所述硅衬底进行刻蚀形成所述凹槽；
步骤三、在所述凹槽中填充锗硅外延层形成嵌入式锗硅外延层，通过步骤21的所述湿法预处理减少或消除所述嵌入式锗硅外延层的面状缺陷和堆垛层错缺陷；
步骤四、在形成有所述嵌入式锗硅外延层的所述栅极结构的两侧进行源漏注入形成源区和漏区。
2.如权利要求1所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：具有锗硅源漏的MOS晶体管为PMOS管。
3.如权利要求2所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：步骤一中所述栅极结构由栅介质层和多晶硅栅叠加而成。
4.如权利要求4所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：所述栅极结构作为伪栅，在所述步骤四的所述源区和所述漏区形成之后所述伪栅去除，之后在所述伪栅去除的区域中形成金属栅结构。
5.如权利要求5所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：所述金属栅结构为HKMG。
6.如权利要求1所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：步骤一中在所述硅衬底表面形成有浅沟槽场氧，由所述浅沟槽场氧隔离出有源区，MOS晶体管形成于有源区中。
7.如权利要求1所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：步骤一中所述侧墙的材料为氮化硅。
8.如权利要求7所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：所述硬掩膜层的材料为氮化硅。
9.如权利要求8所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：所述湿法预处理在步骤21中去除所述硅衬底表面残留的氧化层。
10.如权利要求1所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：步骤三中形成嵌入式锗硅外延层的分步骤包括：
步骤31、形成由锗硅材料组成的缓冲层；
步骤32、形成由锗硅材料组成的主体层，所述主体层的锗浓度大于所述缓冲层的锗浓度；
步骤33、形成由硅材料组成的盖帽层。
11.如权利要求10所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：所述缓冲层由第一缓冲子层和第二缓冲子层叠加而成。
12.如权利要求11所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：所述第一缓冲子层的锗浓度为25％，所述第二缓冲子层的锗浓度为25％～30％。
13.如权利要求10所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：所述主体层的锗浓度为30％～40％。
14.如权利要求2所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：在同一所述硅衬底上还同时形成有NMOS管，在形成步骤二和三中所述NMOS管被保护而不形成凹槽以及嵌入式锗硅外延层。
15.如权利要求14所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：所述NMOS管形成于P阱上，所述PMOS管形成于N阱上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810234191.6A CN108511347A (zh) | 2018-03-21 | 2018-03-21 | 具有锗硅源漏的mos晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810234191.6A CN108511347A (zh) | 2018-03-21 | 2018-03-21 | 具有锗硅源漏的mos晶体管的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108511347A true CN108511347A (zh) | 2018-09-07 |
Family
ID=63377681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810234191.6A Pending CN108511347A (zh) | 2018-03-21 | 2018-03-21 | 具有锗硅源漏的mos晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108511347A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109545746A (zh) * | 2018-10-26 | 2019-03-29 | 上海华力集成电路制造有限公司 | 具有锗硅源漏的pmos管的制造方法 |
| CN109545658A (zh) * | 2018-10-29 | 2019-03-29 | 上海华力集成电路制造有限公司 | 具有锗硅源漏的mos晶体管的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050101093A1 (en) * | 2003-11-12 | 2005-05-12 | Ya-Lun Cheng | Method for preventing to form a spacer undercut in seg pre-clean process |
| CN101208786A (zh) * | 2005-06-30 | 2008-06-25 | 英特尔公司 | 具有改进的尖端轮廓的晶体管及其制造方法 |
| CN101281871A (zh) * | 2007-04-05 | 2008-10-08 | 联华电子股份有限公司 | 复合硬掩模层、金属氧化物半导体晶体管及其制作方法 |
| CN105702727A (zh) * | 2014-11-28 | 2016-06-22 | 联华电子股份有限公司 | 金属氧化物半导体装置与其形成方法 |
| CN105990235A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
-
2018
- 2018-03-21 CN CN201810234191.6A patent/CN108511347A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050101093A1 (en) * | 2003-11-12 | 2005-05-12 | Ya-Lun Cheng | Method for preventing to form a spacer undercut in seg pre-clean process |
| CN101208786A (zh) * | 2005-06-30 | 2008-06-25 | 英特尔公司 | 具有改进的尖端轮廓的晶体管及其制造方法 |
| CN101281871A (zh) * | 2007-04-05 | 2008-10-08 | 联华电子股份有限公司 | 复合硬掩模层、金属氧化物半导体晶体管及其制作方法 |
| CN105702727A (zh) * | 2014-11-28 | 2016-06-22 | 联华电子股份有限公司 | 金属氧化物半导体装置与其形成方法 |
| CN105990235A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109545746A (zh) * | 2018-10-26 | 2019-03-29 | 上海华力集成电路制造有限公司 | 具有锗硅源漏的pmos管的制造方法 |
| CN109545746B (zh) * | 2018-10-26 | 2021-01-29 | 上海华力集成电路制造有限公司 | 具有锗硅源漏的pmos管的制造方法 |
| CN109545658A (zh) * | 2018-10-29 | 2019-03-29 | 上海华力集成电路制造有限公司 | 具有锗硅源漏的mos晶体管的制造方法 |
| CN109545658B (zh) * | 2018-10-29 | 2022-10-21 | 上海华力集成电路制造有限公司 | 具有锗硅源漏的mos晶体管的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103109371B (zh) | 集成鳍式场效应晶体管（finfet）及其制作方法 | |
| US8236658B2 (en) | Methods for forming a transistor with a strained channel | |
| US8673722B2 (en) | Strained channel field effect transistor and the method for fabricating the same | |
| CN103426765B (zh) | 半导体器件的形成方法、鳍式场效应管的形成方法 | |
| TW201334184A (zh) | 半導體元件與其形成方法及ｐ型金氧半電晶體 | |
| CN105551964B (zh) | 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法 | |
| CN103426768B (zh) | 半导体器件制造方法 | |
| TW201347005A (zh) | 形成具有提升式源極和汲極區之半導體設備的方法及對應的半導體設備 | |
| CN108573874B (zh) | 具有hkmg的nmos的制造方法 | |
| CN105355548B (zh) | 具有屏蔽栅的沟槽栅mosfet的制造方法 | |
| CN103715092B (zh) | Mos管及其形成方法 | |
| CN108470769A (zh) | 鳍式晶体管及其制造方法 | |
| CN108511347A (zh) | 具有锗硅源漏的mos晶体管的制造方法 | |
| CN108010847A (zh) | 屏蔽栅沟槽mosfet及其制造方法 | |
| CN109950256A (zh) | 改善fdsoi pmos结构且提高mos器件性能的方法 | |
| CN109065496A (zh) | Fdsoi工艺中混合外延硅的制造方法 | |
| CN103985633A (zh) | 一种pmos晶体管的制备方法 | |
| US8779525B2 (en) | Method for growing strain-inducing materials in CMOS circuits in a gate first flow | |
| CN109545658A (zh) | 具有锗硅源漏的mos晶体管的制造方法 | |
| CN103280459A (zh) | 具有深槽结构的图形化应变nmos器件及其制作方法 | |
| US6746926B1 (en) | MOS transistor with highly localized super halo implant | |
| CN103579079B (zh) | 抑制浅沟槽隔离工艺中双峰效应的方法 | |
| US8987110B2 (en) | Semiconductor device fabrication method for improved isolation regions and defect-free active semiconductor material | |
| CN109103107A (zh) | 具有锗硅源漏的mos晶体管的制造方法 | |
| CN109065624A (zh) | 具有锗硅源漏的mos晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180907 |