CN109065496A - Fdsoi工艺中混合外延硅的制造方法 - Google Patents

Fdsoi工艺中混合外延硅的制造方法 Download PDF

Info

Publication number
CN109065496A
CN109065496A CN201810840471.1A CN201810840471A CN109065496A CN 109065496 A CN109065496 A CN 109065496A CN 201810840471 A CN201810840471 A CN 201810840471A CN 109065496 A CN109065496 A CN 109065496A
Authority
CN
China
Prior art keywords
silicon
layer
groove
manufacturing
hybrid epitaxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810840471.1A
Other languages
English (en)
Inventor
钮锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810840471.1A priority Critical patent/CN109065496A/zh
Publication of CN109065496A publication Critical patent/CN109065496A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种FDSOI工艺中混合外延硅的制造方法，包括步骤：步骤一、提供一FDSOI衬底结构并形成硬掩模层；步骤二、光刻定义出混合外延硅的形成区域，将硬掩模层打开并依次对顶层硅和埋氧层进行刻蚀形成沟槽；步骤三、在沟槽的侧面形成介质层侧墙；步骤四、进行外延生长在沟槽中形成和体硅层相接触的混合外延硅。本发明能消除了从沟槽的侧面进行外延生长，使外延生长完全从沟槽的底部往上生长，能消除混合外延硅的耳朵状突起，提高混合外延硅的平坦性。

Description

FDSOI工艺中混合外延硅的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别涉及一种全耗尽型绝缘体上硅(Fully Depleted Silicon On Insulator,FDSOI)工艺中混合(Hybrid)外延硅的制造方法。
背景技术
为满足集成电路制造中半导体器件尺寸按比例不断缩小的要求，除了采用三维立体结构，平面型FDSOI提供了另一种有效的技术解决方案。基于FDSOI工艺的典型特点是其使用的晶圆具有一层埋氧化硅(buried oxide,BOX)和一层超薄绝缘体上硅,在本申请中，晶圆通常由硅衬低组成，将硅衬底称为体硅，埋氧化硅层形成于体硅的表面，在埋氧化硅层表面形成的超薄硅即SOI称为顶层硅。在FDSOI中的超薄的顶层硅中形成超薄晶体管能很好地控制短沟道效应，进而可以降低供电电压；由于埋氧化硅层的存在，可以通过改变体偏压(body bias)进行阈值电压的调制；另外，基于FDSOI工艺可以直接沿用体CMOS的设计架构。
FDSOI工艺中，除了需要在顶层硅中形成超薄晶体管如CMOS器件外，有时还需要形成和底部的体硅层相接触的无源器件和引出结构(pickup)。为了形成这些和底部的体硅层相接触的无源器件和引出结构，需要在FDSOI中混合形成直接和底部的所述体硅层相接触的外延硅即混合外延硅。
现有方法中，都是先采用硬掩模层进行光刻刻蚀将混合外延硅的形成区域打开之后对打开区域的FDSOI中的顶层硅和埋氧化硅进行刻蚀形成沟槽；之后直接进行外延生长实现在沟槽中填充外延硅层得到混合外延硅。现有方法形成的混合外延硅的表面具有耳朵状突起，平坦性较差。而FDSOI工艺通常用于形成具有HKMG的CMOS器件，HKMG中的HK表示栅介质层中包括高介电常数材料，MG表示金属栅。平坦性较差的混合硅外延层不利用后续的金属栅的制备。
发明内容
本发明所要解决的技术问题是提供一种FDSOI工艺中混合外延硅的制造方法，能消除混合外延硅的耳朵状突起，提高混合外延硅的平坦性。
为解决上述技术问题，本发明提供的FDSOI工艺中混合外延硅的制造方法包括如下步骤：
步骤一、提供一FDSOI衬底结构，所述FDSOI衬底包括体硅层，埋氧层和顶层硅，所述埋氧层形成于所述体硅层表面，所述顶层硅形成于所述埋氧层表面；在所述顶层硅表面形成硬掩模层。
步骤二、光刻定义出混合外延硅的形成区域，将所述混合外延硅的形成区域的所述硬掩模层打开，以打开后的所述硬掩模层为掩模依次对所述顶层硅和所述埋氧层进行刻蚀形成沟槽，所述沟槽的底部将所述体硅层的表面暴露出来，所述沟槽的侧面将所述顶层硅的侧面暴露。
步骤三、在所述沟槽的侧面形成介质层侧墙，所述介质层侧墙将所述沟槽侧面的所述顶层硅封闭，使所述沟槽内部仅将所述沟槽底部的所述体硅层表面暴露。
步骤四、进行外延生长在所述沟槽中形成和所述体硅层相接触的混合外延硅，利用所述介质层侧墙将所述沟槽侧面的所述顶层硅封闭的特征，消除了从所述沟槽的侧面进行外延生长的情形，使所述外延生长完全从所述沟槽的底部往上生长，从而提高所述混合外延硅的表面平坦性。
进一步的改进是，所述硬掩模层由第一氧化硅层和第二氮化硅层叠加而成。
进一步的改进是，所述混合外延硅的表面用于形成需要和所述体硅层相连的无源器件或引出结构。
进一步的改进是，所述混合外延硅的形成区域外的所述顶层硅中用于形成CMOS器件。
进一步的改进是，所述CMOS器件包括PMOS器件和NMOS器件，所述CMOS器件的栅极结构为HKMG。
进一步的改进是，步骤二中，采用干法刻蚀将所述硬掩膜层打开。
进一步的改进是，步骤二中采用干法刻蚀对所述顶层硅和所述埋氧层进行刻蚀形成所述沟槽。
进一步的改进是，步骤二中形成所述沟槽的干法刻蚀完成后还包括进行湿法清洗的步骤。
进一步的改进是，所述湿法清洗在酸槽中进行。
进一步的改进是，所述顶层硅的厚度达12nm以下。
进一步的改进是，步骤三中所述介质层侧墙的材料包括氧化硅或氮化硅。
进一步的改进是，步骤三中形成所述介质层侧墙的步骤包括：
步骤31、淀积所述介质层侧墙的材料层。
步骤32、对所述介质层侧墙的材料层进行全面刻蚀形成仅位于所述沟槽侧面的所述介质层侧墙。
进一步的改进是，步骤31中淀积的所述介质层侧墙的材料层的厚度为
进一步的改进是，步骤32的对所述介质层侧墙的材料层的全面刻蚀为干法刻蚀，在干法刻蚀之后还包括进行湿法清洗的步骤。
进一步的改进是，步骤四中外延生长完成后所述混合外延硅的顶部表面和所述顶层硅的顶部表面相平。
本发明在混合外延硅的形成区域刻蚀形成沟槽之后，并不是直接在沟槽中进行外延生长，而是先在沟槽的侧面形成介质层侧墙，通过介质层侧墙将沟槽侧面的顶层硅封闭，之后再进行外延生长；由于介质层侧墙将沟槽侧面的顶层硅封闭，故在外延生长过程中，不会从沟槽侧面形成外延层，外延层只能从沟槽的底部向上进行生长，所以本发明能消除从侧面生长外延层时所造成的耳朵状突出，即本发明能消除混合外延硅的耳朵状突起，提高混合外延硅的平坦性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有FDSOI工艺中混合外延硅的制造方法完成后的器件结构照片；
图2是现有FDSOI工艺中混合外延硅的制造方法形成过程中的器件结构照片；
图3是本发明实施例FDSOI工艺中混合外延硅的制造方法的流程图；
图4A-图4D是本发明实施例FDSOI工艺中混合外延硅的制造方法的各步骤中的器件结构示意图。
具体实施方式
现有方法：
本发明实施例方法是在对现有方法做分析的基础上得到的，故在介绍本发明实施例方法之前，说明一下现有方法。
如图1所示，是现有FDSOI工艺中混合外延硅的制造方法完成后的器件结构示意图；现有FDSOI工艺中混合外延硅106的制造方法包括如下步骤：
步骤一、提供一FDSOI衬底结构，所述FDSOI衬底包括体硅层101，埋氧层102和顶层硅103，所述埋氧层102形成于所述体硅层101表面，所述顶层硅103形成于所述埋氧层102表面；在所述顶层硅103表面形成硬掩模层。
所述硬掩模层由第一氧化硅层104和第二氮化硅层105叠加而成。
所述顶层硅103的厚度达12nm以下。
步骤二、光刻定义出混合外延硅106的形成区域，将所述混合外延硅106的形成区域的所述硬掩模层打开，以打开后的所述硬掩模层为掩模依次对所述顶层硅103和所述埋氧层102进行刻蚀形成沟槽，所述沟槽的底部将所述体硅层101的表面暴露出来，所述沟槽的侧面将所述顶层硅103的侧面暴露。
通常，采用干法刻蚀将所述硬掩膜层打开，即采用干法刻蚀对所述顶层硅103和所述埋氧层102进行刻蚀形成所述沟槽。
在形成所述沟槽的干法刻蚀完成后还包括进行湿法清洗的步骤。所述湿法清洗在酸槽中进行。
步骤四、进行外延生长在所述沟槽中形成和所述体硅层101相接触的混合外延硅106。
所述混合外延硅106的表面用于形成需要和所述体硅层101相连的无源器件或引出结构。
所述混合外延硅106的形成区域外的所述顶层硅103中用于形成CMOS器件。
所述CMOS器件包括PMOS器件和NMOS器件，所述CMOS器件的栅极结构为HKMG。
由图1所示可知，现有方法形成的所述混合外延硅106的表面具有虚线圈107所示的耳朵状突起，这会对后续的HKMG中的金属栅的制备工艺带来很大的影响。
经过申请人分析可知，如图2所示，现有方法之所以会形成虚线圈107所示的耳朵状突起，其原因是在外延生长过程中，由于沟槽的侧面的顶层硅103会暴露出来，这样在顶层硅103的侧面也有进行外延生长形成侧面外延层106b；从沟槽的底部表面生长的外延层为底部外延层106a，最后，侧面外延层106b和底部外延层106a会叠加，二者叠加最后形成虚线圈107所示的耳朵状突起。
本发明实施例方法：
如图3所示，是本发明实施例FDSOI工艺中混合外延硅6的制造方法的流程图；如图4A至图4D所示，是本发明实施例FDSOI工艺中混合外延硅6的制造方法的各步骤中的器件结构示意图，本发明实施例FDSOI工艺中混合外延硅6的制造方法包括如下步骤：
步骤一、如图4A所示，提供一FDSOI衬底结构，所述FDSOI衬底包括体硅层1，埋氧层2和顶层硅3，所述埋氧层2形成于所述体硅层1表面，所述顶层硅3形成于所述埋氧层2表面；在所述顶层硅3表面形成硬掩模层。
所述硬掩模层由第一氧化硅层4和第二氮化硅层5叠加而成。
所述顶层硅3的厚度达12nm以下。
步骤二、如图4A所示，光刻定义出混合外延硅6的形成区域，将所述混合外延硅6的形成区域的所述硬掩模层打开，以打开后的所述硬掩模层为掩模依次对所述顶层硅3和所述埋氧层2进行刻蚀形成沟槽，所述沟槽的底部将所述体硅层1的表面暴露出来，所述沟槽的侧面将所述顶层硅3的侧面暴露。
本发明实施例中，采用干法刻蚀将所述硬掩膜层打开，即采用干法刻蚀对所述顶层硅3和所述埋氧层2进行刻蚀形成所述沟槽。
在形成所述沟槽的干法刻蚀完成后还包括进行湿法清洗的步骤。所述湿法清洗在酸槽中进行。
步骤三、如图4C所示，在所述沟槽的侧面形成介质层侧墙201，所述介质层侧墙201将所述沟槽侧面的所述顶层硅3封闭，使所述沟槽内部仅将所述沟槽底部的所述体硅层1表面暴露。
本发明实施例中，所述介质层侧墙201的材料包括氧化硅或氮化硅。本发明实施例中采用氧化硅作为介质层侧墙201的材料即可，单一材料形成工艺较简单。形成所述介质层侧墙201的步骤包括：
步骤31、如图4B所示，淀积所述介质层侧墙201的材料层201a。
淀积的所述介质层侧墙201的材料层的厚度为
步骤32、如图4C所示，对所述介质层侧墙201的材料层201a进行全面刻蚀形成仅位于所述沟槽侧面的所述介质层侧墙201。
对所述介质层侧墙201的材料层的全面刻蚀为干法刻蚀，在干法刻蚀之后还包括进行湿法清洗的步骤，湿法清洗在酸槽中进行即可。
步骤四、如图4D所示，进行外延生长在所述沟槽中形成和所述体硅层1相接触的混合外延硅6，利用所述介质层侧墙201将所述沟槽侧面的所述顶层硅3封闭的特征，消除了从所述沟槽的侧面进行外延生长的情形，使所述外延生长完全从所述沟槽的底部往上生长，从而提高所述混合外延硅6的表面平坦性。
外延生长完成后所述混合外延硅6的顶部表面和所述顶层硅3的顶部表面相平。
所述混合外延硅6的表面用于形成需要和所述体硅层1相连的无源器件或引出结构。
所述混合外延硅6的形成区域外的所述顶层硅3中用于形成CMOS器件。
所述CMOS器件包括PMOS器件和NMOS器件，所述CMOS器件的栅极结构为HKMG。
本发明实施例在混合外延硅6的形成区域刻蚀形成沟槽之后，并不是直接在沟槽中进行外延生长，而是先在沟槽的侧面形成介质层侧墙201，通过介质层侧墙201将沟槽侧面的顶层硅3封闭，之后再进行外延生长；由于介质层侧墙201将沟槽侧面的顶层硅3封闭，故在外延生长过程中，不会从沟槽侧面形成外延层，外延层只能从沟槽的底部向上进行生长，所以本发明实施例能消除从侧面生长外延层时所造成的耳朵状突出，即本发明实施例能消除混合外延硅6的耳朵状突起，提高混合外延硅6的平坦性。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种FDSOI工艺中混合外延硅的制造方法，其特征在于，包括如下步骤：
步骤一、提供一FDSOI衬底结构，所述FDSOI衬底包括体硅层，埋氧层和顶层硅，所述埋氧层形成于所述体硅层表面，所述顶层硅形成于所述埋氧层表面；在所述顶层硅表面形成硬掩模层；
步骤二、光刻定义出混合外延硅的形成区域，将所述混合外延硅的形成区域的所述硬掩模层打开，以打开后的所述硬掩模层为掩模依次对所述顶层硅和所述埋氧层进行刻蚀形成沟槽，所述沟槽的底部将所述体硅层的表面暴露出来，所述沟槽的侧面将所述顶层硅的侧面暴露；
步骤三、在所述沟槽的侧面形成介质层侧墙，所述介质层侧墙将所述沟槽侧面的所述顶层硅封闭，使所述沟槽内部仅将所述沟槽底部的所述体硅层表面暴露；
步骤四、进行外延生长在所述沟槽中形成和所述体硅层相接触的混合外延硅，利用所述介质层侧墙将所述沟槽侧面的所述顶层硅封闭的特征，消除了从所述沟槽的侧面进行外延生长的情形，使所述外延生长完全从所述沟槽的底部往上生长，从而提高所述混合外延硅的表面平坦性。
2.如权利要求1所述的FDSOI工艺中混合外延硅的制造方法，其特征在于：所述硬掩模层由第一氧化硅层和第二氮化硅层叠加而成。
3.如权利要求1所述的FDSOI工艺中混合外延硅的制造方法，其特征在于：所述混合外延硅的表面用于形成需要和所述体硅层相连的无源器件或引出结构。
4.如权利要求1所述的FDSOI工艺中混合外延硅的制造方法，其特征在于：所述混合外延硅的形成区域外的所述顶层硅中用于形成CMOS器件。
5.如权利要求4所述的FDSOI工艺中混合外延硅的制造方法，其特征在于：所述CMOS器件包括PMOS器件和NMOS器件，所述CMOS器件的栅极结构为HKMG。
6.如权利要求1所述的FDSOI工艺中混合外延硅的制造方法，其特征在于：步骤二中，采用干法刻蚀将所述硬掩膜层打开。
7.如权利要求6所述的FDSOI工艺中混合外延硅的制造方法，其特征在于：步骤二中采用干法刻蚀对所述顶层硅和所述埋氧层进行刻蚀形成所述沟槽。
8.如权利要求7所述的FDSOI工艺中混合外延硅的制造方法，其特征在于：步骤二中形成所述沟槽的干法刻蚀完成后还包括进行湿法清洗的步骤。
9.如权利要求8所述的FDSOI工艺中混合外延硅的制造方法，其特征在于：所述湿法清洗在酸槽中进行。
10.如权利要求1所述的FDSOI工艺中混合外延硅的制造方法，其特征在于：所述顶层硅的厚度达12nm以下。
11.如权利要求1所述的FDSOI工艺中混合外延硅的制造方法，其特征在于：步骤三中所述介质层侧墙的材料包括氧化硅或氮化硅。
12.如权利要求11所述的FDSOI工艺中混合外延硅的制造方法，其特征在于：步骤三中形成所述介质层侧墙的步骤包括：
步骤31、淀积所述介质层侧墙的材料层；
步骤32、对所述介质层侧墙的材料层进行全面刻蚀形成仅位于所述沟槽侧面的所述介质层侧墙。
13.如权利要求12所述的FDSOI工艺中混合外延硅的制造方法，其特征在于：步骤31中淀积的所述介质层侧墙的材料层的厚度为
14.如权利要求12所述的FDSOI工艺中混合外延硅的制造方法，其特征在于：步骤32的对所述介质层侧墙的材料层的全面刻蚀为干法刻蚀，在干法刻蚀之后还包括进行湿法清洗的步骤。
15.如权利要求1所述的FDSOI工艺中混合外延硅的制造方法，其特征在于：步骤四中外延生长完成后所述混合外延硅的顶部表面和所述顶层硅的顶部表面相平。
CN201810840471.1A 2018-07-27 2018-07-27 Fdsoi工艺中混合外延硅的制造方法 Pending CN109065496A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810840471.1A CN109065496A (zh) 2018-07-27 2018-07-27 Fdsoi工艺中混合外延硅的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810840471.1A CN109065496A (zh) 2018-07-27 2018-07-27 Fdsoi工艺中混合外延硅的制造方法

Publications (1)

Publication Number Publication Date
CN109065496A true CN109065496A (zh) 2018-12-21

Family

ID=64836590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810840471.1A Pending CN109065496A (zh) 2018-07-27 2018-07-27 Fdsoi工艺中混合外延硅的制造方法

Country Status (1)

Country Link
CN (1) CN109065496A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416162A (zh) * 2019-08-29 2019-11-05 上海华力集成电路制造有限公司 Fd-soi的工艺方法
CN114121612A (zh) * 2022-01-27 2022-03-01 广东省大湾区集成电路与系统应用研究院 一种fdsoi硅外延生长工艺优化方法
CN114121613A (zh) * 2022-01-27 2022-03-01 广东省大湾区集成电路与系统应用研究院 一种改善fdsoi外延生长的薄膜工艺优化方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555891B1 (en) * 2000-10-17 2003-04-29 International Business Machines Corporation SOI hybrid structure with selective epitaxial growth of silicon
US20080124847A1 (en) * 2006-08-04 2008-05-29 Toshiba America Electronic Components, Inc. Reducing Crystal Defects from Hybrid Orientation Technology During Semiconductor Manufacture
CN103021927A (zh) * 2012-12-26 2013-04-03 中国科学院上海微系统与信息技术研究所 混合共平面soi衬底结构及其制备方法
US20140170834A1 (en) * 2012-12-13 2014-06-19 Stmicroelectronics (Crolles 2) Sas Method for manufacturing a hybrid soi/bulk semiconductor wafer
CN105448845A (zh) * 2015-12-17 2016-03-30 中航（重庆）微电子有限公司 三层混合晶向绝缘体上半导体结构及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555891B1 (en) * 2000-10-17 2003-04-29 International Business Machines Corporation SOI hybrid structure with selective epitaxial growth of silicon
US20080124847A1 (en) * 2006-08-04 2008-05-29 Toshiba America Electronic Components, Inc. Reducing Crystal Defects from Hybrid Orientation Technology During Semiconductor Manufacture
US20140170834A1 (en) * 2012-12-13 2014-06-19 Stmicroelectronics (Crolles 2) Sas Method for manufacturing a hybrid soi/bulk semiconductor wafer
CN103021927A (zh) * 2012-12-26 2013-04-03 中国科学院上海微系统与信息技术研究所 混合共平面soi衬底结构及其制备方法
CN105448845A (zh) * 2015-12-17 2016-03-30 中航（重庆）微电子有限公司 三层混合晶向绝缘体上半导体结构及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416162A (zh) * 2019-08-29 2019-11-05 上海华力集成电路制造有限公司 Fd-soi的工艺方法
CN114121612A (zh) * 2022-01-27 2022-03-01 广东省大湾区集成电路与系统应用研究院 一种fdsoi硅外延生长工艺优化方法
CN114121613A (zh) * 2022-01-27 2022-03-01 广东省大湾区集成电路与系统应用研究院 一种改善fdsoi外延生长的薄膜工艺优化方法

Similar Documents

Publication Publication Date Title
CN105493239B (zh) Ⅲ-Ⅴ器件在Si晶片上的集成
US7521763B2 (en) Dual stress STI
Waldron et al. Integration of InGaAs channel n-MOS devices on 200mm Si wafers using the aspect-ratio-trapping technique
CN109065496A (zh) Fdsoi工艺中混合外延硅的制造方法
US9105746B2 (en) Method for manufacturing a field effect transistor of a non-planar type
CN103050443B (zh) 提高窄通道设备的性能并减少其变化
US7393756B2 (en) Method for fabricating a trench isolation structure having a high aspect ratio
CN104835774A (zh) 一种半导体器件的制备方法
CN203721726U (zh) 集成电路结构
CN103633140A (zh) 两步式浅沟槽隔离（sti）工艺
CN104282564A (zh) 半导体器件和鳍式场效应晶体管的形成方法
CN110277313A (zh) 侧墙的制造方法
CN103187286B (zh) 鳍式场效应晶体管的制作方法
CN108511347A (zh) 具有锗硅源漏的mos晶体管的制造方法
CN105405890B (zh) 包括带电荷体侧墙的半导体器件及其制造方法
CN105702618B (zh) 一种半导体器件及其制造方法
CN108039337B (zh) Fdsoi工艺中浅沟槽隔离结构的形成方法
US10186524B2 (en) Fully depleted silicon-on-insulator (FDSOI) transistor device and self-aligned active area in FDSOI bulk exposed regions
CN106558498B (zh) 半导体结构及其形成方法
CN111696867B (zh) 半导体结构及形成方法
CN109285876A (zh) 半导体结构及其形成方法
DE102018208045B4 (de) Bildung von flachgrabenisolation ohne planarisierung und entsprechende struktur
CN109285889A (zh) 半导体结构及其形成方法
CN103928332B (zh) 晶体管及其形成方法
US20240203994A1 (en) Integrated Circuit Device and a Method for Forming the Same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181221

RJ01 Rejection of invention patent application after publication