CN111696867B - 半导体结构及形成方法 - Google Patents

半导体结构及形成方法 Download PDF

Info

Publication number
CN111696867B
CN111696867B CN201910196224.7A CN201910196224A CN111696867B CN 111696867 B CN111696867 B CN 111696867B CN 201910196224 A CN201910196224 A CN 201910196224A CN 111696867 B CN111696867 B CN 111696867B
Authority
CN
China
Prior art keywords
forming
side wall
sidewall
protective layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910196224.7A
Other languages
English (en)
Other versions
CN111696867A (zh
Inventor
胡扬
汪军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910196224.7A priority Critical patent/CN111696867B/zh
Priority to US16/818,196 priority patent/US11257927B2/en
Publication of CN111696867A publication Critical patent/CN111696867A/zh
Application granted granted Critical
Publication of CN111696867B publication Critical patent/CN111696867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，所述半导体结构的形成方法包括：提供衬底，所述衬底上具有栅极结构；在栅极结构的侧壁形成第一侧墙；在栅极结构和第一侧墙两侧的衬底内分别形成外延层，所述外延层表面高于所述衬底表面；在衬底上形成介质层，所述介质层位于所述外延层上和第一侧墙表面，且所述介质层暴露出所述栅极结构；在形成介质层之后，去除所述第一侧墙，在所述外延层和栅极结构、以及介质层和栅极结构之间形成第一开口；在所述第一开口内形成第二侧墙，且所述第二侧墙内具有位于外延层和栅极结构之间的空隙。所形成的半导体结构降低了晶体管的功耗，改善了晶体管的性能。

Description

半导体结构及形成方法
技术领域
本发明涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。
背景技术
在半导体技术领域中，集成电路已经从制造在单个硅芯片上的少量互连器件发展到数百万个器件。常规集成电路具有远超过原来设想的性能和复杂性。为了实现复杂性和电路密度(即，能封装到给定芯片面积上的器件数目)的改进，亦称为器件“几何尺寸”的最小器件特征的尺寸也随着每代集成电路变得越来越小。因此，通过使得集成电路的单个器件更小，可以在每个晶片上制造更多的器件，使器件更小非常具有挑战性。
互补式金属氧化物半导体(CMOS)晶体管是现代逻辑电路中的基本单元，其中包含P型金属氧化物半导体(PMOS)与N型金属氧化物半导体(NMOS)晶体管，在半导体集成电路中应用十分广泛。由于技术节点的降低，以及电路的复杂性，需要有更高性能的晶体管以实现各种电路的功能。
然而，现有技术中的晶体管，性能有待提高。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，改善了晶体管的性能。
为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有栅极结构；在栅极结构的侧壁形成第一侧墙；在栅极结构和第一侧墙两侧的衬底内分别形成外延层，所述外延层表面高于所述衬底表面；在衬底上形成介质层，所述介质层位于所述外延层上和第一侧墙表面，且所述介质层暴露出所述栅极结构；在形成介质层之后，去除所述第一侧墙，在所述外延层和栅极结构以及介质层和栅极结构之间形成第一开口；在所述第一开口内形成第二侧墙，且所述第二侧墙内具有位于外延层和栅极结构之间的空隙。
可选的，形成所述第二侧墙的方法包括：在第一开口内形成保护层，所述保护层内具有第二开口；在第二开口内和衬底表面形成第二侧墙材料层；平坦化所述第二侧墙材料层，形成所述第二侧墙。
可选的，所述第二开口的深宽比大于3∶1。
可选的，形成所述第二侧墙材料层的工艺包括化学气相沉积工艺或物理气相沉积工艺。
可选的，所述第二侧墙材料层的材料包括氮化硅。
可选的，所述保护层包括第一保护层和第二保护层；所述保护层的形成方法包括：在所述第一开口内形成第一保护层；在所述第一保护层上形成第二保护层。
可选的，形成所述第一保护层的工艺包括湿法化学生长工艺；形成所述第二保护层的工艺包括化学气相沉积工艺。
可选的，所述第一保护层的材料包括氧化硅；第二保护层的材料包括氧化硅。
可选的，所述第一保护层的厚度小于第二保护层的厚度；所述第一保护层和第二保护层的厚度总和小于所述第一侧墙的厚度。
可选的，在栅极结构的侧壁形成第一侧墙之前，在所述栅极结构的侧壁形成第三侧墙，所述第三侧墙位于所述第一侧墙和栅极结构之间。
可选的，所述第三侧墙的材料包括氧化硅。
可选的，所述第一侧墙的材料包括氮化硅。
可选的，去除所述第一侧墙的工艺包括：干法刻蚀工艺。
可选的，所述外延层的材料包括硅锗或碳硅。
相应的，本发明还提供一种采用上述任一项方法所形成的半导体结构。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，通过先去除栅极结构的第一侧墙，在外延层和栅极结构、以及介质层和栅极结构之间形成第一开口，在所述第一开口内形成有空隙的第二侧墙，使得第二侧墙的介电常数变小，所述第二侧墙的介电常数影响栅极结构到外延层之间的电容大小：第二侧墙的介电常数越大，则栅极结构到外延层之间的电容越大，电容大使得晶体管的功耗增加，从而影响晶体管的性能。而形成的有空隙的第二侧墙介电常数变小，使得栅极结构到外延层之间的电容变小，从而减小了晶体管的功耗，提升了晶体管的性能。
进一步，在第一开口内形成保护层，在所述保护层内形成第二开口，在第二开口内形成第二侧墙，由于第二开口的深宽比大于3:1，在第二开口内沉积第二侧墙材料时，由于第二开口太窄，从而使得第二侧墙材料优先在第二开口顶部位置沉积并封闭开口，从而易于在第二开口底部形成空隙，形成带空隙的第二侧墙，使得第二侧墙的介电常数减小。
附图说明
图1是一种半导体结构实施例的剖面结构示意图；
图2至图9是本发明实施例的半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术中的晶体管，性能有待提高。现结合一种半导体结构的形成方法进行说明分析。
图1是一种半导体结构实施例的剖面结构示意图。
请参考图1，提供衬底100；位于所述衬底100上的栅极结构101；位于所述栅极结构101侧壁的侧墙结构，所述侧墙结构包括第一侧墙102和位于第一侧墙102侧壁的第二侧墙103；位于所述栅极结构101和侧墙结构两侧衬底内的外延层104。
在所述半导体结构中，所述第一侧墙102材料为氧化硅，所述第二侧墙103的材料为氮化硅，氧化硅和氮化硅组合的侧墙结构可以保护栅极层不被工艺制程中的刻蚀损伤，减小了栅极层与源漏区之间的漏电风险。
在本实施例中，为了得到的侧墙结构对栅极层有较好的保护作用，所述第一侧墙的材料氧化硅结构致密，氧化硅介电常数约为4；所述第二侧墙的材料氮化硅结构致密，氮化硅介电常数约为8；则第一侧墙和第二侧墙所组成的侧墙结构介电常数也较大，所述侧墙结构的介电常数影响栅极结构到外延层之间的电容大小。侧墙结构的高介电常数使得栅极结构与外延层之间的电容大，电容大使得晶体管的功耗大，进而使得晶体管的反应速率较慢，晶体管的性能变差。
为了解决上述问题，本发明提供一种半导体结构及其形成方法，通过先去除第二侧墙，在衬底内形成开口，在开口内形成带空隙的第三侧墙，所述带空隙的第三侧墙介电常数减小，从而侧墙结构的整体介电常数减小，使得栅极结构与外延层之间的电容减小，从而使得晶体管功耗减小，反应速率变快，晶体管的性能得到提升。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图9是本发明实施例的半导体结构形成过程的剖面结构示意图。
请参考图2，提供衬底200，所述衬底200上具有栅极结构201，所述栅极结构包括栅介质层(未标示)，位于栅介质层上的栅极层(未标示)。
在本实施例中，所述衬底200包括：硅衬底。在其他实施例中，所述衬底200还包括硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓衬底或砷化镓衬底等。
请参考图3，在栅极结构201的侧壁形成第三侧墙202和第一侧墙203，所述第三侧墙202位于所述第一侧墙203和栅极结构201之间。
所述第三侧墙202的形成方法包括：在所述衬底200和栅极结构201上形成第三侧墙材料层(未图示)；回刻蚀所述第三侧墙材料层，直至暴露出所述衬底200表面，在所述栅极结构201的侧壁形成第三侧墙202。
在本实施例中，形成所述第三侧墙材料层的工艺包括沉积工艺；所述第三侧墙202的材料包括氧化硅。
所述第一侧墙203的形成方法包括：在所述衬底200和栅极结构201上形成第一侧墙材料层(未图示)，所述第一侧墙材料层覆盖所述第三侧墙202；回刻蚀所述第一侧墙材料层，在所述栅极结构201和第三侧墙202的侧壁形成第一侧墙203。
在本实施例中，形成所述第一侧墙材料层的工艺包括沉积工艺；所述第一侧墙203的材料包括氮化硅。
请参考图4，在栅极结构201和第一侧墙203两侧的衬底200内分别形成外延层204，所述外延层204表面高于所述衬底200表面。
所述外延层204的形成方法包括：以所述栅极结构201、第三侧墙202以及第一侧墙203为掩膜，在所述栅极结构201和第一侧墙203两侧的衬底200内形成凹槽(未图示)；在所述凹槽内外延生长形成所述外延层204。
在本实施例中，所述外延层204的材料包括碳硅或硅锗。
形成所述外延层204后，在所述衬底200上形成介质层205，所述介质层205位于所述外延层204上和第一侧墙203表面，且所述介质层205暴露出所述栅极结构201。
本实施例中，形成所述介质层205的工艺包括沉积工艺；所述介质层205的材料包括氧化硅。
请参考图5，在形成介质层205之后，去除所述第一侧墙203，在所述外延层204和栅极结构201以及介质层205和栅极结构201之间形成第一开口206。
去除所述第一侧墙203的工艺包括各向异性干法刻蚀工艺。
在本实施例中，所述干法刻蚀工艺所选用的气体为碳氟基气体和氧气的混合气体。所述碳氟基气体和氧气的混合气体对氮化硅有较高的刻蚀选择比，因此在去除所述第一侧墙203时，可将第一侧墙203去除干净，同时不会对所述第三侧墙202以及介质层205造成大的损伤。
形成第一开口206后，在所述第一开口206内形成保护层，所述保护层包括第一保护层和第二保护层，所述第一保护层的厚度小于第二保护层的厚度，所述第一保护层和第二保护层的厚度总和小于第一侧墙203的厚度。
所述第一保护层和第二保护层的厚度总和小于第一侧墙203的厚度意义在于：后续要在第二保护层内形成深宽比小于3∶1的第二开口，所述第一保护层和第二保护层的厚度总和小于第一侧墙203，以便于在第二开口内形成第二侧墙时，能够在所述栅极结构201和外延层204之间形成空隙，从而降低第二侧墙的介电常数，以减小栅极结构201和外延层204之间的电容，从而提升晶体管的性能；若所述第一保护层和第二保护层的厚度总和大于或等于第一侧墙203的厚度，则无法在所述栅极结构201和外延层204之间形成空隙，从而无法减小栅极结构201和外延层204之间的电容，则无法达到改善晶体管性能的目的。
请参考图6，在所述第一开口206内形成第一保护层207。
在本实施例中，形成所述第一保护层207的工艺包括湿法化学生长工艺；所述湿法化学生长所用溶液的成分包括：含臭氧的去离子水；所述第一保护层207的材料包括氧化硅。
选择湿法化学生长工艺在第一开口206内壁形成第一保护层207的意义在于：所述湿法化学生长所用溶液的成分包括：含臭氧的去离子水，对第一开口206衬底表面进行氧化形成氧化硅，第一保护层207的厚度小于第二保护层的厚度，先在第一开口206内生长一层薄的氧化硅用于保护暴露出的衬底表面，避免直接用气相沉积工艺形成较厚氧化硅时，所通入的反应气体对衬底表面造成损伤，从而影响器件的性能。
所述第一保护层207厚度小于第二保护层厚度的意义在于：形成所述第一保护层207的工艺为湿法化学生长工艺，采用湿法化学生长工艺形成的氧化硅生长速率较慢，若后续形成厚的第二保护层也采用湿法化学生长工艺，则会影响生产效率，进而提高了生产成本。因此，先在第一开口206内湿法生长一层薄的氧化硅以达到保护衬底的作用，再采用沉积速率高的化学气相沉积工艺形成厚的第二保护层，以提高生产效率。
请参考图7，在所述第一保护层207上形成第二保护层208，所述第二保护层208内具有第二开口209。
在本实施例中，形成所述第二保护层208的工艺包括化学气相沉积工艺；所述第二保护层208的材料包括氧化硅。
在本实施例中，所述第二开口209的深宽比大于3∶1。
所述第二开口209的深宽比大于3∶1的意义在于：所述第二开口209的深宽比小于3∶1时，后续在第二开口209内填入第二侧墙材料时，在所述栅极结构201和外延层204之间不易形成空隙，从而导致形成的第二侧墙介电常数减小程度不大，从而无法降低栅极结构201和外延层204之间的电容，进而而无法改善晶体管的性能。
请参考图8和图9，图8为图9中A区域的放大示意图，在所述第二开口209内形成第二侧墙210，所述第二侧墙内具有位于外延层204和栅极结构201之间的空隙211。
形成所述第二侧墙210的形成方法包括：在所述第二开口209内和衬底200表面形成第二侧墙材料层(未图示)；平坦化所述第二侧墙材料层，形成所述第二侧墙210。
在本实施例中，所述第二侧墙材料层的材料包括氮化硅。
在本实施例中，形成所述第二侧墙材料层的工艺包括化学气相沉积工艺或物理气相沉积工艺。
在本实施例中，由于第二开口209深宽比大于3∶1，因此在第二开口209内通入反应气体形成第二侧墙材料层时，第二侧墙材料先于在第二开209的上部沉积，导致第二开口209的上部越来越窄，从而进入底部的反应气体越来越少，在底部沉积的第二侧墙材料也少，直至侧墙材料在第二开口209上部沉积封闭开口，因此，在第二开口209底部、所述栅极结构201和外延层204之间形成第二侧墙有空隙211，从而形成的第二侧墙介电常数减小，从而使得栅极结构201和外延层204之间的电容减小，进而降低了晶体管的功耗，提升了晶体管的性能。
在本实施例中，平坦化所述第二侧墙材料层的工艺包括化学机械抛光工艺。
相应的，本发明实施例还提供一种采用上述方法所形成的半导体结构，请继续参考图9，包括：
衬底200；
位于衬底200上的栅极结构201；
位于衬底200和栅极结构201上的介质层205；
位于栅极结构201两侧衬底内的外延层204；
位于栅极结构201侧壁的第三侧墙202；
位于第三侧墙202和介质层205之间的第一保护层207，位于第一保护层207上的第二保护层208；
位于第二保护层208内的第二侧墙210，所述第二侧墙210内具有空隙211，所述空隙211位于栅极结构201和外延层204之间。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底上具有栅极结构；
在栅极结构的侧壁形成第一侧墙；
在栅极结构和第一侧墙两侧的衬底内分别形成外延层，所述外延层表面高于所述衬底表面；
在衬底上形成介质层，所述介质层位于所述外延层上和第一侧墙表面，且所述介质层暴露出所述栅极结构；
在形成介质层之后，去除所述第一侧墙，在所述外延层和栅极结构以及介质层和栅极结构之间形成第一开口；
在所述第一开口内形成保护层，所述保护层内具有第二开口；
在第二开口内形成第二侧墙，且所述第二侧墙内具有位于外延层和栅极结构之间的空隙，所述保护层的厚度小于所述第二侧墙的厚度。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙的方法包括：在第二开口内和衬底表面形成第二侧墙材料层；平坦化所述第二侧墙材料层，形成所述第二侧墙。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第二开口的深宽比大于3∶1。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙材料层的工艺包括化学气相沉积工艺或物理气相沉积工艺。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第二侧墙材料层的材料包括氮化硅。
6.如权利要求2所述的半导体结构的形成方法，其特征在于，所述保护层包括第一保护层和第二保护层；所述保护层的形成方法包括：在所述第一开口内形成第一保护层；在所述第一保护层上形成第二保护层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述第一保护层的工艺包括湿法化学生长工艺；形成所述第二保护层的工艺包括化学气相沉积工艺。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一保护层的材料包括氧化硅；第二保护层的材料包括氧化硅。
9.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一保护层的厚度小于第二保护层的厚度；所述第一保护层和第二保护层的厚度总和小于所述第一侧墙的厚度。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，在栅极结构的侧壁形成第一侧墙之前，在所述栅极结构的侧壁形成第三侧墙，所述第三侧墙位于所述第一侧墙和栅极结构之间。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第三侧墙的材料包括氧化硅。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙的材料包括氮化硅。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第一侧墙的工艺包括：干法刻蚀工艺。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述外延层的材料包括硅锗或碳硅。
15.一种如权利要求1至14任一项方法所形成的半导体结构。
CN201910196224.7A 2019-03-15 2019-03-15 半导体结构及形成方法 Active CN111696867B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910196224.7A CN111696867B (zh) 2019-03-15 2019-03-15 半导体结构及形成方法
US16/818,196 US11257927B2 (en) 2019-03-15 2020-03-13 Semiconductor structure and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910196224.7A CN111696867B (zh) 2019-03-15 2019-03-15 半导体结构及形成方法

Publications (2)

Publication Number Publication Date
CN111696867A CN111696867A (zh) 2020-09-22
CN111696867B true CN111696867B (zh) 2023-09-19

Family

ID=72422965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910196224.7A Active CN111696867B (zh) 2019-03-15 2019-03-15 半导体结构及形成方法

Country Status (2)

Country Link
US (1) US11257927B2 (zh)
CN (1) CN111696867B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238987B1 (en) * 1999-09-13 2001-05-29 United Microelectronics Corp. Method to reduce parasitic capacitance
US9608065B1 (en) * 2016-06-03 2017-03-28 International Business Machines Corporation Air gap spacer for metal gates
US9892961B1 (en) * 2016-08-09 2018-02-13 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
CN108231664A (zh) * 2016-12-14 2018-06-29 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN108682652A (zh) * 2018-05-21 2018-10-19 上海华力集成电路制造有限公司 金属栅极的制造方法
CN109390402A (zh) * 2017-08-10 2019-02-26 长鑫存储技术有限公司 一种半导体晶体管结构及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861953B2 (en) * 2018-04-30 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Air spacers in transistors and methods forming same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238987B1 (en) * 1999-09-13 2001-05-29 United Microelectronics Corp. Method to reduce parasitic capacitance
US9608065B1 (en) * 2016-06-03 2017-03-28 International Business Machines Corporation Air gap spacer for metal gates
US9892961B1 (en) * 2016-08-09 2018-02-13 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
CN108231664A (zh) * 2016-12-14 2018-06-29 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN109390402A (zh) * 2017-08-10 2019-02-26 长鑫存储技术有限公司 一种半导体晶体管结构及其制备方法
CN108682652A (zh) * 2018-05-21 2018-10-19 上海华力集成电路制造有限公司 金属栅极的制造方法

Also Published As

Publication number Publication date
US20200295158A1 (en) 2020-09-17
CN111696867A (zh) 2020-09-22
US11257927B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
US20220208615A1 (en) Dielectric Fins With Different Dielectric Constants and Sizes in Different Regions of a Semiconductor Device
US8927362B2 (en) CMOS device and method of forming the same
KR101125272B1 (ko) 역전된 ｔ자 모양의 핀들을 갖는 복수-게이트 트랜지스터들
CN100524653C (zh) 各向异性湿蚀刻的器件制造方法及对应器件
US20190305113A1 (en) Structure and Formation Method of Semiconductor Device Structure
US11798984B2 (en) Seamless gap fill
CN105374874B (zh) 用于FinFET器件的结构和方法
US9911806B2 (en) Solvent-based oxidation on germanium and III-V compound semiconductor materials
US20230377898A1 (en) Methods for reducing scratch defects in chemical mechanical planarization
CN106373924A (zh) 半导体结构的形成方法
US20130273711A1 (en) Method of forming a finfet device
US9876117B2 (en) Structure and formation method of semiconductor device structure
KR101785807B1 (ko) 반도체 디바이스 구조물 및 이의 형성 방법
CN103000534A (zh) 沟槽式p型金属氧化物半导体功率晶体管制造方法
CN104752228A (zh) 半导体器件结构及其制造方法
CN106856189B (zh) 浅沟槽隔离结构及其形成方法
CN102983097B (zh) 制作金属栅极的金属塞方法
CN105789203B (zh) 一种半导体器件及其制备方法、电子装置
CN111696867B (zh) 半导体结构及形成方法
US11233054B2 (en) Semiconductor structure and fabrication method thereof
CN108039337B (zh) Fdsoi工艺中浅沟槽隔离结构的形成方法
CN106952911A (zh) 鳍式半导体器件的形成方法
KR100683491B1 (ko) 반도체 소자 제조 방법
CN108376709A (zh) 一种插入倒t形介质层的鳍式场效应晶体管及其制备方法
US11757018B2 (en) Formation method of semiconductor device with gate all around structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant