CN114121613A - 一种改善fdsoi外延生长的薄膜工艺优化方法 - Google Patents

一种改善fdsoi外延生长的薄膜工艺优化方法 Download PDF

Info

Publication number
CN114121613A
CN114121613A CN202210096866.1A CN202210096866A CN114121613A CN 114121613 A CN114121613 A CN 114121613A CN 202210096866 A CN202210096866 A CN 202210096866A CN 114121613 A CN114121613 A CN 114121613A
Authority
CN
China
Prior art keywords
layer
film
silicon
silicon substrate
type silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210096866.1A
Other languages
English (en)
Other versions
CN114121613B (zh
Inventor
苏炳熏
叶甜春
朱纪军
李彬鸿
罗军
赵杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Ruili Flat Core Microelectronics Guangzhou Co Ltd
Original Assignee
Aoxin Integrated Circuit Technology Guangdong Co ltd
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoxin Integrated Circuit Technology Guangdong Co ltd, Guangdong Greater Bay Area Institute of Integrated Circuit and System filed Critical Aoxin Integrated Circuit Technology Guangdong Co ltd
Priority to CN202210096866.1A priority Critical patent/CN114121613B/zh
Publication of CN114121613A publication Critical patent/CN114121613A/zh
Application granted granted Critical
Publication of CN114121613B publication Critical patent/CN114121613B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种改善FDSOI外延生长的薄膜工艺优化方法，其可减少栅极区与顶层硅相连接拐角处的残留薄膜，晶体管包括衬底，衬底上分布有主动区域、沟槽隔离区、栅极区，衬底包括N型硅衬底、P型硅衬底，主动区域上表面沉积第一层顶层硅，薄膜加工包括：在N型硅衬底、P型硅衬底上表面均沉积第一层薄膜，在P型硅衬底的第一层薄膜的上方设置掩膜版，对N型硅衬底上方的第一层薄膜进行刻蚀，在第一层顶层硅的表面沉积第二层顶层硅，在第二层顶层硅表面沉积第二层薄膜，刻蚀N型硅衬底上方的第二层薄膜，对第二层薄膜刻蚀后，在第二层顶层硅的外表面沉积第三层顶层硅，第一层顶层硅、第二层顶层硅、第三层顶层硅组合形成第一组合顶层硅。

Description

一种改善FDSOI外延生长的薄膜工艺优化方法
技术领域
本发明涉及晶体管加工技术领域，具体为一种改善FDSOI外延生长的薄膜工艺优化方法。
背景技术
随着集成电路发展，外延工艺被广泛应用，外延生长是一种在单晶衬底上生长一层或多层新单晶，从而提高器件设计灵活性和器件性能的晶体管加工工艺，目前常用的外延生长工艺包括：减压外延、低温外延、选择外延、液相外延、异质外延等，其中选择外延是指在衬底上布置掩膜，并在衬底上一定区域内开设用于单晶层生长的窗口区域，而留有掩膜的区域不再生长外延层。
目前，在FDSOI制作过程中，生长获得的外延层主要为SiGe（锗硅），锗硅只能根据窗口选择性地生长在暴露的硅衬底表面。漏源极上方的完整SiGe层包含至少三层，从下往上依次为：锗含量约为20%的SiGe种子层，锗含量约为35%的SiGe体积层，以及最上面的硅帽层。但是采用现有加工工艺实现外延生长时，常存在外延生长不均匀或外延生长不完整等问题，其主要原因在于，（1）在实际加工过程中，薄膜厚度不易控制，若薄膜厚度不足，则易产生过腐蚀导致硅损失严重，从而导致外延层无法生长，这一缺陷将不利于后续硅化物连接，甚至导致HK层（栅极区内部的高K金属层）被蚀穿；若薄膜厚度太厚，则易产生较大的重叠电容，影响器件效能；（2）采用现有沉积-刻蚀工艺，不仅易导致薄膜被过腐蚀或腐蚀不充分等问题，而且采用现有的刻蚀方法刻蚀时，栅极区两侧底端与第一层顶层硅相连接的拐角处易有薄膜残留，残留的薄膜阻挡于第一层顶层硅上方，减小了该区域的外延生长窗口，从而导致外延层生长不均匀或生长不完整等问题出现。
发明内容
针对现有技术中存在的采用现有加工工艺易使薄膜过腐蚀或腐蚀不充分，栅极区与第一层顶层硅相连接的拐角处易残留薄膜，导致外延层生长不均匀或生长不完整的问题，本发明提供了一种改善FDSOI外延生长的薄膜工艺优化方法，其可有效控制薄膜厚度，可防止薄膜过腐蚀或腐蚀不充分，可减少栅极区与第一层顶层硅相连接拐角处的残留薄膜，扩大外延生长窗口，从而可提高外延生长均匀性和完整性。
为实现上述目的，本发明采用如下技术方案：
一种改善FDSOI外延生长的薄膜工艺优化方法，FDSOI晶体管包括衬底，所述衬底上分布有主动区域、沟槽隔离区、栅极区，所述衬底包括N型硅衬底、P型硅衬底，所述主动区域包括源漏极区，在所述主动区域的上表面沉积第一层顶层硅；
其特征在于，所述薄膜加工工艺优化方法包括：S1、在所述N型硅衬底、P型硅衬底的上表面均沉积第一层薄膜；
S2、在所述P型硅衬底的所述第一层薄膜的上方设置掩膜版；
S3、先对所述N型硅衬底上方的第一层薄膜进行刻蚀，再在所述N型硅衬底上方的所述第一层顶层硅表面沉积第二层顶层硅；
S4、在所述第二层顶层硅表面沉积第二层薄膜；
S5、刻蚀所述N型硅衬底上方的所述第二层薄膜；
S6、对所述第二层薄膜刻蚀后，在所述第二层顶层硅的表面沉积第三层顶层硅，所述第一层顶层硅、第二层顶层硅、第三层顶层硅组合形成第一组合顶层硅。
其进一步特征在于，
所述外延生长的加工工艺方法包括：S7、使所述N型硅衬底上方的所述第一组合顶层硅生长出第一外延层；
S8、依次采用干法去胶、湿法清洗方式对所述掩膜版进行去胶、清洗，将所述P型硅衬底上方的掩膜版及刻蚀残渣去除；
进一步的，所述外延生长的加工工艺方法还包括步骤S9，使所述P型硅衬底上方的顶层硅生长出第二外延层，包括：S91、在所述N型硅衬底上方设置掩膜版；
S92、先对所述P型硅衬底上方的所述第一层薄膜进行刻蚀，再在所述第一层顶层硅的表面沉积第二层顶层硅；
S93、在所述第二层顶层硅上方沉积第二层薄膜；
S94、刻蚀所述P型硅衬底上方的所述第二层薄膜；
S95、对所述第二层薄膜刻蚀后，在所述第二层顶层硅表面沉积第三层顶层硅，所述第一层顶层硅、第二层顶层硅、第三层顶层硅组合形成第二组合顶层硅；
S96、使所述P型硅衬底上方的所述第二组合顶层硅生长出所述第二外延层；
S97、依次采用干法去胶、湿法清洗方式对所述N型硅衬底上方的所述掩膜版进行去胶、清洗；
进一步的，分别采用原子层沉积非晶硅碳氮沉积工艺（ALD SiCN）和HCD氮化硅沉积工艺实现所述第一层薄膜、第二层薄膜的沉积，所述第一层薄膜、第二层薄膜分别为非晶硅碳氮、氮化硅；
进一步的，所述第一层薄膜的沉积厚度为80A；所述第二层薄膜的沉积厚度为135A；
进一步的，所述第一层顶层硅、第二层顶层硅、第三层顶层硅的厚度分别为2nm~3nm；
进一步的，步骤S7和步骤S96中，将经步骤S7或步骤S96处理后的晶体管放置于刻蚀机中，采用干法去胶对所述P型硅衬底上方或所述N型硅衬底上方的所述掩膜版进行去胶处理；
进一步的，采用湿法清洗方式对所述掩膜版进行清洗。
进一步的，步骤S7和步骤S96中，所述干法清洗方式的清洗气体包括：氧气、二氧化硫和纯氦气；所述湿法清洗的清洗气体包括甲烷和纯氦气；
进一步的，步骤S3、S5、S92和步骤S94中，采用SiCoNi预清洗方式对所述第一层薄膜、第二层薄膜进行清洗刻蚀；
进一步的，所述沟槽隔离区包括第一沟槽隔离区、第二沟槽隔离区，所述第一沟槽隔离区、第二沟槽隔离区间隔分布，所述第一沟槽隔离区两侧的所述衬底分别为所述N型硅衬底、P型硅衬底，所述第二沟槽隔离区两侧的所述衬底为P型硅衬底；
进一步的，所述外延层为锗硅层和/或磷硅层。
采用本发明上述结构可以达到如下有益效果：本申请薄膜加工工艺优化方法中，薄膜的加工方式为沉积、刻蚀、再沉积、再刻蚀，具体包括：在P型硅衬底、N型硅衬底的上表面均沉积第一层薄膜，对N型硅衬底（或P型硅衬底）上方的第一层薄膜进行一次刻蚀，再在N型硅衬底（或P型硅衬底）上方沉积第二层薄膜，对第二薄膜进行刻蚀。两次沉积、刻蚀方式有效控制了薄膜的刻蚀厚度，防止了腐蚀不充分问题出现，并且两次沉积、刻蚀方式有效减少了栅极区与顶层硅相连接拐角处的残留薄膜，扩大了外延生长窗口，避免了残留薄膜阻挡于顶层硅表面，提高了外延生长均匀性和完整性，从而确保了外延层有效生长及器件性能。
本申请分别在第一层薄膜刻蚀后、第二层薄膜刻蚀后分别增加了第二层顶层硅、第三层顶层硅的沉积，第二层顶层硅、第三层顶层硅的沉积弥补了第一层薄膜刻蚀后的第一层顶层硅的损耗，避免了硅损失导致顶层硅无法完整生长的问题出现，确保了外延层有效生长及器件性能。
附图说明
图1为本发明场效应晶体管剖视的主视结构示意图；
图2为本发明实施例一的加工工艺流程图；
图3为采用本发明实施例一场效应晶体管衬底加工方法中步骤S1获得第一层薄膜的结构示意图；
图4为采用本发明实施例一场效应晶体管衬底加工方法中步骤S2在P型硅衬底上方设置掩膜版的结构示意图；
图5为采用本发明实施例一场效应晶体管衬底加工方法中步骤S3实现第一层薄膜蚀刻后的结构示意图；
图6为采用本发明实施例一场效应晶体管衬底加工方法中步骤S5实现第二层薄膜蚀刻后的结构示意图；
图7为采用本发明实施例一场效应晶体管衬底加工方法中步骤S7在N型硅衬底上方生长出第一外延层的结构示意图；
图8为本发明实施例二的加工工艺流程图；
图9为采用现有薄膜加工工艺对薄膜刻蚀前（左图）和薄膜刻蚀后（右图）的实物放大对比图；
图10为采用本发明薄膜加工工艺对第一薄膜刻蚀后的实物结构示意图；
图11为采用本发明薄膜加工工艺对第二薄膜刻蚀后的实物结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
见图1，一种改善FDSOI外延生长的薄膜工艺优化方法，见图1，FDSOI晶体管包括衬底，衬底上分布有主动区域、沟槽隔离区、栅极区4，衬底包括N型硅衬底1、P型硅衬底2，主动区域包括源漏极区3，主动区域顶端沉积有第一层顶层硅5，第一层顶层硅的厚度为2nm。沟槽隔离区包括第一沟槽隔离区7、第二沟槽隔离区8，第一沟槽隔离区7、第二沟槽隔离区8间隔分布，第一沟槽隔离区7两侧的衬底分别为N型硅衬底、P型硅衬底，第二沟槽隔离区8两侧的衬底为P型硅衬底。
实施例一，当场效应晶体管上的N型硅衬底1上方的栅极区包括至少两个，本实施例中为三个时，采用如下加工工艺实现场效应晶体管衬底外延生长：
见图2，薄膜加工工艺优化方法包括：S1、采用原子层沉积非晶硅碳氮沉积工艺（即ALD SiCN）在N型硅衬底、P型硅衬底的上表面沉积第一层薄膜6（见图3所示），第一层薄膜6为非晶硅碳氮（即SiCN），沉积厚度为80A；
S2、在P型硅衬底的上方设置掩膜版9（见图4所示）；
S3、先将沉积有第一层薄膜的衬底放置于清洗机中，采用预清洗方式（即SiCoNi技术）对N型硅衬底上方的第一层薄膜清洗，实现第一层薄膜刻蚀，第一层薄膜为非晶硅碳氮（第一层薄膜蚀刻后的结构图见图5所示），该清洗中采用的清洗液包括：浓度为98%的硫酸和浓度为30%的双氧水，硫酸与双氧水的比例为4:1；
然后在第一层顶层硅的上表面沉积第二层顶层硅，第二层顶层硅的沉积厚度为2nm；
S4、采用HCD氮化硅沉积工艺（即HCD SiN）在N型硅衬底的第二层顶层硅上方沉积第二层薄膜，第二层薄膜为氮化硅（即SiN），第二层薄膜的沉积厚度为135A；
S5、采用预清洗方式（即SiCoNi技术）清洗N型硅衬底上方的第二层薄膜，见图6所示，将沉积有第二层薄膜的衬底放置于刻蚀机中进行清洗刻蚀；该清洗中清洗液包括：氨水、氢氟酸与双氧水混合液、磷酸溶液，采用氢氟酸溶液（DHF）、磷酸溶液（H3PO4）、氨水（SC-1）依次进行清洗，具体清洗步骤包括：首先采用氢氟酸与双氧水混合液清洗去除薄膜中的氮化硅；其次采用磷酸溶液对薄膜进行进一步清洗，进一步去除薄膜中残余的氮化硅；再次采用氨水对薄膜进行清洗，清洗温度为20℃~25℃，清洗时间为30秒左右，从而有效去除薄膜中的氮化硅，防止了薄膜阻挡于顶层硅表面影响外延生长效果的问题出现，其中氨水为一水合氨（即NH3.H2O）与双氧水（即H2O2）的混合液，一水合氨与双氧水的比例为1:100，NH3.H2O具有弱碱性和腐蚀性，有利于薄膜的残余氮化硅的有效清除。
S6、对第二层薄膜刻蚀后，在第二层顶层硅的外表面沉积第三层顶层硅，第三层顶层硅的沉积厚度为2nm，第一层顶层硅、第二层顶层硅、第三层顶层硅组合形成第一组合顶层硅；
S7、采用外延生长工艺使N型硅衬底上方的第一组合顶层硅生长出第一外延层（见图7所示），第一外延层为锗硅外延层；
S8、依次采用干法去胶、湿法清洗方式对场效应晶体管进行去胶、清洗，将P型硅衬底上方的掩膜版、刻蚀残渣去除，具体地：将经步骤S8处理后的P型硅衬底放置于刻蚀机中，采用干法去胶对掩膜版进行去胶处理，有效去除P型硅衬底上的光刻胶；干法去胶的气体包括：氧气、二氧化硫和纯氦气；
将去胶后的P型硅衬底放置于清洗机中，采用湿法清洗方式对衬底进行清洗，湿法清洗的清洗气体包括：甲烷和纯氦气，有利于将刻蚀、去胶后的衬底上的蚀刻聚合物、固体残余物、残余胶去除。
实施例二，当场效应晶体管N型硅衬底1上方、P型硅衬底2上方的栅极区均包括至少两个，本实施例中为均包括三个时，采用如下加工工艺实现场效应晶体管衬底硅外延生长：
该实施例中N型硅衬底1上方的外延生长方法同实施例一中的步骤S1~S8，本实施例外延生长加工方法还包括P型硅衬底2上方的硅外延生长，具体工艺步骤包括S9，使P型硅衬底的上方的顶层硅生长出第二外延层，见图8，包括：S91、在N型硅衬底上方设置掩膜版，本实施例中，经上述步骤S1~步骤S8制程后，N型硅衬底上方已生长出SiGe外延层，在已生长SiGe外延层的N型硅衬底上方覆盖掩膜版；
S92、采用预清洗方式（即SiCoNi技术）对P型硅衬底上方的第一层薄膜进行刻蚀，清洗液同步骤S3；
然后在第一层顶层硅的上表面沉积第二层顶层硅，第二层顶层硅的沉积厚度为2nm；
S93、采用HCD氮化硅沉积工艺（即HCD SiN）在P型硅衬底上方的第二层顶层硅表面沉积第二层薄膜，第二层薄膜为氮化硅（即SiN），第二层薄膜的沉积厚度为135A；
S94、刻蚀P型硅衬底上方的第二层薄膜，具体地，采用预清洗方式（即SiCoNi）刻蚀P型硅衬底上方的第二层薄膜，第二层薄膜的清除方式同实施例一中的步骤S5。
S95、对第二层薄膜刻蚀后，在第二层顶层硅表面沉积第三层顶层硅，第三层顶层硅的沉积厚度为2nm，第一层顶层硅、第二层顶层硅、第三层顶层硅组合形成第二组合顶层硅；
S96、使P型硅衬底上方的第二组合顶层硅生长出第二外延层，第二外延层为SiGe外延层；
S97、依次采用干法去胶、湿法清洗方式进行去胶、清洗，将N型硅衬底上方的掩膜版及刻蚀残渣去除，干法去胶、湿法清洗方式同上述步骤S8。
上述实施例一、实施例二中，采用ALD SiCN沉积工艺和HCD SiN沉积工艺在第一层顶层硅的外表面分别沉积第一层薄膜、第二层薄膜，第一层薄膜为非晶硅碳氮，第二层薄膜为氮化硅，两种物质的材料性质不同，后续采用刻蚀机对薄膜进行清洗刻蚀时，两种物质的腐蚀速率差异也较大，若采用现有的一次沉积、腐蚀工艺方法将同时包含有非晶硅碳氮和氮化硅的较厚薄膜一次性刻蚀去除，则极易出现腐蚀不均匀、腐蚀精度差等问题出现，从而导致栅极区两侧端底部与第一层顶层硅相连接的拐角处存在较多薄膜残留10，见图9所示。
本申请方法中，采用沉积、刻蚀、再沉积、再刻蚀的方式对场效应晶体管（场效应晶体管为FDSOI，但不限于FDSOI）的薄膜进行加工，将薄膜沉积、腐蚀过程总的加工厚度拆分为两层，两次沉积、刻蚀过程中，薄膜厚度减小，从而降低了加工应力、温度、材料性质不同等对沉积和腐蚀效率、均匀性的影响，并且两次沉积、刻蚀方式便于对薄膜厚度进行精确控制，经多次实验验证表明，两次沉积、刻蚀方式实现了薄膜的有效刻蚀，见图10、图11，从图10、图11可以看出，采用两次沉积、刻蚀的薄膜加工方式，有效减小了栅极区与顶层硅连接拐角处的残留薄膜，扩大了外延生长窗口，确保了SiGe外延层均匀、完整生长。并且第二层顶层硅、第三层顶层硅沉积避免了因硅损耗导致外延层无法的问题出现，确保了整个半导体器件的性能的提升。
以上的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

Claims (10)

1.一种改善FDSOI外延生长的薄膜工艺优化方法，FDSOI晶体管包括衬底，所述衬底上分布有主动区域、沟槽隔离区、栅极区，所述衬底包括N型硅衬底、P型硅衬底，所述主动区域包括源漏极区，在所述主动区域的上表面沉积第一层顶层硅；
其特征在于，薄膜加工工艺优化方法包括：S1、在所述N型硅衬底、P型硅衬底的上表面均沉积第一层薄膜；
S2、在所述P型硅衬底的所述第一层薄膜的上方设置掩膜版；
S3、先对所述N型硅衬底上方的第一层薄膜进行刻蚀，再在所述N型硅衬底上方的所述第一层顶层硅表面沉积第二层顶层硅；
S4、在所述第二层顶层硅表面沉积第二层薄膜；
S5、刻蚀所述N型硅衬底上方的所述第二层薄膜；
S6、对所述第二层薄膜刻蚀后，在所述第二层顶层硅的表面沉积第三层顶层硅，所述第一层顶层硅、第二层顶层硅、第三层顶层硅组合形成第一组合顶层硅。
2.根据权利要求1所述的一种改善FDSOI外延生长的薄膜工艺优化方法，其特征在于，所述外延生长的加工工艺方法还包括：S7、使所述N型硅衬底上方的所述第一组合顶层硅生长出第一外延层；
S8、依次采用干法去胶、湿法清洗方式对所述P型硅衬底上方的掩膜版进行去胶、清洗。
3.根据权利要求2所述的一种改善FDSOI外延生长的薄膜工艺优化方法，其特征在于，所述外延生长的加工工艺方法还包括步骤S9，使所述P型硅衬底上方的顶层硅生长出第二外延层，包括：S91、在所述N型硅衬底上方设置掩膜版；
S92、先对所述P型硅衬底上方的所述第一层薄膜进行刻蚀，再在所述P型硅衬底上方的所述第一层顶层硅的表面沉积第二层顶层硅；
S93、在所述第二层顶层硅上方沉积第二层薄膜；
S94、刻蚀所述P型硅衬底上方的所述第二层薄膜；
S95、对所述第二层薄膜刻蚀后，在所述第二层顶层硅表面沉积第三层顶层硅，所述第一层顶层硅、第二层顶层硅、第三层顶层硅组合形成第二组合顶层硅；
S96、使所述P型硅衬底上方的所述第二组合顶层硅生长出所述第二外延层；
S97、依次采用干法去胶、湿法清洗方式对所述N型硅衬底上方的掩膜版进行去胶、清洗。
4.根据权利要求1~3任一项所述的一种改善FDSOI外延生长的薄膜工艺优化方法，其特征在于，分别采用原子层沉积非晶硅碳氮沉积工艺、HCD氮化硅沉积工艺实现所述第一层薄膜、第二层薄膜的沉积，所述第一层薄膜为非晶硅碳氮，所述第二层薄膜为氮化硅。
5.根据权利要求4所述的一种改善FDSOI外延生长的薄膜工艺优化方法，其特征在于，所述第一层薄膜的沉积厚度为80A；所述第二层薄膜的沉积厚度为135A。
6.根据权利要求5所述的一种改善FDSOI外延生长的薄膜工艺优化方法，其特征在于，所述第一层顶层硅、第二层顶层硅、第三层顶层硅的厚度均为2nm~3nm。
7.根据权利要求6所述的一种改善FDSOI外延生长的薄膜工艺优化方法，其特征在于，步骤S8和步骤S97中，将经步骤S7或步骤S96处理后的相应的所述P型硅衬底或所述N型硅衬底放置于刻蚀机中，采用干法去胶对所述掩膜版进行去胶处理；
采用湿法清洗方式对去胶后的所述掩膜版进行清洗。
8.根据权利要求7所述的一种改善FDSOI外延生长的薄膜工艺优化方法，其特征在于，步骤S8和步骤S97中，所述干法去胶所采用的刻蚀气体包括：氧气、二氧化硫和纯氦气；所述湿法清洗的清洗气体包括甲烷和纯氦气。
9.根据权利要求8所述的一种改善FDSOI外延生长的薄膜工艺优化方法，其特征在于，步骤S3、S5、S92和步骤S94中，采用SiCoNi预清洗方式对所述第一层薄膜、第二层薄膜进行清洗；步骤S5和S92中，采用氢氟酸溶液、磷酸溶液、氨水依次进行清洗，步骤S3和S92中，清洗液包括：浓度为98%的硫酸和浓度为30%的双氧水，所述硫酸与所述双氧水的比例为4:1。
10.根据权利要求1或9所述的一种改善FDSOI外延生长的薄膜工艺优化方法，其特征在于，所述沟槽隔离区包括第一沟槽隔离区、第二沟槽隔离区，所述第一沟槽隔离区、第二沟槽隔离区间隔分布，所述第一沟槽隔离区两侧的所述衬底分别为所述N型硅衬底、P型硅衬底，所述第二沟槽隔离区两侧的所述衬底为P型硅衬底。
CN202210096866.1A 2022-01-27 2022-01-27 一种改善fdsoi外延生长的薄膜工艺优化方法 Active CN114121613B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210096866.1A CN114121613B (zh) 2022-01-27 2022-01-27 一种改善fdsoi外延生长的薄膜工艺优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210096866.1A CN114121613B (zh) 2022-01-27 2022-01-27 一种改善fdsoi外延生长的薄膜工艺优化方法

Publications (2)

Publication Number Publication Date
CN114121613A true CN114121613A (zh) 2022-03-01
CN114121613B CN114121613B (zh) 2022-04-22

Family

ID=80361206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210096866.1A Active CN114121613B (zh) 2022-01-27 2022-01-27 一种改善fdsoi外延生长的薄膜工艺优化方法

Country Status (1)

Country Link
CN (1) CN114121613B (zh)

Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281063B1 (en) * 2000-10-17 2001-08-28 United Microelectronics Corp. Method for manufacturing trench isolation
US6605843B1 (en) * 2000-08-11 2003-08-12 Advanced Micro Devices, Inc. Fully depleted SOI device with tungsten damascene contacts and method of forming same
US20040110358A1 (en) * 2002-12-09 2004-06-10 Lee Joon Hyeon Method for forming isolation film for semiconductor devices
US20040217420A1 (en) * 2003-04-30 2004-11-04 Yee-Chia Yeo Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US20060027889A1 (en) * 2004-08-05 2006-02-09 International Business Machines Corporation Isolated fully depleted silicon-on-insulator regions by selective etch
WO2006118799A1 (en) * 2005-05-03 2006-11-09 Advanced Micro Devices, Inc. Methodology for deposition of doped seg for raised source/drain regions
US20070164364A1 (en) * 2006-01-06 2007-07-19 Hirohisa Kawasaki Semiconductor device using sige for substrate and method for fabricating the same
US20070290265A1 (en) * 2001-10-12 2007-12-20 Augusto Carlos J Method of Fabricating Heterojunction Photodiodes with CMOS
WO2008084519A1 (ja) * 2007-01-11 2008-07-17 Shin-Etsu Handotai Co., Ltd. シリコンエピタキシャルウェーハの製造方法
US20140027818A1 (en) * 2012-07-28 2014-01-30 Gold Standard Simulations Ltd. Gate Recessed FDSOI Transistor with Sandwich of Active and Etch Control Layers
US20150108576A1 (en) * 2013-10-23 2015-04-23 Stmicroelectronics (Crolles 2) Sas Method for fabricating nmos and pmos transistors on a substrate of the soi, in particular fdsoi, type and corresponding integrated circuit
US9634088B1 (en) * 2016-06-17 2017-04-25 Globalfoundries Inc. Junction formation with reduced CEFF for 22NM FDSOI devices
CN107946231A (zh) * 2017-11-22 2018-04-20 上海华力微电子有限公司 一种FDSOI器件SOI和bulk区域浅槽形貌优化方法
CN109065496A (zh) * 2018-07-27 2018-12-21 上海华力集成电路制造有限公司 Fdsoi工艺中混合外延硅的制造方法
CN109637974A (zh) * 2018-12-19 2019-04-16 上海华力集成电路制造有限公司 一种fdsoi形成方法
US20190157425A1 (en) * 2017-11-22 2019-05-23 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and fabrication method thereof
CN109950256A (zh) * 2019-03-29 2019-06-28 上海华力集成电路制造有限公司 改善fdsoi pmos结构且提高mos器件性能的方法
US20190318955A1 (en) * 2018-04-11 2019-10-17 Globalfoundries Inc. Self-aligned single diffusion break for fully depleted silicon-on-insulator and method for producing the same
US20200083253A1 (en) * 2018-09-10 2020-03-12 International Business Machines Corporation Fully depleted semiconductor-on-insulator transistors with different buried dielectric layer charges and different threshold voltages
CN112186075A (zh) * 2020-10-10 2021-01-05 中国科学院微电子研究所 一种波导型光电探测器及制造方法
CN112635391A (zh) * 2020-12-07 2021-04-09 广东省大湾区集成电路与系统应用研究院 一种绝缘体上应变锗锡硅衬底、晶体管及其制备方法
CN112635492A (zh) * 2020-12-02 2021-04-09 广东省大湾区集成电路与系统应用研究院 一种应变GeSiOI衬底及其制作方法
CN113745223A (zh) * 2020-08-14 2021-12-03 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Patent Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605843B1 (en) * 2000-08-11 2003-08-12 Advanced Micro Devices, Inc. Fully depleted SOI device with tungsten damascene contacts and method of forming same
US6281063B1 (en) * 2000-10-17 2001-08-28 United Microelectronics Corp. Method for manufacturing trench isolation
US20070290265A1 (en) * 2001-10-12 2007-12-20 Augusto Carlos J Method of Fabricating Heterojunction Photodiodes with CMOS
US20040110358A1 (en) * 2002-12-09 2004-06-10 Lee Joon Hyeon Method for forming isolation film for semiconductor devices
US20040217420A1 (en) * 2003-04-30 2004-11-04 Yee-Chia Yeo Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US20060027889A1 (en) * 2004-08-05 2006-02-09 International Business Machines Corporation Isolated fully depleted silicon-on-insulator regions by selective etch
WO2006118799A1 (en) * 2005-05-03 2006-11-09 Advanced Micro Devices, Inc. Methodology for deposition of doped seg for raised source/drain regions
US20070164364A1 (en) * 2006-01-06 2007-07-19 Hirohisa Kawasaki Semiconductor device using sige for substrate and method for fabricating the same
WO2008084519A1 (ja) * 2007-01-11 2008-07-17 Shin-Etsu Handotai Co., Ltd. シリコンエピタキシャルウェーハの製造方法
JP2008171972A (ja) * 2007-01-11 2008-07-24 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
US20140027818A1 (en) * 2012-07-28 2014-01-30 Gold Standard Simulations Ltd. Gate Recessed FDSOI Transistor with Sandwich of Active and Etch Control Layers
US20150108576A1 (en) * 2013-10-23 2015-04-23 Stmicroelectronics (Crolles 2) Sas Method for fabricating nmos and pmos transistors on a substrate of the soi, in particular fdsoi, type and corresponding integrated circuit
US9634088B1 (en) * 2016-06-17 2017-04-25 Globalfoundries Inc. Junction formation with reduced CEFF for 22NM FDSOI devices
CN107946231A (zh) * 2017-11-22 2018-04-20 上海华力微电子有限公司 一种FDSOI器件SOI和bulk区域浅槽形貌优化方法
US20190157425A1 (en) * 2017-11-22 2019-05-23 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and fabrication method thereof
US20190318955A1 (en) * 2018-04-11 2019-10-17 Globalfoundries Inc. Self-aligned single diffusion break for fully depleted silicon-on-insulator and method for producing the same
CN109065496A (zh) * 2018-07-27 2018-12-21 上海华力集成电路制造有限公司 Fdsoi工艺中混合外延硅的制造方法
US20200083253A1 (en) * 2018-09-10 2020-03-12 International Business Machines Corporation Fully depleted semiconductor-on-insulator transistors with different buried dielectric layer charges and different threshold voltages
CN109637974A (zh) * 2018-12-19 2019-04-16 上海华力集成电路制造有限公司 一种fdsoi形成方法
CN109950256A (zh) * 2019-03-29 2019-06-28 上海华力集成电路制造有限公司 改善fdsoi pmos结构且提高mos器件性能的方法
CN113745223A (zh) * 2020-08-14 2021-12-03 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN112186075A (zh) * 2020-10-10 2021-01-05 中国科学院微电子研究所 一种波导型光电探测器及制造方法
CN112635492A (zh) * 2020-12-02 2021-04-09 广东省大湾区集成电路与系统应用研究院 一种应变GeSiOI衬底及其制作方法
CN112635391A (zh) * 2020-12-07 2021-04-09 广东省大湾区集成电路与系统应用研究院 一种绝缘体上应变锗锡硅衬底、晶体管及其制备方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
DESVOIVRES, L., GOURAUD, P., LE GRATIET, B.,ET AL.: "《28nm FDSOI high-K metal gate CD variability investigation》", 《PROCEEDINGS OF SPIE》 *
刘新宇等: "全耗尽CMOS/SOI工艺", 《半导体学报》 *
张骥、苏炳熏、许静、罗军: "《FDSOI的技术特点与发展现状》", 《微纳电子与智能制造》 *
李亦琨 等: "《22 nm FDSOI器件的制备与背偏效应研究》", 《微电子学》 *
谭思昊等: "超薄埋氧层FDSOI器件制备及其性能测试", 《微纳电子技术》 *

Also Published As

Publication number Publication date
CN114121613B (zh) 2022-04-22

Similar Documents

Publication Publication Date Title
US7816217B2 (en) Multi-step epitaxial process for depositing Si/SiGe
KR100607409B1 (ko) 기판 식각 방법 및 이를 이용한 반도체 장치 제조 방법
US7517758B2 (en) Method of forming a vertical transistor
US9379204B2 (en) Lattice matched aspect ratio trapping to reduce defects in III-V layer directly grown on silicon
US7449417B2 (en) Cleaning solution for silicon surface and methods of fabricating semiconductor device using the same
US6580104B1 (en) Elimination of contaminants prior to epitaxy and related structure
KR20130024691A (ko) 향상된 반도체 채널 기판 물질을 위한 방법 및 구조
US6908853B2 (en) Method of fabricating a semiconductor device having reduced contact resistance
US7807535B2 (en) Methods of forming layers comprising epitaxial silicon
CN109817713B (zh) 半导体器件及其形成方法
CN114121613B (zh) 一种改善fdsoi外延生长的薄膜工艺优化方法
US9698043B1 (en) Shallow trench isolation for semiconductor devices
CN110277313A (zh) 侧墙的制造方法
CN114121612B (zh) 一种fdsoi硅外延生长工艺优化方法
US7217634B2 (en) Methods of forming integrated circuitry
US7344951B2 (en) Surface preparation method for selective and non-selective epitaxial growth
US7129184B2 (en) Method of depositing an epitaxial layer of SiGe subsequent to a plasma etch
CN112542466A (zh) 三维存储器制造方法
KR101162258B1 (ko) 반도체소자의 콘택 형성 방법
CN1197132C (zh) 在栅极蚀刻处理后用湿式化学方法去除氧氮化硅材料
JP4685215B2 (ja) 半導体素子の製造方法
KR100717811B1 (ko) 반도체 소자의 콘택 형성 방법
KR101026474B1 (ko) 반도체 소자의 소자분리막 형성방법
JPH0258248A (ja) 半導体装置の製造方法
KR100570217B1 (ko) 반도체 장치의 결함 제거방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220914

Address after: 510000 building a, No. 136, Kaiyuan Avenue, Huangpu Development Zone, Guangzhou, Guangdong

Patentee after: Guangdong Dawan District integrated circuit and System Application Research Institute

Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd.

Address before: 510000 building a, No. 136, Kaiyuan Avenue, Huangpu Development Zone, Guangzhou, Guangdong

Patentee before: Guangdong Dawan District integrated circuit and System Application Research Institute

Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd.