JPH0258248A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0258248A JPH0258248A JP20903688A JP20903688A JPH0258248A JP H0258248 A JPH0258248 A JP H0258248A JP 20903688 A JP20903688 A JP 20903688A JP 20903688 A JP20903688 A JP 20903688A JP H0258248 A JPH0258248 A JP H0258248A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- single crystal
- layer
- walls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005192 partition Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000012212 insulator Substances 0.000 claims abstract description 6
- 239000013078 crystal Substances 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 abstract description 8
- 241000293849 Cordylanthus Species 0.000 abstract description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910005540 GaP Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- LZZYPRNAOMGNLH-UHFFFAOYSA-M Cetrimonium bromide Chemical compound [Br-].CCCCCCCCCCCCCCCC[N+](C)(C)C LZZYPRNAOMGNLH-UHFFFAOYSA-M 0.000 description 1
- 101100130497 Drosophila melanogaster Mical gene Proteins 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 101100345589 Mus musculus Mical1 gene Proteins 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置の製造方法に関するものである。
［従来の技術］
従来の半導体装置の製造方法の一部を第２図に示す。
従来、例えばＭＯ６型トシトランジスター構造する半導
体装置の製造方法における素子分離方法は、いわゆるＬ
ＯＧＯ３（Ｌｏｃａｌ ０ｘｉｄａｔｉｏｎ ｏｆ
５ｉｌｉｃｏｎ）法によッテいた。このＬＯＣＯ８
法による素子分離方法の概要を以下に説明する。
体装置の製造方法における素子分離方法は、いわゆるＬ
ＯＧＯ３（Ｌｏｃａｌ ０ｘｉｄａｔｉｏｎ ｏｆ
５ｉｌｉｃｏｎ）法によッテいた。このＬＯＣＯ８
法による素子分離方法の概要を以下に説明する。
例えば、Ｎ型のシリコン基板上２０１上に例えば、第１
酸化シリコン膜２０２を４００人形成させた後、続いて
窒化シリコン膜２０３を１５００Ａ ＣＶＤ（Ｃｈｅ
ｍｉｃａｌ ＶａｐｏｕｒＤｅｐｏｓｉｔｉｏｎ）
法によって堆積させ、フォトリソグラフィーによって窒
化シリコン２０３上を開孔し、ドライエツチングによっ
て窒化シリコン層２０３を除去した後、 （第２図（ａ
））９５０°Ｃ水蒸気雰囲気中で酸化して第２酸化シリ
コンＪｉ ２０４を１ミクロン成長させていた。この酸
化工程により、酸素は窒化シリコン膜中を拡散しないた
めに窒化シリコン下の領域には、酸化シリコン膜が形成
されず、逆に窒化シリコン膜を除去した領域では、酸化
シリコン膜が１ミクロン成長することによって素子の分
離Ｍ域を形成していた。
酸化シリコン膜２０２を４００人形成させた後、続いて
窒化シリコン膜２０３を１５００Ａ ＣＶＤ（Ｃｈｅ
ｍｉｃａｌ ＶａｐｏｕｒＤｅｐｏｓｉｔｉｏｎ）
法によって堆積させ、フォトリソグラフィーによって窒
化シリコン２０３上を開孔し、ドライエツチングによっ
て窒化シリコン層２０３を除去した後、 （第２図（ａ
））９５０°Ｃ水蒸気雰囲気中で酸化して第２酸化シリ
コンＪｉ ２０４を１ミクロン成長させていた。この酸
化工程により、酸素は窒化シリコン膜中を拡散しないた
めに窒化シリコン下の領域には、酸化シリコン膜が形成
されず、逆に窒化シリコン膜を除去した領域では、酸化
シリコン膜が１ミクロン成長することによって素子の分
離Ｍ域を形成していた。
（第２図（ｂ））
［発明が解決しようとする課題臭枡士爵］しかし、前述
の従来技術による素子分離方法では、第２酸化シリコン
膜２０４を形成する際酸素の横方向拡散によって酸化シ
リコン膜が窒化シリコン膜下にまで成長する、いわゆる
バーズビーク（ｂｉｒｄ’ ｓ ｂｅａｋ）２０５が
形成される。
の従来技術による素子分離方法では、第２酸化シリコン
膜２０４を形成する際酸素の横方向拡散によって酸化シ
リコン膜が窒化シリコン膜下にまで成長する、いわゆる
バーズビーク（ｂｉｒｄ’ ｓ ｂｅａｋ）２０５が
形成される。
このバーズビークは、前記の従来例では、長さ１ミクロ
ンにもなるため素子の微細化を進める上での障害の一つ
になっていた。
ンにもなるため素子の微細化を進める上での障害の一つ
になっていた。
そこで、本発明は、従来のこの様な問題点を解決するも
ので、その目的とするところは、バーズビークをなくし
て素子間のアイソレーション領域をできるだけ狭い幅に
形成することを目的とする製造方法を提案するものであ
る。
ので、その目的とするところは、バーズビークをなくし
て素子間のアイソレーション領域をできるだけ狭い幅に
形成することを目的とする製造方法を提案するものであ
る。
［課題を解決するための手段］
本発明の半導体装置の製造方法は、半導体装置の製造方
法において、少なくとも、絶縁体基板上に第１絶縁膜を
被着する工程と、該第１絶縁膜を選択的にエツチングし
て該第１絶縁膜からなる凸形隔壁を形成する工程と、該
凸形隔壁を含む絶縁体基板上に多結晶半導体膜を被着す
る工程と、該凸形絶縁膜の上面のみ多結晶半導体を除去
する工程と、該多結晶半導体膜を単結晶半導体膜にする
工程と、該単結晶半導体膜上に半導体エピタキシャル層
を成長させ上記凸形隔壁を埋没させる工程からなること
を特徴とする。
法において、少なくとも、絶縁体基板上に第１絶縁膜を
被着する工程と、該第１絶縁膜を選択的にエツチングし
て該第１絶縁膜からなる凸形隔壁を形成する工程と、該
凸形隔壁を含む絶縁体基板上に多結晶半導体膜を被着す
る工程と、該凸形絶縁膜の上面のみ多結晶半導体を除去
する工程と、該多結晶半導体膜を単結晶半導体膜にする
工程と、該単結晶半導体膜上に半導体エピタキシャル層
を成長させ上記凸形隔壁を埋没させる工程からなること
を特徴とする。
［実施例］
第１図は、本発明の半導体装置の製造方法における実施
例である。以下第１図にもとすき本発明の製造方法の一
例を具体的に示す。
例である。以下第１図にもとすき本発明の製造方法の一
例を具体的に示す。
絶縁体基板として例えば酸化シリコン基板１０１上に、
第１酸化シリコン膜１０２をＣＶＤ法によって１ミクロ
ン堆積した、次にフォトリソグラフィーによって 所望
のバターニングを行ったのち、ドライエツチングによっ
て第１酸化シリコン膜膜１０３をエツチングして、凸形
隔壁を形成させた。 （第１図（ａ））この時のエツチ
ング条件は、ヘリウム２．５ （ｃｃ／ｍ１ｎ） Ｃ
ＨＦ３０．３（ｃｃ／ｍ１ｎ）Ｃ２Ｆａ０．４ （ｃｃ
／ｍｉｎ）ｓｏｏｗ 圧力１０ｔｏｒｒであった。
第１酸化シリコン膜１０２をＣＶＤ法によって１ミクロ
ン堆積した、次にフォトリソグラフィーによって 所望
のバターニングを行ったのち、ドライエツチングによっ
て第１酸化シリコン膜膜１０３をエツチングして、凸形
隔壁を形成させた。 （第１図（ａ））この時のエツチ
ング条件は、ヘリウム２．５ （ｃｃ／ｍ１ｎ） Ｃ
ＨＦ３０．３（ｃｃ／ｍ１ｎ）Ｃ２Ｆａ０．４ （ｃｃ
／ｍｉｎ）ｓｏｏｗ 圧力１０ｔｏｒｒであった。
次に、多結晶半導体膜として例えば、多結晶シリコン膜
１０３をＣＶＤ法によって１０００人堆積した。このと
きの堆積条件は、６５０″Ｃにてシラン（ＳｚＨ，）の
熱分解によって行われた。
１０３をＣＶＤ法によって１０００人堆積した。このと
きの堆積条件は、６５０″Ｃにてシラン（ＳｚＨ，）の
熱分解によって行われた。
次に、レジストを塗布し、ドライエツチングによってエ
ッチバックして凸形隔壁上部の多結晶シリコン膜のみを
エツチングした後、レジストを除去した。（第１図（ｂ
）） つぎに、５ＷのＣＯ２レーザー光線を照射して多結晶シ
リコン膜を単結晶シリコン膜にした。
ッチバックして凸形隔壁上部の多結晶シリコン膜のみを
エツチングした後、レジストを除去した。（第１図（ｂ
）） つぎに、５ＷのＣＯ２レーザー光線を照射して多結晶シ
リコン膜を単結晶シリコン膜にした。
この後、たとえば 半導体エピタキシャル層としてＮ形
シリコン屡を単結晶シリコン層上にエピタキシャル成長
させ、凸形隔壁を埋没させて素子分離領域を形成させた
。（第１図（ｄ））このときのエピタキシャル成長条件
は、１１００℃でシランガス、水素ガス減圧雰囲気中で
、１マイクロメートルの厚さであった。この後、例えば
ＭＯＳデバイスをＮ型シリコン層１０５上に形成した。
シリコン屡を単結晶シリコン層上にエピタキシャル成長
させ、凸形隔壁を埋没させて素子分離領域を形成させた
。（第１図（ｄ））このときのエピタキシャル成長条件
は、１１００℃でシランガス、水素ガス減圧雰囲気中で
、１マイクロメートルの厚さであった。この後、例えば
ＭＯＳデバイスをＮ型シリコン層１０５上に形成した。
（第１図（ｄ））
以上、本発明の実施例を具体的にしめした。しかし、こ
の実施例は、あくまで一実施例であり例えば、絶縁体基
板として 窒化シリコン、アルミナ膜、サファイア、ダ
イヤモンドなどであってもよい。また多結晶半導体とし
てシリコン膜の代わりに、主成分としてゲルマニウムな
どの４族半導体、ガリウムヒソ、ガリウムリン、インジ
ウムリン、アルミニウムガリウムヒソなどの３−５族化
合物半導体、または、２−６族化合物半導体、もしくは
その組合せであってもよい。
の実施例は、あくまで一実施例であり例えば、絶縁体基
板として 窒化シリコン、アルミナ膜、サファイア、ダ
イヤモンドなどであってもよい。また多結晶半導体とし
てシリコン膜の代わりに、主成分としてゲルマニウムな
どの４族半導体、ガリウムヒソ、ガリウムリン、インジ
ウムリン、アルミニウムガリウムヒソなどの３−５族化
合物半導体、または、２−６族化合物半導体、もしくは
その組合せであってもよい。
さらに、エピタキシャル成長させたＮ形シリコン層のか
わりに、主成分としてゲルマニウムなどの４族半導体、
ガリウムヒソ、ガリウムリン、インジウムリン、アルミ
ニウムガリウムヒソなどの３−５族化合物半導体、また
は、２−６族化合物半導体、もしくはその組合せであっ
てもよい。
わりに、主成分としてゲルマニウムなどの４族半導体、
ガリウムヒソ、ガリウムリン、インジウムリン、アルミ
ニウムガリウムヒソなどの３−５族化合物半導体、また
は、２−６族化合物半導体、もしくはその組合せであっ
てもよい。
［発明の効果］
以上のような本発明によれば、素子の活性領域と素子の
分離領域は、従来は、例えば １．２／１．５ マイ
クロメートルであったものが、１゜５７０、 ８ マ
イクロメートルに縮小できた。
分離領域は、従来は、例えば １．２／１．５ マイ
クロメートルであったものが、１゜５７０、 ８ マ
イクロメートルに縮小できた。
また、エピタキシャル成長を行う領域は、単結晶化して
いるために、欠陥のないエピタキシャル層を形成できた
。
いるために、欠陥のないエピタキシャル層を形成できた
。
絶縁体基板
第１絶縁体
多結晶半導体
単結晶半導体
エピタキシャル層
ゲート絶縁膜
ゲート電極
拡散層
第１
シリコン基板
第２酸化シリコン膜
窒化シリコン膜
第２酸化シリコン膜
バーズビーク
以上
出願人 セイコーエプソン株式会社
代理人 弁理士 上柳雅誉 他１名
第２ｍ
Claims (1)
- 半導体装置の製造方法において、少なくとも、絶縁体基
板上に第１絶縁膜を被着する工程と、該第１絶縁膜を選
択的にエッチングして該第１絶縁膜からなる凸形隔壁を
形成する工程と、該凸形隔壁を含む絶縁体基板上に多結
晶半導体膜を被着する工程と、該凸形絶縁膜の上面のみ
多結晶半導体を除去する工程と、該多結晶半導体膜を単
結晶半導体膜にする工程と、該単結晶半導体膜上に半導
体エピタキシャル層を成長させ上記凸形隔壁を埋没させ
る工程からなることを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20903688A JPH0258248A (ja) | 1988-08-23 | 1988-08-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20903688A JPH0258248A (ja) | 1988-08-23 | 1988-08-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0258248A true JPH0258248A (ja) | 1990-02-27 |
Family
ID=16566192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20903688A Pending JPH0258248A (ja) | 1988-08-23 | 1988-08-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0258248A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006099354A1 (en) * | 2005-03-11 | 2006-09-21 | Vishay-Siliconix | Narrow semiconductor trench structure |
| US8409954B2 (en) | 2006-03-21 | 2013-04-02 | Vishay-Silconix | Ultra-low drain-source resistance power MOSFET |
| US9425043B2 (en) | 2005-12-22 | 2016-08-23 | Vishay-Siliconix | High mobility power metal-oxide semiconductor field-effect transistors |
| US10354920B2 (en) | 2011-11-22 | 2019-07-16 | Taiwan Semiconductor Manufacturing Company | Methods and apparatus for MOS capacitors in replacement gate process |
-
1988
- 1988-08-23 JP JP20903688A patent/JPH0258248A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006099354A1 (en) * | 2005-03-11 | 2006-09-21 | Vishay-Siliconix | Narrow semiconductor trench structure |
| US9412833B2 (en) | 2005-03-11 | 2016-08-09 | Vishay-Siliconix | Narrow semiconductor trench structure |
| US9685524B2 (en) | 2005-03-11 | 2017-06-20 | Vishay-Siliconix | Narrow semiconductor trench structure |
| US9425043B2 (en) | 2005-12-22 | 2016-08-23 | Vishay-Siliconix | High mobility power metal-oxide semiconductor field-effect transistors |
| US9437424B2 (en) | 2005-12-22 | 2016-09-06 | Vishay-Siliconix | High mobility power metal-oxide semiconductor field-effect transistors |
| US8409954B2 (en) | 2006-03-21 | 2013-04-02 | Vishay-Silconix | Ultra-low drain-source resistance power MOSFET |
| US9887266B2 (en) | 2006-03-21 | 2018-02-06 | Vishay-Siliconix | Ultra-low drain-source resistance power MOSFET |
| US10354920B2 (en) | 2011-11-22 | 2019-07-16 | Taiwan Semiconductor Manufacturing Company | Methods and apparatus for MOS capacitors in replacement gate process |
| US10720361B2 (en) | 2011-11-22 | 2020-07-21 | Taiwan Semiconductor Manufacturing Company | Methods and apparatus for MOS capacitors in replacement gate process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6016420A (ja) | 選択的エピタキシヤル成長方法 | |
| JPH05121317A (ja) | Ｓｏｉ構造形成方法 | |
| US5690736A (en) | Method of forming crystal | |
| JPH0799190A (ja) | 半導体素子フィールド酸化膜の製造方法 | |
| JPH0258248A (ja) | 半導体装置の製造方法 | |
| JPH09326391A (ja) | 素子分離酸化膜の製造方法 | |
| JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPH1070117A (ja) | フィールド酸化膜形成方法 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JPS6047239B2 (ja) | 単結晶シリコン薄膜の製造方法 | |
| KR20020019287A (ko) | 반도체소자의 트렌치 형성방법 | |
| JPH0684938A (ja) | 半導体装置の製造方法 | |
| JP2527016B2 (ja) | 半導体膜の製造方法 | |
| JPH04151838A (ja) | 半導体装置の製造方法 | |
| JPH06224187A (ja) | Ｌｏｃｏｓ酸化膜の形成方法 | |
| JPH10242049A (ja) | 半導体装置及びその製造方法 | |
| JPH0669024B2 (ja) | 半導体装置の製造方法 | |
| JP2527015B2 (ja) | 半導体膜の製造方法 | |
| JP2762447B2 (ja) | 半導体装置の製造方法 | |
| KR100268901B1 (ko) | 반도체소자의격리영역형성방법 | |
| JPH0399421A (ja) | Ｓｏｉ構造の形成方法 | |
| JPS6112018A (ja) | 半導体装置の製造方法 | |
| JPH05175121A (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| JPH1050695A (ja) | 半導体装置の製造方法 | |
| JPS6320018B2 (ja) |