CN107946231A - 一种FDSOI器件SOI和bulk区域浅槽形貌优化方法 - Google Patents

一种FDSOI器件SOI和bulk区域浅槽形貌优化方法 Download PDF

Info

Publication number
CN107946231A
CN107946231A CN201711176781.XA CN201711176781A CN107946231A CN 107946231 A CN107946231 A CN 107946231A CN 201711176781 A CN201711176781 A CN 201711176781A CN 107946231 A CN107946231 A CN 107946231A
Authority
CN
China
Prior art keywords
soi
fdsoi
regions
bulk regions
optimization method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711176781.XA
Other languages
English (en)
Other versions
CN107946231B (zh
Inventor
朱轶铮
陆连
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201711176781.XA priority Critical patent/CN107946231B/zh
Publication of CN107946231A publication Critical patent/CN107946231A/zh
Application granted granted Critical
Publication of CN107946231B publication Critical patent/CN107946231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps

Abstract

本发明提出一种FDSOI器件SOI和bulk区域浅槽形貌优化方法，包括下列步骤：提供FDSOI器件衬底；对上述结构进行SOI层刻蚀；对上述结构进行表面氧化处理，在bulk区域形成氧化处；对SOI区域和bulk区域同时刻蚀至氧化处；对上述结构进行刻蚀处理，形成FDSOI器件浅槽隔离结构。本发明提出一种FDSOI器件SOI和bulk区域浅槽形貌优化方法，使用多次原位等离子表面氧化处理bulk区域再逐层刻蚀的方法，消除SOI/bulk两个区域的膜层差异，从而保证两个区域无差别刻蚀，保证两个区域刻蚀后的形貌光滑完整没有分界和变形，并且减少两个区域的深度负载，最终确保工艺和器件性能提升和控制稳定。

Description

一种FDSOI器件SOI和bulk区域浅槽形貌优化方法
技术领域
本发明涉及半导体集成电路制造领域，且特别涉及一种FDSOI器件SOI和bulk区域浅槽形貌优化方法。
背景技术
随着技术进步，集成电路发展到超大规模纳米阶段，体硅衬底及体硅器件的工艺正接近物理极限，在进一步减小集成电路特征尺寸方面遇到严峻挑战，目前业界认为SOI衬底及SOI器件为取代体硅衬底及体硅器件的最佳方案之一。
FDSOI(全耗尽绝缘体上硅)是指以绝缘体上硅代替传统的衬底硅(即体硅)的基本技术，FDSOI工艺能够有效减少寄生电容，提高运行速度，同时FDSOI工艺使得晶体管电路与衬底隔离，从而大大降低泄漏功耗。
FDSOI多层mask浅槽隔离刻蚀过程中，FDSOI浅槽隔离工艺中包含SOI器件衬底(HM/SOI/BOX/sub)区域以及无源器件主体(bulk)衬底(HM/silicon)区域的刻蚀,原有工艺中选择OX/silicon选择比小的刻蚀程式同时将这两个部分打开，导致两个区域深度负载(depth loading)较大以及在SOI区域OX/sub过渡区域形成底切(undercut)效应。
发明内容
本发明提出一种FDSOI器件SOI和bulk区域浅槽形貌优化方法，使用多次原位等离子表面氧化处理bulk区域再逐层刻蚀的方法，消除SOI/bulk两个区域的膜层差异，从而保证两个区域无差别刻蚀，保证两个区域刻蚀后的形貌光滑完整没有分界和变形，并且减少两个区域的的深度负载，最终确保工艺和器件性能提升和控制稳定。
为了达到上述目的，本发明提出一种FDSOI器件SOI和bulk区域浅槽形貌优化方法，包括下列步骤：
步骤一：提供FDSOI器件衬底；
步骤二：对上述结构进行SOI层刻蚀；
步骤三：对上述结构进行表面氧化处理，在bulk区域形成氧化处；
步骤四：对SOI区域和bulk区域同时刻蚀至氧化处；
步骤五：对上述结构进行刻蚀处理，形成FDSOI器件浅槽隔离结构。
进一步的，该方法还包括：完成步骤四处理后再多次重复进行步骤三的氧化处理和步骤四的刻蚀处理。
进一步的，重复进行步骤三和步骤四处理的次数根据SOI工艺条件膜厚进行设定。
进一步的，所述每次表面氧化处理的薄膜厚度为10～100A。
进一步的，所述表面氧化处理采用原位等离子体表面氧化处理。
进一步的，所述原位等离子体表面氧化处理的工艺条件范围为：磁场强度范围5～30mT，功率范围300～1200w/T，偏置电压范围0～400V，O2流量范围0～300sccm，处理时间范围5～100s。
本发明提出的FDSOI器件SOI和bulk区域浅槽形貌优化方法，使用多次原位等离子表面氧化处理bulk区域再逐层刻蚀的方法，消除SOI/bulk两个区域的膜层差异，从而保证两个区域无差别刻蚀，保证两个区域刻蚀后的形貌光滑完整没有分界和变形，并且减少两个区域的的深度负载，最终确保工艺和器件性能提升和控制稳定。
附图说明
图1所示为本发明较佳实施例的FDSOI器件SOI和bulk区域浅槽形貌优化方法流程图。
图2～图8所示为本发明较佳实施例的FDSOI器件SOI和bulk区域浅槽形貌优化方法结构示意图。
具体实施方式
以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
请参考图1，图1所示为本发明较佳实施例的FDSOI器件SOI和bulk区域浅槽形貌优化方法流程图。本发明提出一种FDSOI器件SOI和bulk区域浅槽形貌优化方法，包括下列步骤：
步骤一S100：提供FDSOI器件衬底；
步骤二S200：对上述结构进行SOI层刻蚀；
步骤三S300：对上述结构进行表面氧化处理，在bulk区域形成氧化处；
步骤四S400：对SOI区域和bulk区域同时刻蚀至氧化处；
步骤五S500：对上述结构进行刻蚀处理，形成FDSOI器件浅槽隔离结构。
根据本发明较佳实施例，该方法还包括：完成步骤四处理后再多次重复进行步骤三的氧化处理和步骤四的刻蚀处理。其中，所述重复进行步骤三和步骤四处理的次数根据SOI工艺条件膜厚进行设定。
根据本发明较佳实施例，所述每次表面氧化处理的薄膜厚度为10～100A。所述表面氧化处理采用原位等离子体表面氧化处理。为消除SOI区域OX/sub和silicon/sub之间的膜层差异而采用的等离子体原位表面氧化方法，其中SOI区域由于氧化层的阻挡衬底不会受到影响，bulk区表面氧化。
进一步的，所述原位等离子体表面氧化处理的工艺条件范围为：磁场强度范围5～30mT，功率范围300～1200w/T，偏置电压范围0～400V，O2流量范围0～300sccm，处理时间范围5～100s。
等离子体表面氧化处理+刻蚀的循环重复处理，是根据不同SOI工艺条件膜厚进行设定的，可采用不同次数的工艺，n>＝1(n代表表面氧化处理+刻蚀的次数)，在本发明较佳实施例中采用2次循环处理进行说明，请参考图2～图8，图2～图8所示为本发明较佳实施例的FDSOI器件SOI和bulk区域浅槽形貌优化方法结构示意图。图2所示为SOI层刻蚀后的示意图，在FDSOI器件衬底上形成沟槽结构，图3所示为对上述结构进行第一次原位等离子体表面氧化处理，图4所示为bulk区域经过原位氧化后形成第一氧化处100的示意图，图5所示为SOI/bulk区同时刻蚀至第一氧化处的示意图，图6所示为重复进行第二次原位等离子体表面氧化处理的示意图，图7所示为bulk区域经过原位氧化后形成第二氧化处200的示意图，图8所示为刻蚀完最终形貌的结构示意图。
综上所述，本发明提出的FDSOI器件SOI和bulk区域浅槽形貌优化方法，使用多次原位等离子表面氧化处理bulk区域再逐层刻蚀的方法，消除SOI/bulk两个区域的膜层差异，从而保证两个区域无差别刻蚀，保证两个区域刻蚀后的形貌光滑完整没有分界和变形，并且减少两个区域的的深度负载，最终确保工艺和器件性能提升和控制稳定。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (6)

1.一种FDSOI器件SOI和bulk区域浅槽形貌优化方法，其特征在于，包括下列步骤：
步骤一：提供FDSOI器件衬底；
步骤二：对上述结构进行SOI层刻蚀；
步骤三：对上述结构进行表面氧化处理，在bulk区域形成氧化处；
步骤四：对SOI区域和bulk区域同时刻蚀至氧化处；
步骤五：对上述结构进行刻蚀处理，形成FDSOI器件浅槽隔离结构。
2.根据权利要求1所述的FDSOI器件SOI和bulk区域浅槽形貌优化方法，其特征在于，该方法还包括：完成步骤四处理后再多次重复进行步骤三的氧化处理和步骤四的刻蚀处理。
3.根据权利要求2所述的FDSOI器件SOI和bulk区域浅槽形貌优化方法，其特征在于，重复进行步骤三和步骤四处理的次数根据SOI工艺条件膜厚进行设定。
4.根据权利要求2所述的FDSOI器件SOI和bulk区域浅槽形貌优化方法，其特征在于，所述每次表面氧化处理的薄膜厚度为10～100A。
5.根据权利要求1所述的FDSOI器件SOI和bulk区域浅槽形貌优化方法，其特征在于，所述表面氧化处理采用原位等离子体表面氧化处理。
6.根据权利要求5所述的FDSOI器件SOI和bulk区域浅槽形貌优化方法，其特征在于，所述原位等离子体表面氧化处理的工艺条件范围为：磁场强度范围5～30mT，功率范围300～1200w/T，偏置电压范围0～400V，O2流量范围0～300sccm，处理时间范围5～100s。
CN201711176781.XA 2017-11-22 2017-11-22 一种FDSOI器件SOI和bulk区域浅槽形貌优化方法 Active CN107946231B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711176781.XA CN107946231B (zh) 2017-11-22 2017-11-22 一种FDSOI器件SOI和bulk区域浅槽形貌优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711176781.XA CN107946231B (zh) 2017-11-22 2017-11-22 一种FDSOI器件SOI和bulk区域浅槽形貌优化方法

Publications (2)

Publication Number Publication Date
CN107946231A true CN107946231A (zh) 2018-04-20
CN107946231B CN107946231B (zh) 2020-06-16

Family

ID=61929859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711176781.XA Active CN107946231B (zh) 2017-11-22 2017-11-22 一种FDSOI器件SOI和bulk区域浅槽形貌优化方法

Country Status (1)

Country Link
CN (1) CN107946231B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121613A (zh) * 2022-01-27 2022-03-01 广东省大湾区集成电路与系统应用研究院 一种改善fdsoi外延生长的薄膜工艺优化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1954435A (zh) * 2004-06-16 2007-04-25 国际商业机器公司 在包括soi和体硅区域的半导体器件中sti的形成
CN102484066A (zh) * 2010-01-26 2012-05-30 株式会社爱发科 干式蚀刻法
CN103339713A (zh) * 2011-01-31 2013-10-02 Memc电子材料有限公司 用于降低soi结构的器件层中的金属含量的方法以及通过该方法制造的soi结构
US20150279697A1 (en) * 2014-03-27 2015-10-01 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1954435A (zh) * 2004-06-16 2007-04-25 国际商业机器公司 在包括soi和体硅区域的半导体器件中sti的形成
CN102484066A (zh) * 2010-01-26 2012-05-30 株式会社爱发科 干式蚀刻法
CN103339713A (zh) * 2011-01-31 2013-10-02 Memc电子材料有限公司 用于降低soi结构的器件层中的金属含量的方法以及通过该方法制造的soi结构
US20150279697A1 (en) * 2014-03-27 2015-10-01 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121613A (zh) * 2022-01-27 2022-03-01 广东省大湾区集成电路与系统应用研究院 一种改善fdsoi外延生长的薄膜工艺优化方法

Also Published As

Publication number Publication date
CN107946231B (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
US8563370B2 (en) Method for fabricating surrounding-gate silicon nanowire transistor with air sidewalls
CN105895575B (zh) 一种图形化绝缘体上硅衬底材料及其制备方法
CN106298467A (zh) 半导体元件图案的制作方法
CN103227111B (zh) 半导体器件的制造方法
CN107946231A (zh) 一种FDSOI器件SOI和bulk区域浅槽形貌优化方法
CN115332346A (zh) 半导体元件及其制作方法
CN104022036B (zh) 鳍式场效应晶体管的形成方法
CN106856189A (zh) 浅沟槽隔离结构及其形成方法
TW201603185A (zh) 驅動裝置的積體電路及其製作方法
CN115084030A (zh) 一种高压器件的形成方法及高压器件
CN102054672A (zh) 在表面起伏的衬底上形成小尺寸图形的工艺方法
CN105097531B (zh) 一种半导体器件终端结构的制造方法
CN108615669A (zh) 半导体结构及其形成方法
CN115132645A (zh) 一种fdsoi的制作方法
CN107527802A (zh) 沟槽型双层栅mos成膜方法
CN104637951A (zh) 用于具有多个半导体器件层的半导体结构的系统和方法
CN110867377B (zh) 虚拟栅的平坦化方法
CN108039337B (zh) Fdsoi工艺中浅沟槽隔离结构的形成方法
CN103137538B (zh) 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法
CN108063112B (zh) 一种局部化soi区域制造方法
KR100482240B1 (ko) 반도체 장치
CN107946177A (zh) 一种减少光刻胶剥离工艺对器件性能影响的方法
CN117954315A (zh) 移除栅极上硬掩模的方法
CN111834222A (zh) 半导体结构及其形成方法
US20230069801A1 (en) Metal Gate Structure of High-Voltage Device and Method for Making the Same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant