CN108615669A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN108615669A
CN108615669A CN201611142436.XA CN201611142436A CN108615669A CN 108615669 A CN108615669 A CN 108615669A CN 201611142436 A CN201611142436 A CN 201611142436A CN 108615669 A CN108615669 A CN 108615669A
Authority
CN
China
Prior art keywords
layer
substrate
face
protective layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611142436.XA
Other languages
English (en)
Inventor
禹国宾
徐小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611142436.XA priority Critical patent/CN108615669A/zh
Publication of CN108615669A publication Critical patent/CN108615669A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种半导体结构及其形成方法，其中形成方法包括：提供衬底，所述衬底包括用于形成半导体器件的第一面以及与所述第一面相对的第二面；在所述衬底第二面上形成保护层；形成保护层之后，在所述衬底的第一面和所述保护层上形成材料层；以所述保护层为停止层，对所述衬底第二面上的材料层进行背面清洗处理，去除所述材料层。本发明技术方案能够有效的扩大所述背面清洗处理的工艺窗口，有利于提高背面清洗处理的清洁效果，改善衬底第二面上材料层的残余问题，提高所述衬底第二面的平整程度，从而减少晶圆在载台上出现倾斜翘曲问题，进而提高后续工艺精度和质量，改善所形成半导体结构的性能和良率。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。
背景技术
随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大。
集成电路制造过程中，通常采用化学气相沉积、物理气相沉积或者炉管等工艺形成材料层；之后，再通过光刻技术实现材料层的图形化。通过投影、显影等工艺使掩膜上的图形转移至材料层上，并通过刻蚀等工艺实现材料层的图形化，以形成二极管、三极管、电阻、电容等元器件以及元器件之间的连线。
随着元器件尺寸的减小、集成电路密度的增大，对光刻工艺精度和质量的要求随之提高，现有技术中在对材料层进行光刻的过程中，常常出现散焦(defocus)的现象，影响了材料层图形化的质量，从而引起半导体结构性能不良以及良率降低的问题。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，以提高半导体结构的性能和良率。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
提供衬底，所述衬底包括用于形成半导体器件的第一面以及与所述第一面相对的第二面；在所述衬底第二面上形成保护层；形成保护层之后，在所述衬底的第一面和所述保护层上形成材料层；以所述保护层为停止层，对所述衬底第二面上的材料层进行背面清洗处理，去除所述材料层。
可选的，形成保护层的步骤中，所述保护层的厚度在到范围内。
可选的，进行背面清洗处理的步骤中，所述背面清洗处理对所述保护层的刻蚀速率小于所述背面清洗处理对所述材料层的刻蚀速率。
可选的，形成保护层的步骤中，所述保护层的材料为氮化硅。
可选的，提供衬底的步骤中，所述衬底的材料为单晶硅；形成材料层的步骤中，所述材料层的材料为非晶硅。
可选的，形成保护层的步骤包括：对所述衬底的第二面进行氨气退火处理，以形成所述保护层。
可选的，对所述衬底的第二面进行氨气退火处理的步骤中，退火温度在500℃到1000℃范围内，退火时间在1分钟到2小时范围内。
可选的，提供衬底之后，形成保护层之前，所述形成方法还包括：在所述衬底的第一面上形成阻挡层。
可选的，形成所述阻挡层的步骤中，所述阻挡层为氧化层。
可选的，进行背面清洗处理的步骤包括：通过湿法刻蚀的方式进行所述背面清洗处理。
可选的，形成材料层的步骤中，所述材料层为非晶硅层；通过湿法刻蚀的方式进行所述背面清洗处理的步骤中，所采用的刻蚀溶液包括氢氟酸和硝酸。
可选的，所述形成方法还包括：提供衬底之后，形成保护层之前，在所述衬底第一面上形成氧化层；在所述氧化层上形成高K介质层；形成保护层的步骤包括：在形成氧化层的步骤、形成高K介质层的步骤以及形成材料层的步骤中任意两个步骤之间形成所述保护层；形成材料层的步骤包括：在所述高K介质层上形成所述材料层；所述材料层、所述高K介质层以及所述氧化层用于形成栅极结构。
可选的，提供衬底的步骤中，所述衬底包括用于形成核心器件的核心区和用于形成输入输出器件的外围区；所述形成方法还包括：形成氧化层之后，形成高K介质层之前，去除核心区衬底上的氧化层；在所述核心区衬底上形成界面层；形成高K介质层的步骤包括：在外围区的氧化层以及核心区的界面层上形成高K介质层；形成保护层的步骤还包括：在形成氧化层的步骤与去除核心区衬底上氧化层的步骤之间形成所述保护层，或者在形成界面层的步骤以及形成高K介质层的步骤之间形成所述保护层；形成材料层的步骤中，所述核心区衬底上的材料层、高K介质层以及界面层用于形成核心区衬底上的栅极结构，所述外围区衬底上的材料层、高K介质层以及氧化层用于形成外围区衬底上的栅极结构。
可选的，形成材料层的步骤包括：通过炉管的方式形成所述材料层。
相应的，本发明还提供一种半导体结构，包括：
衬底，所述衬底包括用于形成半导体器件的第一面以及与所述第一面相对的第二面；位于所述衬底第一面上的材料层；位于所述衬底第二面上的保护层。
可选的，所述保护层的厚度在到范围内。可选的，所述保护层的材料为氮化硅。可选的，所述衬底的材料为单晶硅；所述材料层的材料为非晶硅。可选的，所述半导体结构还包括：位于所述衬底第一面和所述材料层之间的阻挡层。可选的，所述阻挡层为氧化层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案中，提供衬底之后，在形成材料层之前，在所述衬底的第二面上形成保护层；对所述衬底第二面上的材料层进行背面清洗处理的过程中，以所述保护层为停止层，去除所述材料层。由于形成所述材料层的过程中，所述材料层位于所述衬底的第一面和第二面上；因此在形成材料层之前，形成所述保护层，所述保护层能够在背面清洗处理的过程中保护所述衬底的第二面，减少所述衬底在背面清洗处理过程中受损的可能，从而能够扩大所述背面清洗处理的工艺窗口，有利于提高背面清洗处理的清洁效果，改善衬底第二面上材料层的残余问题，提高所述衬底第二面的平整程度，从而减少后续工艺过程中晶圆在载台上出现倾斜翘曲问题，进而提高后续工艺精度和质量，改善所形成半导体结构的性能和良率。
本发明可选方案中，在形成所述保护层之前，在所述衬底的第一面上形成阻挡层。所述阻挡层的形成能够有效的降低在衬底第一面上形成所述保护层的可能，有利于降低所述保护层对所述衬底第一面上半导体结构的影响，有利于提高所形成半导体结构的良率和性能。
附图说明
图1至图3是一种半导体结构形成方法各个步骤对应的剖面结构示意图；
图4至图9是本发明半导体结构形成方法一实施例各个步骤对应的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术中对材料层进行光刻所形成的半导体结构存在性能不良和良率降低的问题。现结合一种半导体结构形成方法分析其性能不良、良率降低问题的原因：
参考图1至图3，示出了一种半导体结构形成方法各个步骤对应的剖面结构示意图。
所述半导体结构形成方法包括：
如图1所示，提供衬底10，所述衬底10包括用于形成半导体器件的第一面10a以及与所述第一面10a相对的第二面10b，此外，所述衬底10还包括用于形成核心器件的核心区10c和用于形成输入输出器件的外围区10io；在所述衬底10第一面10a上形成氧化层11。
如图2所示，去除核心区10c衬底10上的氧化层11；在所述核心区10c衬底10第一面10a上形成界面层12，所述界面层12的厚度小于所述氧化层11的厚度；在所述外围区10io的氧化层11上和核心区10c的界面层12上形成高K介质层13。
继续参考图2，在所述高K介质层13上材料层14，所述材料层14a的材料为非晶硅，所述核心区10c衬底10第一面10a上的界面层12、高K介质层13以及材料层14用于形成核心区10c衬底10上的栅极结构；所述外围区10io衬底10第一面10a上的氧化层11、高K介质层13以及材料层14用于形成外围区10io衬底10上的栅极结构；如图3所示，对衬底10第二面10b进行背面清洗处理20(Backside clean)。
由于形成所述材料层14的过程中，通常所述材料层14还位于所述衬底10的第二面10b上；所以所述背面清洗处理20用于去除所述衬底10第二面10b上的材料层14。具体的，所述材料层14通过炉管工艺形成。
但是由于材料层14的材料为非晶硅，衬底10的材料为单晶硅，所以为了避免损伤衬底10，所述背面清洗处理20的工艺窗口较小，工艺难度较大，从而造成进行背面清洗处理20之后所述衬底10第二面10b上会有材料层14的残余14c。
材料层14残余14c的存在，会使衬底10第二面10b表面出现高低起伏的现象，从而影响所述衬底10第二面10b表面的平整程度，使形成有所述半导体结构的晶圆在后续机台中出现倾斜翘曲的现象。
当后续工艺步骤包括：对所述衬底10第一面10a上的材料层14进行图形化时，晶圆倾斜翘曲现象的出现，会在图形化过程中增大散焦现象出现的可能，从而造成图形化工艺精度和质量的下降，造成半导体结构性能的退化和良率的降低。
例如在一些情况下，晶圆中心位置处，由于材料层残余所引起晶圆倾斜翘曲的范围已经超过了60nm，而浸润式光刻工艺所能够调整的范围在50nm范围内。因此在这种情况下，光刻工艺的质量难以得到保证，从而影响了所形成半导体结构的性能。
为解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：
提供衬底，所述衬底包括用于形成半导体器件的第一面以及与所述第一面相对的第二面；在所述衬底第二面上形成保护层；形成保护层之后，在所述衬底的第一面和所述保护层上形成材料层；以所述保护层为停止层，对所述衬底第二面上的材料层进行背面清洗处理，去除所述材料层。
本发明技术方案中，提供衬底之后，在形成材料层之前，在所述衬底的第二面上形成保护层；在所述衬底第二面上的材料层进行背面清洗处理的过程中，以所述保护层为停止层，去除所述材料层。由于形成所述材料层的过程中，所述材料层位于所述衬底的第一面和第二面上；因此在形成材料层之前，形成所述保护层，所述保护层能够在背面清洗处理的过程中保护所述衬底的第二面，减少所述衬底在背面清洗处理过程中受损的可能，从而能够扩大所述背面清洗处理的工艺窗口，有利于提高背面清洗处理的清洁效果，改善衬底第二面上材料层的残余问题，提高所述衬底第二面的平整程度，从而减少后续工艺过程中晶圆在载台上出现倾斜翘曲问题，进而提高后续工艺精度和质量，改善所形成半导体结构的性能和良率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图4至图9，示出了本发明半导体结构形成方法一实施例各个步骤对应的剖面结构示意图。
参考图4，提供衬底100，所述衬底100包括用于形成半导体器件的第一面100a以及与所述第一面100a相对的第二面100b。
所述衬底100用于提供工艺操作平台；所述第一面100a用于提供半导体工艺的操作表面，通过在所述第一面100a上进行膜层沉积、膜层图形化以及掺杂注入等半导体工艺形成半导体元器件；所述第二面100b用于提供支撑表面，半导体工艺进行过程中，所述第二面100b与机台的载台表面相对接触。
本实施例中，所述衬底100的材料为单晶硅。在本发明的其他实施例中，所述衬底的材料还可以选自多晶硅或者非晶硅；所述衬底也可以选自硅、锗、砷化镓或硅锗化合物；所述衬底还可以是其他半导体材料，或者，所述衬底还可以选自具有外延层或外延层上硅结构。
需要说明的是，本实施例中，所述衬底100为平面衬底。本发明其他实施例中，所述衬底上还可以具有半导体结构，例如鳍部等半导体结构。
本实施例中，所述衬底100包括用于形成核心器件的核心区100c和输入输出器件的外围区100io。由于核心器件的尺寸小于输入输出器件的尺寸，而且输入输出器件的工作电压高于核心器件的工作电压，所以后续所形成的输入输出器件的栅介质层厚度大于核心器件栅介质层的厚度。
需要说明的是，本实施例中，提供衬底100之后，所述形成方法还包括：在所述核心区100c和外围区100io之间的衬底100内形成隔离结构(图中未标示)，以实现所述核心区100c衬底100和外围区100io衬底100之间的电隔离。
此外，本实施例中，所述核心区100c和所述外围区100io相邻设置。本发明其他实施例中，所述核心区100c和所述外围区100io不相邻。
参考图4至图7，在所述衬底100第二面100b上形成保护层150。
所述保护层150用于在后续工艺过程中保护所述衬底100的第二面100b。具体的，所述保护层150用于在后续背面清洗处理过程中作为停止层，减少衬底100第二面100b受损的可能，从而扩大所述背面清洗处理的工艺窗口，有利于提高背面清洗处理的清洁效果，提高所述衬底100第二面100b的平整程度。
所述保护层150的材料设置为在后续背面清洗处理的过程中，所述背面清洗处理对所述保护层150的刻蚀速率较小，从而使所述保护层150能够在背面清洗处理过程中有效的保护所述衬底100的第二面100b，有效的起到停止层的作用。
所述保护层150的厚度不宜太大也不宜太小。所述保护层150的厚度如果太小，则难以在后续背面清洗工艺中起到保护所述衬底100第二面100b的作用，难以有效扩大背面清洗处理的工艺窗口，不利于提高背面清洗处理的清洁效果，不利于提高所述衬底100第二面100b的平整程度；所述保护层150的厚度如果太大，则容易造成材料浪费、增加工艺难度。具体的，本实施例中，形成保护层150的步骤中，所述保护层150的厚度在到范围内。
本实施例中，所述保护层150的材料为氮化硅，形成所述保护层150的步骤包括：对所述衬底100的第二面100b进行氨气(NH3)退火处理，以形成所述保护层150。
所述氨气退火处理的退火温度不宜太高也不宜太低，退火时间不宜太长也不宜太短。所述氨气退火处理的退火温度如果太低，或者退火时间如果太短，则在所述衬底100的第二面100b上形成保护层150的厚度太小，难以起到保护所述衬底100第二面100b的作用，难以在后续背面清洗工艺中作为停止层；所述氨气退火处理的退火温度如果太高，或者退火时间如果太长，则容易增加工艺风险，可能会对衬底100上其他半导体结构造成损伤。具体的，本实施例中，对所述衬底100的第二面100b进行氨气退火处理的步骤中，退火温度在500℃到1000℃范围内，退火时间在1分钟到2小时范围内。
此外，本实施例中，为了防止在所述衬底100第一面100a上形成所述保护层150a，降低所述保护层150的形成对所述衬底100第一面100a上半导体结构的影响，如图4至图7所示，在提供衬底100之后，在形成保护层150之前，所述形成方法还包括：在所述衬底100第一面100a上形成阻挡层。
需要说明的是，本实施例中，所述阻挡层为氧化层，可以通过原位水汽退火的方式形成于所述衬底100的第一面100a上。本发明其他实施例中，所述阻挡层还可以为其他材料的阻挡层。
本实施例中，以形成栅极结构的栅电极为例进行说明。本发明其他实施例中，所述形成方法还可以适用于形成其他半导体结构。
所以，所述形成方法包括：如图4所示，提供衬底100之后，形成保护层150之前，在所述衬底100第一面100a上形成氧化层110；如图5至图7，在所述氧化层110上形成高K介质层130。所述氧化层110和所述高K介质层130用于形成栅介质层。
具体的，形成所述保护层150的步骤包括：在形成氧化层110之后，形成高K介质层130之前，形成所述保护层150，即在形成氧化层110的步骤与形成高K介质层的步骤之间形成所述保护层。所以本实施例中，所述氧化层110作为所述阻挡层。
此外，本实施例中，所述衬底100包括核心区100c和外围区100io，所以所述形成方法包括：如图5所示，形成氧化层110之后，形成高K介质层130之前，去除核心区100c衬底100的氧化层110；如图6所示，在所述核心区100c衬底100上形成界面层120；如图7所示，形成高K介质层130的步骤包括：在外围区100c的氧化层110以及核心区100c的界面层120上形成高K介质层130。
所述核心区100c上的界面层120和所述界面层120上的高K介质层130用于形成核心区100c上的栅介质层；所述外围区100io上的氧化层110和所述氧化层110上的高K介质层130用于形成外围区100io上的栅介质层。所述界面层120的材料为氧化物，且所述界面层120的厚度小于所述氧化层110的厚度从而使所述核心区100c上栅极结构的栅介质层大于外围区100io上栅极结构的栅介质层。
因此，形成所述保护层150的步骤包括：在形成所述氧化层110之后，在去除所述核心区100c衬底100上氧化层110之前，形成所述保护层150，即在形成所述氧化层110的步骤与去除所述核心区100c衬底100上氧化层110的步骤之间形成所述保护层150。
所以本实施例中，所述外围区100io衬底100上的氧化层110作为外围区100io衬底100上的阻挡层，所述核心区100c衬底100上的氧化层110作为核心区100c衬底100上的阻挡层。
本发明其他实施例中，形成所述保护层的步骤还包括：在形成所述界面层之后，形成所述高K介质层之前，形成所述保护层，即在形成界面层的步骤与形成所述高K介质层的步骤之间形成所述保护层。在形成界面层的步骤与形成所述高K介质层的步骤之间形成所述保护层时，所述外围区衬底上的氧化层作为外围区衬底上的阻挡层，所述核心区衬底上的界面层作为核心区衬底上的阻挡层。
需要说明的是，本实施例中，形成所述氧化层110的步骤包括：通过原位水汽退火的方式形成所述氧化层110。本发明其他实施例中，所述氧化层110还可以通过其他工艺方法形成。
参考图8，形成保护层150之后，在所述衬底100的第一面100a和所述保护层150上形成材料层140。
具体的，所述衬底100第一面100a上的材料层140通过后续工艺进行图形化等工艺处理用于形成半导体结构；所述衬底100第二面100b上的材料层140后续需被去除。
形成所述材料层140的步骤包括：通过炉管的方式形成所述材料层140。所以所述材料层140不仅会形成于所述衬底100第一面100a上，还会沉积在所述衬底100的第二面100b上。
本实施例中，以通过炉管的方式形成栅极结构的栅电极为例进行说明，所以所述材料层140用于形成栅极结构的栅电极。具体的，所述材料层140的材料为非晶硅。
具体的，形成材料层140的步骤包括：在所述高K介质层130上形成所述材料层140；所述材料层140、所述高K介质层130以及所述氧化层110用于形成栅极结构。
此外，所述衬底100包括外围区100io和核心区100c。所以本实施例中，形成材料层140的步骤中，所述核心区100c衬底100上的材料层140、高K介质层130以及界面层120用于形成核心区衬底上的栅极结构，所述外围区100io衬底100上的材料层140、高K介质层130以及氧化层110用于形成外围区100io衬底100上的栅极结构。
需要说明的是，本实施例中，在形成所述氧化层110的步骤与去除所述核心区100c衬底100上氧化层110的步骤之间形成所述保护层150。本发明其他实施例中，形成所述保护层的步骤还可以包括：在形成所述高K介质层之后，在形成所述材料层之前形成所述保护层，即在形成所述高K介质层的步骤与形成所述材料层的步骤之间形成所述保护层。在形成所述高K介质层的步骤与形成所述材料层的步骤之间形成所述保护层时，所述衬底第一面上的高K介质层用于作为所述阻挡层。
所以在形成所述阻挡层的步骤与形成所述材料层140之间形成所述保护层即可。本实施例中，通过现有技术中的膜层(例如氧化层、高K介质层或界面层)作为阻挡层，无需额外增加工艺步骤，有利于简化工艺步骤，降低工艺成本，而且无需对现有工艺流程做出较大改动，即可实现本发明技术方案。
参考图9，以所述保护层150为停止层，对所述衬底100第二面100b上的材料层140进行背面清洗处理200，去除所述材料层140。
所述衬底100第二面100b上的材料层140并不用于形成半导体结构，而且所述材料层140的存在，会增大所形成半导体结构的体积，不利于所述半导体结构集成度的提高。所以所述背面清洗处理200的步骤用于去除所述衬底100第二面100b上的材料层140。
由于所述保护层150是在所述材料层140形成之前形成的，所以所述保护层150的平整程度与所述衬底100第二面100b的平整程度相当。以所述保护层150为停止层，进行所述背面清洗处理200，能够使背面清洗处理200在露出所述保护层150的时候停止。
因此所述保护层150的形成能够在背面清洗处理200的过程中保护所述衬底100的第二面100b，减少所述衬底100在背面清洗处理200过程中受损的可能，从而能够扩大所述背面清洗处理200的工艺窗口，有利于提高背面清洗处理200的清洁效果，改善衬底100第二面100b上材料层140的残余问题，提高所述衬底100第二面100b的平整程度，从而减少后续工艺过程中晶圆在载台上出现倾斜翘曲问题，进而提高后续工艺精度和质量，改善所形成半导体结构的性能和良率。
为了使所述背面清洗处理过程中，所述保护层150能够起到较好的停止作用，本实施例中，所述背面清洗处理200对所述材料层140的刻蚀速率较大，即所述背面清洗处理200对所述保护层150的刻蚀速率小于所述背面清洗处理对所述材料层140的刻蚀速率。
具体的，所述背面清洗处理200对所述保护层150的刻蚀速率与所述背面清洗处理对所述材料层140的刻蚀速率的比值在5:1到100:1范围内，从而使所述保护层150能够有效的起到停止和保护的作用。
具体的，进行背面清洗处理200的步骤包括：通过湿法刻蚀的方式进行所述背面清洗处理200。本实施例中，形成材料层140的步骤中，所述材料层140为非晶硅层；所以通过湿法刻蚀的方式进行所述背面清洗处理200的步骤中，所采用的刻蚀溶液包括氢氟酸和硝酸。
需要说明的是，本实施例中，在进行背面清洗处理之后，所述形成方法还包括：对所述衬底100第一面100a上的材料层140进行图形化。
具体的，进行图形化的过程包括：通过光刻工艺对所述衬底100第一面100a上的材料层140进行图形化。由于所述保护层150的形成，所述背面清洗处理200的工艺窗口较大，背面清洗处理200的清洁程度较高，所述背面清洗处理200之后，所述衬底100第二面100b上材料层140的残余较少，所述衬底100第二面100b的平整度较高，因此在进行光刻工艺的过程中，晶圆在机台载台上出现倾斜翘曲问题的可能较少，光刻过程中出现散焦现象的可能较低，有利于提高所述材料层140图形化的精度和质量，有利于提高所形成半导体结构的质量和良率。
本发明其他实施例中，所述衬底第一面上的材料层还可以进行其他半导体工艺处理。由于背面清洗处理的清洁程度较高，所述衬底第二面的平整度较高，因此在后续的半导体工艺处理中，晶圆在机台载台上出现倾斜翘曲问题的可能性较少，有利于提高半导体工艺的质量和良率。
相应的，本发明还提供一种半导体结构。
参考图9，示出了本发明半导体结构一实施例的剖面结构示意图。
所述半导体结构包括：
衬底100，所述衬底100包括用于形成半导体器件的第一面100a以及与所述第一面100a相对的第二面100b；位于所述衬底100第一面100a上的材料层140；位于所述衬底100第二面100b上的保护层150。
所述衬底100用于提供工艺操作平台；所述第一面100a用于提供半导体工艺的操作表面，通过在所述第一面100a上进行膜层沉积、膜层图形化以及掺杂注入等半导体工艺形成半导体元器件；所述第二面100b用于提供支撑表面，半导体工艺进行过程中，所述第二面100b与机台的载台表面相对接触。
本实施例中，所述衬底100的材料为单晶硅。在本发明的其他实施例中，所述衬底的材料还可以选自多晶硅或者非晶硅；所述衬底也可以选自硅、锗、砷化镓或硅锗化合物；所述衬底还可以是其他半导体材料，或者，所述衬底还可以选自具有外延层或外延层上硅结构。
需要说明的是，本实施例中，所述衬底100为平面衬底。本发明其他实施例中，所述衬底上还可以具有半导体结构，例如鳍部等半导体结构。
本实施例中，所述衬底100包括用于形成核心器件的核心区100c和输入输出器件的外围区100io。由于核心器件的尺寸小于输入输出器件的尺寸，而且输入输出器件的工作电压高于核心器件的工作电压，所以后续所形成的输入输出器件的栅介质层厚度大于核心器件栅介质层的厚度。
本实施例中，所述半导体结构还包括位于所述核心区100c和外围区100io之间的衬底100内的隔离结构(图中未标示)，以实现所述核心区100c衬底100和外围区100io衬底100之间的电隔离。
此外，本实施例中，所述核心区100c和所述外围区100io相邻设置。本发明其他实施例中，所述核心区和所述外围区不相邻。
所述材料层140用于形成半导体结构。形成所述材料层140的过程中，所述材料层140不仅位于所述衬底100的第一面100a上，还位于所述衬底100第二面100b上。具体的，所述材料层140可以是通过炉管的方式形成。
本实施例中，栅极结构中的栅电极为例进行说明。所以所述材料层140用于作为栅极结构的栅电极。具体的，所述材料层140的材料为非晶硅。本发明其他实施例中，所述材料层140还可以为其他半导体结构中的材料膜层。
所以所述半导体结构还包括：位于所述衬底100第一面100a上的栅极结构。所述栅极结构包括栅介质层和材料层140。此外，本实施例中，所述衬底100包括外围区100io和核心区100c，所以所述外围区100io衬底100上的栅介质层包括位于所述外围区100io衬底100第一面100a上的氧化层110以及位于所述氧化层110上的高K介质层130；所述核心区100c衬底100上的栅介质层包括位于所述核心区100c衬底100第一面100a上的界面层120以及位于所述界面层120上的高K介质层130。所述材料层140位于所述高K介质层130上，用于作为所述栅极结构的栅电极。
需要说明的是，所述界面层120的材料为氧化物，且所述界面层120的厚度小于所述氧化层110的厚度从而使所述核心区100c上栅极结构的栅介质层大于外围区100io上栅极结构的栅介质层。
所述保护层150用于在半导体工艺过程中保护所述衬底100的第二面100b。具体的，所述保护层150用于在工艺过程中的背面清洗处理中作为停止层，减少衬底100第二面100b受损的可能，从而扩大所述背面清洗处理的工艺窗口，有利于提高背面清洗处理的清洁效果，提高所述衬底100第二面100b的平整程度。
形成所述半导体结构中需要对所述衬底100的第二面100b进行背面清洗处理，所以所述保护层150的材料设置为在背面清洗处理的过程中，所述背面清洗处理对所述保护层150的刻蚀速率较小，从而使所述保护层150能够在背面清洗处理过程中有效的保护所述衬底100的第二面100b，有效的起到停止层的作用。本实施例中，所述保护层150的材料为氮化硅。
所述保护层150的形成能够在背面清洗处理200的过程中保护所述衬底100的第二面100b，减少所述衬底100在背面清洗处理200过程中受损的可能，从而能够扩大所述背面清洗处理200的工艺窗口，有利于提高背面清洗处理200的清洁效果，改善衬底100第二面100b上材料层140的残余问题，提高所述衬底100第二面100b的平整程度，从而减少后续工艺过程中晶圆倾斜翘曲问题的出现，进而提高后续工艺精度和质量，改善所形成半导体结构的性能和良率。
所述保护层150的厚度不宜太大也不宜太小。所述保护层150的厚度如果太小，则难以在背面清洗工艺中起到保护所述衬底100第二面100b的作用，难以有效扩大背面清洗处理的工艺窗口，不利于提高背面清洗处理的清洁效果，不利于提高所述衬底100第二面100b的平整程度；所述保护层150的厚度如果太大，则容易造成材料浪费、增加工艺难度。具体的，本实施例中，所述保护层150的厚度在到范围内。
此外，本实施例中，为了降低所述保护层150对所述衬底100第一面100a上半导体结构的影响，所述半导体结构还包括：位于所述衬底100第一面100a上的阻挡层。本实施例中，所述阻挡层为氧化层。本发明其他实施例中，所述阻挡层还可以为其他材料的阻挡层。
本实施例中，所述阻挡层可以是所述衬底100第一面100a上的氧化层110、界面层120或者高K介质层130，根据所述保护层150形成时机的不同，所述衬底100第一面100上的不同材料膜层可以用于作为所述阻挡层。采用现有工艺中的材料膜层用于作为阻挡层的做法，无需额外增加工艺步骤，有利于简化工艺步骤，降低工艺成本，而且无需对现有工艺流程做出较大改动，即可实现本发明技术方案。
需要说明的是，本实施例中，所述材料层140为图形化的材料层140。由于所述保护层150的存在，所述背面清洗处理200的工艺窗口较大，背面清洗处理200的清洁程度较高，所述背面清洗处理200之后，所述衬底100第二面100b上材料层140的残余较少，所述衬底100第二面100b的平整度较高，因此在进行图形化的过程中，晶圆在机台载台上出现倾斜翘曲问题的可能较少，图形化过程中出现散焦现象的可能较低，有利于提高所述材料层140图形化的精度和质量，有利于提高所形成半导体结构的质量和良率。
综上，本发明技术方案中，提供衬底之后，在形成材料层之前，在所述衬底的第二面上形成保护层；在所述衬底第二面上的材料层进行背面清洗处理的过程中，以所述保护层为停止层，去除所述材料层。由于形成所述材料层的过程中，所述材料层位于所述衬底的第一面和第二面上；因此在形成材料层之前，形成所述保护层，所述保护层能够在背面清洗处理的过程中保护所述衬底的第二面，减少所述衬底在背面清洗处理过程中受损的可能，从而能够扩大所述背面清洗处理的工艺窗口，有利于提高背面清洗处理的清洁效果，改善衬底第二面上材料层的残余问题，提高所述衬底第二面的平整程度，从而减少后续工艺过程中晶圆倾斜翘曲问题的出现，进而提高后续工艺精度和质量，改善所形成半导体结构的性能和良率。而且本发明可选方案中，在形成所述保护层之前，在所述衬底的第一面上形成阻挡层。所述阻挡层的形成能够有效的降低在衬底第一面上形成所述保护层的可能，有利于降低所述保护层对所述衬底第一面上半导体结构的影响，有利于提高所形成半导体结构的良率和性能。此外，本发明可选方案中，在进行背面清洗处理之后，所述形成方法还包括：对所述衬底第一面上的材料层进行图形化。由于所述保护层的形成，所述背面清洗处理的工艺窗口较大，背面清洗处理的清洁程度较高，背面清洗处理之后，所述衬底第二面上材料层的残余较少，所述衬底第二面的平整度较高，因此在进行图形化的过程中，晶圆在机台中出现倾斜翘曲问题的可能较少，图形化过程中出现散焦现象的可能较低，有利于提高所述材料层图形化的精度和质量，有利于提高所形成半导体结构的质量和良率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括用于形成半导体器件的第一面以及与所述第一面相对的第二面；
在所述衬底第二面上形成保护层；
形成保护层之后，在所述衬底的第一面和所述保护层上形成材料层；
以所述保护层为停止层，对所述衬底第二面上的材料层进行背面清洗处理，去除所述材料层。
2.如权利要求1所述的形成方法，其特征在于，形成保护层的步骤中，所述保护层的厚度在到范围内。
3.如权利要求1所述的形成方法，其特征在于，进行背面清洗处理的步骤中，所述背面清洗处理对所述保护层的刻蚀速率小于所述背面清洗处理对所述材料层的刻蚀速率。
4.如权利要求1或3所述的形成方法，其特征在于，形成保护层的步骤中，所述保护层的材料为氮化硅。
5.如权利要求4所述的形成方法，其特征在于，提供衬底的步骤中，所述衬底的材料为单晶硅；形成材料层的步骤中，所述材料层的材料为非晶硅。
6.如权利要求1所述的形成方法，其特征在于，形成保护层的步骤包括：对所述衬底的第二面进行氨气退火处理，以形成所述保护层。
7.如权利要求6所述的形成方法，其特征在于，对所述衬底的第二面进行氨气退火处理的步骤中，退火温度在500℃到1000℃范围内，退火时间在1分钟到2小时范围内。
8.如权利要求1所述的形成方法，其特征在于，提供衬底之后，形成保护层之前，所述形成方法还包括：在所述衬底的第一面上形成阻挡层。
9.如权利要求8所述的形成方法，其特征在于，形成所述阻挡层的步骤中，所述阻挡层为氧化层。
10.如权利要求1或3所述的形成方法，其特征在于，进行背面清洗处理的步骤包括：通过湿法刻蚀的方式进行所述背面清洗处理。
11.如权利要求10所述的形成方法，其特征在于，形成材料层的步骤中，所述材料层为非晶硅层；
通过湿法刻蚀的方式进行所述背面清洗处理的步骤中，所采用的刻蚀溶液包括氢氟酸和硝酸。
12.如权利要求1所述的形成方法，其特征在于，所述形成方法还包括：
提供衬底之后，形成保护层之前，在所述衬底第一面上形成氧化层；
在所述氧化层上形成高K介质层；
形成保护层的步骤包括：在形成氧化层的步骤、形成高K介质层的步骤以及形成材料层的步骤中任意两个步骤之间形成所述保护层；
形成材料层的步骤包括：在所述高K介质层上形成所述材料层；所述材料层、所述高K介质层以及所述氧化层用于形成栅极结构。
13.如权利要求12所述的形成方法，其特征在于，提供衬底的步骤中，所述衬底包括用于形成核心器件的核心区和用于形成输入输出器件的外围区；
所述形成方法还包括：
形成氧化层之后，形成高K介质层之前，去除核心区衬底上的氧化层；
在所述核心区衬底上形成界面层；
形成高K介质层的步骤包括：在外围区的氧化层以及核心区的界面层上形成高K介质层；
形成保护层的步骤还包括：在形成氧化层的步骤与去除核心区衬底上氧化层的步骤之间形成所述保护层，或者在形成界面层的步骤以及形成高K介质层的步骤之间形成所述保护层；
形成材料层的步骤中，所述核心区衬底上的材料层、高K介质层以及界面层用于形成核心区衬底上的栅极结构，所述外围区衬底上的材料层、高K介质层以及氧化层用于形成外围区衬底上的栅极结构。
14.如权利要求1所述的形成方法，其特征在于，形成材料层的步骤包括：通过炉管的方式形成所述材料层。
15.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括用于形成半导体器件的第一面以及与所述第一面相对的第二面；
位于所述衬底第一面上的材料层；
位于所述衬底第二面上的保护层。
16.如权利要求15所述的半导体结构，其特征在于，所述保护层的厚度在到范围内。
17.如权利要求15所述的半导体结构，其特征在于，所述保护层的材料为氮化硅。
18.如权利要求15或17所述的半导体结构，其特征在于，所述衬底的材料为单晶硅；所述材料层的材料为非晶硅。
19.如权利要求15所述的半导体结构，其特征在于，所述半导体结构还包括：位于所述衬底第一面和所述材料层之间的阻挡层。
20.如权利要求19所述的半导体结构，其特征在于，所述阻挡层为氧化层。
CN201611142436.XA 2016-12-12 2016-12-12 半导体结构及其形成方法 Pending CN108615669A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611142436.XA CN108615669A (zh) 2016-12-12 2016-12-12 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611142436.XA CN108615669A (zh) 2016-12-12 2016-12-12 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN108615669A true CN108615669A (zh) 2018-10-02

Family

ID=63657842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611142436.XA Pending CN108615669A (zh) 2016-12-12 2016-12-12 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN108615669A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111162201A (zh) * 2018-11-08 2020-05-15 陕西坤同半导体科技有限公司 柔性组件清洁方法及清洁设备
CN112309957A (zh) * 2019-07-31 2021-02-02 中芯国际集成电路制造(上海)有限公司 一种金属互连层的形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060063308A1 (en) * 2004-09-17 2006-03-23 Dongbuanam Semiconductor Inc. Method for cleaning semiconductor device having dual damascene structure
CN101442001A (zh) * 2007-11-19 2009-05-27 中芯国际集成电路制造(上海)有限公司 一种多晶硅栅极刻蚀的方法
CN102044416A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 半导体器件的前端制造工艺
CN102044432A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 防止晶圆表面不平及曝光中失焦的方法
CN104183478A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060063308A1 (en) * 2004-09-17 2006-03-23 Dongbuanam Semiconductor Inc. Method for cleaning semiconductor device having dual damascene structure
CN101442001A (zh) * 2007-11-19 2009-05-27 中芯国际集成电路制造(上海)有限公司 一种多晶硅栅极刻蚀的方法
CN102044416A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 半导体器件的前端制造工艺
CN102044432A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 防止晶圆表面不平及曝光中失焦的方法
CN104183478A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111162201A (zh) * 2018-11-08 2020-05-15 陕西坤同半导体科技有限公司 柔性组件清洁方法及清洁设备
CN112309957A (zh) * 2019-07-31 2021-02-02 中芯国际集成电路制造(上海)有限公司 一种金属互连层的形成方法

Similar Documents

Publication Publication Date Title
KR101879929B1 (ko) 반도체 디바이스 및 그 제조 방법
US7759239B1 (en) Method of reducing a critical dimension of a semiconductor device
CN101459115A (zh) 浅沟槽隔离结构的制造方法
CN107346759B (zh) 半导体结构及其制造方法
CN111524795B (zh) 自对准双重图形化方法及其形成的半导体结构
CN102543714B (zh) 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法
US10665466B2 (en) Method for forming semiconductor device structure
CN111477549B (zh) 采用应力记忆技术的半导体器件的制造方法
TWI726370B (zh) 具有縮減臨界尺寸的半導體元件及其製備方法
CN108615669A (zh) 半导体结构及其形成方法
CN109559978A (zh) 半导体结构及其形成方法
CN109686702B (zh) 半导体结构及其形成方法
CN105632908B (zh) 半导体结构形成方法
CN102820260A (zh) 提高通孔图形性能表现的方法
CN105513954A (zh) 半导体器件的形成方法
US11735476B2 (en) Semiconductor structure and fabrication method thereof
US11315796B2 (en) Semiconductor structure and fabrication method thereof
CN114038744A (zh) 一种mos晶体管制作方法及mos晶体管
US9466528B2 (en) Method of making a structure
TWI706452B (zh) 閘結構之製造方法及閘結構
CN102412187A (zh) 一种侧墙硬掩模接触孔/通孔刻蚀技术
TWI723062B (zh) 半導體元件結構及其製作方法
CN115346912B (zh) 浅沟槽隔离结构的制备方法
KR20060019668A (ko) 2층 하드마스크를 이용한 실리콘온인슐레이터 웨이퍼의식각방법
TWI623807B (zh) 遮罩及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181002