CN105632908B - 半导体结构形成方法 - Google Patents
半导体结构形成方法 Download PDFInfo
- Publication number
- CN105632908B CN105632908B CN201410621485.6A CN201410621485A CN105632908B CN 105632908 B CN105632908 B CN 105632908B CN 201410621485 A CN201410621485 A CN 201410621485A CN 105632908 B CN105632908 B CN 105632908B
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- gate
- pseudo
- aluminium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种半导体结构形成方法,包括:提供半导体衬底,所述半导体衬底表面形成有若干伪栅极,所述伪栅极包括位于半导体衬底表面的栅介质层、位于栅介质层表面的金属层和位于金属层表面的伪栅层,所述伪栅极包括第一伪栅极和第二伪栅极;去除第一伪栅极的伪栅层,形成第一伪栅开口;形成填充满所述第一伪栅开口的第一铝栅极,所述第一铝栅极包括覆盖第一伪栅开口侧面及底面的第一功能层以及覆盖第一功能层的第一铝栅层;对所述第一铝栅层顶面进行改性处理,形成铝栅极保护层;去除第二伪栅极的伪栅层,形成第二伪栅开口。本方法形成抗氢氟酸水溶液腐蚀的铝栅极保护层,避免第一铝栅层受腐蚀损伤,降低半导体器件失效几率。
Description
技术领域
本发明涉及半导体制造领域,特别是涉及一种半导体结构形成方法。
背景技术
随着集成电路制造技术的快速发展,半导体器件的技术节点在不断减小,器件的尺寸也遵循摩尔定律不断缩小,由半导体器件接近物理极限所带来的各种工艺困难也相继出现。在半导体器件制造领域,如何解决晶体管漏电流和功耗增大成为了具有挑战性的难题,这种现象主要是由传统栅介质层厚度不断减小所造成的。现有技术提供的解决方法,以高k栅介质材料代替传统的栅介质材料,同时采用金属栅极替代多晶硅栅极,可以有效降低晶体管漏电流和功耗,优化半导体器件的电学性能。
现有技术提供了一种具有金属栅极的半导体器件制造方法,包括:提供半导体衬底,在所述衬底上形成若干伪栅极,所述伪栅极包括位于半导体衬底表面的高k材料栅介质层和位于栅介质层表面的伪栅层;形成覆盖伪栅极和半导体衬底表面的层间介质层;以所述伪栅极为停止层,对所述层间介质层进行化学机械抛光;去除所述伪栅极中的伪栅层,形成伪栅开口;形成填充满所述伪栅开口的金属栅极,所述金属栅极包括覆盖伪栅开口侧面及底面的功能层和覆盖功能层的金属栅极层。
在CMOS晶体管的制造中,因PMOS晶体管和NMOS晶体管的不同性能,需要形成具有不同功能层的金属栅极,因此PMOS晶体管和NMOS晶体管的金属栅极需要在不同的工艺步骤中形成。常见的方法为先去除PMOS或者NMOS其中之一对应的伪栅层以形成PMOS或者NMOS其中之一的金属栅极,之后去除另一伪栅极以形成另一金属栅极,在去除另一伪栅极至形成另一金属栅极的过程中,采用的一些工艺步骤会对已形成的金属栅极造成严重损伤,致使半导体器件失效。
发明内容
本发明解决的问题是提供一种半导体结构形成方法,解决金属栅极形成过程中对金属栅极损伤严重的问题。
为解决上述问题,本发明提供了一种半导体结构的形成方法,包括:提供半导体衬底,所述半导体衬底表面形成有若干伪栅极,所述伪栅极包括位于半导体衬底表面的栅介质层、位于栅介质层表面的金属层和位于金属层表面的伪栅层,所述伪栅极包括第一伪栅极和第二伪栅极;去除第一伪栅极的伪栅层,形成第一伪栅开口;形成填充满所述第一伪栅开口的第一铝栅极,所述第一铝栅极包括覆盖第一伪栅开口侧面及底面的第一功能层以及覆盖第一功能层的第一铝栅层;对所述第一铝栅层顶面进行改性处理,形成铝栅极保护层;去除第二伪栅极的伪栅层,形成第二伪栅开口;形成填充满所述第二伪栅开口的第二铝栅极,所述第二铝栅极包括覆盖第二伪栅开口侧面及底面的第二功能层以及覆盖第二功能层的第二铝栅层。
可选的,在相邻的第一伪栅极和第二伪栅极之间还形成有层间介质层,所述层间介质层与第一伪栅极和第二伪栅极顶面齐平。
可选的,所述铝栅极保护层为氮化铝,厚度为
可选的,所述对第一铝栅层顶面进行改性处理的工艺为离子注入或者氮源气体氛围下的高温退火。
可选的,采用离子注入工艺对第一铝栅层顶面进行改性处理的步骤包括:形成覆盖第二伪栅极顶面及部分层间介质层顶面的图形化的屏蔽掩模层;以所述屏蔽掩模层为掩模,对第一铝栅层顶部进行离子注入改性处理,形成铝栅极保护层;去除所述屏蔽掩模层。
可选的,所述离子注入的注入离子为氮离子,氮离子的注入浓度为1×1012atom/cm3~5×1015atom/cm3,注入能量为0.5Kev~5Kev,离子注入的方向垂直于半导体衬底表面。
可选的,所述氮源气体氛围下的高温退火,氮源气体为N2O或者NH3,退火温度为600℃~800℃,退火时间为2分钟~5分钟。
可选的,在形成了第二伪栅开口后还包括对所述第二伪栅开口的清洗工艺,所述清洗工艺采用氢氟酸水溶液,其中氢氟酸的质量百分比浓度为0.05%~0.2%,溶液的温度为20℃~40℃,工艺时间为1分钟~3分钟。
可选的,所述铝栅极保护层适于保护第一铝栅层不被氢氟酸水溶液腐蚀。
可选的,所述栅介质层还包括位于半导体衬底表面的第一栅介质层和位于所述第一栅介质层表面的第二栅介质层。
可选的,所述第一栅介质层为厚度的SiO2或者SiON,所述第二栅介质层为厚度的HfO2、HfON、ZrO2或者ZrON,所述金属层为厚度的Ti、TiN、Ta或者TaN,所述伪栅层为厚度的多晶硅。
可选的,去除所述第一伪栅极的伪栅层的步骤包括:形成覆盖第二伪栅极顶面及部分层间介质层顶面的图形化的第一掩模层;以所述第一掩模层为掩模,刻蚀第一伪栅极的伪栅层,直至暴露出第一伪栅极的金属层表面;去除所述第一掩模层。
可选的,所述刻蚀第一伪栅极的伪栅层的工艺为干法刻蚀,刻蚀气体包含HBr、Cl2、SF6、NF3、O2、Ar、He、CH2F2和CHF3中一种或几种,刻蚀气体的流量为50sccm~500sccm,气体压力为2mtorr~20mtorr,电场偏压为50V~450V,功率为200W~600W,温度为30℃~60℃。
可选的,所述第一功能层为厚度的Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中一种或几种,第一铝栅层的材料为金属铝。
可选的,去除第二伪栅极的伪栅层的工艺为干法刻蚀,刻蚀气体包含HBr、Cl2、SF6、NF3、O2、Ar、He、CH2F2和CHF3中一种或几种,刻蚀气体的流量为50sccm~500sccm,气体压力为2mtorr~20mtorr,电场偏压为50V~450V,功率为200W~600W,温度为30℃~60℃。
可选的,所述第二功能层为厚度的Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中一种或几种,第二铝栅层的材料为金属铝。
可选的,在形成第二铝栅极之后还包括对铝栅极保护层的化学机械抛光,适于去除铝栅极保护层,暴露出未被改性的第一铝栅层顶面。
与现有技术相比,本发明的技术方案具有以下优点:
本发明提供一种半导体结构形成方法实施例,通过在形成第一铝栅极之后,对第一铝栅极中第一铝栅层顶面进行改性处理,形成铝栅极保护层,避免后续工艺对第一铝栅层的损伤,大大降低了半导体器件的失效几率。
进一步地,所述铝栅极保护层为氮化铝,形成所述氮化铝的铝栅极保护层是通过离子注入或者氮源气体氛围下的高温退火,所述离子注入的注入离子为氮离子,所述氮源气体氛围是N2O或者NH3气体氛围,两种工艺都为氮化铝的形成提供了氮源,有利于氮化铝的铝栅极保护层稳定形成,且不会对第二伪栅极和层间介质层造成不利影响。
进一步地,在形成了第二伪栅开口后还包括对所述第二伪栅开口的清洗工艺,所述清洗工艺采用的氢氟酸水溶液容易对第一铝栅层造成严重损伤,而氮化铝的铝栅极保护层对氢氟酸水溶液有很高的抗腐蚀性,因此能够保护第一铝栅层不受氢氟酸水溶液的腐蚀损伤。
进一步地,通过所述离子注入或者氮源气体氛围下的高温退火工艺形成的铝栅极保护层厚度均匀、形成工艺可重复性高,也有利于后续去除铝栅极保护层的化学机械抛光的工艺稳定性。
附图说明
图1至图4为本发明一实施例的半导体结构形成方法示意图;
图5至图13为本发明另一实施例的半导体结构形成方法示意图。
具体实施方式
由背景技术可知,在现有技术中,形成金属栅极过程中的一些工艺步骤会对已金属栅极造成严重损伤,致使半导体器件失效。
为了进一步说明,本发明提供了一个半导体结构形成方法的实施例。
参考图1,提供半导体衬底10,所述半导体衬底10表面形成有第一伪栅极和第二伪栅极,所述第一伪栅极包括位于半导体衬底10表面的栅介质层121、位于栅介质层121表面的金属层122和位于金属层122表面的第一伪栅层13,所述第二伪栅极包括位于半导体衬底10表面的栅介质层121、位于栅介质层121表面的金属层122和位于金属层122表面的第二伪栅层14。
所述金属层122为厚度的Ti、TiN、Ta或者TaN,所述第一伪栅层13和第二伪栅层14都为厚度的多晶硅。
所述半导体衬底10包括第一类型有源区102、第二类型有源区101和浅沟槽隔离区11,所述浅沟槽隔离区11适于将相邻第一类型有源区102和第二类型有源区101隔离。所述第一类型有源区102为PMOS晶体管区时,则第二类型有源区101为NMOS晶体管区;所述第一类型有源区102为NMOS晶体管区时,则第二类型有源区101为PMOS晶体管区。在本实施例中,以第一类型有源区102为PMOS晶体管区、第二类型有源区101为NMOS晶体管区的情况为例,作示范性说明。
在本实施例中,以第一伪栅极位于第一类型有源区102表面、第二伪栅极位于第二类型有源区101表面的情况为例,作示范性说明。
相邻第一伪栅极和第二伪栅极之间还形成有层间介质层,所述层间介质层与第一伪栅极和第二伪栅极顶面齐平。所述层间介质层包括第一层间介质层15和位于第一层间介质层15表面的第二层间介质层16,所述第一层间介质层15覆盖第一伪栅极侧面、第二伪栅极侧面、以及未被第一伪栅极和第二伪栅极覆盖的半导体衬底10表面。
所述第一层间介质层15为氮化硅、氮氧化硅或者碳氧化硅,所述第二层间介质层16为氧化硅。
参考图2,去除第一伪栅层13(参考图1),形成第一伪栅开口130。
所述去除第一伪栅层13的工艺可以为干法刻蚀或者湿法刻蚀。
参考图3,形成填充满所述第一伪栅开口130(参考图2)的第一铝栅极。
所述第一铝栅极与层间介质层顶面齐平,第一铝栅极包括覆盖第一伪栅开口130侧面及底面的第一功能层131,以及覆盖第一功能层131的第一铝栅层132。
参考图4,去除第二伪栅层14(参考图3),形成第二伪栅开口17。
在形成了第二伪栅开口17后还包括对所述第二伪栅开口17的清洗工艺,所述清洗工艺采用氢氟酸水溶液,其中氢氟酸的质量百分比浓度为0.05%~0.2%,溶液的温度为20℃~40℃,所述清洗工艺时间为1分钟~3分钟。
对上述实施例进行研究发现,去除第二伪栅层14后会在暴露出的金属层122表面形成一层杂质层,所述杂质层为掺杂了氧、氯、溴和碳等杂质元素的Ti、TiN、Ta或者TaN,杂质元素来自去除第二伪栅层14所采用的干法刻蚀工艺。因此需要采用氢氟酸的水溶液对暴露出的金属层122表面进行处理,以去除在金属层122表面生成的杂质层,而所述氢氟酸的水溶液极易腐蚀第一铝栅层132,会在第一铝栅层132顶部形成缺陷凹坑18。在后续的工艺中会形成填充满第二伪栅开口17的第二铝栅极,容易在缺陷凹坑18中形成杂质残留,导致第一铝栅极失效。
为解决上述问题,本发明提供了一种半导体结构的形成方法实施例,通过在形成第一铝栅极之后,对第一铝栅极中第一铝栅层顶面进行改性处理,形成铝栅极保护层,避免后续工艺对第一铝栅层的损伤,大大降低了半导体器件的失效几率。
为使本方法的上述目的、特征和优点能够更为明显易懂,下面结合附图对本方法的具体实施方式做详细的说明。在详述本发明实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图5,提供半导体衬底20,所述半导体衬底20表面形成有若干伪栅极,所述伪栅极包括位于半导体衬底20表面的栅介质层221、位于栅介质层221表面的金属层222和位于金属层222表面的伪栅层24,所述伪栅极包括第一伪栅极和第二伪栅极。
所述半导体衬底20为硅衬底、锗衬底或绝缘体上硅衬底。在本实施例中,以半导体衬底20为硅衬底的情况为例,作示范性说明。
所述半导体衬底20包括第一类型有源区202、第二类型有源区201和浅沟槽隔离区21,所述浅沟槽隔离区21适于将相邻第一类型有源区202和第二类型有源区201隔离。所述第一类型有源区202为PMOS晶体管区时,则第二类型有源区201为NMOS晶体管区;所述第一类型有源区202为NMOS晶体管区时,则第二类型有源区201为PMOS晶体管区。在本实施例中,以第一类型有源区202为PMOS晶体管区、第二类型有源区201为NMOS晶体管区的情况为例,作示范性说明。
在本实施例中,以第一伪栅极位于第一类型有源区202表面、第二伪栅极位于第二类型有源区201表面的情况为例,作示范性说明。
所述栅介质层221还包括位于半导体衬底20表面的第一栅介质层和位于所述第一栅介质层表面的第二栅介质层,所述第一栅介质层和第二栅介质层未在图5中示出。
所述第一栅介质层为厚度的SiO2或者SiON,所述第二栅介质层为厚度的HfO2、HfON、ZrO2或者ZrON,所述金属层222为厚度的Ti、TiN、Ta或者TaN,所述伪栅层24为厚度的多晶硅。
在相邻的第一伪栅极和第二伪栅极之间还形成有层间介质层,所述层间介质层与第一伪栅极和第二伪栅极顶面齐平。所述层间介质层包括第一层间介质层25和位于第一层间介质层25表面的第二层间介质层26,所述第一层间介质层25覆盖第一伪栅极侧面、第二伪栅极侧面以及未被第一伪栅极和第二伪栅极覆盖的半导体衬底20表面。
所述第一层间介质层25为氮化硅、氮氧化硅或者碳氧化硅,所述第二层间介质层26为氧化硅。
参考图6,去除第一伪栅极的伪栅层24(参考图5),形成第一伪栅开口241。
去除所述第一伪栅极的伪栅层24的步骤包括:形成覆盖第二伪栅极顶面及部分层间介质层顶面的图形化的第一掩模层;以所述第一掩模层为掩模,刻蚀所述第一伪栅极的伪栅层24,直至暴露出第一伪栅极的金属层222表面;去除所述第一掩模层。
所述图形化的第一掩模层为光刻胶层,由于后续去除第一伪栅极的伪栅层24所采用的刻蚀工艺对层间介质层有很高的选择比,因此所述第一掩模层适于保护第二伪栅极的伪栅层24,未被第一掩模层覆盖的部分层间介质层不受去除工艺的影响。
所述去除第一伪栅极的伪栅层24的刻蚀工艺为干法刻蚀,作为一个实施例,刻蚀气体包含HBr、Cl2、SF6、NF3、O2、Ar、He、CH2F2和CHF3中一种或几种,刻蚀气体的流量为50sccm~500sccm,气体压力为2mtorr~20mtorr,电场偏压为50V~450V,功率为200W~600W,温度为30℃~60℃。
去除所述第一掩模层之后还包括对所述第一伪栅开口241的清洗工艺,所述清洗工艺采用氢氟酸水溶液,其中氢氟酸的质量百分比浓度为0.05%~0.2%,溶液的温度为20℃~40℃,所述清洗工艺时间为1分钟~3分钟。
参考图7,形成填充满所述第一伪栅开口241(参考图5)的第一铝栅极,所述第一铝栅极包括覆盖第一伪栅开口241侧面及底面的第一功能层231以及覆盖第一功能层231的第一铝栅层232。
所述第一功能层231为厚度的Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中一种或几种,所述第一铝栅层232的材料为金属铝。
形成所述第一铝栅极的步骤包括:形成覆盖第二伪栅极顶面、层间介质层顶面、第一伪栅开口241侧面及底面的第一功能层薄膜;形成覆盖所述第一功能层薄膜的第一铝栅层薄膜,所述第一功能层薄膜及第一铝栅层薄膜填充满所述第一伪栅开口241;对所述第一铝栅层薄膜及第一功能层薄膜进行化学机械抛光,直至暴露出第二伪栅极顶面和层间介质层顶面。
形成所述第一功能层薄膜的工艺为物理气相沉积或者原子层沉积,形成所述第一铝栅层薄膜的工艺为溅射、化学气相沉积或者电化学沉积。
参考图8和9,对所述第一铝栅层232顶面进行改性处理,形成铝栅极保护层28。
所述铝栅极保护层28为氮化铝,厚度为
作为一个实施例,请参考图8,所述对第一铝栅层232顶面进行改性处理形成氮化铝的铝栅极保护层28的工艺为离子注入,步骤包括:形成覆盖第二伪栅极顶面及部分层间介质层顶面的图形化的屏蔽掩模层27;以所述屏蔽掩模层27为掩模,对第一铝栅层232顶部进行离子注入改性处理,形成铝栅极保护层28;去除所述屏蔽掩模层27。
所述图形化的屏蔽掩模层27为光刻胶层,适于保护第二伪栅极的伪栅层24不受到离子注入的影响,其中未被掩模层覆盖的部分层间介质层也会受到离子注入,但是对后续的制造工艺没有影响。
所述离子注入的改性处理工艺,注入离子为氮离子,氮离子的注入浓度为1×1012atom/cm3~5×1015atom/cm3,注入能量为0.5Kev~5Kev,离子注入的方向垂直于半导体衬底20表面。
去除所述屏蔽掩模层27后,还包括高温退火工艺,所述高温退火工艺可以为激光退火、尖峰退火或者快速热退火,所述高温退火工艺适于修复离子注入造成的表面缺陷和形成稳定致密的铝栅极保护层28。在本实施例中,以激光退火为例作示范性说明,由于第一铝栅极材料不耐高温,因此作为一个实施例,所述激光退火的温度选用600℃~800℃,可以在修复表面缺陷和形成稳定致密的铝栅极保护层28的同时,避免破坏第一铝栅极。
作为另一个实施例,请参考图9,所述对第一铝栅层232顶面进行改性处理形成氮化铝的铝栅极保护层28的工艺为氮源气体氛围下的高温退火,所述氮源气体为N2O或者NH3,退火温度为600℃~800℃,退火时间为2分钟~5分钟。在N2O或者NH3气体氛围下的高温退火过程中,第一铝栅层232的金属铝会与N2O或者NH3发生化学反应,生成致密的氮化铝,因此在第一铝栅层232顶部形成了铝栅极保护层28。与此同时,N2O或者NH3不会与第二伪栅极和层间介质层发生反应,因此N2O或者NH3气体氛围下的高温退火不会对第二伪栅极和层间介质层造成影响。
所述氮化铝的铝栅极保护层28结构致密,并且在后续的工艺中能够抵抗氢氟酸水溶液的腐蚀,在所述铝栅极保护层28的保护下,第一铝栅层被氢氟酸水溶液腐蚀的几率以及程度得到了大大降低。所述铝栅层28的厚度均匀,形成工艺的可重复性高,有利于后续化学机械抛光工艺的稳定控制。
参考图10,去除第二伪栅极的伪栅层24(参考图9),形成第二伪栅开口29。
作为一个实施例,去除所述第二伪栅极的伪栅层24的步骤包括:形成覆盖第一铝栅极、铝栅极保护层28以及部分层间介质层的图形化的第二掩模层;以所述第二掩模层为掩模,去除所述第二伪栅极的伪栅层24,直至暴露出第二伪栅极的金属层222表面;去除所述第二掩模层。
所述图形化的第二掩模层为光刻胶层,由于后续去除第二伪栅极的伪栅层24所采用的刻蚀工艺对层间介质层有很高的选择比,因此所述第二掩模层适于保护第一铝栅极,未被第二掩模层覆盖的部分层间介质层不受去除工艺的影响。图形化的第二掩模层未在图10中示出。
上述去除第二伪栅极的伪栅层24的工艺为干法刻蚀,作为一个实施例,刻蚀气体包含HBr、Cl2、SF6、NF3、O2、Ar、He、CH2F2和CHF3中一种或几种,刻蚀气体的流量为50sccm~500sccm,气体压力为2mtorr~20mtorr,电场偏压为50V~450V,功率为200W~600W,温度为30℃~60℃。
作为另一个实施例,去除所述第二伪栅极的伪栅层24还可直接以层间介质层和第一铝栅极为掩模,对第二伪栅极的伪栅层24进行刻蚀,所述刻蚀工艺与上述干法刻蚀工艺相同。由于该干法刻蚀工艺对层间介质层及第一铝栅极表面的铝栅极保护层28都有很高的选择比,因此刻蚀伪栅层24的过程中不会对层间介质层和铝栅极保护层28造成损伤。
在形成了第二伪栅开口29后还包括对所述第二伪栅开口29的清洗工艺,所述清洗工艺采用氢氟酸水溶液,其中氢氟酸的质量百分比浓度为0.05%~0.2%,溶液的温度为20℃~40℃,所述清洗工艺时间为1分钟~3分钟。
所述氮化铝的铝栅极保护层28结构致密,在所述氢氟酸水溶液的清洗工艺中能够抵抗氢氟酸水溶液的腐蚀,从而保护了第一铝栅层,避免其被氢氟酸水溶液腐蚀而形成缺陷凹坑(请参考图4),进一步避免了半导体器件的失效。
参考图11,形成填充满所述第二伪栅开口29(请参考图10)的第二铝栅极,所述第二铝栅极包括覆盖第二伪栅开口29侧面及底面的第二功能层233以及覆盖第二功能层233的第二铝栅层234。
所述第二功能层233为厚度的Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中一种或几种,所述第二铝栅层234的材料为金属铝。
形成所述第二铝栅极的步骤包括:参考图12,形成覆盖第一铝栅极、铝栅极保护层28、层间介质层以及第二伪栅开口29侧面和底面的第二功能层薄膜2331,形成覆盖所述第二功能层薄膜2331的第二铝栅层薄膜2341,所述第二功能层薄膜2331及第二铝栅层薄膜2341填充满所述第二伪栅开口29;继续参考图11,对所述第二铝栅层薄膜2341、第二功能层薄膜2331以及铝栅极保护层28进行化学机械抛光,直至暴露出铝栅极保护层28顶面。
在形成第二铝栅极之后还包括对铝栅极保护层28的化学机械抛光步骤,适于将铝栅极保护层28去除,以暴露出未被改性的第一铝栅层232顶面,请参考图13。由于所述铝栅极保护层28厚度均匀且形成工艺可重复性高,因此用于去除所述铝栅极保护层28的化学机械抛光工艺也能够稳定控制,且不易造成铝栅极保护层28的残留。
本发明提供一种半导体结构形成方法实施例,通过在形成第一铝栅极之后,对第一铝栅极中第一铝栅层顶面进行改性处理,形成铝栅极保护层,避免后续工艺对第一铝栅层的损伤,大大降低了半导体器件的失效几率。
进一步地,所述铝栅极保护层为氮化铝,形成所述氮化铝的铝栅极保护层是通过离子注入或者氮源气体氛围下的高温退火,所述离子注入的注入离子为氮离子,所述氮源气体氛围是N2O或者NH3气体氛围,两种工艺都为氮化铝的形成提供了氮源,有利于氮化铝的铝栅极保护层稳定形成,且不会对第二伪栅极和层间介质层造成不利影响。
进一步地,在形成了第二伪栅开口后还包括对所述第二伪栅开口的清洗工艺,所述清洗工艺采用的氢氟酸水溶液容易对第一铝栅层造成严重损伤,而氮化铝的铝栅极保护层对氢氟酸水溶液有很高的抗腐蚀性,因此能够保护第一铝栅层不受氢氟酸水溶液的腐蚀损伤。
进一步地,通过所述离子注入或者氮源气体氛围下的高温退火工艺形成的铝栅极保护层厚度均匀、形成工艺可重复性高,也有利于后续去除铝栅极保护层的化学机械抛光的工艺稳定性。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种半导体结构的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底表面形成有若干伪栅极,所述伪栅极包括位于半导体衬底表面的栅介质层、位于栅介质层表面的金属层和位于金属层表面的伪栅层,所述伪栅极包括第一伪栅极和第二伪栅极;
去除第一伪栅极的伪栅层,形成第一伪栅开口;
形成填充满所述第一伪栅开口的第一铝栅极,所述第一铝栅极包括覆盖第一伪栅开口侧面及底面的第一功能层以及覆盖第一功能层的第一铝栅层;
对所述第一铝栅层顶面进行改性处理,形成铝栅极保护层,所述铝栅极保护层为氮化铝,所述改性处理的工艺为:对第一铝栅层顶面进行离子注入后,进行高温退火工艺,退火温度为600℃~800℃,或者改性处理的工艺为氮源气体氛围下的高温退火,退火温度为600℃~800℃;
去除第二伪栅极的伪栅层,形成第二伪栅开口;
采用氢氟酸溶液对第二伪栅开口进行清洗工艺,所述铝栅极保护层适于保护第一铝栅层不被氢氟酸溶液腐蚀;
对第二伪栅开口进行清洗工艺后,形成填充满所述第二伪栅开口的第二铝栅极,所述第二铝栅极包括覆盖第二伪栅开口侧面及底面的第二功能层以及覆盖第二功能层的第二铝栅层。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,在相邻的第一伪栅极和第二伪栅极之间还形成有层间介质层,所述层间介质层与第一伪栅极和第二伪栅极顶面齐平。
3.如权利要求1所述的半导体结构的形成方法,其特征在于,所述铝栅极保护层的厚度为
4.如权利要求1所述的半导体结构的形成方法,其特征在于,采用离子注入工艺对第一铝栅层顶面进行改性处理的步骤包括:形成覆盖第二伪栅极顶面及部分层间介质层顶面的图形化的屏蔽掩模层;以所述屏蔽掩模层为掩模,对第一铝栅层顶部进行离子注入改性处理,形成铝栅极保护层;去除所述屏蔽掩模层。
5.如权利要求4所述的半导体结构的形成方法,其特征在于,所述离子注入的注入离子为氮离子,氮离子的注入浓度为1×1012atom/cm3~5×1015atom/cm3,注入能量为0.5Kev~5Kev,离子注入的方向垂直于半导体衬底表面。
6.如权利要求1所述的半导体结构的形成方法,其特征在于,所述氮源气体氛围下的高温退火,氮源气体为N2O或者NH3,退火时间为2分钟~5分钟。
7.如权利要求1所述的半导体结构的形成方法,其特征在于,在形成了第二伪栅开口后还包括对所述第二伪栅开口的清洗工艺,所述清洗工艺采用氢氟酸水溶液,其中氢氟酸的质量百分比浓度为0.05%~0.2%,溶液的温度为20℃~40℃,工艺时间为1分钟~3分钟。
8.如权利要求1所述的半导体结构的形成方法,其特征在于,所述栅介质层还包括位于半导体衬底表面的第一栅介质层和位于所述第一栅介质层表面的第二栅介质层。
9.如权利要求8所述的半导体结构的形成方法,其特征在于,所述第一栅介质层为厚度的SiO2或者SiON,所述第二栅介质层为厚度的HfO2、HfON、ZrO2或者ZrON,所述金属层为厚度的Ti、TiN、Ta或者TaN,所述伪栅层为厚度的多晶硅。
10.如权利要求1所述的半导体结构的形成方法,其特征在于,去除所述第一伪栅极的伪栅层的步骤包括:形成覆盖第二伪栅极顶面及部分层间介质层顶面的图形化的第一掩模层;以所述第一掩模层为掩模,刻蚀第一伪栅极的伪栅层,直至暴露出第一伪栅极的金属层表面;去除所述第一掩模层。
11.如权利要求10所述的半导体结构的形成方法,其特征在于,所述刻蚀第一伪栅极的伪栅层的工艺为干法刻蚀,刻蚀气体包含HBr、Cl2、SF6、NF3、O2、Ar、He、CH2F2和CHF3中一种或几种,刻蚀气体的流量为50sccm~500sccm,气体压力为2mtorr~20mtorr,电场偏压为50V~450V,功率为200W~600W,温度为30℃~60℃。
12.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第一功能层为厚度的Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中一种或几种,第一铝栅层的材料为金属铝。
13.如权利要求1所述的半导体结构的形成方法,其特征在于,去除第二伪栅极的伪栅层的工艺为干法刻蚀,刻蚀气体包含HBr、Cl2、SF6、NF3、O2、Ar、He、CH2F2和CHF3中一种或几种,刻蚀气体的流量为50sccm~500sccm,气体压力为2mtorr~20mtorr,电场偏压为50V~450V,功率为200W~600W,温度为30℃~60℃。
14.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第二功能层为厚度的Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中一种或几种,第二铝栅层的材料为金属铝。
15.如权利要求1所述的半导体结构的形成方法,其特征在于,在形成第二铝栅极之后还包括对铝栅极保护层的化学机械抛光,适于去除铝栅极保护层,暴露出未被改性的第一铝栅层顶面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410621485.6A CN105632908B (zh) | 2014-11-06 | 2014-11-06 | 半导体结构形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410621485.6A CN105632908B (zh) | 2014-11-06 | 2014-11-06 | 半导体结构形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105632908A CN105632908A (zh) | 2016-06-01 |
CN105632908B true CN105632908B (zh) | 2019-07-30 |
Family
ID=56047712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410621485.6A Active CN105632908B (zh) | 2014-11-06 | 2014-11-06 | 半导体结构形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105632908B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106981417B (zh) * | 2016-01-19 | 2020-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
CN114864679A (zh) * | 2017-06-15 | 2022-08-05 | 台湾积体电路制造股份有限公司 | 半导体装置结构及其制造方法 |
CN109148374B (zh) * | 2017-06-28 | 2021-04-23 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN117790318B (zh) * | 2024-02-27 | 2024-05-24 | 合肥晶合集成电路股份有限公司 | 一种半导体器件及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102487048A (zh) * | 2010-12-03 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN103094082A (zh) * | 2011-10-31 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件的方法 |
CN103531541A (zh) * | 2012-07-02 | 2014-01-22 | 中芯国际集成电路制造(上海)有限公司 | Cmos管的形成方法 |
CN103545185A (zh) * | 2012-07-13 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 一种采用伪栅极制造半导体器件的方法 |
-
2014
- 2014-11-06 CN CN201410621485.6A patent/CN105632908B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102487048A (zh) * | 2010-12-03 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN103094082A (zh) * | 2011-10-31 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件的方法 |
CN103531541A (zh) * | 2012-07-02 | 2014-01-22 | 中芯国际集成电路制造(上海)有限公司 | Cmos管的形成方法 |
CN103545185A (zh) * | 2012-07-13 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 一种采用伪栅极制造半导体器件的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105632908A (zh) | 2016-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI608543B (zh) | 半導體裝置與其製造方法 | |
CN104795331B (zh) | 晶体管的形成方法 | |
US9070635B2 (en) | Removing method | |
TWI538211B (zh) | 半導體結構及其製造方法 | |
TWI610352B (zh) | 半導體結構與其製造方法 | |
KR102222909B1 (ko) | 반도체 소자의 제조방법 | |
JP6163446B2 (ja) | 半導体装置の製造方法 | |
US8329547B2 (en) | Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide | |
CN105632908B (zh) | 半导体结构形成方法 | |
CN108807271A (zh) | 半导体装置的制造方法 | |
CN106876274A (zh) | 晶体管的形成方法 | |
CN105448730B (zh) | 半导体结构及其形成方法 | |
CN104183477B (zh) | 一种制作半导体器件的方法 | |
CN105226022B (zh) | 半导体结构的形成方法 | |
CN106486365B (zh) | 半导体器件的形成方法 | |
US20160307897A1 (en) | Semiconductor devices | |
CN104681424B (zh) | 晶体管的形成方法 | |
CN110534433A (zh) | 半导体结构及其形成方法 | |
CN107045981B (zh) | 半导体结构的形成方法 | |
CN108807377B (zh) | 半导体器件及其形成方法 | |
CN105590861B (zh) | 晶体管的制造方法 | |
CN108122844A (zh) | 半导体结构的形成方法 | |
TWI276914B (en) | A method for forming a hard mask for gate electrode patterning and corresponding device | |
CN109285811A (zh) | 半导体结构及其形成方法 | |
CN105655252B (zh) | 半导体结构形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |