CN117790318B - 一种半导体器件及其制备方法 - Google Patents
一种半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN117790318B CN117790318B CN202410211058.4A CN202410211058A CN117790318B CN 117790318 B CN117790318 B CN 117790318B CN 202410211058 A CN202410211058 A CN 202410211058A CN 117790318 B CN117790318 B CN 117790318B
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- interlayer dielectric
- forming
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000002360 preparation method Methods 0.000 title description 3
- 239000010410 layer Substances 0.000 claims abstract description 360
- 239000011229 interlayer Substances 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 66
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 54
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 53
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 52
- 238000005530 etching Methods 0.000 claims abstract description 47
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000011241 protective layer Substances 0.000 claims abstract description 35
- 238000011049 filling Methods 0.000 claims abstract description 16
- 238000001312 dry etching Methods 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims abstract description 10
- 238000001039 wet etching Methods 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 49
- 238000012546 transfer Methods 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 8
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 6
- 238000007517 polishing process Methods 0.000 claims description 5
- 239000000460 chlorine Substances 0.000 claims description 4
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical group C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 claims description 3
- 238000012360 testing method Methods 0.000 abstract description 6
- 239000007772 electrode material Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003090 exacerbative effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种半导体器件及其形成方法，半导体器件的形成方法包括：在半导体衬底上形成有功函数调节层、保护层、伪栅极层、氮化硅层、氧化硅层；依次刻蚀氧化硅层、氮化硅层、伪栅极层、保护层和功函数调节层；填充层间介质层；平坦化层间介质层直至暴露出伪栅极；采用多晶硅对氮化硅层及氧化硅层高刻蚀选择比刻蚀气体，干法去除伪栅极；通过湿法刻蚀工艺去除所述保护层，解决了后续金属栅极材料填充时金属栅极过低造成的电性测试失效的问题；仅使用一次掩膜刻蚀形成金属栅极，大幅度降低了工艺难度和工艺成本；还通过干法刻蚀工艺搭配保护层对功函数调节层的保护，快速有效去除伪栅极，提升了产能的同时还避免了功函数调节层的损伤。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体器件及其制备方法。
背景技术
当前，制备金属栅极的步骤包括：首先，需要提供形成有间隔设置的多个伪栅结构2的衬底1，相邻所述伪栅结构2之间具有沟槽，每个所述伪栅结构2上均依次形成有氮化硅层3和氧化硅层4，所述沟槽中填充有层间介质层5，所述层间介质层5还覆盖所述氧化硅层4，具体如图1所示。
接着，平坦化所述层间介质层5直至暴露出部分高度的所述氮化硅层3。本步骤无需光罩可以节约工艺步骤降低成本，但是由于平坦化工艺需要研磨多个不同材质的膜层，这就使得所述层间介质层5出现了蝶形形状（即所述层间介质层5下凹的现象，此时所述层间介质层5的下凹高度为h1），同时，还存在所述氮化硅层3的均匀性问题，导致保留的氮化硅层3的厚度不均匀。当部分所述伪栅结构2下方的衬底1中设置有浅沟槽隔离结构时，所述浅沟槽隔离结构上方的氮化硅层3尤其厚，进一步加剧了所述氮化硅层3的不均匀性，具体如图2所示。
接着，干法刻蚀以去除所述氮化硅层3，并暴露出所述伪栅结构2。该步骤所使用的刻蚀气体对所述层间介质层5同样存在刻蚀作用，从而增加了所述层间介质层5的蝶形形状的下凹高度，即所述层间介质层5的下凹高度由h1增加至h2，从而进一步降低了所述层间介质层5的高度。另外，由于所述氮化硅层3的不均匀性出现了氮化硅层残留问题，这样导致后续去除伪栅极结构工艺无法正常进行。为了解决这一问题，通过延长刻蚀时间来增加刻蚀气体与层间介质层的接触时间，但是其进一步增加所述层间介质层5的蝶形形状的下凹高度，从而进一步降低所述层间介质层5的高度，具体如图3所示。
接着，湿法刻蚀以去除所述伪栅结构2，并暴露出所述伪栅结构2所填充的凹槽，具体如图4所示。接着，在所述凹槽的侧壁和底壁以及所述层间介质层上形成功函数调节层（图中未示出），并在所述功函数调节层上形成金属栅极材料6，具体如图5所示。接着，平坦化所述金属栅极材料6，具体如图6和图7所示。从图6中可以看出，在暴露出所述凹槽时，由于层间介质层5的蝶形形状，在所述层间介质层5上存在金属残留，且金属残留的高度为h2，因此，需要进一步研磨，以对所述层间介质层5上的金属栅极材料6进行研磨直至所述层间介质层5上没有金属残留，此时，所述凹槽开口的金属栅极材料6也被研磨，即凹槽高度降低了h2，这样导致所述金属栅极材料被过度研磨，使得金属栅极高度过低，金属栅极材料在所述凹槽中填充少，最终无法起到连通电路的作用或电阻过高，从而造成电性测试失效、报废等情形。
发明内容
本发明的目的在于，提供一种半导体器件及其形成方法，解决金属栅极过低造成的电性测试失效的问题。
为了解决以上问题，本发明提供一种半导体器件的形成方法，包括以下步骤：
提供一半导体衬底，所述半导体衬底上形成有高k栅介质层、功函数调节层、保护层、伪栅极层、氮化硅层、氧化硅层和图形化的图形转移结构层；
以图形化的图形转移结构层为掩膜，依次刻蚀所述氧化硅层、氮化硅层、伪栅极层、保护层、功函数调节层和高k栅介质层，以暴露出所述半导体衬底，并形成第一凹槽和伪栅极，再去除所述图形转移结构层；
在所述第一凹槽中填充层间介质层，所述层间介质层覆盖所述氧化硅层；
平坦化处理所述层间介质层直至暴露出所述伪栅极；
采用多晶硅对氮化硅层及氧化硅层高刻蚀选择比刻蚀气体，通过干法刻蚀工艺去除所述伪栅极，并形成第二凹槽，所述第二凹槽的槽底暴露出所述保护层；
通过湿法刻蚀工艺去除所述保护层；
在所述第二凹槽中功函数调节层上填充金属栅极材料。
可选的，形成图形化的图形转移结构层的具体步骤为：
提供一半导体衬底，在所述半导体衬底上依次形成栅氧化层、高k栅介质层、功函数调节层、保护层、伪栅极层、氮化硅层、氧化硅层、旋涂碳层、旋涂玻璃层和图形化的光刻胶层；
以图形化的所述光刻胶层为掩膜，依次刻蚀所述旋涂玻璃层和旋涂碳层，并暴露出所述氧化硅层；
去除剩余所述光刻胶层。
进一步的，形成第一凹槽和伪栅极的具体步骤为：
以所述旋涂碳层和旋涂玻璃层为掩膜，依次刻蚀所述氧化硅层、氮化硅层、伪栅极层、保护层、功函数调节层和高k栅介质层，以暴露出所述栅氧化层，并形成第一凹槽和伪栅极；
去除所述旋涂碳层和旋涂玻璃层；
在所述高k栅介质层、功函数调节层、保护层、伪栅极层、氮化硅层侧壁上形成侧墙。
进一步的，填充层间介质层的具体步骤为：
在所述第一凹槽的底壁，以及所述侧墙外侧形成接触刻蚀停止层，所述接触刻蚀停止层还覆盖所述氮化硅层；
在所述接触刻蚀停止层上形成层间介质层，所述层间介质层填充所述第一凹槽。
进一步的，所述接触刻蚀停止层的材料包括氮化硅，所述层间介质层为氧化硅层。
进一步的，所述伪栅极层的材料为多晶硅，所述保护层的材料为氧化硅，所述功函数调节层的材料为碳化钛。
进一步的，平坦化处理所述层间介质层的具体步骤为：
采用化学机械研磨工艺平坦化处理所述层间介质层，去除所述伪栅极上方的接触刻蚀停止层、氧化硅层和氮化硅层，并暴露出所述伪栅极，且相邻所述伪栅极之间的层间介质层呈蝶形形状，此时所述层间介质层的下凹高度为h1。
进一步的，填充金属栅极材料的具体步骤为：
在所述第二凹槽中填充金属栅极材料，所述金属栅极材料还覆盖所述层间介质层和接触刻蚀停止层；
对所述金属栅极材料进行平坦化直至暴露出所述层间介质层。
进一步的，所述高刻蚀选择比刻蚀气体为溴化氢和氯气的混合气体。
与现有技术相比，本发明具有预想不到的技术效果是：
本发明提供一种半导体器件及其形成方法，所述半导体器件的形成方法包括以下步骤：提供一半导体衬底，所述半导体衬底上形成有高k栅介质层、功函数调节层、保护层、伪栅极层、氮化硅层、氧化硅层和图形化的图形转移结构层；以图形化的图形转移结构层为掩膜，依次刻蚀所述氧化硅层、氮化硅层、伪栅极层、保护层、功函数调节层和高k栅介质层，以暴露出所述半导体衬底，并形成第一凹槽和伪栅极，再去除所述图形转移结构层；在所述第一凹槽中填充层间介质层，所述层间介质层覆盖所述氧化硅层；平坦化处理所述层间介质层直至暴露出所述伪栅极；采用多晶硅对氮化硅层及氧化硅层高刻蚀选择比刻蚀气体，通过干法刻蚀工艺去除所述伪栅极，并形成第二凹槽，所述第二凹槽的槽底暴露出所述保护层；通过湿法刻蚀工艺去除所述保护层。与现有技术相比，本发明具有预想不到的技术效果是：本发明的形成方法没有加剧平坦化工艺后层间介质层所造成的蝶形形状，从而解决了后续金属栅极材料填充时金属栅极过低造成的电性测试失效的问题；仅使用一次掩膜刻蚀形成金属栅极，减少了掩膜版的数量，大幅度降低了工艺难度和工艺成本；通过在形成伪栅极之前形成功函数调节层，有效控制所述功函数调节层的厚度，并降低工艺难度；还通过干法刻蚀工艺搭配保护层对功函数调节层的保护，快速有效去除伪栅极，提升了产能的同时还避免了功函数调节层的损伤。
附图说明
图1为现有技术提供的衬底的结构示意图；
图2为现有技术在第一次化学机械研磨工艺后的结构示意图；
图3为现有技术在去除氮化硅层后的结构示意图；
图4为现有技术在去除伪栅结构后的结构示意图；
图5为现有技术在凹槽中填充金属栅极材料后的结构示意图；
图6-图7为现有技术在第二次化学机械研磨工艺后的结构示意图；
图8为本发明一实施例提供的一种半导体器件的形成方法的流程示意图；
图9为本发明一实施例提供的半导体衬底的结构示意图；
图10为本发明一实施例形成第一凹槽后的结构示意图；
图11为本发明一实施例在第一凹槽中填充层间介质层后的结构示意图；
图12为本发明一实施例在平坦化层间介质层后的结构示意图；
图13为本发明一实施例在去除伪栅极后的结构示意图；
图14为本发明一实施例在去除保护层后的结构示意图；
图15为本发明一实施例在第二凹槽中填充金属栅极材料后的结构示意图；
图16-图17为本发明一实施例在平坦化金属栅极材料后的结构示意图。
其中，图1-图7中：1-衬底；2-伪栅结构；3-氮化硅层；4-氧化硅层；5-层间介质层；6-金属栅极材料；
图9-图17中：100-半导体衬底；110-栅氧化层；120-高k栅介质层；130-功函数调节层；140-保护层；150-伪栅极层；201-第一凹槽；202-第二凹槽；210-氮化硅层；220-氧化硅层；230-CESL层；240-层间介质层；250-金属栅极材料；310-SOC层；320-SOG层；330-光刻胶层。
具体实施方式
以下将对本发明的一种半导体器件及其制备方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图8所示，本实施例提供一种半导体器件的形成方法，包括以下步骤：
步骤S1：提供一半导体衬底，所述半导体衬底上形成有高k栅介质层、功函数调节层、保护层、伪栅极层、氮化硅层、氧化硅层和图形化的图形转移结构层；
步骤S2：以图形化的图形转移结构层为掩膜，依次刻蚀所述氧化硅层、氮化硅层、伪栅极层、保护层、功函数调节层和高k栅介质层，以暴露出所述半导体衬底，并形成第一凹槽和伪栅极，再去除所述图形转移结构层；
步骤S3：在所述第一凹槽中填充层间介质层，所述层间介质层覆盖所述氧化硅层；
步骤S4：平坦化处理所述层间介质层直至暴露出所述伪栅极；
步骤S5：采用多晶硅对氮化硅层及氧化硅层高刻蚀选择比刻蚀气体，通过干法刻蚀工艺去除所述伪栅极，并形成第二凹槽，所述第二凹槽的槽底暴露出所述保护层；
步骤S6：通过湿法刻蚀工艺去除所述保护层。
以下结合图9-图17对本实施例提供的一种半导体器件的形成方法进行详细说明。
如图9所示，首先执行步骤S1，提供一半导体衬底100，所述半导体衬底100上形成有高k栅介质层120、功函数调节层130、保护层140、伪栅极层150、氮化硅层210、氧化硅层220和图形化的图形转移结构层。
本步骤具体包括：
首先，提供一半导体衬底100，所述半导体衬底100为硅衬底、锗衬底、氮化硅衬底或者绝缘体上硅衬底等。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。
接着，在所述半导体衬底100上依次形成栅氧化层110、高k栅介质层120、功函数调节层130、保护层140、伪栅极层150、氮化硅层210、氧化硅层220、SOC（spinoncarbon，旋涂碳）层310、SOG（spin on glass coating，旋涂玻璃）层320和图形化的光刻胶层330。其中，所述伪栅极层150的材料可以为多晶硅，所述保护层140的材料可以为氧化硅，所述功函数调节层130的材料可以为碳化钛。
接着，以图形化的所述光刻胶层330为掩膜，依次刻蚀所述SOG层320和SOC层310，并暴露出所述氧化硅层220。
接着，去除剩余所述光刻胶层330。
相较于现有技术中在刻蚀形成伪栅极之后形成功函数调节层130，本实施例在刻蚀形成伪栅极之前形成了功函数调节层130，使得位于高k栅介质层120上的功函数调节层130的厚度容易控制，并降低工艺难度。
如图10所示，接着执行步骤S2，以图形化的图形转移结构层为掩膜，依次刻蚀所述氧化硅层220、氮化硅层210、伪栅极层150、保护层140、功函数调节层130和高k栅介质层120，以暴露出所述半导体衬底100，并形成第一凹槽201和伪栅极，再去除所述图形转移结构层。
本步骤具体包括：
首先，以所述SOC层310和SOG层320为掩膜，依次刻蚀所述氧化硅层220、氮化硅层210、伪栅极层150、保护层140、功函数调节层130和高k栅介质层120，以暴露出所述栅氧化层110，并形成第一凹槽201和伪栅极。
接着，去除所述SOC层310和SOG层320。
接着，在所述高k栅介质层120、功函数调节层130、保护层140、伪栅极层150、氮化硅层210侧壁上形成侧墙。
如图11所示，接着执行步骤S3：在所述第一凹槽201中填充层间介质层240，所述层间介质层240覆盖所述氧化硅层220。
本步骤具体包括：
首先，在所述第一凹槽201的底壁，以及所述侧墙外侧形成CESL层230（ContactEtch Stop Layer，接触刻蚀停止层），所述CESL层230覆盖所述氮化硅层210。其中，所述CESL层230的材料包括氮化硅、碳氮化硅、碳氧化硅或碳化硅。在本实施例中，所述CESL层230的材料为氮化硅。
接着，在所述CESL层230上形成层间介质层240，所述层间介质层240填充所述第一凹槽201。其中，所述层间介质层240可以为氧化硅层220。
如图12所示，接着执行步骤S4，平坦化处理所述层间介质层240直至暴露出所述伪栅极。
具体的，本步骤采用化学机械研磨工艺平坦化处理所述层间介质层240，去除所述伪栅极上方的CESL层230、氧化硅层220和氮化硅层210，并暴露出所述伪栅极。由于化学机械研磨工艺需要研磨多个不同材质（即硬度不同）的膜层，因此相邻所述伪栅极之间的层间介质层240呈蝶形形状，此时所述层间介质层240的下凹高度为h1。由于化学机械研磨工艺去除了氮化硅层210，使得无需专门的干法刻蚀工艺去除氮化硅层210，因此有效避免层间介质层240的下凹高度增大，从而可以更均匀地平推所述层间介质层240。
如图13所示，接着执行步骤S5，采用多晶硅对氮化硅层210及氧化硅层220高刻蚀选择比刻蚀气体，通过干法刻蚀工艺去除所述伪栅极，并形成第二凹槽202，所述第二凹槽202的槽底暴露出所述保护层140。
其中，所述刻蚀气体例如是HBr（溴化氢）和Cl2（氯气）的混合气体，使得多晶硅对氮化硅层210及氧化硅层220的刻蚀选择比超过100，从而使得干法刻蚀工艺在去除所述伪栅极时，几乎没有刻蚀所述CESL层230、层间介质层240以及保护层140，这就使得干法刻蚀工艺没有增加层间介质层240的下凹高度，同时干法刻蚀气体也没有接触到被所述保护层140所覆盖的功函数调节层130，因此也没有对所述功函数调节层130造成损伤。
相较于现有技术中的湿法去除伪栅极，本步骤采用的干法刻蚀工艺，可以有效对掺杂有杂质的伪栅极进行快速地去除，提升了产能。
如图14所示，接着执行步骤S6，通过湿法刻蚀工艺去除所述保护层140。具体的，通过湿法刻蚀工艺去除所述第二凹槽202槽底的所述保护层140，以暴露出所述功函数调节层130。该步骤可以对在前步骤的干法刻蚀工艺后形成的第二凹槽202进行清洁处理，并去除所述保护层140。
如图15所示，接着，在所述第二凹槽202中填充金属栅极材料250，所述金属栅极材料250还覆盖所述层间介质层240和CESL层230。
如图16和图17所示，接着，对所述金属栅极材料250进行平坦化直至暴露出所述层间介质层240。
在本步骤的平坦化处理过程中，首先暴露出所述第二凹槽202中的金属栅极材料250以及CESL层230，由于蝶形形状的层间介质层240，此时所述层间介质层240上还保留h1高度的金属栅极材料250，因此需要进一步平坦化所述层间介质层240上的金属栅极材料250，即再去除h1高度的金属栅极材料250，这样将会需要去除所述第二凹槽202开口处h1高度的金属栅极材料250，其相较于现有技术中去除第二凹槽202开口处h2高度的金属栅极材料250，避免了所述第二凹槽202开口处金属栅极材料250的过度研磨，使得可以保留足够高度的金属栅极材料250，解决了金属栅极过低造成的电性测试失效的问题。
请参阅图9-图17，本实施例还提供一种半导体器件，包括半导体衬底100，所述半导体衬底100中形成有多个间隔设置的金属栅极，相邻所述金属栅极之间的半导体衬底100上依次形成有高k栅介质层120、功函数调节层130、保护层140、层间介质层240，所述层间介质层240的上表面与所述金属栅极的上表面齐平。
其中，所述半导体衬底100上还形成有栅氧化层110，所述高k栅介质层120和所述金属栅极均位于所述栅氧化层110上。所述金属栅极的侧壁上形成有侧壁，所述侧壁外侧以及所述金属栅极上还形成有CESL层230。
综上所述，本发明提供一种半导体器件及其形成方法，所述形成方法的形成过程与现有技术相比，没有加剧平坦化工艺后层间介质层所造成的蝶形形状，从而解决了后续金属栅极材料填充时金属栅极过低造成的电性测试失效的问题；仅使用一次掩膜刻蚀形成金属栅极，减少了掩膜版的数量，大幅度降低了工艺难度和工艺成本；通过在形成伪栅极之前形成功函数调节层，有效控制所述功函数调节层的厚度，并降低工艺难度；还通过干法刻蚀工艺搭配保护层对功函数调节层的保护，快速有效去除伪栅极，提升了产能的同时还避免了功函数调节层的损伤。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语 “第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种半导体器件的形成方法，其特征在于，包括以下步骤：
提供一半导体衬底，所述半导体衬底上形成有高k栅介质层、功函数调节层、保护层、伪栅极层、氮化硅层、氧化硅层和图形化的图形转移结构层；
以图形化的图形转移结构层为掩膜，依次刻蚀所述氧化硅层、氮化硅层、伪栅极层、保护层、功函数调节层和高k栅介质层，以暴露出所述半导体衬底，并形成第一凹槽和伪栅极，再去除所述图形转移结构层；
在所述第一凹槽中填充层间介质层，所述层间介质层覆盖所述氧化硅层；
平坦化处理所述层间介质层直至暴露出所述伪栅极；
采用多晶硅对氮化硅层及氧化硅层高刻蚀选择比刻蚀气体，通过干法刻蚀工艺去除所述伪栅极，并形成第二凹槽，所述第二凹槽的槽底暴露出所述保护层；
通过湿法刻蚀工艺去除所述保护层；
在所述第二凹槽中功函数调节层上填充金属栅极材料。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，形成图形化的图形转移结构层的具体步骤为：
提供一半导体衬底，在所述半导体衬底上依次形成栅氧化层、高k栅介质层、功函数调节层、保护层、伪栅极层、氮化硅层、氧化硅层、旋涂碳层、旋涂玻璃层和图形化的光刻胶层；
以图形化的所述光刻胶层为掩膜，依次刻蚀所述旋涂玻璃层和旋涂碳层，并暴露出所述氧化硅层；
去除剩余所述光刻胶层。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，形成第一凹槽和伪栅极的具体步骤为：
以所述旋涂碳层和旋涂玻璃层为掩膜，依次刻蚀所述氧化硅层、氮化硅层、伪栅极层、保护层、功函数调节层和高k栅介质层，以暴露出所述栅氧化层，并形成第一凹槽和伪栅极；
去除所述旋涂碳层和旋涂玻璃层；
在所述高k栅介质层、功函数调节层、保护层、伪栅极层、氮化硅层侧壁上形成侧墙。
4.如权利要求3所述的半导体器件的形成方法，其特征在于，填充层间介质层的具体步骤为：
在所述第一凹槽的底壁，以及所述侧墙外侧形成接触刻蚀停止层，所述接触刻蚀停止层还覆盖所述氮化硅层；
在所述接触刻蚀停止层上形成层间介质层，所述层间介质层填充所述第一凹槽。
5.如权利要求4所述的半导体器件的形成方法，其特征在于，所述接触刻蚀停止层的材料包括氮化硅，所述层间介质层为氧化硅层。
6.如权利要求2所述的半导体器件的形成方法，其特征在于，所述伪栅极层的材料为多晶硅，所述保护层的材料为氧化硅，所述功函数调节层的材料为碳化钛。
7.如权利要求4所述的半导体器件的形成方法，其特征在于，平坦化处理所述层间介质层的具体步骤为：
采用化学机械研磨工艺平坦化处理所述层间介质层，去除所述伪栅极上方的接触刻蚀停止层、氧化硅层和氮化硅层，并暴露出所述伪栅极，且相邻所述伪栅极之间的层间介质层呈蝶形形状，此时所述层间介质层的下凹高度为h1。
8.如权利要求4所述的半导体器件的形成方法，其特征在于，填充金属栅极材料的具体步骤为：
在所述第二凹槽中填充金属栅极材料，所述金属栅极材料还覆盖所述层间介质层和接触刻蚀停止层；
对所述金属栅极材料进行平坦化直至暴露出所述层间介质层。
9.如权利要求2所述的半导体器件的形成方法，其特征在于，所述高刻蚀选择比刻蚀气体为溴化氢和氯气的混合气体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410211058.4A CN117790318B (zh) | 2024-02-27 | 2024-02-27 | 一种半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410211058.4A CN117790318B (zh) | 2024-02-27 | 2024-02-27 | 一种半导体器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117790318A CN117790318A (zh) | 2024-03-29 |
| CN117790318B true CN117790318B (zh) | 2024-05-24 |
Family
ID=90389491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410211058.4A Active CN117790318B (zh) | 2024-02-27 | 2024-02-27 | 一种半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117790318B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103390556A (zh) * | 2012-05-08 | 2013-11-13 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN103915387A (zh) * | 2013-01-08 | 2014-07-09 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的形成方法 |
| CN104681422A (zh) * | 2013-11-27 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN104701262A (zh) * | 2013-12-10 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的形成方法 |
| CN104752180A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN105632908A (zh) * | 2014-11-06 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构形成方法 |
| CN106653691A (zh) * | 2015-11-04 | 2017-05-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| CN108807377A (zh) * | 2017-05-03 | 2018-11-13 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其形成方法 |
| CN111211055A (zh) * | 2018-11-21 | 2020-05-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8202776B2 (en) * | 2009-04-22 | 2012-06-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for protecting a gate structure during contact formation |
| US8486790B2 (en) * | 2011-07-18 | 2013-07-16 | United Microelectronics Corp. | Manufacturing method for metal gate |
-
2024
- 2024-02-27 CN CN202410211058.4A patent/CN117790318B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103390556A (zh) * | 2012-05-08 | 2013-11-13 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN103915387A (zh) * | 2013-01-08 | 2014-07-09 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的形成方法 |
| CN104681422A (zh) * | 2013-11-27 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN104701262A (zh) * | 2013-12-10 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的形成方法 |
| CN104752180A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN105632908A (zh) * | 2014-11-06 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构形成方法 |
| CN106653691A (zh) * | 2015-11-04 | 2017-05-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| CN108807377A (zh) * | 2017-05-03 | 2018-11-13 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其形成方法 |
| CN111211055A (zh) * | 2018-11-21 | 2020-05-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117790318A (zh) | 2024-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI391988B (zh) | 利用間距減縮製造裝置之方法及相關結構 | |
| US20110124198A1 (en) | Method of manufacturing fine patterns of semiconductor device | |
| US11854821B2 (en) | Hard mask removal method | |
| JPH09107028A (ja) | 半導体装置の素子分離方法 | |
| US20120080755A1 (en) | Methods for Forming Gates in Gate-Last Processes and Gate Areas formed by the Same | |
| JP2003507887A (ja) | 集積回路分離構造の製造 | |
| CN113782487A (zh) | 半导体结构及其形成方法 | |
| JP2005129938A (ja) | 微細なパターンを有する半導体装置の製造方法 | |
| CN117790318B (zh) | 一种半导体器件及其制备方法 | |
| US6387810B2 (en) | Method for homogenizing device parameters through photoresist planarization | |
| US8647949B2 (en) | Structure and method of fabricating a transistor having a trench gate | |
| JP3645142B2 (ja) | 半導体ウエハの処理方法ならびに半導体装置の製造方法 | |
| US20020137307A1 (en) | Method for forming isolation layer of semiconductor device | |
| CN109698119B (zh) | 一种半导体器件的制造方法和半导体器件 | |
| US6265325B1 (en) | Method for fabricating dual gate dielectric layers | |
| US20060154439A1 (en) | Method of fabricating semiconductor device | |
| CN117790319B (zh) | 一种半导体器件的形成方法 | |
| KR100886004B1 (ko) | 반도체 소자 제조 방법 | |
| US7670902B2 (en) | Method and structure for landing polysilicon contact | |
| US7148117B2 (en) | Methods for forming shallow trench isolation structures in semiconductor devices | |
| CN113921470B (zh) | 一种半导体结构及其制造方法 | |
| KR100349350B1 (ko) | 반도체장치의 소자격리방법 | |
| US20080258145A1 (en) | Semiconductor Devices Including an Amorphous Region in an Interface Between a Device Isolation Layer and a Source/Drain Diffusion Layer | |
| KR100621756B1 (ko) | 컨택 스파이킹을 방지할 수 있는 반도체 소자의 제조 방법 | |
| CN112802796A (zh) | 浅沟槽隔离结构及其形成方法、掩膜结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |