CN112802796A - 浅沟槽隔离结构及其形成方法、掩膜结构 - Google Patents
浅沟槽隔离结构及其形成方法、掩膜结构 Download PDFInfo
- Publication number
- CN112802796A CN112802796A CN201911105656.9A CN201911105656A CN112802796A CN 112802796 A CN112802796 A CN 112802796A CN 201911105656 A CN201911105656 A CN 201911105656A CN 112802796 A CN112802796 A CN 112802796A
- Authority
- CN
- China
- Prior art keywords
- hard mask
- area
- layer
- material layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 239000000463 material Substances 0.000 claims description 140
- 238000005530 etching Methods 0.000 claims description 82
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 12
- 238000011049 filling Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 205
- 238000009826 distribution Methods 0.000 description 7
- 239000002356 single layer Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明涉及一种浅沟槽隔离结构及其形成方法、一种掩膜结构，所述浅沟槽隔离结构包括：衬底，所述衬底包括第一区域和第二区域；位于所述第一区域内的第一沟槽，和位于所述第二区域内的第二沟槽，所述第一沟槽的密度大于所述第二沟槽的密度，且所述第一沟槽和所述第二沟槽的深度相同；填充于所述第一沟槽和所述第二沟槽内的介电层。不同区域内的浅沟槽隔离结构的深度相同，具有相同的隔离效果。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种浅沟槽隔离结构及其形成方法、一种掩膜结构。
背景技术
半导体制程进入20nm及以下的技术节点，器件之间隔离的要求更加严格，浅沟槽隔离(Shallow Trench Isolation)技术的重要性越加凸显。先进的STI制程，通常采用干法等离子蚀刻硅晶圆，由此形成所需的沟槽。随着制程工艺的精细化和复杂化，要求晶圆表面部分位置在不同的关键尺寸下保持沟槽具有相同的深度。而实际刻蚀过程中，在图形密集的区域反应离子的有效成分消耗得快，造成供给失衡，刻蚀速率下降，导致图形密集区域刻蚀深度小于图形稀疏区域，从而造成样品整体刻蚀深度的不均匀分布。并且，对于同一衬底上不同尺寸的图形刻蚀深度也会不同，宽的图形刻蚀深，窄的图形刻蚀浅。上述由于图形密度以及图形深宽比不同，导致的图形刻蚀深度差异为刻蚀负载效应。
如何避免在形成浅沟槽隔离结构时的刻蚀负载效应，以在不同区域形成相同深度的浅沟槽隔离结构，是目前需要解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种浅沟槽隔离结构及其形成方法以及一种掩膜结构，以在不同区域形成深度相同的浅沟槽隔离结构。
为了解决上述问题，本发明提供了一种浅沟槽隔离结构的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域；形成覆盖所述衬底表面的硬掩膜层，所述硬掩膜层包括：覆盖所述第一区域的第一区域硬掩膜层和覆盖所述第二区域的第二区域硬掩膜层，所述第一区域硬掩膜层和所述第二区域硬掩膜层的表面齐平；在所述硬掩膜层表面形成图形化掩膜层，所述图形化掩膜层内形成有位于第一区域上的第一图形和位于所述第二区域上的第二图形，所述第一图形的密度大于所述第二图形的密度；以所述图形化掩膜层为掩膜，采用各向异性刻蚀工艺依次刻蚀所述硬掩膜层和衬底，在所述衬底的第一区域内形成第一沟槽，在所述第二区域内形成第二沟槽，所述各向异性刻蚀工艺对所述第一区域硬掩膜层的刻蚀速率大于对所述第二区域硬掩膜层的刻蚀速率；在所述第一沟槽和所述第二沟槽内填充介电层，形成浅沟槽隔离结构。
可选的，所述第一沟槽的深度与所述第二沟槽的深度相同。
可选的，所述第一图形的关键尺寸小于所述第二图形的关键尺寸。
可选的，所述第一区域硬掩膜层与所述第二区域硬掩膜层分别采用不同的材料。
可选的，所述硬掩膜层包括：覆盖所述第一区域和所述第二区域的第一硬掩膜材料层，位于所述第一区域上的第一硬掩膜材料层的表面低于位于所述第二区域上的第一硬掩膜材料层的表面；位于所述第一区域上的第一硬掩膜材料层表面的第二硬掩膜材料层，所述第二硬掩膜材料层的表面与所述第二区域上的第一硬掩膜材料层的表面齐平。
可选的，所述硬掩膜层的形成方法包括：形成覆盖所述第一区域和所述第二区域的第一硬掩膜材料层；对所述第一区域上的所述第一硬掩膜材料层进行回刻蚀；在所述第一区域上的被回刻蚀后的所述第一硬掩膜材料层表面形成第二硬掩膜材料层，并进行平坦化处理，使得所述第二硬掩膜材料层与所述第二区域上的第一硬掩膜材料层的表面齐平。
可选的，所述第二硬掩膜材料层的厚度为100nm～200nm。
可选的，第一硬掩膜材料层的材料包括氮化硅、氮氧化硅、无定形碳、碳氧化硅、氧化硅中的至少一种；所述第二硬掩膜材料层的材料包括氮化硅、氮氧化硅、无定形碳、碳氧化硅、氧化硅中的至少一种；所述第一硬掩膜材料层和所述第二硬掩膜材料层采用不同的材料。
可选的，还包括在形成所述硬掩膜层之前，在所述衬底表面形成垫氧化层。
为了解决上述问题，本发明的技术方案还提供一种用于形成浅沟槽隔离结构的掩膜结构，包括：所述掩膜结构位于衬底上，所述衬底包括第一区域和第二区域，所述掩膜结构包括覆盖所述衬底的硬掩膜层和位于所述硬掩膜层表面的图形化掩膜层；所述硬掩膜层包括覆盖所述第一区域的第一区域硬掩膜层和覆盖所述第二区域的第二区域硬掩膜层，在各向异性刻蚀工艺下，所述第一区域硬掩膜层的刻蚀速率大于对所述第二区域硬掩膜层的刻蚀速率；所述图形化掩膜层内形成有位于所述第一区域上的第一图形和位于所述第二区域上的第二图形，所述第一图形的密度大于所述第二图形的密度。
可选的，所述第一图形的关键尺寸小于所述第二图形的关键尺寸。
可选的，所述第一区域硬掩膜层与所述第二区域硬掩膜层分别采用不同的材料。
可选的，所述硬掩膜层包括：覆盖所述第一区域和所述第二区域的第一硬掩膜材料层，位于所述第一区域上的第一硬掩膜材料层的表面低于位于所述第二区域上的第一硬掩膜材料层的表面；位于所述第一区域上的第一硬掩膜材料层表面的第二硬掩膜材料层，所述第二硬掩膜材料层的表面与所述第一硬掩膜材料层的表面齐平。
可选的，所述第二硬掩膜材料层的厚度为100nm～200nm。
可选的，所述第一硬掩膜材料层的材料包括氮化硅、氮氧化硅、无定形碳、碳氧化硅、氧化硅中的至少一种；所述第二硬掩膜材料层的材料包括氮化硅、氮氧化硅、无定形碳、碳氧化硅、氧化硅中的至少一种；所述第一硬掩膜材料层和所述第二硬掩膜材料层采用不同的材料。
可选的，还包括：位于所述衬底表面和所述硬掩膜层之间的垫氧化层。
为解决上述问题，本发明的具体实施方式还提供一种浅沟槽隔离结构，包括：衬底，所述衬底包括第一区域和第二区域；位于所述第一区域内的第一沟槽，和位于所述第二区域内的第二沟槽，所述第一沟槽的密度大于所述第二沟槽的密度，且所述第一沟槽和所述第二沟槽的深度相同；填充于所述第一沟槽和所述第二沟槽内的介电层。
可选的，所述第一沟槽的关键尺寸小于所述第二沟槽的关键尺寸。
本发明的浅沟槽隔离结构的形成方法通过在衬底的不同区域上形成具有不同刻蚀速率的硬掩膜层，通过硬掩膜层的刻蚀速率的不同，抵消在衬底不同区域内形成不同刻蚀密度导致的刻蚀负载效应导致的刻蚀速率的不同，从而在衬底的不同区域内形成深度相同的沟槽，进而形成相同深度的浅沟槽隔离结构。
附图说明
图1至图8为本发明一具体实施方式的浅沟槽隔离结构的形成过程的结构示意图。
具体实施方式
下面结合附图对本发明提供的浅沟槽隔离结构及其形成方法、掩膜结构的具体实施方式做详细说明。
请参考图1，提供衬底100，所述衬底100包括第一区域I和第二区域II，形成覆盖所述第一区域I和所述第二区域II的第一硬掩膜材料层102。
所述衬底100可以为单晶硅衬底、Ge衬底、SiGe衬底、SOI或GOI等；根据器件的实际需求，可以选择合适的半导体材料作为所述衬底100，在此不作限定。该具体实施方式中，所述衬底100为单晶硅晶圆。
所述衬底100包括第一区域I和第二区域II，分别用于形成不同尺寸的半导体器件。例如，该具体实施方式中，所述第一区域I用于形成存储单元阵列，器件尺寸较小，第一区域I内形成的器件密度较大；而第二区域II则用于形成存储器的外围区域，器件尺寸较大，分布密度也较小。
后续需要在所述衬底100的第一区域I和第二区域II内分别形成浅沟槽隔离结构，以在衬底100内的不同区域内形成不同尺寸和分布密度的有源区。
在形成所述第一硬掩膜材料层102之前，还可以在所述衬底100表面形成垫氧化层101，以减少后续对衬底100进行刻蚀时，对衬底100造成的刻蚀损伤。该具体实施方式中，所述垫氧化层101为氧化硅层。可以通过热氧化工艺在所述衬底100表面形成所述垫氧化层101。在一个具体实施方式中，所述垫氧化层101的厚度为
所述第一硬掩膜材料层102的材料包括氮化硅、氮氧化硅、无定形碳、碳氧化硅、氧化硅等硬掩膜材料中的至少一种，可以为单层结构也可以为多层复合结构。
所述第一硬掩膜材料层102用于形成后续刻蚀衬底100形成沟槽时的图形化掩膜层。所述第一硬掩膜材料层102的厚度可以根据待形成的沟槽深度进行设置，以便在刻蚀过程中，所述第一硬掩膜材料层102能够对非刻蚀区域起到足够的保护作用。
请参考图2，在所述第一硬掩膜材料层102表面形成暴露所述第一区域I上的第一硬掩膜材料层102的保护层200。
所述保护层200可以为图形化光刻胶层，覆盖所述第二区域II以及衬底100的其他区域，暴露出所述第一区域I。
请参考图3，以所述保护层200为掩膜，对所述第一区域I上的所述第一硬掩膜材料层102(请参考图2)进行回刻蚀。
以各向异性刻蚀工艺，对所述衬底100的第一区域I上暴露的第一硬掩膜材料层102进行刻蚀，使得所述第一区域I上的第一硬掩膜材料层102的厚度下降。该具体实施方式中，被回刻蚀后的第一区域I上的第一硬掩膜材料层102a的厚度小于所述第二区域II上的未被刻蚀的第一硬掩膜材料层102b。可以根据后续在所述第一区域I和第二区域II内形成的沟槽的图形密度差异，调整所述第一硬掩膜材料层102a与所述第一硬掩膜材料层102b之间的高度差。在一个具体实施方式中，所述第一硬掩膜材料层102a与所述第一硬掩膜材料层102b之间的高度差为100nm～200nm。
在其他具体实施方式中，也可以将所述第一区域I上的第一硬掩膜材料层102a完全去除，暴露出所述垫氧化层101或所述衬底100的表面。
请参考图4，去除所述保护层200，在所述第一区域I上的被回刻蚀后的所述第一硬掩膜材料层102a表面形成第二硬掩膜材料层400，并进行平坦化处理，使得所述第二硬掩膜材料层400与所述第二区域II上的第一硬掩膜材料层102b的表面齐平。
所述第二硬掩膜材料层400的材料包括氮化硅、氮氧化硅、无定形碳、碳氧化硅、氧化硅等硬掩膜材料中的至少一种，可以是单层结构也可以是多层复合结构。在一些具体实施方式中，所述第二硬掩膜材料层400的厚度为100nm～200nm。
所述第二硬掩膜材料层400的材料与所述第一硬掩膜材料层102b的材料不同，在同样的刻蚀工艺下，两者具有不同的刻蚀速率。在一个具体实施方式中，所述第一硬掩膜材料层102b的材料为氮化硅，所述第二硬掩膜材料层400的材料为氧化硅。
所述衬底100的第一区域I上形成有第一硬掩膜材料层102a和位于所述第一硬掩膜材料层102a表面的第二硬掩膜材料层400，作为第一区域硬掩膜层；所述衬底100的第二区域II上形成有第一硬掩膜材料层102b，作为第二区域硬掩膜层；所述第一区域硬掩膜层和所述第二区域硬掩膜层的表面齐平，所述第一区域硬掩膜层和所述第二区域硬掩膜层共同作为覆盖所述衬底100的硬掩膜层。
所述第一区域硬掩膜层与所述第二区域硬掩膜层具有不同的刻蚀速率，对所述第一区域硬掩膜层与所述第二区域硬掩膜层进行刻蚀时，相同时间内，对两者的刻蚀深度不同。该具体实施方式中，所述第一区域硬掩膜层与所述第二区域硬掩膜层的刻蚀速率差异主要通过所述第二硬掩膜材料层400的材料以及厚度进行调整，以调整两者在相同时间内的刻蚀深度差。若衬底100的第一区域I内待刻蚀图形密度大于第二区域Ⅱ内待刻蚀图形密度，则可以使得第一区域硬掩膜层的刻蚀速率大于所述第二区域硬掩膜层；若衬底100的第一区域I内待刻蚀图形密度小于第二区域I内待刻蚀图形密度，则可以使得第一区域硬掩膜层的刻蚀速率小于所述第二区域硬掩膜层；通过对两个区域的硬掩膜层的刻蚀速率差异抵消由于图形密度不同带来的刻蚀负载效应。
在其他具体实施方式中，所述第一区域I上的第一区域硬掩膜层可以仅包括单层掩膜材料，所述第二区域II上的第二区域硬掩膜层也仅包括单层掩膜材料，分别采用不同的材料，具有不同的刻蚀速率。
请参考图5，在所述硬掩膜层表面形成图形化掩膜层500，所述图形化掩膜层500内形成有位于第一区域I上的第一图形501以及位于第二区域II上的第二图形502。所述第一图形501的分布密度大于位于所述第二图形502的分布密度。
该具体实施方式中，所述第一图形501的关键尺寸小于所述第二图形502的关键尺寸；且相邻的第一图形501之间的间距小于相邻的第二图形502之间的间距。
所述第一图形501和第二图形502用于分别定义待形成于所述衬底100的第一区域I和第二区域II内的沟槽的尺寸和形状。
请参考图6，以所述图形化掩膜层500为掩膜，采用各向异性刻蚀工艺依次刻蚀所述硬掩膜层，形成图形化硬掩膜层。
沿所述第一图形501刻蚀所述第二硬掩膜材料层400、第一硬掩膜材料层201a，形成第一硬掩膜图形601；沿所述第二图形502刻蚀所述第一硬掩膜材料层201b，形成第二硬掩膜图形602。
所述各向异性刻蚀工艺对所述第一区域硬掩膜层的刻蚀速率大于对所述第二区域硬掩膜层的刻蚀速率，因此，在同样的刻蚀时间内，对所述第一区域硬掩膜层的刻蚀深度大于对所述第二区域硬掩膜层的刻蚀深度。该具体实施方式中，以所述第一区域I上的垫氧化层101为停止层，当对所述第一区域I上的第一区域硬掩膜层刻蚀至所述衬底100表面时，停止所述各向异性刻蚀，此时，第二区域II上仅刻蚀了部分厚度的第一硬掩膜材料层201b。
通过刻蚀所述衬底100上的硬掩膜层，将所述第一图形501和所述第二图形502转移至所述图形化硬掩膜层内，分别形成第一硬掩膜图形601和第二硬掩膜图形602，所述第一硬掩膜图形601和第二硬掩膜图形602的刻蚀深度差可以根据第一区域I和第二区域II上图形密度导致的对衬底的刻蚀速率的不同而调整，使的最终在所述第一区域I和第二区域II内刻蚀形成的沟槽深度相同。
请参考图7，以所述图形化硬掩膜层为掩膜，刻蚀所述衬底100，在所述衬底100的第一区域I内形成第一沟槽701，在所述第二区域II内形成第二沟槽702。
沿所述第一硬掩膜图形601和第二硬掩膜图形602对所述衬底100进行刻蚀。由于所述第一硬掩膜图形601的图形密度大于所述第二硬掩膜图形602的图形密度，由于刻蚀负载效应，对所述衬底100的第二区域II的刻蚀速率大于对所述第一区域I的刻蚀速率。但是由于所述第一硬掩膜图形601的深度大于所述第二硬掩膜图形602的深度，因此，在刻蚀所述第二区域II的过程中，还需要再刻蚀部分厚度的第一硬掩材料层102b，然后才会对衬底100进行刻蚀。因此，在所述第二区域II上，刻蚀的总深度为沟槽深度加上第二硬掩膜图形602底部的部分厚度的第二掩膜材料层102b，而在所述第一区域I上，刻蚀的总深度为沟槽深度，小于在第二区域II上的刻蚀深度，从而可以抵消由于图形密度不同而导致的刻蚀速率差异，通过调整第一硬掩膜图形601与第二硬掩膜图形602之间的深度差，可以使得最终在衬底100内形成的第一沟槽701和第二沟槽702的深度相同或者差异在设定范围内。
在另一具体实施方式中，图6和图7的步骤也可以仅通过一次刻蚀工艺实现。具体的，采用的刻蚀气体可以F基为主的刻蚀气体，如CF4、CHF3或CH2F2等，以所述图形化掩膜层500为掩膜刻蚀所述硬掩膜层以及衬底100，在所述衬底100内形成第一沟槽701和第二沟槽702，所述衬底100表面的各掩膜层在刻蚀过程中被消耗去除，或者在刻蚀结束后，通过清洗去除衬底100表面的各个掩膜层。
请参考图8，在所述第一沟槽701(请参考图7)和所述第二沟槽702(请参考图7)内填充介电层，形成位于所述衬底100的第一区域I内的第一浅沟槽隔离结构801以及位于所述衬底100的第二区域II内的第二浅沟槽隔离结构802。
所述介电层的材料可以为氧化硅、氮氧化硅、碳氧化硅或高k介电材料等绝缘材料，以形成各有源区之间的隔离结构。
可以采用化学气相沉积工艺、旋涂工艺等形成填充满所述第一沟槽701和所述第二沟槽702，且覆盖所述衬底100表面的介电材料；然后对所述介电材料进行平坦化处理，形成仅填充于所述第一沟槽701和所述第二沟槽702内的介电层。
该具体实施方式中，所述第一浅沟槽隔离结构801和所述第二浅沟槽隔离结构802的深度相同，具有相同的隔离特性。
上述浅沟槽隔离结构的形成方法通过在衬底的不同区域上形成具有不同刻蚀速率的硬掩膜层，通过硬掩膜层的刻蚀速率的不同，抵消在衬底不同区域内形成不同刻蚀密度导致的刻蚀负载效应导致的刻蚀速率的不同，从而在衬底的不同区域内形成深度相同的沟槽，进而形成相同深度的浅沟槽隔离结构。
本发明的具体实施方式还提供一种用于形成浅沟槽隔离结构的掩膜结构。
请参考图5，为所述掩膜结构的结构示意图。
所述掩膜结构位于衬底100上，所述衬底100包括第一区域I和第二区域II，所述掩膜结构包括覆盖所述衬底的硬掩膜层和位于所述硬掩膜层表面的图形化掩膜层500。
所述硬掩膜层包括覆盖所述第一区域的第一区域硬掩膜层和覆盖所述第二区域的第二区域硬掩膜层，在各向异性刻蚀工艺下，所述第一区域硬掩膜层的刻蚀速率大于对所述第二区域硬掩膜层的刻蚀速率。
所述图形化掩膜层500内形成有位于第一区域I上的第一图形501和位于所述第二区域II上的第二图形502。所述第一图形501分布密度大于所述第二图形502的分布密度。
该具体实施方式中，所述第一图形501的图形关键尺寸小于所述第二图形502的图形关键尺寸。相邻第一图形501之间的间距小于相邻第二图形502之间的间距。
所述第一区域硬掩膜层与所述第二区域硬掩膜层分别采用不同的材料。
该具体实施方式中，所述硬掩膜层包括覆盖所述第一区域I和所述第二区域II的第一硬掩膜材料层102a和102b，位于所述第一区域I上的第一硬掩膜材料层102a的表面低于位于所述第二区域II上的第一硬掩膜材料层102b的表面；还包括位于所述第一区域I上的第一硬掩膜材料层102a表面的第二硬掩膜材料层400，所述第二硬掩膜材料400的表面与所述第二区域II上的第一硬掩膜材料层102b的表面齐平。所述第一硬掩膜材料层102a与所述第二硬掩膜材料400作为第一区域硬掩膜层；所述第一硬掩膜材料层102b作为第二区域硬掩膜层。
所述第二硬掩膜材料层400的厚度为100nm～200nm。可以根据所述第一图形501和第二图形502的密度差异，调整所述第二硬掩膜材料层400的厚度以及与所述第一硬掩膜材料层102b之间的刻蚀速率差异。
所述第一硬掩膜材料层102a和102b的材料包括氮化硅、氮氧化硅、无定形碳、碳氧化硅、氧化硅中的至少一种；所述第二硬掩膜材料层400的材料包括氮化硅、氮氧化硅、无定形碳、碳氧化硅、氧化硅中的至少一种。所述第一硬掩膜材料层102a和102b与所述第二硬掩膜材料层400分别采用不同的材料，以使得所述第一区域硬掩膜层与所述第二区域硬掩膜层具有不同的刻蚀速率。
在其他具体实施方式中，所述第一区域硬掩膜层和第二区域硬掩膜层可以分别为单层掩膜层结构，分别采用不同的材料。
该具体实施方式中，所述衬底100与所述掩膜结构之间还形成有位于所述衬底100表面的垫氧化层101。所述垫氧化层101能够减少后续刻蚀衬底100的过程中，对衬底100表面造成的刻蚀损伤。
本发明的具体实施方式中，还提供一种可以采用上述掩膜结构形成的浅沟槽隔离结构。
请参考图8，为本发明一具体实施方式的浅沟槽隔离结构的示意图。
所述浅沟槽隔离结构包括衬底100，所述衬底包括第一区域I和第二区域II；位于所述第一区域内的第一沟槽，和位于所述第二区域内的第二沟槽，所述第一区域内的第一沟槽的分布密度大于所述第二区域内的第二沟槽的分布密度，且所述第一沟槽和所述第二沟槽的深度相同；填充于所述第一沟槽和所述第二沟槽内的介电层，分别作为第一区域I内的第一浅沟槽隔离结构801和第二区域II内的第二浅沟槽隔离结构802。
所述第一沟槽即所述第一浅沟槽隔离结构801的关键尺寸小于所述第二沟槽即所述第二浅沟槽隔离结构802的关键尺寸。相邻第一浅沟槽隔离结构801之间的间距小于相邻第二浅沟槽隔离结构802之间的间距。
在不同图形密度的区域内的浅沟槽隔离结构的深度相同，使得不同区域内的浅沟槽隔离结构具有相同的隔离效果。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (18)
1.一种浅沟槽隔离结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区域和第二区域；
形成覆盖所述衬底表面的硬掩膜层，所述硬掩膜层包括：覆盖所述第一区域的第一区域硬掩膜层和覆盖所述第二区域的第二区域硬掩膜层，所述第一区域硬掩膜层和所述第二区域硬掩膜层的表面齐平；
在所述硬掩膜层表面形成图形化掩膜层，所述图形化掩膜层内形成有位于第一区域上的第一图形和位于所述第二区域上的第二图形，所述第一图形的密度大于所述第二图形的密度；
以所述图形化掩膜层为掩膜，采用各向异性刻蚀工艺依次刻蚀所述硬掩膜层和衬底，在所述衬底的第一区域内形成第一沟槽，在所述第二区域内形成第二沟槽，所述各向异性刻蚀工艺对所述第一区域硬掩膜层的刻蚀速率大于对所述第二区域硬掩膜层的刻蚀速率；
在所述第一沟槽和所述第二沟槽内填充介电层，形成浅沟槽隔离结构。
2.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一沟槽的深度与所述第二沟槽的深度相同。
3.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，第一图形的关键尺寸小于所述第二图形的关键尺寸。
4.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一区域硬掩膜层与所述第二区域硬掩膜层分别采用不同的材料。
5.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述硬掩膜层包括：覆盖所述第一区域和所述第二区域的第一硬掩膜材料层，位于所述第一区域上的第一硬掩膜材料层的表面低于位于所述第二区域上的第一硬掩膜材料层的表面；位于所述第一区域上的第一硬掩膜材料层表面的第二硬掩膜材料层，所述第二硬掩膜材料层的表面与所述第二区域上的第一硬掩膜材料层的表面齐平。
6.根据权利要求5所述的浅沟槽隔离结构的形成方法，其特征在于，所述硬掩膜层的形成方法包括：形成覆盖所述第一区域和所述第二区域的第一硬掩膜材料层；对所述第一区域上的所述第一硬掩膜材料层进行回刻蚀；在所述第一区域上的被回刻蚀后的所述第一硬掩膜材料层表面形成第二硬掩膜材料层，并进行平坦化处理，使得所述第二硬掩膜材料层与所述第二区域上的第一硬掩膜材料层的表面齐平。
7.根据权利要求5所述的浅沟槽隔离结构的形成方法，其特征在于，所述第二硬掩膜材料层的厚度为100nm～200nm。
8.根据权利要求5所述的浅沟槽隔离结构的形成方法，其特征在于，第一硬掩膜材料层的材料包括氮化硅、氮氧化硅、无定形碳、碳氧化硅、氧化硅中的至少一种；所述第二硬掩膜材料层的材料包括氮化硅、氮氧化硅、无定形碳、碳氧化硅、氧化硅中的至少一种；所述第一硬掩膜材料层和所述第二硬掩膜材料层采用不同的材料。
9.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，还包括在形成所述硬掩膜层之前，在所述衬底表面形成垫氧化层。
10.一种用于形成浅沟槽隔离结构的掩膜结构，其特征在于，包括：
所述掩膜结构位于衬底上，所述衬底包括第一区域和第二区域，所述掩膜结构包括覆盖所述衬底的硬掩膜层和位于所述硬掩膜层表面的图形化掩膜层；
所述硬掩膜层包括覆盖所述第一区域的第一区域硬掩膜层和覆盖所述第二区域的第二区域硬掩膜层，在各向异性刻蚀工艺下，所述第一区域硬掩膜层的刻蚀速率大于对所述第二区域硬掩膜层的刻蚀速率；
所述图形化掩膜层内形成有位于所述第一区域上的第一图形和位于所述第二区域上的第二图形，所述第一图形的密度大于所述第二图形的密度。
11.根据权利要求10所述的掩膜结构，其特征在于，所述第一图形的关键尺寸小于所述第二图形的关键尺寸。
12.根据权利要求10所述的掩膜结构，其特征在于，所述第一区域硬掩膜层与所述第二区域硬掩膜层分别采用不同的材料。
13.根据权利要求10所述的掩膜结构，其特征在于，所述硬掩膜层包括：覆盖所述第一区域和所述第二区域的第一硬掩膜材料层，位于所述第一区域上的第一硬掩膜材料层的表面低于位于所述第二区域上的第一硬掩膜材料层的表面；位于所述第一区域上的第一硬掩膜材料层表面的第二硬掩膜材料层，所述第二硬掩膜材料层的表面与所述第一硬掩膜材料层的表面齐平。
14.根据权利要求13所述的掩膜结构，其特征在于，所述第二硬掩膜材料层的厚度为100nm～200nm。
15.根据权利要求13所述的掩膜结构，其特征在于，所述第一硬掩膜材料层的材料包括氮化硅、氮氧化硅、无定形碳、碳氧化硅、氧化硅中的至少一种；所述第二硬掩膜材料层的材料包括氮化硅、氮氧化硅、无定形碳、碳氧化硅、氧化硅中的至少一种；所述第一硬掩膜材料层和所述第二硬掩膜材料层采用不同的材料。
16.根据权利要求10所述的掩膜结构，其特征在于，还包括：位于所述衬底表面和所述硬掩膜层之间的垫氧化层。
17.一种浅沟槽隔离结构，其特征在于，包括：
衬底，所述衬底包括第一区域和第二区域；
位于所述第一区域内的第一沟槽，和位于所述第二区域内的第二沟槽，所述第一沟槽的密度大于所述第二沟槽的密度，且所述第一沟槽和所述第二沟槽的深度相同；
填充于所述第一沟槽和所述第二沟槽内的介电层。
18.根据权利要求17所述的浅沟槽隔离结构，其特征在于，所述第一沟槽的关键尺寸小于所述第二沟槽的关键尺寸。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911105656.9A CN112802796A (zh) | 2019-11-13 | 2019-11-13 | 浅沟槽隔离结构及其形成方法、掩膜结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911105656.9A CN112802796A (zh) | 2019-11-13 | 2019-11-13 | 浅沟槽隔离结构及其形成方法、掩膜结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112802796A true CN112802796A (zh) | 2021-05-14 |
Family
ID=75803298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911105656.9A Pending CN112802796A (zh) | 2019-11-13 | 2019-11-13 | 浅沟槽隔离结构及其形成方法、掩膜结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112802796A (zh) |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291357B1 (en) * | 1999-10-06 | 2001-09-18 | Applied Materials, Inc. | Method and apparatus for etching a substrate with reduced microloading |
| US6482716B1 (en) * | 2000-01-11 | 2002-11-19 | Infineon Technologies North America Corp. | Uniform recess depth of recessed resist layers in trench structure |
| US20020190342A1 (en) * | 2001-06-19 | 2002-12-19 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device having trench isolation structure |
| JP2004241586A (ja) * | 2003-02-05 | 2004-08-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| US20050148184A1 (en) * | 2004-01-05 | 2005-07-07 | Chia-Rung Hsu | Chemical mechanical polishing process for forming shallow trench isolation structure |
| KR20050112996A (ko) * | 2004-05-28 | 2005-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| US20100197109A1 (en) * | 2009-02-02 | 2010-08-05 | Samsung Electronics Co., Ltd. | Method of forming isolation structure of semiconductor device |
| CN101882619A (zh) * | 2009-05-08 | 2010-11-10 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| JP2015153804A (ja) * | 2014-02-12 | 2015-08-24 | 株式会社日立ハイテクノロジーズ | 半導体装置の製造方法 |
| CN105355587A (zh) * | 2015-10-14 | 2016-02-24 | 上海华力微电子有限公司 | 一种避免浅沟槽隔离结构出现深度负载效应的方法 |
| CN107204339A (zh) * | 2016-03-09 | 2017-09-26 | 中芯国际集成电路制造(上海)有限公司 | 隔离结构的形成方法和半导体结构的形成方法 |
| CN108054085A (zh) * | 2017-03-30 | 2018-05-18 | 睿力集成电路有限公司 | 存储器及其制备方法 |
| US20180166321A1 (en) * | 2016-12-14 | 2018-06-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with reduced trench loading effect |
| CN109755171A (zh) * | 2017-11-06 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的形成方法和浅沟槽隔离结构的形成方法 |
| US20190198382A1 (en) * | 2017-12-22 | 2019-06-27 | Texas Instruments Incorporated | Selective etches for reducing cone formation in shallow trench isolations |
| CN209087842U (zh) * | 2018-09-26 | 2019-07-09 | 长鑫存储技术有限公司 | 一种半导体结构 |
| CN210837709U (zh) * | 2019-11-13 | 2020-06-23 | 长鑫存储技术有限公司 | 浅沟槽隔离结构和掩膜结构 |
-
2019
- 2019-11-13 CN CN201911105656.9A patent/CN112802796A/zh active Pending
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291357B1 (en) * | 1999-10-06 | 2001-09-18 | Applied Materials, Inc. | Method and apparatus for etching a substrate with reduced microloading |
| US6482716B1 (en) * | 2000-01-11 | 2002-11-19 | Infineon Technologies North America Corp. | Uniform recess depth of recessed resist layers in trench structure |
| US20020190342A1 (en) * | 2001-06-19 | 2002-12-19 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device having trench isolation structure |
| JP2004241586A (ja) * | 2003-02-05 | 2004-08-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| US20050148184A1 (en) * | 2004-01-05 | 2005-07-07 | Chia-Rung Hsu | Chemical mechanical polishing process for forming shallow trench isolation structure |
| KR20050112996A (ko) * | 2004-05-28 | 2005-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| US20100197109A1 (en) * | 2009-02-02 | 2010-08-05 | Samsung Electronics Co., Ltd. | Method of forming isolation structure of semiconductor device |
| CN101882619A (zh) * | 2009-05-08 | 2010-11-10 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| JP2015153804A (ja) * | 2014-02-12 | 2015-08-24 | 株式会社日立ハイテクノロジーズ | 半導体装置の製造方法 |
| CN105355587A (zh) * | 2015-10-14 | 2016-02-24 | 上海华力微电子有限公司 | 一种避免浅沟槽隔离结构出现深度负载效应的方法 |
| CN107204339A (zh) * | 2016-03-09 | 2017-09-26 | 中芯国际集成电路制造(上海)有限公司 | 隔离结构的形成方法和半导体结构的形成方法 |
| US20180166321A1 (en) * | 2016-12-14 | 2018-06-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with reduced trench loading effect |
| CN108054085A (zh) * | 2017-03-30 | 2018-05-18 | 睿力集成电路有限公司 | 存储器及其制备方法 |
| CN109755171A (zh) * | 2017-11-06 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的形成方法和浅沟槽隔离结构的形成方法 |
| US20190198382A1 (en) * | 2017-12-22 | 2019-06-27 | Texas Instruments Incorporated | Selective etches for reducing cone formation in shallow trench isolations |
| CN209087842U (zh) * | 2018-09-26 | 2019-07-09 | 长鑫存储技术有限公司 | 一种半导体结构 |
| CN210837709U (zh) * | 2019-11-13 | 2020-06-23 | 长鑫存储技术有限公司 | 浅沟槽隔离结构和掩膜结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7642172B2 (en) | Method of forming isolation layer in semiconductor device | |
| KR20030013761A (ko) | 트렌치 소자분리 구조체 및 그 형성 방법 | |
| US6825544B1 (en) | Method for shallow trench isolation and shallow trench isolation structure | |
| JPH09107028A (ja) | 半導体装置の素子分離方法 | |
| CN110896046A (zh) | 浅沟槽隔离结构、半导体器件及其制备方法 | |
| US7358145B2 (en) | Method of fabricating shallow trench isolation structure | |
| CN210837709U (zh) | 浅沟槽隔离结构和掩膜结构 | |
| CN110896047A (zh) | 浅沟槽隔离结构和半导体器件的制备方法 | |
| US6103581A (en) | Method for producing shallow trench isolation structure | |
| CN112802796A (zh) | 浅沟槽隔离结构及其形成方法、掩膜结构 | |
| KR100538882B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100478496B1 (ko) | 반도체 소자의 트렌치 산화막 형성 방법 | |
| US20080160744A1 (en) | Method for fabricating semiconductor device and improving thin film uniformity | |
| CN117790319B (zh) | 一种半导体器件的形成方法 | |
| CN107799408B (zh) | 半导体器件的制备方法 | |
| KR100700283B1 (ko) | 반도체소자의 소자분리용 트랜치 형성방법 | |
| KR101095066B1 (ko) | 반도체 소자의 제조 방법 | |
| CN117423610A (zh) | 一种半导体制程中的刻蚀方法 | |
| CN116805573A (zh) | 半导体结构及其制备方法 | |
| TWI546942B (zh) | 半導體裝置以及製造其之伴隨著減小的表面起伏與減少的字元線縱梁殘餘材料的方法 | |
| KR20050003061A (ko) | 반사방지막을 이용한 반도체 소자의 트렌치 소자분리막형성방법 | |
| KR20120042045A (ko) | 반도체 소자의 제조 방법 | |
| KR100712811B1 (ko) | 소자분리용 트랜치 형성방법 | |
| KR20050019616A (ko) | 집적 회로 소자 리세스 트랜지스터의 제조방법 및 이에의해 제조된 집적 회로 소자의 리세스 트랜지스터 | |
| CN114496738A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |