CN114496738A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114496738A
CN114496738A CN202011269206.6A CN202011269206A CN114496738A CN 114496738 A CN114496738 A CN 114496738A CN 202011269206 A CN202011269206 A CN 202011269206A CN 114496738 A CN114496738 A CN 114496738A
Authority
CN
China
Prior art keywords
layer
side wall
forming
pattern
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011269206.6A
Other languages
English (en)
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202011269206.6A priority Critical patent/CN114496738A/zh
Publication of CN114496738A publication Critical patent/CN114496738A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构的形成方法，包括：提供基底，基底上形成有图形传递材料层；在图形传递材料层上形成掩膜层，掩膜层内形成有贯穿掩膜层的开口；在开口的侧壁形成侧墙层；以侧墙层为掩膜，对开口底部的图形传递材料层进行第一离子注入，向图形传递材料层中注入目标离子，形成贯穿图形传递材料层的图形层，其中，目标离子用于提高材料传递层和图形层之间的刻蚀选择比；形成图形层后，去除掩膜层和侧墙层。本发明通过在开口形成侧墙层，在沿图形层厚度的方向上，易于使图形层各位置处的目标离子浓度均满足工艺需求，同时，改善目标离子在靠近开口底部位置处横向扩散严重的问题，从而有利于提高图形层的侧壁垂直度和线宽精度，进而提高图形传递的精度。

Description

半导体结构的形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体集成电路(integrated circuit，IC)产业的快速增长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何提高图形传递的精度成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法，提高图形传递精度。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有图形传递材料层；在所述图形传递材料层上形成掩膜层，所述掩膜层内形成有贯穿所述掩膜层的开口；在所述开口的侧壁形成侧墙层；以所述侧墙层为掩膜，对所述开口底部的图形传递材料层进行第一离子注入，向所述图形传递材料层中注入目标离子，形成贯穿所述图形传递材料层的图形层，其中，所述目标离子用于提高所述材料传递层和所述图形层之间的刻蚀选择比；形成所述图形层后，去除所述掩膜层和所述侧墙层。
可选的，对所述开口底部的图形传递材料层进行目标离子注入的步骤中，所述目标离子用于提高所述图形层的耐刻蚀度；形成所述图形层后，所述形成方法还包括：去除剩余的所述图形传递材料层。
可选的，形成所述侧墙层的步骤包括：在所述开口的底部和侧壁形成侧墙材料层，所述侧墙材料层还覆盖所述掩膜层的顶部；将位于所述开口底部和所述掩膜层顶部的所述侧墙材料层去除，保留所述开口侧壁的所述侧墙材料层作为侧墙层。
可选的，形成所述侧墙层的步骤包括：在所述开口的底部和侧壁形成侧墙材料层，所述侧墙材料层还覆盖所述掩膜层的顶部，其中，位于所述开口侧壁的所述侧墙材料层作为侧墙层。
可选的，在所述第一离子注入后，去除所述掩膜层和侧墙层之前，所述形成方法还包括：去除位于所述开口底部和掩膜层顶部的所述侧墙材料层，保留所述侧墙层；去除位于所述开口底部和掩膜层顶部的所述侧墙材料层后，以所述侧墙层为掩膜，对所述开口露出的所述图形层进行第二次离子注入，向所述图形层中注入所述目标离子。
可选的，所述第二次离子注入的注入能量小于所述第一离子注入的注入能量，所述第二次离子注入的注入剂量大于所述第一离子注入的注入剂量。
可选的，在形成所述图形层后，去除所述掩膜层和侧墙层之前，所述形成方法还包括：在所述开口中形成保护层，用于在去除所述掩膜层的过程中保护所述图形层；所述形成方法还包括：去除所述保护层。
可选的，所述开口中形成所述保护层的步骤包括：在所述开口中填充保护材料层；对所述保护材料层进行平坦化处理，保留所述开口中的保护材料层作为保护层。
可选的，所述开口中形成所述保护层之后，采用化学机械磨工艺去除所述掩膜层，且在化学机械磨工艺的过程中，去除所述保护层和侧墙层。
可选的，形成所述保护层之后，以所述保护层和侧墙层为掩膜，刻蚀去除所述掩膜层；去除剩余的所述图形传递材料层的步骤包括：以所述保护层和侧墙层为掩膜，刻蚀去除剩余的所述图形传递材料层；去除剩余的所述图形传递材料层之后，去除所述保护层和所述侧墙层。
可选的，所述保护层的材料与所述侧墙层的材料相同。
可选的，采用原子层沉积工艺或者化学气相沉积工艺，形成所述侧墙材料层。
可选的，所述侧墙层的材料包括SiCN、SiN和SiC中的一种或多种。
可选的，沿垂直于所述开口侧壁的方向，所述侧墙层的厚度为5nm至20nm。
可选的，所述保护层的材料包括SiCN、SiN和SiC中的一种或多种。
可选的，所述图形传递材料层的材料包括非晶硅或多晶硅中的一种或两种。
可选的，采用湿法刻蚀的工艺，去剩余的所述图形传递材料层。
可选的，所述目标离子包括B、BF、C和In中的一种或多种。
可选的，所述第一离子注入的参数包括：注入能量为5KeV至20KeV，注入剂量为2E14原子每平方厘米至2E15原子每平方厘米，注入角度为0°至5°。
可选的，所述第二离子注入的参数包括：注入能量为2KeV至12KeV，注入剂量为5E14原子每平方厘米至5E15原子每平方厘米，注入角度为0°至5°。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的形成方法中，在所述掩膜层中形成所述开口后，在所述开口的侧壁形成侧墙层，且在形成所述侧墙层后，对所述开口底部的图形传递材料层进行第一离子注入，形成贯穿所述图形传递材料层的图形层，其中，所述目标离子用于提高所述图形传递材料层和所述图形层之间的刻蚀选择比；目标离子被注入至图形传递材料层中后，通常还会发生离子的横向扩散，由于所述侧墙层占据了所述开口的部分空间，目标离子经由所述侧墙层露出的图形传递材料层表面被注入至所述图形传递材料层中，所述侧墙层能够为目标离子的横向扩散提供余量，因此，在形成所述图形层后，沿所述图形层厚度的方向上，易于使所述图形层各位置处的目标离子浓度均满足工艺需求，同时，能够改善所述目标离子在靠近开口底部位置处横向扩散严重的问题，从而有利于提高图形层的侧壁垂直度和线宽精度，进而提高图形传递的精度。
附图说明
图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；
图5至图12是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图13至图19是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
具体实施方式
目前器件的电学性能和可靠性仍有待提高。现结合一种半导体结构的形成方法分析其电学性能和可靠性仍有待提高的原因。
参考图1至图4，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供基底10，所述基底10上形成有图形传递材料层20；在所述图形传递材料层20上形成刻蚀停止层30；在所述刻蚀停止层30上形成掩膜层31；在所述掩膜层31上形成抗反射涂层32。
参考图2，采用图形化的工艺，在所述掩膜层31内形成开口33，所述开口33贯穿所述刻蚀停止层30、掩膜层31和抗反射涂层32。
参考图3，形成所述开口33(如图2所示)后，对所述开口33底部的所述图形传递材料层20进行离子注入，形成贯穿所述图形传递材料层20的图形层21。
其中，目标离子的注入用于提高所述图形层21和图形传递材料层20的刻蚀选择比。例如，目标离子的注入用于提高所述图形层21的耐刻蚀度。
参考图4，在形成所述图形层21后，去除所述刻蚀停止层30、所述掩膜层31和所述抗反射涂层32。
在图4所述步骤之后，后续还包括：去除所述图形层21露出的剩余的所述图形传递材料层20，从而利用所述图形层21将图形传递至基底10中。
但是，由于向所述图形传递材料层20注入离子时，随着注入深度的增加，离子浓度通常会逐渐减小，而且，离子被注入至图形传递材料层20中后，通常还会发生离子的横向扩散，且横向扩散程度随着注入深度的增大而减缓，因此，在靠近所述图形层21的顶面位置处，离子浓度较高，同时，受到离子横向扩散的影响，图形层21的顶部线宽尺寸更大，相应的，在靠近所述图形层21底部位置处，离子浓度过低，且图形层21的底部线宽尺寸更小，最终导致形成的所述图形层21的形成呈倒梯形，此外，还容易导致所述图形层21中靠近其底部位置处的材料与图形传递材料层20的被刻蚀速率相接近，以至于在去除剩余的所述图形传递材料层20后，容易产生底部空洞(footing)缺陷，从而容易发生图形层21坍塌的问题，进而导致图形传递精度下降的问题。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有图形传递材料层；在所述图形传递材料层上形成掩膜层，所述掩膜层内形成有贯穿所述掩膜层的开口；在所述开口的侧壁形成侧墙层；以所述侧墙层为掩膜，对所述开口底部的图形传递材料层进行第一离子注入，向所述图形传递材料层中注入目标离子，形成贯穿所述图形传递材料层的图形层，其中，所述目标离子用于提高所述材料传递层和所述图形层之间的刻蚀选择比；形成所述图形层后，去除所述掩膜层和所述侧墙层。
本发明实施例提供的形成方法中，在所述掩膜层中形成所述开口后，在所述开口的侧壁形成侧墙层，且在形成所述侧墙层后，对所述开口底部的图形传递材料层进行第一离子注入，形成贯穿所述图形传递材料层的图形层，其中，所述目标离子用于提高所述图形传递材料层和所述图形层之间的刻蚀选择比；目标离子被注入至图形传递材料层中后，通常还会发生离子的横向扩散，由于所述侧墙层占据了所述开口的部分空间，目标离子经由所述侧墙层露出的图形传递材料层表面被注入至所述图形传递材料层中，所述侧墙层能够为目标离子的横向扩散提供余量，因此，在形成所述图形层后，沿所述图形层厚度的方向上，易于使所述图形层各位置处的目标离子浓度均满足工艺需求，同时，能够改善所述目标离子在靠近开口底部位置处横向扩散严重的问题，从而有利于提高图形层的侧壁垂直度和线宽精度，进而提高图形传递的精度。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图12是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图5，提供基底100，所述基底100上形成有图形传递材料层200。
所述基底100为后续工艺提供工艺操作基础。
根据实际工艺情况，所述基底100包括衬底以及形成于所述衬底上的功能结构，例如：所述功能结构可以包括MOS场效应晶体管等半导体器件、电阻结构等。
本实施例中，所述衬底的材料为硅。在另一些实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓和镓化铟中的一种或多种，所述衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。在其他实施例中，当所形成的半导体结构为鳍式场效应晶体管时，所述衬底还可以为具有鳍部的衬底。
本实施例中，以所述形成方法应用于半导体制程中的后段(back end of line，BEOL)工艺为例，所述基底100还包括形成于所述衬底上的金属层间介电层。后续在所述金属层间介电层中形成金属互连线。
作为一种示例，所述基底100的顶面即为所述金属层间介电层的顶面。
后续对所述图形传递材料层200进行图形化，从而利用图形化后的所述图形传递材料层200，将图形传递至所述基底100中。
本实施例中，所述图形传递材料层200的材料为无定形硅(a-Si)。无定形硅的工艺兼容性较高，通过选用无定形硅，便于通过离子掺杂的方式改变所述图形传递材料层200中部分区域的耐刻蚀度，从而便于对所述图形传递材料层200进行图形化。在其他实施例中，所述图形传递材料层的材料还可以为多晶硅。
本实施例中，所述图形传递材料层200上还形成有刻蚀停止层300。
后续在所述刻蚀停止层300上形成具有开口的掩膜层，且所述开口通过刻蚀所述掩膜层的方式形成，所述刻蚀停止层300的顶面作为刻蚀所述掩膜层形成所述开口的刻蚀停止处，从而降低对所述图形传递材料层200造成过刻蚀(over etch，OE)的概率。
本实施例中，所述刻蚀停止层300的材料为等离子体增强氧化(plasma enhanceoxide，PEOX)层。PEOX层采用等离子体增强化学气相沉积(plasma enhanced CVD，PECVD)工艺，PEOX层的致密度较高。
在其他实施例中，所述刻蚀停止层的材料还可以为SiCN、SiOC、SiN、SiON、AlN或AI2O3。
结合参考图5和图6，在所述图形传递材料层200上形成掩膜层310，所述掩膜层310内形成有贯穿所述掩膜层310的开口330。
所述掩膜层310用于作为后续图形化所述图形传递材料层200的掩膜。
具体地，后续对所述开口330底部的图形传递材料层200进行第一离子注入，所述掩膜层310用于作为进行所述第一离子注入时的掩膜。
本实施例中，所述掩膜层310的材料为旋涂碳(spin on carbon，SOC)。旋涂碳通过旋涂工艺所形成，工艺成本较低；而且，通过采用旋涂碳，有利于提高所述掩膜层310的顶面平整度，从而为所述开口330的形成提供良好的界面。
本实施例中，采用图形化的工艺，在所述掩膜层310内形成开口330。
具体地，所述图形化的工艺包括干法刻蚀工艺，通过刻蚀所述掩膜层310，从而在所述掩膜层310内形成所述开口330。
如图5所示，在形成所述开口330之前，还包括：在所述掩膜层310上形成抗反射图层320。
为了在所述掩膜层310中形成所述开口330，所述形成方法还包括：在所述抗反射图层320上形成图形化的光刻胶层(图未示)；相应的，以所述光刻胶层为掩膜，沿图形化的图形开口依次刻蚀所述抗反射图层320和掩膜层310，形成位于所述掩膜层310中的开口330。
其中，形成图形化的光刻胶层的制程包括光刻胶层的涂布、曝光和显影等步骤，所述抗反射涂层320用于减小曝光时的反射效应，从而提高图形的转移精度。
作为一种示例，所述抗反射图层320为底部抗反射涂(Bottom Anti-ReflectiveCoating，BARC)层。具体地，所述抗反射图层320的材料为Si-ARC(含硅的抗反射涂层)材料。
因此，在所述掩膜层310内形成开口330的过程中，先刻蚀所述抗反射涂层320，露出所述掩膜层310，再刻蚀所述抗反射涂层320露出的掩膜层310。
本实施例中，在刻蚀所述掩膜层310之后，再刻蚀所述刻蚀停止层300，从而露出所述图形传递材料层200。
通过露出所述图形传递材料层200，从而为后续对所述图形传递材料层200进行离子注入做准备。
因此，本实施例中，所述开口330贯穿所述刻蚀停止层300、所述掩膜层310和所述抗反射涂层320。
结合参考图7和图8，在所述开口330的侧壁形成侧墙层410。
后续以所述侧墙层410为掩膜，对所述开口330底部的图形传递材料层200进行第一离子注入，向所述图形传递材料层200中注入目标离子，形成贯穿所述图形传递材料层200的图形层，进行离子注入时，所述侧墙层410用于为目标离子在所述图形传递材料层200中的横向扩散提供余量。
具体地，形成所述侧墙层410的步骤包括：在所述开口330的底部和侧壁形成侧墙材料层400，所述侧墙材料层400还覆盖所述抗反射涂层320的顶部；去除位于所述开口330底部和所述抗反射涂层320顶部的所述侧墙材料层400，保留位于所述开口330侧壁的所述侧墙材料层400作为侧墙层410。
本实施例中，采用原子层沉积工艺，形成所述侧墙材料层400。
本实施例中，采用原子层沉积工艺形成的所述侧墙材料层400的厚度均匀性好，且具有良好的台阶覆盖(step coverage)能力，使得所述侧墙材料层400能够很好的保形覆盖所述开口330的底部和侧壁，以及所述抗反射涂层320的顶部。
在其他实施例中，也可以采用化学气相沉积工艺，形成所述侧墙材料层。
参考图8，采用干法刻蚀工艺(例如，各向异性的干法刻蚀工艺)，去除位于所述开口330底部和所述抗反射涂层320顶部的所述侧墙材料层400，保留位于所述开口330侧壁的所述侧墙材料层400作为侧墙层410。
各向异性干法刻蚀工艺具有各向异性的刻蚀特性，其纵向刻蚀速率远大于横向刻蚀速率，从而能够将所述开口330底部和抗反射涂层320顶部的侧墙材料层400去除的同时，使得所述开口330侧壁的侧墙材料层400被保留，有利于提高形成的侧墙层410的形貌质量，满足工艺需求。而且，通过选用干法刻蚀工艺，易于控制刻蚀停止位置，以降低对位于所述侧墙材料层400下方的膜层的损伤。
本实施例中，所述侧墙层410的材料包括SiCN、SiN和SiC中的一种或多种。
所述SiCN、SiN和SiC普遍具有硬度大、耐磨损的特性，使所形成的所述侧墙层410能保持良好的形貌，向所述图形传递材料层200传递图形时保持精准。
需要说明的是，沿垂直于所述开口330侧壁的方向，所述侧墙层410的厚度不宜过小，也不宜过大。如果所述侧墙层410的厚度过小，则在后续离子注入的过程中，难以为目标离子在所述图形传递材料层200中的横向扩散提供足够的余量，目标离子在所述侧墙材料层200中的横向扩散难以得到控制，在靠近所述开口330的底部位置处，容易导致目标离子横向扩散严重，从而导致图形层的顶部线宽尺寸(CD)过大；如果所述侧墙层410的厚度过大，则容易对所述目标离子的横向扩散提供的余量过大，从而容易导致图形层的线宽尺寸无法满足工艺需求。为此，本实施例中，所述侧墙层410的厚度为5nm至20nm。例如，所述侧墙层410的厚度为7nm、10nm、15nm或17nm。
参考图9，以所述侧墙层410为掩膜，对所述开口330底部的所述图形传递材料层200进行第一离子注入，向所述图形传递材料层200注入目标离子，形成所述图形层210。
所述目标离子用于提高所述图形传递材料层200和所述图形层210之间的刻蚀选择比。
目标离子被注入至图形传递材料层200中后，通常还会发生离子的横向扩散，由于所述侧墙层410占据了所述开口330的部分空间，目标离子经由所述侧墙层410露出的图形传递材料层200表面被注入至所述图形传递材料层200中，所述侧墙层410能够为目标离子的横向扩散提供余量，因此，在形成所述图形层210后，沿所述图形层210厚度的方向上，易于使所述图形层210各位置处的目标离子浓度均满足工艺需求，同时，能够改善所述目标离子在靠近所述开口330底部位置处横向扩散严重的问题，从而有利于提高图形层210的侧壁垂直度和线宽精度，进而提高图形传递的精度。
具体地，为了使所述图形层210各位置处的目标离子浓度均满足工艺需求，可以增大第一离子注入的注入能量，且由于侧墙层410能够为目标离子的横向扩散提供余量，降低了图形层210线宽尺寸过大的概率，易于使图形层210的线宽尺寸和侧壁形貌满足工艺需求。
根据工艺需求，形成所述图形层210后，剩余的图形传递材料层200可以为待去除的膜层，或者，所述图形层210可以为待去除的膜层。
本实施例中，注入目标离子形成的所述图形层210的耐刻蚀度大于所述图形传递材料层200，从而在后续去除所述剩余的图形传递材料层200时，使得所述图形层210被保留。在其他实施例中，根据不同的工艺和需求，也可以为：所述图形传递材料层的耐刻蚀度大于所述图形层。
所述目标离子可以为B、BF、C和In中的一种或多种。
通过注入所述目标离子B、BF、C和In中的一种或多种，能够显著提高所述图形层210的耐刻蚀度，进而提高所述图形传递材料层200和所述图形层210的刻蚀选择比。而且，所述目标离子的稳定性较高，有利于提高所述图形层210的热稳定性和化学稳定性，此外，所述目标离子是半导体领域中常用的掺杂离子，工艺兼容性较高。
所述第一离子注入的参数包括：注入能量为5KeV至20KeV，注入剂量为2E14原子每平方厘米至2E15原子每平方厘米，注入角度为0°至5°，其中，注入角度为离子注入方向与所述图形传递材料层表面法线方向的夹角。
所述第一离子注入的注入能量不宜过小，也不宜过大。如果注入能量过小，则难以保证整个厚度范围内的图形传递材料层200中均掺杂有所述目标离子，从而容易导致所述图形层210呈倒梯形，且后续去除剩余的图形传递材料层200时，容易导致所述图形层210底部出现空洞缺陷，进而导致图形层210坍塌；如果注入能量过大，所述目标离子容易被注入至图形传递材料层200下方的其他膜层中，从而影响后续制程的正常进行，且容易导致目标离子的横向扩散严重，从而容易导致图形层210的线宽尺寸过大。为此，本实施例中，所述第一离子注入的注入能量为5KeV至20KeV。例如，所述第一离子注入的注入能量为5KeV、10KeV、15KeV或20KeV。
所述第一离子注入的注入剂量不宜过低，也不宜过高。注入剂量越低，所述图形层210的掺杂浓度相应越低，所述图形传递材料层200与图形层210之间的刻蚀选择比难以满足工艺需求；如果注入剂量过高，所述图形层210的掺杂浓度相应过高，所述图形层210中的目标离子容易扩散至剩余的图形传递材料层200中，从而对后续刻蚀去除剩余的所述图形传递材料层200造成不良影响。为此，本实施例中，所述第一离子注入的注入剂量为2E14原子每平方厘米至2E15原子每平方厘米。
所述第一离子注入的注入方向与所述图形传递材料层200表面法线方向的夹角不宜过大。如果夹角过大，则该目标离子容易被误掺杂至其他区域位置处的图形传递材料层200中，而且，还会受到遮蔽效应的影响，从而影响后续形成所述图形层210。为此，本实施例中，第一离子注入的注入方向与所述图形传递材料层200表面法线方向的夹角为0°至5°。具体地，所述夹角可以为0度，即注入方向垂直于所述图形传递材料层200表面。
参考图10，在形成所述图形层210后，还包括：在所述开口330(如图9所示)中形成保护层420。
所述保护层420用于在后续去除所述掩膜层310的过程中保护所述图形层210。
后续制程还包括去除所述掩膜层310和剩余的所述图形传递材料层200，获得所述图形层210，因此，形成此保护层420，在去除所述掩膜层310的过程中保护所述图形层210，从而降低所述图形层210受损的概率，进而有利于保障所述图形层210的形貌质量和线宽精度，相应提高图形传递的精度。
具体地，形成所述保护层420的步骤包括：在所述开口330中填充保护材料层(图未示)；对所述保护材料层进行平坦化处理，保留所述开口330中的保护材料层作为保护层420。
本实施例中，采用化学机械研磨工艺，对所述保护材料层进行平坦化处理。
本实施例中，以所述抗反射涂层320的顶面作为停止位置，对所述保护材料层进行平坦化处理。
所述保护层420的材料可以为SiCN、SiN和SiC中的一种或多种。
所述SiCN、SiN和SiC普遍具有硬度大、耐磨损的特性，在去除所述掩膜层310时，所述保护层420对所述图形层210能起到较好的保护作用。
本实施例中，所述保护层420的材料与所述侧墙层410的材料相同。
所述保护层420与所述侧墙层410采用相同材料，降低所述保护层420与侧墙层410之间产生间隙或相互抵触问题的概率，所述保护层420与侧墙层410之间的粘附性较高，且后续能够在同一步骤中去除所述保护层420与侧墙层410，简化了工艺步骤。
参考图11，形成所述图形层210后，去除所述掩膜层310(如图8所示)和所述侧墙层410(如图8所示)。
去除所述掩膜层310和所述侧墙层410，露出所述图形层210和所述图形传递材料层200，从而为后续去除所述图形传递材料层200做准备。
本实施例中，所述形成方法还包括：去除所述保护层420。
后续去除所述图形层210露出的图形传递材料层200后，以所述图形层210为掩膜刻蚀所述基底100。通过去除所述保护层420，露出所述图形层210，从而为后续刻蚀所述基底100做准备。
本实施例中，采用化学机械磨工艺去除所述掩膜层310、刻蚀停止层300和抗反射涂层320，且在化学机械磨工艺的过程中，去除所述保护层420(如图10所示)和侧墙层410(如图8所示)。
化学机械研磨工艺综合了化学研磨和机械研磨的优势，可以保证同时且高效地去除所述掩膜层310、刻蚀停止层300、抗反射涂层320、保护层420(如图10所示)和侧墙层410(如图8所示)的材料，且获得较佳的表面。
而且，在同一步骤中，去除所述掩膜层310、刻蚀停止层300、抗反射图层320、保护层420和侧墙层410，简化了工艺步骤。
参考图12，形成所述图形层210后，所述形成方法还包括：去除剩余的所述图形传递材料层200。
去除所述剩余的所述图形传递材料层200后，露出基底100，从而为后续以所述图形层210为掩膜，刻蚀所述基底100做准备。
本实施例中，采用湿法刻蚀工艺去除剩余的所述图形传递材料层200(如图11所示)，形成所述图形层210。
所述湿法刻蚀工艺具有各向同性刻蚀的特性，有利于清除干净所述剩余的所述图形传递材料层200，有利于提高所述图形层210的形成质量。
在其他实施例中，也可以以所述保护层为掩膜，先去除所述掩膜层和所述图形传递材料层，再去除所述保护层，获得所述图形层。
图13至图19为本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
本发明实施例与前述实施例的相同之处在此不再赘述，本发明实施例与前述实施例的不同之处在于：在对侧墙材料层810进行刻蚀之前，进行第一离子注入。
参考图13，在所述开口730的底部和侧壁形成侧墙材料层800，所述侧墙材料层800还覆盖所述掩膜层710的顶部，其中，以所述侧墙材料层800位于所述开口730侧壁位置的部分为侧墙层。
通过将位于所述开口730侧壁的所述侧墙材料层800作为侧墙层，进行第一离子注入，所述开口底部730的所述侧墙材料层800未去除，使得后续制程中形成的图形层的刻蚀表面更均匀。
对所述侧墙材料层800和侧墙层的描述，可参考前述实施例中的相应描述，在此不再赘述。
继续参考图13，以所述侧墙层为掩膜，对所述开口730底部的图形传递材料层600进行第一离子注入，向所述图形传递材料层600中注入目标离子，形成贯穿所述图形传递材料层600的图形层610。
所述目标离子用于提高所述图形传递材料层600和所述图形层610之间的刻蚀选择比。
对所述第一离子注入的描述，可参考前述实施例中的相应描述，在此不再赘述。
参考图14，在所述第一离子注入后，所述形成方法还包括：去除位于所述开口730底部和掩膜层710顶部的所述侧墙材料层800，保留所述侧墙层810。
去除位于所述开口730底部和掩膜层710顶部的所述侧墙材料层800，露出所述开口730底部的图形层610，从而为后续对所述开口730露出的图形层610进行第二离子注入做准备。
本实施例中，采用干法刻蚀工艺(例如，各向异性的干法刻蚀工艺)，去除位于所述开口730底部和掩膜层710顶部的所述侧墙材料层800。对该步骤的具体描述，可参考前述实施例中的相应描述，在此不再赘述。
参考图15，去除位于所述开口730底部和掩膜层710顶部的所述侧墙材料层800后，以所述侧墙层810为掩膜，对所述开口730露出的所述图形层610进行第二次离子注入，向所述图形层610中注入所述目标离子。
由于在第一离子注入时，侧墙材料层800保形覆盖所述开口730的底部和侧壁，开口730的底部拐角处的厚度通常较大，容易降低第一离子注入在开口730底部拐角处的注入效果，因此，进行所述第二离子注入，使得所述图形层610中的目标离子的浓度均能够满足工艺需求，相应提高了所述图形层610的图形精度，也更进一步确保所述图形层610和所述图形传递材料层600保持较高的刻蚀比。
所述目标离子可以包括B、BF、C和In中的一种或多种。对所述目标离子的具体描述，可参考前述实施例中的相应描述，在此不再赘述。
所述第二离子注入的参数包括：注入能量为2KeV至12KeV，注入剂量为5E14原子每平方厘米至5E15原子每平方厘米，注入角度为0°至5°，其中，注入角度为离子注入方向与所述图形传递材料层表面法线方向的夹角。
本实施例中，所述第二离子注入用于对开口730底部拐角处的图形层610进行离子浓度的补偿，所述第二离子的注入深度更小，因此，所述第二离子注入的注入能量小于所述第一离子注入的注入能量，相应的，在较小的注入能量下，为了最终使得所述图形层610中的目标离子的浓度均能满足工艺需求，并提高所述图形层610的侧壁垂直度，所述第二离子注入的注入剂量小于所述第一离子注入的注入剂量。
所述第二离子注入的注入能量不宜过小，也不宜过大。如果注入能量过小，则容易降低所述第二离子注入的工艺效果；如果注入能量过大，所述目标离子容易被注入至图形传递材料层600下方的其他膜层中，从而影响后续制程的正常进行。为此，本实施例中，所述第二离子注入的注入能量为2KeV至12KeV。例如，所述第二离子注入的注入能量为2KeV、5KeV、7KeV、9KeV或11KeV。
所述第二离子注入的注入剂量不宜过低，也不宜过高。如果注入剂量过低，则容易降低所述第二离子注入的工艺效果；如果注入剂量过高，所述图形层610的掺杂浓度相应过高，所述图形层610中的目标离子容易扩散至剩余的图形传递材料层600中，从而影响后续刻蚀去除剩余的所述图形传递材料层600。为此，本实施例中，所述第二离子注入的注入剂量为5E14原子每平方厘米至5E15原子每平方厘米。
所述第二离子注入的注入方向与所述图形传递材料层600表面法线方向的夹角不宜过大。如果夹角过大，则该目标离子容易被误掺杂至其他区域位置处的图形传递材料层600中，而且，还会受到遮蔽效应的影响，从而降低所述第二离子注入的工艺效果。为此，本实施例中，第二离子注入的注入方向与所述图形传递材料层600表面法线方向的夹角为0°至5°。具体地，所述夹角可以为0度，即注入方向垂直于所述图形传递材料层600表面。
本实施例中，所述第二离子注入的目标离子与所述第一离子注入的目标离子相同。
采用相同的目标离子，减少和工艺难度，也更好地提高所述图形层610和所述图形传递材料层600的刻蚀比。
参考图16，在第二离子注入后，还包括：在所述开口730(如图15所示)中形成所述保护层820，用于在去除所述掩膜层710的过程中保护所述图形层610。
后续制程还包括去除所述掩膜层710和剩余的所述图形传递材料层600，获得所述图形层610，因此，形成此保护层820，在去除所述掩膜层710的过程中保护所述图形层610，从而减小所述图形层610受损的概率，进而有利于保障所述图形层610的形貌质量和线宽精度，相应提高图形传递的精度。
需要说明的是，本实施例中，所述保护层820还用于在后续去除所述图形传递材料层600的过程中保护所述图形层610，从而进一步减小所述图形层610受损的概率。
对所述保护层820及其形成过程中的具体描述，可参考前述实施例中的相应描述，在此不再赘述。
参考图17，以所述保护层820和所述侧墙层810为掩膜，刻蚀去除所述掩膜层710(如图16所示)、所述抗反射涂层720(如图16所示)和所述刻蚀停止层700(如图16所示)。
以所述保护层820为掩膜去除所述掩膜层710，可以同时保护所述图形层610的形貌。
本实施例中，采用干法刻蚀工艺去除所述掩膜层710、所述抗反射涂层720和所述刻蚀停止层700。
干法刻蚀工艺具有各向异性的刻蚀特性，刻蚀方向性好，有利于精确去除所述掩膜层710、所述抗反射涂层720和所述刻蚀停止层700，满足工艺需求。
参考图18，以所述保护层820和所述侧墙层810为掩膜，去除剩余的所述图形传递材料层600(如图17所示)。
以所述保护层820为掩膜去除剩余的所述图形传递材料层600，仍然可以保护所述图形层610的形貌。
本实施例中，采用湿法刻蚀工艺去除剩余的所述图形传递材料层600，露出所述图形层610。
所述湿法刻蚀工艺具有各向同性刻蚀的特性，有利于清除干净所述剩余的所述图形传递材料层600，有利于提高所述图形层610的形成质量。
参考图19，去除所述保护层820(如图18所示)和所述侧墙层810(如图18所示)，获得所述图形层610。
本实施例中，采用化学机械研磨工艺去除所述保护层820和所述侧墙层810。
化学机械研磨工艺综合了化学研磨和机械研磨的优势，可以保证高效地去除述保护层820和所述侧墙层810的材料，同时获得较佳的表面，有利于获得精确形貌的所述图形层610。对本实施例所述形成方法的具体描述，可结合参考前述实施例中的相应描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有图形传递材料层；
在所述图形传递材料层上形成掩膜层，所述掩膜层内形成有贯穿所述掩膜层的开口；
在所述开口的侧壁形成侧墙层；
以所述侧墙层为掩膜，对所述开口底部的图形传递材料层进行第一离子注入，向所述图形传递材料层中注入目标离子，形成贯穿所述图形传递材料层的图形层，其中，所述目标离子用于提高所述材料传递层和所述图形层之间的刻蚀选择比；
形成所述图形层后，去除所述掩膜层和所述侧墙层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述开口底部的图形传递材料层进行目标离子注入的步骤中，所述目标离子用于提高所述图形层的耐刻蚀度；
形成所述图形层后，所述形成方法还包括：去除剩余的所述图形传递材料层。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述侧墙层的步骤包括：在所述开口的底部和侧壁形成侧墙材料层，所述侧墙材料层还覆盖所述掩膜层的顶部；
将位于所述开口底部和所述掩膜层顶部的所述侧墙材料层去除，保留所述开口侧壁的所述侧墙材料层作为侧墙层。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述侧墙层的步骤包括：在所述开口的底部和侧壁形成侧墙材料层，所述侧墙材料层还覆盖所述掩膜层的顶部，其中，位于所述开口侧壁的所述侧墙材料层作为侧墙层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，在所述第一离子注入后，去除所述掩膜层和侧墙层之前，所述形成方法还包括：去除位于所述开口底部和掩膜层顶部的所述侧墙材料层，保留所述侧墙层；
去除位于所述开口底部和掩膜层顶部的所述侧墙材料层后，以所述侧墙层为掩膜，对所述开口露出的所述图形层进行第二次离子注入，向所述图形层中注入所述目标离子。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第二次离子注入的注入能量小于所述第一离子注入的注入能量，所述第二次离子注入的注入剂量大于所述第一离子注入的注入剂量。
7.如权利要求2所述的半导体结构的形成方法，其特征在于，在形成所述图形层后，去除所述掩膜层和侧墙层之前，所述形成方法还包括：在所述开口中形成保护层，用于在去除所述掩膜层的过程中保护所述图形层；
所述形成方法还包括：去除所述保护层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述开口中形成所述保护层的步骤包括：在所述开口中填充保护材料层；
对所述保护材料层进行平坦化处理，保留所述开口中的保护材料层作为保护层。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，所述开口中形成所述保护层之后，采用化学机械磨工艺去除所述掩膜层，且在化学机械磨工艺的过程中，去除所述保护层和侧墙层。
10.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述保护层之后，以所述保护层和侧墙层为掩膜，刻蚀去除所述掩膜层；
去除剩余的所述图形传递材料层的步骤包括：以所述保护层和侧墙层为掩膜，刻蚀去除剩余的所述图形传递材料层；
去除剩余的所述图形传递材料层之后，去除所述保护层和所述侧墙层。
11.如权利要求7所述的半导体结构的形成方法，其特征在于，所述保护层的材料与所述侧墙层的材料相同。
12.如权利要求3或4所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺或者化学气相沉积工艺，形成所述侧墙材料层。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙层的材料包括SiCN、SiN和SiC中的一种或多种。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，沿垂直于所述开口侧壁的方向，所述侧墙层的厚度为5nm至20nm。
15.如权利要求7所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括SiCN、SiN和SiC中的一种或多种。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述图形传递材料层的材料包括非晶硅和多晶硅中的一种或两种。
17.如权利要求2所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀的工艺，去剩余的所述图形传递材料层。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述目标离子包括B、BF、C和In中的一种或多种。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一离子注入的参数包括：注入能量为5KeV至20KeV，注入剂量为2E14原子每平方厘米至2E15原子每平方厘米，注入角度为0°至5°。
20.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第二离子注入的参数包括：注入能量为2KeV至12KeV，注入剂量为5E14原子每平方厘米至5E15原子每平方厘米，注入角度为0°至5°。
CN202011269206.6A 2020-11-13 2020-11-13 半导体结构的形成方法 Pending CN114496738A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011269206.6A CN114496738A (zh) 2020-11-13 2020-11-13 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011269206.6A CN114496738A (zh) 2020-11-13 2020-11-13 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114496738A true CN114496738A (zh) 2022-05-13

Family

ID=81490321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011269206.6A Pending CN114496738A (zh) 2020-11-13 2020-11-13 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114496738A (zh)

Similar Documents

Publication Publication Date Title
US10714343B1 (en) Semiconductor structure and method for forming same
US20160064240A1 (en) Method for Integrated Circuit Patterning
US20200411366A1 (en) Semiconductor structure and method for the forming same
US10991596B2 (en) Semiconductor structure and method for forming same
US8089153B2 (en) Method for eliminating loading effect using a via plug
CN112768344B (zh) 半导体结构及其形成方法
CN113782487A (zh) 半导体结构及其形成方法
CN108321083B (zh) 半导体结构及其形成方法
US7691741B2 (en) Method of forming bit line in semiconductor device
CN113823591B (zh) 半导体结构及其形成方法
CN114496738A (zh) 半导体结构的形成方法
CN113097064B (zh) 半导体结构及其形成方法
CN112928057B (zh) 半导体结构及其形成方法
CN114334804A (zh) 用于半导体器件的互连结构
CN115084026A (zh) 半导体结构的形成方法
CN114843173A (zh) 半导体结构的形成方法
CN113097065B (zh) 半导体结构及其形成方法
CN112802796B (zh) 浅沟槽隔离结构及其形成方法、掩膜结构
CN111640653B (zh) 半导体结构及其形成方法
CN111383920B (zh) 半导体结构及其形成方法
CN110896031B (zh) 半导体结构及其形成方法
CN114078693A (zh) 半导体结构及其形成方法
CN114530373A (zh) 半导体结构的形成方法
US20080160744A1 (en) Method for fabricating semiconductor device and improving thin film uniformity
CN114530369A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination