CN114446781A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN114446781A CN114446781A CN202011197598.XA CN202011197598A CN114446781A CN 114446781 A CN114446781 A CN 114446781A CN 202011197598 A CN202011197598 A CN 202011197598A CN 114446781 A CN114446781 A CN 114446781A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- material layer
- opening
- sacrificial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 124
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000010410 layer Substances 0.000 claims abstract description 431
- 239000000463 material Substances 0.000 claims abstract description 251
- 230000004888 barrier function Effects 0.000 claims abstract description 69
- 239000011241 protective layer Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims description 93
- 238000005530 etching Methods 0.000 claims description 78
- 238000000059 patterning Methods 0.000 claims description 32
- 150000002500 ions Chemical class 0.000 claims description 16
- 238000001312 dry etching Methods 0.000 claims description 14
- 238000000231 atomic layer deposition Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 230000000903 blocking effect Effects 0.000 claims description 9
- 238000005240 physical vapour deposition Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 5
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- -1 carbon ions Chemical class 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3088—Process specially adapted to improve the resolution of the mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体结构的形成方法，包括：提供基底，基底上形成有待刻蚀材料层，待刻蚀材料层上形成若干相互分立的牺牲层，相邻牺牲层之间具有第一开口；在第一开口底部和侧壁表面、牺牲层顶部表面形成侧墙材料层；在侧墙材料层表面形成保护层；在保护层上形成第一图形化层，第一图形化层内具有第一图形化开口，第一图形化开口暴露出其中一个或多个第一开口；在暴露出的第一开口内形成阻挡层,阻挡层的顶部表面低于牺牲层的顶部表面；去除保护层；去除第一开口底部表面和牺牲层顶部表面的侧墙材料层；去除牺牲层，在剩余侧墙材料层之间形成第二开口。本发明提高了图形传递的稳定性和精度，从而提高了半导体结构的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体集成电路(integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，形成的半导体结构的性能较差。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，有利于提高半导体结构的性能。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有待刻蚀材料层；在所述待刻蚀材料层上形成若干相互分立的牺牲层，相邻所述牺牲层之间具有第一开口；在所述第一开口底部表面和侧壁表面形成侧墙材料层，且所述侧墙材料层覆盖所述牺牲层的侧壁和顶部表面；在所述侧墙材料层表面形成保护层；在所述保护层上形成第一图形化层，所述第一图形化层内具有第一图形化开口，所述第一图形化开口暴露出其中一个或多个所述第一开口；在暴露出的所述第一开口内形成阻挡层，所述阻挡层的顶部表面低于所述牺牲层的顶部表面；去除所述保护层；去除所述第一开口底部表面和所述牺牲层顶部表面的侧墙材料层；去除所述牺牲层，在剩余所述侧墙材料层之间形成第二开口。
可选的，所述保护层的材料与所述侧墙材料层的材料不同，所述保护层的材料包括氮化硅或氮氧化硅。
可选的，形成所述保护层的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
可选的，所述保护层的厚度范围为
可选的，所述阻挡层包括低温氧化物层或氮氧化物层。
可选的，在暴露出的所述第一开口内形成阻挡层的步骤包括：在暴露出的所述第一开口内形成阻挡材料层，所述阻挡材料层还覆盖所述第一图形化层的顶部表面；刻蚀所述阻挡材料层，至所述阻挡材料层的顶部表面低于所述牺牲层的顶部表面，形成阻挡层。
可选的，所述阻挡材料层和所述保护层的刻蚀选择比大于6:1。
可选的，刻蚀所述阻挡材料层的步骤包括：对所述阻挡材料层进行第一次刻蚀，至所述阻挡材料层的顶部表面与所述保护层的顶部表面齐平；对所述阻挡材料层进行第二次刻蚀，至所述阻挡材料层的顶部表面低于所述牺牲层的顶部表面。
可选的，所述第一次刻蚀包括干法刻蚀工艺，所述第一次刻蚀的工艺参数包括：刻蚀气氛包括C4F6和O2的混合气体，功率为200～1000瓦，压强为5～20毫托，温度为30～50摄氏度，时间为5～20秒。
可选的，所述第二次刻蚀包括干法刻蚀工艺，所述第二次刻蚀的工艺参数包括：刻蚀气氛包括CF4和CHF3的混合气体，功率为900～1500瓦，压强为5～20毫托，温度为30～50摄氏度，时间为5～10秒。
可选的，在所述待刻蚀材料层上形成若干相互分立的牺牲层的步骤包括：在所述待刻蚀材料层上形成牺牲材料层；在所述牺牲材料层上形成第二图形化层，所述第二图形化层内具有第二图形化开口，所述第二图形化开口对应所述第一开口的位置和尺寸；以所述第二图形化层为掩膜，对部分所述牺牲材料层注入掺杂离子；去除注入掺杂离子的所述牺牲材料层，形成相互分立的牺牲层；去除所述第二图形化层。
可选的，形成所述第一图形化层的步骤包括：在所述保护层上形成第一图形化材料层，且所述第一图形化材料层填充满所述第一开口；在所述第一图形化材料层上形成掩膜层，所述掩膜层内具有掩膜开口，所述掩膜开口对应所述第一图形化开口的位置和尺寸；以所述掩膜层为掩膜，刻蚀所述第一图形化材料层，至暴露出一个或多个所述第一开口，形成第一图形化层；去除所述掩膜层。
可选的，所述第一图形化层的材料包括含碳化合物。
可选的，所述牺牲层的材料包括无定形硅、无定形碳或多晶硅。
可选的，所述待刻蚀材料层包括单层材料层或多层堆叠的材料层。
可选的，所述侧墙材料层的材料包括氧化钛、氮化钛、氮化硅、氧化硅或者氮氧化硅。
可选的，形成所述侧墙材料层的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在侧墙材料层表面形成保护层，在后续形成阻挡层的过程中，由于保护层的存在，使得侧墙材料层免受刻蚀损伤，从而得到形貌完整的侧墙材料层，后续以侧墙材料层为掩膜刻蚀待刻蚀材料层时，有利于提高图形传递的完整性和精度，并且减少最终形成的相邻的金属层之间发生桥接，提高了半导体结构的性能。
附图说明
图1至图8是一实施例中半导体结构形成方法的结构示意图；
图9至图18是本发明一实施例中半导体结构形成过程各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前半导体结构的性能较差。现结合具体附图分析半导体结构的性能较差的原因。
参考图1，提供待刻蚀层100；在所述待刻蚀层100上形成牺牲层101；在所述牺牲层101上形成第一图形化层102，所述第一图形化层102暴露部分所述牺牲层101的表面；对暴露出的所述牺牲层进行离子注入。
参考图2，去除所述第一图形化层102；去除注入离子的所述牺牲层101，在剩余所述牺牲层101内形成第一开口103，所述第一开口103暴露出所述待刻蚀层100的表面。
参考图3，在所述第一开口103的底部和侧壁表面形成侧墙材料层104，且所述侧墙材料层104覆盖所述牺牲层101的顶部和侧壁表面。
参考图4，在所述侧墙材料层104上形成第二图形化层105，所述第二图形化层105内具有第二图形化开口106，所述第二图形化开口106暴露出一个或多个所述第一开口103。
参考图5，在暴露出的所述第一开口103内形成阻挡材料层107，所述阻挡材料层107还覆盖所述第二图形化层105的顶部表面。
参考图6，对所述阻挡材料层107进行第一次刻蚀，直至阻挡材料层107的顶部表面与侧墙材料层104的顶部表面齐平。
参考图7，对剩余所述阻挡材料层107进行第二次刻蚀，直至阻挡材料层107的顶部表面低于所述牺牲层101的顶部表面，形成阻挡层108；去除所述第二图形化层105。
参考图8，去除所述第一开口103底部表面和所述牺牲层101顶部表面的侧墙材料层104；去除所述牺牲层101，在剩余所述侧墙材料层104内形成第二开口109。
发明人发现，采用上述形成方法形成半导体结构的过程中，侧墙材料层104的材料一般选用氧化钛，阻挡材料层107一般选用低温氧化物层，侧墙材料层104和阻挡材料层107的刻蚀选择比不高，在对阻挡材料层107进行第一次刻蚀和第二次刻蚀时，容易造成位于第一开口103侧壁上的侧墙材料层104的刻蚀损伤，导致部分侧墙材料层104的形貌受损。后续去除牺牲层101后，以剩余的侧墙材料层104为掩膜刻蚀待刻蚀层100时，由于部分侧墙材料层104形貌受损，导致图形传递不完整，精度不高，并且在待刻蚀层100中形成与第一开口103对应的第一沟槽(未图示)和与第二开口109对应的第二沟槽(未图示)时，与受损伤的侧墙材料层104对应的第一沟槽和第二沟槽之间的待刻蚀层100高度较矮，导致第一沟槽和第二沟槽没有足够的阻隔，后续在第一沟槽和第二沟槽中形成金属层时，金属层之间容易发生桥接，不利于半导体结构的性能。
为了解决上述问题，本发明实施例提供了一种半导体结构的形成方法，通过在侧墙材料层的表面形成一层保护层，在形成阻挡层的刻蚀工艺中，刻蚀对保护层的影响较小，并且由于保护层对侧墙材料层的保护，避免侧墙材料层在刻蚀过程中受到损伤，保证侧墙材料层的形貌完整，后续以侧墙材料层为掩膜刻蚀待刻蚀材料层时，有利于提高图形传递的完整性和精度，并且减少最终形成的相邻的金属层之间发生桥接，提高了半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图9至图18是本发明一实施例中半导体结构形成过程各步骤对应的结构示意图。
参考图9，提供基底200，所述基底200上形成有待刻蚀材料层210。
所述基底200用于为后续制程提供工艺平台。本实施例中，以所形成的半导体结构为平面晶体管为例，所述基底200包括衬底。
本实施例中，所述衬底为硅衬底；在其他实施例中，所述衬底的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
在其他实施例中，当所形成的半导体结构为鳍部场效应晶体管时，所述基底200相应可以包括衬底以及凸出于所述衬底的鳍部。
所述基底200还可以包括其他结构，例如，栅极结构、掺杂区、浅沟槽隔离结构等。
所述待刻蚀材料层210可以为单层材料层或多层堆叠的材料层，具体可以包括介质材料、金属材料或硬掩模材料等。
本实施例中，所述待刻蚀材料层210为多层堆叠的材料层，包括：位于基底200表面的第一材料层(图中未示出)、位于第一材料层表面的第二材料层(图中未示出)。
所述第一材料层的材料包括：第k介质材料(k小于等于3.9)。
所述第二材料层为硬掩膜层，所述第二材料层包括SiC层、SiN层、BD层、正硅酸乙酯TEOS层、TiN层的其中单层或多层堆叠。
所述第二材料层的作用在于，一方面可以作为刻蚀停止层，另一方面，第二材料层的材料为硬掩膜层材料，在后续的刻蚀工艺中，所述第二材料层受到的刻蚀损耗较小，在图形传递过程中，图形传递的稳定性较高。
在所述基底200上形成待刻蚀材料层210后，在所述待刻蚀材料层210上形成若干相互分立的牺牲层，相邻所述牺牲层之间具有第一开口。
本实施例中，具体形成所述牺牲层的步骤包括：
参考图10，在所述待刻蚀材料层210上形成牺牲材料层220。
本实施例中，所述牺牲材料层220用于后续形成分立的牺牲层。
后续制程包括图形化所述牺牲材料层220，因此所述牺牲材料层220与所述待刻蚀材料层210之间具有较高的刻蚀选择比，从而在后续工艺中实现选择性刻蚀。本实施例中，所述牺牲材料层220与所述待刻蚀材料层210的材料不同。
所述牺牲材料层220的材料包括无定形硅、无定形碳或多晶硅。本实施例中，所述牺牲材料层220的材料为无定形硅。
形成所述牺牲材料层220的工艺包括化学气相沉积工艺或原子层沉积工艺。本实施例中，形成所述牺牲材料层220的工艺为化学气相沉积工艺。
继续参考图10，在所述牺牲材料层220上形成第二图形化层230，所述第二图形化层230内具有第二图形化开口231，所述第二图形化开口231定义待形成的第一开口的位置和尺寸。
本实施例中，所述第二图形化层230为图形化的光刻胶层。
继续参考图10，以所述第二图形化层230为掩膜，对部分所述牺牲材料层220注入掺杂离子。
本实施例中，具体为对所述第二图形化开口231暴露出的所述牺牲材料层220注入掺杂离子。
本实施例中，对部分所述牺牲材料层220注入掺杂离子，适于增大未注入掺杂离子的牺牲材料层220与注入了掺杂离子的牺牲材料层220之间的去除选择比，从而在后续去除注入掺杂离子的牺牲材料层220时，有利于增大去除工艺的工艺窗口，使得后续所形成的第一开口的图形精度得到保障。
所述掺杂离子包括碳离子、硼离子、砷离子、镓离子或者铟离子。本实施例中，所述掺杂离子为硼离子。
本实施例中，注入掺杂离子的工艺参数包括：注入能量为5～11keV，注入剂量为1E15～2E15atoms/cm2。
参考图11，去除注入掺杂离子的所述牺牲材料层220，在所述待刻蚀材料层210上形成若干相互分立的牺牲层221，相邻所述牺牲层221之间具有第一开口241，所述第一开口241的底部暴露出部分所述待刻蚀材料层210的顶部表面。
本实施例中，去除注入掺杂离子的所述牺牲材料层220的工艺为干法刻蚀工艺；所述干法刻蚀工艺的参数包括：刻蚀气氛包括Cl2、HBr、CF4和O2的混合气体，刻蚀功率为500～1000W，压强为5～8毫托，温度为30～50℃，时间为20～40s。
本实施例中，形成所述牺牲层221后，采用灰化工艺去除所述第二图形化层230。
参考图12，在所述第一开口241底部表面和侧壁表面形成侧墙材料层250，且所述侧墙材料层250覆盖所述牺牲层221的顶部表面和侧壁表面。
形成所述侧墙材料层250的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。本实施例中，采用原子层沉积工艺形成所述侧墙材料层250。
所述原子层沉积工艺形成侧墙材料层250厚度均匀性较好，使得位于第一开口241底部表面和侧壁表面与位于牺牲层221顶部表面的侧墙材料层250的厚度较一致，从而有利于后续刻蚀侧墙材料层250时，将第一开口241底部的待刻蚀材料层210和牺牲层221的顶部表面同时暴露。
所述侧墙材料层250的材料包括氧化钛、氮化钛、氮化硅、氧化硅或者氮氧化硅。本实施例中，所述侧墙材料层250的材料为氧化钛。
继续参考图12，在所述侧墙材料层250表面形成保护层260。
形成所述保护层260的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。本实施例中，采用原子层沉积工艺形成所述保护层260。
所述原子层沉积工艺形成保护层260厚度均匀性较好，使得位于第一开口241底部和侧壁上与位于牺牲层221顶部上的保护层260的厚度较一致，有利于更均匀地覆盖所述侧墙材料层250，起到更好的保护作用。
所述保护层260的材料与所述侧墙材料层250的材料不同，所述保护层260的材料包括氮化硅或者氮氧化硅。本实施例中，所述保护层260的材料为氮化硅。
所述保护层260的厚度范围为
如果所述保护层260的厚度大于
会增加后续去除保护层260工艺的难度，导致保护层260去除不干净，影响图形传递的形貌；如果所述保护层260的厚度小于
在后续工艺中保护层260受到损耗的余量太小，导致保护层260损耗完后无法保护侧墙材料层250，造成侧墙材料层250的刻蚀损伤。
本实施例中，所述保护层260完全覆盖所述侧墙材料层250的表面，用于保护所述侧墙材料层250在后续工艺中免受刻蚀损伤；且所述保护层260的材料与所述侧墙材料层250的材料不同，使得在后续去除所述保护层260时不会对所述侧墙材料层250造成损伤。通过在所述侧墙材料层250表面形成所述保护层260，从而保证侧墙材料层250在后续工艺中的完整性，有利于提高图形传递的完整性和精度，进而有利于提高半导体结构的性能。
形成所述保护层260后，在所述保护层260上形成第一图形化层，所述第一图形化层内具有第一图形化开口，所述第一图形化开口暴露出其中一个或多个所述第一开口241。
本实施例中，具体形成所述第一图形化层的步骤包括：
参考图13，在所述保护层260上形成第一图形化材料层270，且所述第一图形化材料层270填充满所述第一开口241。
本实施例中，所述第一图形化材料层270的材料包括含碳化合物。
本实施例中，所述第一图形化材料层270的材料与保护层260的材料不同，所述第一图形化材料层270与所述保护层的刻蚀选择比大于10:1，在后续刻蚀第一图形化材料层270时，避免造成保护层260的刻蚀损伤。
本实施例中，采用旋涂法形成所述第一图形化材料层270；在其他实施例中，还可以采用化学气相沉积法或原子层沉积法形成所述第一图形化材料层270。
继续参考图13，在所述第一图形化材料层270上形成掩膜层280，所述掩膜层280内具有掩膜开口281，所述掩膜开口281定义待形成的所述第一图形化开口的位置和尺寸。
所述掩膜层280包括单层结构或多层结构。本实施例中，所述掩膜层280为双层结构，包括位于所述第一图形化材料层270表面的底部抗反射层282、以及位于所述底部抗反射层282表面的光刻胶层283。
参考图14，以所述掩膜层280为掩膜，刻蚀所述第一图形化材料层270，至暴露出一个或多个所述第一开口241，形成第一图形化层271，所述第一图形化层271内具有第一图形化开口272。
所述第一图形化开口272暴露出的所述第一开口241的位置和数量可根据实际工艺需要进行选择。本实施例中，以暴露出一个第一开口241为例进行说明。
本实施例中，为了扩大工艺窗口，所述第一图形化开口272除了暴露出所述第一开口241之外，还暴露出被暴露的所述第一开口241两侧的部分保护层260的表面。
本实施例中，刻蚀所述第一图形化材料层270的工艺为干法刻蚀。
本实施例中，所述干法刻蚀工艺对保护层260和对第一图形化材料层270具有较高的刻蚀选择比，即所述干法刻蚀工艺对保护层260的刻蚀速率远远小于对第一图形化材料层270的刻蚀速率，使得在刻蚀第一图形化材料层270时，所述保护层260受到的刻蚀损伤较小，从而避免被保护层260覆盖的侧墙材料层250受到刻蚀损伤。
参考图15，形成所述第一图形化层271后，去除所述掩膜层280。
本实施例中，采用灰化工艺去除所述掩膜层280。
继续参考图15，在暴露出的所述第一开口241内形成阻挡材料层290，所述阻挡材料层290还覆盖所述第一图形化层271的顶部表面。
本实施例中，所述阻挡材料层290用于后续形成阻挡层。
本实施例中，所述阻挡材料层290为低温氧化物层，所述低温氧化物包括二氧化硅。
在其他实施例中，所述阻挡材料层290还可以为氮氧化物层，所述氮氧化物包括氮氧化硅。
本实施例中，形成所述阻挡材料层290的工艺包括在低于400℃的温度下实施等离子体增强化学气相沉积。
参考图16，刻蚀所述阻挡材料层290，至所述阻挡材料层290的顶部表面低于所述牺牲层221的顶部表面，形成阻挡层291。
所述阻挡材料层290与所述保护层260的刻蚀选择比大于6:1，在后续刻蚀阻挡材料层290时，减小对保护层260的刻蚀损伤，从而避免对侧墙材料层250造成刻蚀损伤。
需要说明的是，由于所述阻挡材料层290和所述保护层260的刻蚀选择比需要满足大于6:1的条件，所以在其他实施例中，当所述保护层260的材料选择氮氧化硅时，所述阻挡材料层290无法选择氮氧化硅。
本实施例中，刻蚀所述阻挡材料层290的步骤包括：对所述阻挡材料层290进行第一次刻蚀，至所述阻挡材料层290的顶部表面与所述保护层260的顶部表面齐平；再对所述阻挡材料层290进行第二次刻蚀，至所述阻挡材料层290的顶部表面低于所述牺牲层221的顶部表面，形成阻挡层291。
本实施例中，所述第一次刻蚀用于打开刻蚀工艺窗口，方便后续第二次刻蚀第一开口241内的阻挡材料层290。
本实施例中，所述第一次刻蚀工艺和所述第二次刻蚀工艺均为干法刻蚀工艺，所述第一次刻蚀工艺的参数包括：刻蚀气氛包括C4F6和O2的混合气体，功率为200～1000瓦，压强为5～20毫托，温度为30～50摄氏度，时间为5～20秒；所述第二次刻蚀工艺的参数包括：刻蚀气氛包括CF4和CHF3的混合气体，功率为900～1500瓦，压强为5～20毫托，温度为30～50摄氏度，时间为5～10秒。
本实施例中，所述阻挡层291的作用在于，后续沿第一开口241和第二开口为掩膜刻蚀待刻蚀材料层形成第一沟槽和第二沟槽时，由于部分第一开口241中形成有阻挡层291，因此在具有阻挡层291的第一开口241对应的第一沟槽中会形成阻隔，所述阻隔用于切断在第一沟槽中形成的金属层。
本实施例中，刻蚀所述阻挡材料层290时，同时刻蚀去除所述第一图形化层271。
参考图17，去除所述保护层260。
本实施例中，由于一个所述第一开口241中形成有所述阻挡层291，阻挡层291侧壁的工艺窗口较小，因此在去除所述保护层260的过程中，保留了被所述阻挡层291底部和侧壁上的部分所述保护层260。
去除所述保护层260的工艺包括干法刻蚀工艺和湿法刻蚀工艺的一种或者两种组合。本实施例中，采用干法刻蚀工艺去除所述保护层260。
本实施例中，所述干法刻蚀工艺对所述保护层260和对所述侧墙材料层250具有较高的刻蚀选择比，即所述干法刻蚀工艺对所述侧墙材料层250的刻蚀速率远远小于对保护层260的刻蚀速率，因此在去除保护层260的同时，避免所述侧墙材料层250受到刻蚀损伤，保证了侧墙材料层250的图形的完整性，有利于提高图形传递的稳定性。
继续参考图17，去除所述第一开口241底部表面和所述牺牲层221顶部表面的侧墙材料层250。
去除所述第一开口241底部表面和所述牺牲层221顶部表面的侧墙材料层250的工艺包括干法刻蚀工艺和湿法刻蚀工艺的一种或者两种组合。
本实施例中，由于一个所述第一开口241中形成有所述阻挡层291，因此在去除所述第一开口241底部表面的侧墙材料层250的过程中，保留被所述阻挡层291覆盖的部分所述侧墙材料层250。
参考图18，去除所述牺牲层221，在剩余所述侧墙材料层250内形成第二开口242。
本实施例中，采用湿法刻蚀工艺去除所述牺牲层221，所述湿法刻蚀工艺的参数包括：刻蚀溶液包括氨水。
所述湿法刻蚀工艺对侧墙材料层250和对牺牲层221具有较高的刻蚀选择比，即湿法刻蚀工艺对侧墙材料层250的刻蚀速率远远小于对牺牲层221的刻蚀速率，因此所述侧墙材料层250受到的刻蚀损伤较小，保证了牺牲层221完全去除的同时，剩余的侧墙材料层250图形保持完整，有利于提高图形传递的稳定性。
本实施例中，由于在侧墙材料层250上形成了保护层260，且保护层260与后续待刻蚀形成的阻挡层291具有较高的刻蚀选择比，因此在后续刻蚀形成阻挡层291的过程中，减小了所述保护层260受到的刻蚀损伤，从而避免被所述保护层260覆盖的所述侧墙材料层250受到刻蚀损伤，有利于保证侧墙材料层250的形貌完整，在后续以侧墙材料层250为掩膜刻蚀待刻蚀材料层210时，有利于提高图形传递的稳定性和精度。
本实施例中，在去除所述牺牲层221后，还包括以剩余所述侧墙材料层250为掩膜，去除所述第一开口241和所述第二开口242暴露出的所述待刻蚀材料层210，在所述待刻蚀材料层210内形成与所述第一开口241对应的第一沟槽(未图示)、以及与所述第二开口242对应的第二沟槽(未图示)。
本实施例中，还包括：在所述第一沟槽和所述第二沟槽中形成金属层。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有待刻蚀材料层；
在所述待刻蚀材料层上形成若干相互分立的牺牲层，相邻所述牺牲层之间具有第一开口；
在所述第一开口底部表面和侧壁表面形成侧墙材料层，且所述侧墙材料层覆盖所述牺牲层的侧壁和顶部表面；
在所述侧墙材料层表面形成保护层；
在所述保护层上形成第一图形化层，所述第一图形化层内具有第一图形化开口，所述第一图形化开口暴露出其中一个或多个所述第一开口；
在暴露出的所述第一开口内形成阻挡层，所述阻挡层的顶部表面低于所述牺牲层的顶部表面；
去除所述保护层；
去除所述第一开口底部表面和所述牺牲层顶部表面的侧墙材料层；
去除所述牺牲层，在剩余所述侧墙材料层之间形成第二开口。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括氮化硅或氮氧化硅。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述保护层的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的厚度范围为
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层包括低温氧化物层或氮氧化物层。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，在暴露出的所述第一开口内形成阻挡层的步骤包括：在暴露出的所述第一开口内形成阻挡材料层，所述阻挡材料层还覆盖所述第一图形化层的顶部表面；刻蚀所述阻挡材料层，至所述阻挡材料层的顶部表面低于所述牺牲层的顶部表面，形成阻挡层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述阻挡材料层与所述保护层的刻蚀选择比大于6:1。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，刻蚀所述阻挡材料层的步骤包括：对所述阻挡材料层进行第一次刻蚀，至所述阻挡材料层的顶部表面与所述保护层的顶部表面齐平；对所述阻挡材料层进行第二次刻蚀，至所述阻挡材料层的顶部表面低于所述牺牲层的顶部表面。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一次刻蚀包括干法刻蚀工艺，所述第一次刻蚀的工艺参数包括：刻蚀气氛包括C4F6和O2的混合气体，功率为200～1000瓦，压强为5～20毫托，温度为30～50摄氏度，时间为5～20秒。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第二次刻蚀包括干法刻蚀工艺，所述第二次刻蚀的工艺参数包括：刻蚀气氛包括CF4和CHF3的混合气体，功率为900～1500瓦，压强为5～20毫托，温度为30～50摄氏度，时间为5～10秒。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述待刻蚀材料层上形成若干相互分立的牺牲层的步骤包括：在所述待刻蚀材料层上形成牺牲材料层；在所述牺牲材料层上形成第二图形化层，所述第二图形化层内具有第二图形化开口，所述第二图形化开口对应所述第一开口的位置和尺寸；以所述第二图形化层为掩膜，对部分所述牺牲材料层注入掺杂离子；去除注入掺杂离子的所述牺牲材料层，形成相互分立的牺牲层；去除所述第二图形化层。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一图形化层的步骤包括：在所述保护层上形成第一图形化材料层，且所述第一图形化材料层填充满所述第一开口；在所述第一图形化材料层上形成掩膜层，所述掩膜层内具有掩膜开口，所述掩膜开口对应所述第一图形化开口的位置和尺寸；以所述掩膜层为掩膜，刻蚀所述第一图形化材料层，至暴露出一个或多个所述第一开口，形成第一图形化层；去除所述掩膜层。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一图形化层的材料包括含碳化合物。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括无定形硅、无定形碳或多晶硅。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述待刻蚀材料层包括单层材料层或多层堆叠的材料层。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙材料层的材料包括氧化钛、氮化钛、氮化硅、氧化硅或者氮氧化硅。
17.如权利要求1所述的半导体结构形成方法，其特征在于，形成所述侧墙材料层的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011197598.XA CN114446781A (zh) | 2020-10-30 | 2020-10-30 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011197598.XA CN114446781A (zh) | 2020-10-30 | 2020-10-30 | 半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114446781A true CN114446781A (zh) | 2022-05-06 |
Family
ID=81357374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011197598.XA Pending CN114446781A (zh) | 2020-10-30 | 2020-10-30 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114446781A (zh) |
-
2020
- 2020-10-30 CN CN202011197598.XA patent/CN114446781A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10998235B2 (en) | FinFET with sloped surface at interface between isolation structures and manufacturing method thereof | |
| US9425053B2 (en) | Block mask litho on high aspect ratio topography with minimal semiconductor material damage | |
| CN112750752B (zh) | 深沟槽隔离结构的形成方法及半导体器件的形成方法 | |
| CN109545790B (zh) | 三维存储器的沟道孔的形成方法 | |
| CN108321083B (zh) | 半导体结构及其形成方法 | |
| CN111192850B (zh) | 隔离结构的制作方法 | |
| KR101831037B1 (ko) | 반도체 디바이스 구조체를 형성하기 위한 방법 | |
| US10658489B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN108447820B (zh) | 具无倒角通孔多图型化的装置及形成无倒角通孔的方法 | |
| CN112713087B (zh) | 半导体结构及其形成方法 | |
| CN114446769A (zh) | 半导体器件的制备方法 | |
| CN114093755B (zh) | 半导体结构及其形成方法 | |
| US11769672B2 (en) | Semiconductor structure and forming method thereof | |
| US20080268589A1 (en) | Shallow trench divot control post | |
| CN116936469A (zh) | 半导体器件的制造方法 | |
| US10192777B2 (en) | Method of fabricating STI trench | |
| CN108122824B (zh) | 半导体结构及其形成方法 | |
| CN110571193A (zh) | 单扩散隔断结构的制造方法和半导体器件的制造方法 | |
| CN114446781A (zh) | 半导体结构的形成方法 | |
| US5629235A (en) | Method for forming damage-free buried contact | |
| CN108933132B (zh) | 半导体器件及其形成方法 | |
| CN114446780A (zh) | 半导体结构的形成方法 | |
| CN112117192A (zh) | 半导体结构的形成方法 | |
| CN111640653B (zh) | 半导体结构及其形成方法 | |
| CN110571190B (zh) | 接触插塞的形成方法和刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |