CN108933132B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN108933132B
CN108933132B CN201710372635.8A CN201710372635A CN108933132B CN 108933132 B CN108933132 B CN 108933132B CN 201710372635 A CN201710372635 A CN 201710372635A CN 108933132 B CN108933132 B CN 108933132B
Authority
CN
China
Prior art keywords
layer
protective layer
dielectric layer
forming
protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710372635.8A
Other languages
English (en)
Other versions
CN108933132A (zh
Inventor
张城龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710372635.8A priority Critical patent/CN108933132B/zh
Publication of CN108933132A publication Critical patent/CN108933132A/zh
Application granted granted Critical
Publication of CN108933132B publication Critical patent/CN108933132B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type

Abstract

一种半导体器件及其形成方法，方法包括：提供基底，基底上具有栅极结构、第一保护层和第一介质层，第一保护层位于栅极结构的顶部表面，第一介质层覆盖栅极结构侧壁和第一保护层侧壁且暴露出第一保护层的顶部表面；在部分第一介质层上形成电阻结构，所述电阻结构包括停止层和位于停止层顶部表面的电阻核心层；在电阻结构和第一介质层上和第一保护层表面形成第二介质层；采用第一刻蚀工艺刻蚀第一保护层上的第二介质层、电阻核心层以及电阻核心层上的第二介质层直至暴露出第一保护层和停止层，形成第一栅极通孔和第一开口，第一栅极通孔位于第一保护层上的第二介质层中，第一开口贯穿电阻核心层和第二介质层。所述方法使半导体器件的性能提高。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
集成电路中通常包括有源器件和无源器件。有源器件包括MOS晶体管，而无源器件包括电阻。
MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。
为了降低工艺成本，通常在形成栅极结构上的栅极通孔的过程中形成电阻。
然而，包括MOS晶体管和电阻的半导体器件的性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底上具有栅极结构、第一保护层以及第一介质层，第一保护层位于栅极结构的顶部表面，第一介质层覆盖栅极结构侧壁和第一保护层侧壁且暴露出第一保护层的顶部表面；在部分第一介质层上形成电阻结构，所述电阻结构包括停止层和位于停止层顶部表面的电阻核心层；在电阻结构和第一介质层上、以及第一保护层表面形成第二介质层；采用第一刻蚀工艺刻蚀第一保护层上的第二介质层、电阻核心层以及电阻核心层上的第二介质层直至暴露出第一保护层和停止层，形成第一栅极通孔和第一开口，第一栅极通孔位于第一保护层上的第二介质层中，第一开口贯穿电阻核心层和第二介质层。
可选的，进行第一刻蚀工艺后，采用第二刻蚀工艺刻蚀第一栅极通孔底部的第一保护层以及第一开口底部的停止层直至暴露出栅极结构的顶部表面，在第一栅极通孔底部的第一保护层中形成第二栅极通孔，在第一开口底部的停止层中形成第二开口。
可选的，所述停止层的材料和所述第一保护层的材料相同。
可选的，所述停止层的材料和所述第一保护层的材料为氮化硅、碳化硅、氮氧化硅或氧化钛。
可选的，所述电阻结构还包括第二保护层，所述第二保护层位于电阻核心层的顶部表面，所述第二介质层还位于第二保护层上；所述第一刻蚀工艺还刻蚀了第二保护层，所述第一开口还贯穿所述第二保护层。
可选的，所述第一刻蚀工艺对第二保护层的刻蚀速率大于对停止层的刻蚀速率。
可选的，所述第二保护层的材料包括氧化硅。
可选的，所述第二保护层的厚度为10埃～200埃。
可选的，所述电阻结构还包括位于部分第一介质层表面的阻挡层，且所述停止层位于阻挡层的顶部表面；形成所述电阻结构的方法包括：在第一介质层表面和第一保护层表面形成电阻结构材料层，电阻结构材料层包括位于第一介质层表面和第一保护层表面的阻挡材料层、位于阻挡材料层表面的停止材料层以及位于停止材料层表面的电阻核心材料层；刻蚀去除第一保护层表面以及部分第一介质层表面的电阻结构材料层，形成所述电阻结构。
可选的，在刻蚀去除第一保护层表面以及部分第一介质层表面的电阻结构材料层的过程中，刻蚀工艺对阻挡材料层的刻蚀速率小于对停止材料层的刻蚀速率，且刻蚀工艺对阻挡材料层的刻蚀速率小于对第一保护层的刻蚀速率。
可选的，所述阻挡层的材料包括氧化硅。
可选的，还包括：在所述第一栅极通孔和第二栅极通孔中形成栅极插塞；在所述第一开口和第二开口中形成电阻插塞。
可选的，还包括：在进行所述第一刻蚀工艺之前，形成贯穿所述第二介质层和所述第一介质层的源漏通孔，所述源漏通孔分别位于栅极结构两侧；形成填充满源漏通孔的平坦层；形成平坦层后，进行所述第一刻蚀工艺；进行所述第一刻蚀工艺后，去除平坦层；去除平坦层后，进行所述第二刻蚀工艺。
可选的，所述栅极结构两侧的基底中具有源漏掺杂区；所述第一介质层还位于所述源漏掺杂区上；所述源漏通孔位于源漏掺杂区上；所述半导体器件的形成方法还包括：形成所述电阻结构之前，形成底层保护层，所述底层保护层位于所述源漏掺杂区表面，所述第一介质层覆盖源漏掺杂区表面的底层保护层；在形成所述平坦层之前，所述源漏通孔暴露出底层保护层；第二刻蚀工艺还刻蚀了底层保护层直至暴露出源漏掺杂区表面。
可选的，所述底层保护层的材料为氮化硅、碳化硅、氮氧化硅或氧化钛。
可选的，所述电阻核心层的材料为氮化钛、氮化铊或氮化铝。
本发明还提供一种半导体器件，包括：基底；位于基底上的栅极结构；位于栅极结构顶部表面的第一保护层；覆盖栅极结构侧壁和第一保护层侧壁的第一介质层；位于部分第一介质层上的电阻结构，所述电阻结构包括停止层和位于停止层顶部表面的电阻核心层；位于电阻结构和第一介质层上、以及第一保护层表面的第二介质层；贯穿第一保护层上第二介质层的第一栅极通孔，所述第一栅极通孔暴露出第一保护层表面；贯穿电阻核心层和电阻核心层上第二介质层的第一开口，所述第一开口暴露出停止层表面。
可选的，所述电阻核心层的材料为氮化钛、氮化铊或氮化铝；所述停止层的材料为氮化硅、碳化硅、氮氧化硅或氧化钛。
可选的，所述电阻结构还包括：第二保护层，所述第二保护层位于电阻核心层的顶部表面，所述第二介质层还位于第二保护层上；所述第一开口还贯穿所述第二保护层。
可选的，所述第二保护层的材料包括氧化硅。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，采用第一刻蚀工艺刻蚀第一保护层上的第二介质层的过程中，刻蚀电阻核心层以及电阻核心层上的第二介质层，使得在第一保护层上的第二介质层中形成第一栅极通孔的过程中形成贯穿电阻核心层和第二介质层的第一开口，简化了工艺。所述第一刻蚀工艺能够停止在停止层上，使得不同区域刻蚀电阻核心层以及电阻核心层上的第二介质层的程度较为一致，不同区域第一开口的深度较为一致。由于第一刻蚀工艺还能够停止在第一保护层表面，因此，在进行第一刻蚀工艺的过程中，第一保护层能够保护栅极结构的顶部表面，避免第一刻蚀工艺对栅极结构产生刻蚀损耗。从而提高了半导体器件的性能。
附图说明
图1至图3是一种半导体器件形成过程的结构示意图；
图4至图11是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能较差。
图1至图3是一种半导体器件形成过程的结构示意图。
参考图1，提供基底100，所述基底100上具有栅极结构110、位于栅极结构110顶部表面的第一保护层120以及第一介质层130，第一介质层130覆盖栅极结构110侧壁和第一保护层120侧壁且暴露出第一保护层120顶部表面；在部分第一介质层130上形成电阻结构140，所述电阻结构140包括电阻核心层141和位于电阻核心层141顶部表面的顶层阻挡层142；在第一保护层120、电阻结构140和第一介质层130上形成第二介质层150。
参考图2，采用第一刻蚀工艺刻蚀第一保护层120上的第二介质层150直至暴露出第一保护层120，在第一保护层120上的第二介质层150中形成第一栅极通孔161，在刻蚀第一保护层120上的第二介质层150的过程中，刻蚀电阻结构140上的第二介质层150直至暴露出顶层阻挡层142表面，形成贯穿电阻结构140上的第二介质层150的第一开口162。
参考图3，采用第二刻蚀工艺刻蚀第一开口162底部的电阻结构140，在第一开口162底部形成贯穿电阻结构140的第二开口163，在刻蚀电阻结构140的过程中，刻蚀第一栅极通孔161底部的第一保护层120，在第一栅极通孔161底部形成贯穿第一保护层120的第二栅极通孔164。
在第一开口162和第二开口163中形成电阻插塞，在第一栅极通孔161和第二栅极通孔164中形成栅极插塞。
然而，上述方法形成的半导体器件的性能较差，经研究发现，原因在于：
在刻蚀第一保护层120上的第二介质层150的过程中，刻蚀电阻结构140上的第二介质层150，在刻蚀电阻结构140的过程中刻蚀第一保护层120，使工艺简化。刻蚀电阻结构140上的第二介质层150并停止在顶层阻挡层142表面，作用包括：使第一开口162的深度在不同区域较为一致。为了方便说明，将第一开口162和第二开口163总称为开口结构。由于第二介质层150的厚度远大于电阻结构140的厚度，因此第一开口162在不同区域的深度差异性对开口结构在不同区域的深度差异性有较大的影响。因此，开口结构在不同区域的深度差异性较小。
所述开口结构贯穿电阻结构140，因此开口结构贯穿电阻核心层141。开口结构贯穿电阻核心层141的作用包括：使开口结构的深度差异性对电阻插塞和电阻核心层141的接触面积的差异性影响较小；电阻插塞和电阻核心层141的接触面积与电阻核心层141的厚度相关；由于电阻核心层141的厚度在不同区域能够较为一致，因此电阻插塞和电阻核心层141的接触面积在不同区域能够较为一致。
第一保护层120和顶层阻挡层142的材料相近。第二刻蚀工艺对第一保护层120相对于对顶层阻挡层142的刻蚀选择比较大，因此导致刻蚀电阻结构140的过程中容易损耗第一保护层120。且电阻核心层141的厚度较厚，电阻核心层141占据电阻结构140总厚度的较大比例，使电阻结构140的总厚度大于第一保护层120的厚度。进而导致：在刻蚀电阻核心层141的过程中，第一栅极通孔161暴露出栅极结构110的顶部表面。由于栅极结构110会处于刻蚀电阻核心层141的刻蚀环境中，因此当刻穿电阻核心层141后，对栅极结构110产生较大的损耗，导致半导体器件的性能较差。
为了解决上述问题，本发明提供一种半导体器件的形成方法，电阻结构包括停止层和位于停止层顶部表面的电阻核心层；采用第一刻蚀工艺刻蚀第一保护层上的第二介质层、电阻核心层以及电阻核心层上的第二介质层直至暴露出第一保护层和停止层，形成第一栅极通孔和第一开口，第一栅极通孔位于第一保护层上的第二介质层中，第一开口贯穿电阻核心层和第二介质层。所述方法避免刻蚀电阻核心层的过程对栅极结构产生刻蚀损耗，从而提高了半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图11是本发明一实施例中半导体器件形成过程的结构示意图。
参考图4，提供基底200，基底200上具有栅极结构230、第一保护层240以及第一介质层220，第一保护层240位于栅极结构230的顶部表面，第一介质层220覆盖栅极结构230侧壁和第一保护层240侧壁且暴露出第一保护层240的顶部表面。
本实施例中，以所述半导体器件为鳍式场效应晶体管为示例进行说明，相应的，所述基底200包括半导体衬底201和位于半导体衬底201上的鳍部202。
所述半导体衬底201可以是单晶硅、多晶硅或非晶硅；半导体衬底201也可以是硅、锗、锗化硅、砷化镓等半导体材料。本实施例中，所述半导体衬底201的材料为硅。
在其它实施例中，半导体器件为平面式MOS晶体管，相应的，基底为平面式的半导体衬底。
本实施例中，所述半导体衬底201上还具有隔离结构(未图示)，隔离结构用于隔离相邻的鳍部202。所述隔离结构的材料包括氧化硅。
所述第一介质层220还位于隔离结构上。
所述栅极结构230包括位于基底200上的栅介质层和位于栅介质层上的栅电极层。
本实施例中，所述栅极结构230横跨鳍部202、覆盖鳍部202的部分侧壁表面和部分顶部表面。所述栅介质层横跨所述鳍部202，所述栅介质层位于部分隔离结构表面、覆盖鳍部202的部分侧壁表面和部分顶部表面。
所述栅电极层的材料为金属，如铜或钨。所述栅介质层的材料为高K(K大于3.9)介质材料。
具体的，提供基底200；在所述基底200上形成伪栅极结构(未图示)；在所述伪栅极结构两侧的基底200中形成源漏掺杂区(未图示)；形成源漏掺杂区后，在所述基底200上形成覆盖伪栅极结构侧壁的第一介质层220；形成第一介质层220后，去除伪栅极结构，在第一介质层220中形成栅极开口(未图示)；在所述栅极开口中形成栅极结构230，所述栅极结构230的顶部表面低于第一介质层220的顶部表面；在所述栅极开口中形成位于栅极结构230顶部表面的第一保护层240。
第一保护层240的材料为氮化硅、碳化硅、氮氧化硅或氧化钛。
所述第一介质层220还位于所述源漏掺杂区上。
所述伪栅极结构横跨鳍部202、覆盖鳍部202的部分顶部表面的部分侧壁表面。所述伪栅极结构包括横跨鳍部202的伪栅介质层和位于伪栅介质层表面的伪栅电极层。
所述伪栅电极层的材料为多晶硅。本实施例中，伪栅介质层的材料为氧化硅。
需要说明的是，在其它实施例中，去除伪栅电极层而形成栅极开口，那么形成栅极开口后，伪栅介质层构成栅介质层。在此情况下，所述伪栅介质层的材料为高K介质材料。
形成栅极结构230后，源漏掺杂区分别位于栅极结构230两侧的基底200中，具体的，源漏掺杂区分别位于栅极结构230两侧的鳍部202中。
本实施例中，还包括：在形成第一介质层220的过程中，形成底层保护层210，所述底层保护层210位于所述源漏掺杂区表面，所述第一介质层220覆盖源漏掺杂区表面的底层保护层210。
本实施例中，底层保护层210位于源漏掺杂区表面，底层保护层210还位于栅极结构230的侧壁和第一保护层240侧壁，且底层保护层210暴露出第一保护层240顶部表面。相应的，所述第一介质层220覆盖源漏掺杂区表面的底层保护层210，第一介质层220还覆盖栅极结构230侧壁的底层保护层210的侧壁，且第一介质层220暴露出栅极结构230侧壁底层保护层210的顶部表面。
所述底层保护层210还位于隔离结构上，相应的，第一介质层220还覆盖隔离结构上的底层保护层210。
所述底层保护层210的材料包括氮化硅、碳化硅、氮氧化硅或氧化钛。
具体的，形成所述第一介质层220和底层保护层210的步骤包括：在伪栅极结构和基底200上形成底层保护材料层，所述底层保护材料层还位于隔离结构上；在所述底层保护材料层表面形成第一介质材料层；平坦化所述第一介质材料层和底层保护材料层直至暴露出伪栅极结构的顶部表面，使底层保护材料层形成底层保护层210，使第一介质材料层形成第一介质层220。
形成所述第一介质材料层的工艺为沉积工艺，如流体化学气相沉积工艺。
在其它实施例中，不形成底层保护层。
参考图5，在部分第一介质层220上形成电阻结构250，所述电阻结构250包括停止层252和位于停止层252顶部表面的电阻核心层253；在电阻结构250和第一介质层220上、以及第一保护层240表面形成第二介质层260。
所述停止层252的作用包括：后续刻蚀电阻核心层253以及电阻核心层253上的第二介质层260的过程能够停止在停止层252上，使得后续第一刻蚀工艺刻蚀不同区域的电阻核心层253以及电阻核心层253上的第二介质层260的程度较为一致，不同区域第一开口的深度较为一致。
所述停止层252的材料和所述第一保护层240的材料的选择需要使得：后续第一刻蚀工艺对第一保护层240的刻蚀速率小于对第二介质层260的刻蚀速率，第一刻蚀工艺对停止层252的刻蚀速率小于对电阻核心层253的刻蚀速率。
本实施例中，所述停止层252的材料和所述第一保护层240的材料相同。在其它实施例中，停止层的材料和第一保护层的材料不相同。
所述停止层252的材料为氮化硅、碳化硅、氮氧化硅或氧化钛。
形成所述电阻结构250的方法包括：在第一介质层220表面和第一保护层240表面形成电阻结构材料层，所述电阻结构材料层包括位于第一介质层220和第一保护层240上的停止材料层和位于停止材料层表面的电阻核心材料层；刻蚀去除第一保护层240表面以及部分第一介质层220表面的电阻结构材料层，形成电阻结构250。
所述电阻核心层253对应所述电阻核心材料层。
所述停止层252对应所述停止材料层。
本实施例中，所述电阻结构材料层还位于底层保护层210的顶部表面上。在刻蚀去除第一保护层240表面以及部分第一介质层220表面的电阻结构材料层的过程中，还去除了底层保护层210的顶部表面上的电阻结构材料层。
形成所述电阻结构材料层的工艺为沉积工艺，如等离子体化学气相沉积工艺、低压化学气相沉积工艺、亚大气压化学气相沉积工艺或原子层沉积工艺。
本实施例中，所述电阻结构250还包括第二保护层254，所述第二保护层254位于电阻核心层253的顶部表面，所述第二介质层260还位于第二保护层254上。相应的，所述电阻结构材料层还包括第二保护材料层，第二保护材料层位于电阻核心材料层表面。
所述第二保护层254对应所述第二保护材料层。
所述第二保护层254的材料选择需要使得：后续采用第一刻蚀工艺刻蚀第一保护层240上的第二介质层260、电阻核心层253、第二保护层254以及第二保护层254上的第二介质层260的过程中，第一刻蚀工艺对第二保护层254的刻蚀速率大于对停止层252的刻蚀速率。
所述第二保护层254的材料包括氧化硅。
所述第二保护层254的作用包括：在形成电阻结构250之后，且在形成第二介质层260之前，第二保护层254用于保护电阻核心层253的顶部表面。
所述第二保护层254的厚度小于后续的阻挡层的厚度。
具体的，在一个实施例中，所述第二保护层254的厚度为10埃～200埃。第二保护层254的厚度选择此范围的意义包括：若所述第二保护层254的厚度大于200埃，导致工艺浪费；若所述第二保护层254的厚度小于10埃，导致工艺上较难控制，且对第二保护层254对电阻核心层253的保护作用较弱。
在其它实施例中，第二保护层的厚度大于或等于后续的阻挡层的厚度。
在其它实施例中，可以不形成第二保护层。
本实施例中，所述电阻结构250还包括位于部分第一介质层220表面的阻挡层251，所述停止层252位于阻挡层251的顶部表面。相应的，所述电阻结构材料层还包括位于第一介质层220表面和第一保护层240表面的阻挡材料层，停止材料层位于阻挡材料层表面。
所述阻挡层251对应所述阻挡材料层。
所述阻挡层251的材料包括氧化硅。
在刻蚀去除第一保护层240表面以及部分第一介质层220表面的电阻结构材料层的过程中，刻蚀工艺对阻挡材料层的刻蚀速率小于对停止材料层的刻蚀速率，且刻蚀工艺对阻挡材料层的刻蚀速率小于对第一保护层240的刻蚀速率。这样，在形成电阻结构250的过程中，能够保护第一保护层240，降低对第一保护层240的刻蚀损伤，其次，还能保护底层保护层210的顶部表面，降低对底层保护层210顶部表面的刻蚀损伤。
在其它实施例中，可以不形成阻挡层251。
所述第二介质层260的材料包括氧化硅。
本实施例中，所述第二介质层260还位于底层保护层210的顶部表面上。
形成所述第二介质层260的工艺为沉积工艺，如等离子体增强型化学气相沉积工艺或高密度等离子体化学气相沉积工艺。
本实施例中，第二介质层260的密度大于第一介质层220的密度。
接着，采用第一刻蚀工艺刻蚀第一保护层240上的第二介质层260、电阻核心层253以及电阻核心层253上的第二介质层260直至暴露出第一保护层240和停止层252，形成第一栅极通孔和第一开口，第一栅极通孔位于第一保护层240上的第二介质层260中，第一开口贯穿电阻核心层253和第二介质层260。
本实施例中，还包括：在进行所述第一刻蚀工艺之前，形成贯穿所述第二介质层260和所述第一介质层220的源漏通孔，所述源漏通孔分别位于栅极结构230两侧；形成填充满源漏通孔的平坦层；形成平坦层后，进行所述第一刻蚀工艺；进行所述第一刻蚀工艺后，去除平坦层。
参考图6，形成贯穿所述第二介质层260和所述第一介质层220的源漏通孔270，源漏通孔270分别位于栅极结构230两侧。
所述源漏通孔270位于源漏掺杂区上。
本实施例中，在形成平坦层之前，所述源漏通孔270暴露出底层保护层210。
参考图7，形成填充满源漏通孔270(参考图6)的平坦层280。
所述平坦层280的材料为光阻材料、底部抗反射层材料或有机聚合物。
形成平坦层280的工艺包括旋涂工艺。
所述平坦层280为后续在第二介质层260中形成第一栅极通孔提供较为平坦的表面。
本实施例中，所述平坦层280还位于第二介质层260上。在其它实施例中，平坦层仅填充满源漏通孔。
本实施例中，所述平坦层280还位于底层保护层210上。
本实施例中，还在所述平坦层280和第二介质层260上形成图形化的掩膜层290，所述图形化的掩膜层290用于定义第一栅极通孔和第一开口的位置。
所述图形化的掩膜层290的材料包括光刻胶。
参考图8，形成平坦层280后，采用第一刻蚀工艺刻蚀第一保护层240上的第二介质层260、电阻核心层253以及电阻核心层253上的第二介质层260直至暴露出第一保护层240和停止层252，形成第一栅极通孔300和第一开口301，第一栅极通孔300位于第一保护层240上的第二介质层260中，第一开口301贯穿电阻核心层253和第二介质层260。
具体的，以所述图形化的掩膜层290为掩膜刻蚀第一保护层240上的第二介质层260、以及电阻核心层253和电阻核心层253上的第二介质层260。
本实施例中，第一刻蚀工艺还刻蚀了第二介质层260上的平坦层280，第一栅极通孔300贯穿第一保护层240上的第二介质层260和平坦层280，第一开口301贯穿电阻核心层253、第二介质层260和平坦层280。
本实施例中，采用第一刻蚀工艺刻蚀第一保护层240上的第二介质层260的过程中，刻蚀电阻核心层253以及电阻核心层253上的第二介质层260，使得在形成第一栅极通孔300的过程中形成第一开口301，从而简化了工艺。
第一刻蚀工艺对第一保护层240的刻蚀速率小于对第二介质层260的刻蚀速率，第一刻蚀工艺对停止层252的刻蚀速率小于对电阻核心层253的刻蚀速率。
在一个实施例中，第一刻蚀工艺为干刻工艺，参数包括：采用的气体包括C4F6、CHF3和O2，C4F6的流量为10sccm～200sccm，CHF3的流量为30sccm～500sccm，O2的流量为100sccm～2000sccm，源射频功率为50瓦～500瓦，偏置电压为30瓦～300瓦，腔室压强为1mtorr～300mtorr。
本实施例中，第一刻蚀工艺能够停止在停止层252上，使得不同区域刻蚀电阻核心层253以及电阻核心层253上的第二介质层260的程度较为一致，不同区域第一开口301的深度较为一致。
本实施例中，第一刻蚀工艺还刻蚀了第二保护层254，使所述第一开口301还贯穿所述第二保护层254。
第一刻蚀工艺对第二保护层254的刻蚀速率大于对停止层252的刻蚀速率。
所述第一栅极通孔300和源漏通孔270分别形成的原因在于：随着半导体器件的特征尺寸的不断减小，源漏掺杂区的中心和栅极结构230的中心之间的距离不断减小。受到光刻极限的限制，难以同时对源漏掺杂区上的第一介质层220和第二介质层260、以及第一保护层240上的第二介质层260进行图形化，因此需要分别形成第一栅极通孔300和源漏通孔270。
由于第一刻蚀工艺还能够停止在第一保护层240表面，因此，在进行第一刻蚀工艺的过程中，第一保护层240能够保护栅极结构230的顶部表面，避免第一刻蚀工艺对栅极结构230产生刻蚀损耗。从而提高了半导体器件的性能。
参考图9，进行所述第一刻蚀工艺后，去除平坦层280。
去除所述平坦层280的工艺为干刻工艺，所述干刻工艺采用的气体采用含氧气体。
本实施例中，所述含氧气体包括O2。在其它实施例中，所述含氧气体包括O2和CO2。
在去除所述平坦层280的过程中，所述底层保护层210能够保护源漏掺杂区的表面，避免源漏掺杂区表面被氧化。
需要说明的是，图形化的掩膜层290在进行第一刻蚀工艺的过程中消耗完；或者，在第一刻蚀工艺和去除所述平坦层280的过程中，将图形化的掩膜层290完全去除。
参考图10，进行第一刻蚀工艺后，采用第二刻蚀工艺刻蚀第一栅极通孔300底部的第一保护层240以及第一开口301底部的停止层252直至暴露出栅极结构230的顶部表面，在第一栅极通孔300底部的第一保护层240中形成第二栅极通孔302，在第一开口301底部的停止层252中形成第二开口303。
本实施例中，在形成第二栅极通孔302的过程中形成第二开口303，从而简化了工艺。
本实施例中，去除平坦层280后，进行所述第二刻蚀工艺。
本实施例中，第二刻蚀工艺还刻蚀了阻挡层251，使所述第二开口303还贯穿阻挡层251。在其它实施例中，所述第二开口不贯穿阻挡层。
本实施例中，第二刻蚀工艺还刻蚀了底层保护层210直至暴露出源漏掺杂区表面，从而简化了工艺。
接着，参考图11，进行第二刻蚀工艺后，在所述源漏通孔270(参考图10)中形成源漏插塞310；在所述第一栅极通孔300(参考图10)和第二栅极通孔302(参考图10)中形成栅极插塞320；在所述第一开口301(参考图10)和第二开口303(参考图10)中形成电阻插塞330。
所述源漏插塞310和源漏掺杂区电学连接。所述栅极插塞320和栅极结构230电学连接。所述电阻插塞330和电阻核心层253电学连接。
所述源漏插塞310、栅极插塞320和电阻插塞330的材料为金属，如铜或钨。
为了方便说明，将第一开口301和第二开口303总称为开口结构。所述开口结构贯穿电阻核心层253的作用包括：使开口结构的深度差异性对电阻插塞330和电阻核心层253的接触面积的差异性影响较小；电阻插塞330和电阻核心层253的接触面积与电阻核心层253的厚度相关；由于电阻核心层253的厚度在不同区域能够较为一致，因此电阻插塞330和电阻核心层253的接触面积在不同区域能够较为一致。
相应的，本实施例还提供一种采用上述方法形成的半导体器件，请参考图9，包括：基底200；位于基底200上的栅极结构230；位于栅极结构230顶部表面的第一保护层240；覆盖栅极结构230侧壁和第一保护层240侧壁的第一介质层220；位于部分第一介质层220上的电阻结构250，所述电阻结构250包括停止层252和位于停止层252顶部表面的电阻核心层253；位于电阻结构250和第一介质层220上、以及第一保护层240表面的第二介质层260；贯穿第一保护层240上的第二介质层260的第一栅极通孔300，所述第一栅极通孔300暴露出第一保护层240表面；贯穿电阻核心层253和电阻核心层253上第二介质层260的第一开口301，所述第一开口301暴露出停止层252表面。
所述电阻核心层253的材料为氮化钛、氮化铊或氮化铝。
所述停止层252的材料为氮化硅、碳化硅、氮氧化硅或氧化钛。
所述电阻结构250还包括：第二保护层254，所述第二保护层254位于电阻核心层253的顶部表面，所述第二介质层260还位于第二保护层254上；所述第一开口301还贯穿所述第二保护层254。
所述第二保护层254的材料包括氧化硅。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，所述基底上具有栅极结构、第一保护层以及第一介质层，第一保护层位于栅极结构的顶部表面，第一介质层覆盖栅极结构侧壁和第一保护层侧壁且暴露出第一保护层的顶部表面；
在部分第一介质层上形成电阻结构，所述电阻结构包括停止层和位于停止层顶部表面的电阻核心层；所述电阻结构还包括第二保护层，所述第二保护层位于电阻核心层的顶部表面，所述第二保护层的材料包括氧化硅，所述第二保护层的厚度为10埃～200埃；
在电阻结构和第一介质层上、以及第一保护层表面形成第二介质层；
采用第一刻蚀工艺刻蚀第一保护层上的第二介质层、电阻核心层以及电阻核心层上的第二介质层及第二保护层，直至暴露出第一保护层和停止层，形成第一栅极通孔和第一开口，第一栅极通孔位于第一保护层上的第二介质层中，第一开口贯穿电阻核心层、第二保护层和第二介质层；其中，所述第一刻蚀工艺对第二保护层的刻蚀速率大于对停止层的刻蚀速率。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，进行第一刻蚀工艺后，采用第二刻蚀工艺刻蚀第一栅极通孔底部的第一保护层以及第一开口底部的停止层直至暴露出栅极结构的顶部表面，在第一栅极通孔底部的第一保护层中形成第二栅极通孔，在第一开口底部的停止层中形成第二开口。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述停止层的材料和所述第一保护层的材料相同。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述停止层的材料和所述第一保护层的材料为氮化硅、碳化硅、氮氧化硅或氧化钛。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述电阻结构还包括位于部分第一介质层表面的阻挡层，且所述停止层位于阻挡层的顶部表面；形成所述电阻结构的方法包括：在第一介质层表面和第一保护层表面形成电阻结构材料层，电阻结构材料层包括位于第一介质层表面和第一保护层表面的阻挡材料层、位于阻挡材料层表面的停止材料层以及位于停止材料层表面的电阻核心材料层；刻蚀去除第一保护层表面以及部分第一介质层表面的电阻结构材料层，形成所述电阻结构。
6.根据权利要求5所述的半导体器件的形成方法，其特征在于，在刻蚀去除第一保护层表面以及部分第一介质层表面的电阻结构材料层的过程中，刻蚀工艺对阻挡材料层的刻蚀速率小于对停止材料层的刻蚀速率，且刻蚀工艺对阻挡材料层的刻蚀速率小于对第一保护层的刻蚀速率。
7.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述阻挡层的材料包括氧化硅。
8.根据权利要求2所述的半导体器件的形成方法，其特征在于，还包括：在所述第一栅极通孔和第二栅极通孔中形成栅极插塞；在所述第一开口和第二开口中形成电阻插塞。
9.根据权利要求2所述的半导体器件的形成方法，其特征在于，还包括：在进行所述第一刻蚀工艺之前，形成贯穿所述第二介质层和所述第一介质层的源漏通孔，所述源漏通孔分别位于栅极结构两侧；形成填充满源漏通孔的平坦层；形成平坦层后，进行所述第一刻蚀工艺；进行所述第一刻蚀工艺后，去除平坦层；去除平坦层后，进行所述第二刻蚀工艺。
10.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述栅极结构两侧的基底中具有源漏掺杂区；所述第一介质层还位于所述源漏掺杂区上；所述源漏通孔位于源漏掺杂区上；
所述半导体器件的形成方法还包括：形成所述电阻结构之前，形成底层保护层，所述底层保护层位于所述源漏掺杂区表面，所述第一介质层覆盖源漏掺杂区表面的底层保护层；在形成所述平坦层之前，所述源漏通孔暴露出底层保护层；第二刻蚀工艺还刻蚀了底层保护层直至暴露出源漏掺杂区表面。
11.根据权利要求10所述的半导体器件的形成方法，其特征在于，所述底层保护层的材料为氮化硅、碳化硅、氮氧化硅或氧化钛。
12.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述电阻核心层的材料为氮化钛、氮化铊或氮化铝。
13.一种半导体器件，其特征在于，包括：
基底；
位于基底上的栅极结构；
位于栅极结构顶部表面的第一保护层；
覆盖栅极结构侧壁和第一保护层侧壁的第一介质层；
位于部分第一介质层上的电阻结构，所述电阻结构包括停止层和位于停止层顶部表面的电阻核心层；所述电阻结构还包括：第二保护层，所述第二保护层位于电阻核心层的顶部表面，所述第二保护层的材料包括氧化硅，所述第二保护层的厚度为10埃～200埃；
位于电阻结构和第一介质层上、以及第一保护层表面的第二介质层；
贯穿第一保护层上第二介质层的第一栅极通孔，所述第一栅极通孔暴露出第一保护层表面；
贯穿电阻核心层和电阻核心层上的第二保护层及第二介质层的第一开口，所述第一开口暴露出停止层表面。
14.根据权利要求13所述的半导体器件，其特征在于，所述电阻核心层的材料为氮化钛、氮化铊或氮化铝；所述停止层的材料为氮化硅、碳化硅、氮氧化硅或氧化钛。
CN201710372635.8A 2017-05-24 2017-05-24 半导体器件及其形成方法 Active CN108933132B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710372635.8A CN108933132B (zh) 2017-05-24 2017-05-24 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710372635.8A CN108933132B (zh) 2017-05-24 2017-05-24 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN108933132A CN108933132A (zh) 2018-12-04
CN108933132B true CN108933132B (zh) 2021-02-02

Family

ID=64450332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710372635.8A Active CN108933132B (zh) 2017-05-24 2017-05-24 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN108933132B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115376936A (zh) * 2022-10-26 2022-11-22 合肥晶合集成电路股份有限公司 半导体器件的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130277754A1 (en) * 2012-04-20 2013-10-24 Chia-Wen Liang Semiconductor Integrated Structure
US9406770B2 (en) * 2014-07-16 2016-08-02 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device having a resistor structure
CN106206271A (zh) * 2015-04-29 2016-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20170084721A1 (en) * 2015-09-23 2017-03-23 United Microelectronics Corp. Method for forming semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130277754A1 (en) * 2012-04-20 2013-10-24 Chia-Wen Liang Semiconductor Integrated Structure
US9406770B2 (en) * 2014-07-16 2016-08-02 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device having a resistor structure
CN106206271A (zh) * 2015-04-29 2016-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20170084721A1 (en) * 2015-09-23 2017-03-23 United Microelectronics Corp. Method for forming semiconductor device

Also Published As

Publication number Publication date
CN108933132A (zh) 2018-12-04

Similar Documents

Publication Publication Date Title
US11651993B2 (en) Etch stop layer for semiconductor devices
US11139295B2 (en) Fin field effect transistor (FinFET) device and method
KR102102735B1 (ko) 다중 패터닝 방법
KR100546378B1 (ko) 리세스 채널을 가지는 트랜지스터 제조 방법
CN105655286A (zh) 半导体结构的形成方法
US5872063A (en) Self-aligned contact structures using high selectivity etching
CN109545790B (zh) 三维存储器的沟道孔的形成方法
CN109786330A (zh) 集成电路器件鳍、集成电路及其形成方法
TW201946100A (zh) 半導體裝置之製造方法
KR101087880B1 (ko) 반도체 소자의 제조방법
US11769672B2 (en) Semiconductor structure and forming method thereof
CN108666263B (zh) 接触孔的制造方法
JP3891087B2 (ja) ポリシリコンエッチング方法
JP2007150083A (ja) 半導体装置の製造方法
CN108933132B (zh) 半导体器件及其形成方法
CN111129142B (zh) 半导体器件及其形成方法
CN108630549B (zh) 半导体器件及其形成方法
CN109830438B (zh) 半导体器件及其形成方法
CN110690218B (zh) 半导体器件及其形成方法
KR100680948B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
US9875909B1 (en) Method for planarizing material layer
JP4360393B2 (ja) ポリシリコンエッチング方法
CN113690185B (zh) 半导体结构及其形成方法
CN112951726B (zh) 半导体结构及其形成方法
CN113130312B (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant