CN108122824B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN108122824B
CN108122824B CN201611089140.6A CN201611089140A CN108122824B CN 108122824 B CN108122824 B CN 108122824B CN 201611089140 A CN201611089140 A CN 201611089140A CN 108122824 B CN108122824 B CN 108122824B
Authority
CN
China
Prior art keywords
layer
forming
opening
substrate
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611089140.6A
Other languages
English (en)
Other versions
CN108122824A (zh
Inventor
张城龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611089140.6A priority Critical patent/CN108122824B/zh
Publication of CN108122824A publication Critical patent/CN108122824A/zh
Application granted granted Critical
Publication of CN108122824B publication Critical patent/CN108122824B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Abstract

一种半导体结构及其形成方法，其中形成方法包括：提供基底；在基底上形成多个栅极结构；形成覆盖栅极结构的介质层；在栅极结构之间形成贯穿介质层的第一开口；对第一开底部进行离子注入；在第一开口底部形成保护层；在底部形成有保护层的第一开口内形成填充层；在栅极结构上形成贯穿栅极结构上方介质层的第一接触开口；去除填充层和保护层，在介质层内形成第二接触开口；向第一接触开口和第二接触开口内填充导电材料，分别形成第一互连结构和第二互连结构。本发明技术方案能够在去除填充层的过程中，保护栅极结构之间的基底表面，避免去除填充层的工艺对基底表面造成损伤，从而有利于提高所形成半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。
背景技术
随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。
为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与基底的导通是通过互连结构实现的。互连结构包括互连线和形成于接触孔内的连接插塞。连接插塞与半导体器件相连接，互连线实现连接插塞之间的连接，从而构成电路。
晶体管结构内的连接插塞包括位于栅极结构表面的连接插塞，用于实现栅极与外部电路的连接；以及位于源漏掺杂区表面的连接插塞，用于实现晶体管源区或漏区与外部电路的连接。
随着器件尺寸的不断减小，晶体管结构内的连接插塞制造难度不断提高，导致所形成半导体结构的性能下降。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，以提高所形成半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
提供基底；在所述基底上形成多个栅极结构；形成覆盖栅极结构的介质层；在栅极结构之间形成贯穿所述介质层的第一开口；对所述第一开底部进行离子注入；在所述第一开口底部形成保护层；在底部形成有保护层的所述第一开口内形成填充层；在栅极结构上形成贯穿栅极结构上方介质层的第一接触开口；去除所述填充层和保护层，在所述介质层内形成第二接触开口；向所述第一接触开口和第二接触开口内填充导电材料，分别形成第一互连结构和第二互连结构。
可选的，形成所述保护层的步骤中，所述保护层的材料为氧化硅、氮化硅、碳化硅或碳氮化硅中一种或多种。
可选的，形成所述填充层的步骤中，所述填充层为有机介电层或旋涂碳层。
可选的，形成保护层的步骤包括：在所述第一开口底部和侧壁上形成保护层。
可选的，形成所述保护层的步骤包括：采用原子层沉积的方式形成所述保护层。
可选的，形成所述保护层的步骤中，所述保护层的厚度在
Figure BDA0001167526350000021
到
Figure BDA0001167526350000022
范围内。
可选的，在所述基底上形成多个栅极结构之后，形成介质层之前，所述形成方法还包括：形成位于栅极结构顶部表面上的栅极刻蚀停止层；形成第一接触开口的步骤包括：以所述栅极刻蚀停止层为停止层，形成贯穿所述介质层的第二开口；去除所述栅极刻蚀停止层，形成所述第一接触开口；形成第二接触开口的步骤包括：形成第二开口之后，去除所述栅极刻蚀停止层之前，去除所述填充层，露出所述保护层，形成第三开口；去除所述栅极刻蚀停止层的步骤中，去除第三开口底部的所述保护层，形成所述第二接触开口。
可选的，形成保护层的步骤中，所述保护层还位于所述介质层上；形成所述第二开口的步骤中，所述第二开口还贯穿介质层上的所述保护层。
可选的，形成填充层的步骤中，所述填充层还位于所述介质层上，所述第二开口还贯穿所述介质层上的填充层；形成所述第二开口的步骤包括：在所述填充层上形成图形掩膜层；以所述图形掩膜层为掩膜，刻蚀所述填充层、所述保护层以及所述介质层，形成所述第二开口。
可选的，刻蚀所述填充层、所述保护层以及所述介质层的步骤包括：采用干法刻蚀的方式形成所述第二开口。
可选的，去除所述填充层的步骤包括：通过等离子体剥离的方式去除所述填充层。
可选的，通过等离子体剥离的方式去除所述填充层的步骤包括：采用含氧等离子体、含氮等离子体或者含氢等离子体进行剥离。
可选的，形成所述栅极刻蚀停止层的步骤中，所述栅极刻蚀停止层的材料为氮化硅或碳化硅；去除所述栅极刻蚀停止层的步骤包括：通过线性去除工艺去除所述栅极刻蚀停止层；在线性去除工艺去除所述栅极刻蚀停止层的过程中，去除所述保护层。
可选的，通过等离子体刻蚀工艺去除所述保护层的步骤包括：采用C-F基等离子体或者C-H-F基等离子体进行刻蚀。
可选的，形成所述第一接触开口的步骤和形成所述第二接触开口的步骤中的一个或两个步骤包括：采用自对准工艺形成所述第一接触开口或第二接触开口；或者，形成所述第一接触开口的步骤和形成所述第二接触开口的步骤中的一个或两个步骤包括：采用非自对准工艺形成所述第一接触开口或第二接触开口。
可选的，对所述第一开口底部进行离子注入的步骤包括：对所述第一开口底部进行预非晶化注入。
相应的，本发明还提供一种半导体结构，包括：
基底；多个栅极结构，位于所述基底上；介质层，覆盖所述栅极结构；第一互连结构，位于栅极结构上且贯穿栅极结构上的介质层；第二互连结构，位于栅极结构之间且贯穿所述介质层；保护层，位于栅极结构和所述第二互连结构之间。
可选的，所述保护层的材料为氧化硅或氮化硅。
可选的，所述保护层的厚度在
Figure BDA0001167526350000031
到
Figure BDA0001167526350000032
范围内。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案在底部形成有保护层的第一开口内形成填充层后，形成第一接触开口；之后依次去除所述填充层和所述保护层形成第二接触开口。所以所述保护层能够在去除所述填充层的过程中，保护栅极结构之间的基底表面，避免去除所述填充层的工艺对基底表面造成损伤。因此所述保护层的形成，有利于扩大所形成接触孔的关键尺寸，扩大后续形成插塞的关键尺寸，从而有利于提高所形成半导体结构的性能。
附图说明
图1至图5是一种半导体结构形成方法中各个步骤对应的剖面结构示意图；
图6至图8是另一种半导体结构形成方法各个步骤对应的剖面结构示意图；
图9至图16是本发明半导体结构形成方法一实施例各个步骤对应的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术中的半导体结构存在性能下降的问题。现结合一种半导体结构的形成方法分析性能下降问题的原因：
图1至图5示出了一种半导体结构形成方法中各个步骤对应的剖面结构示意图。
参考图1，提供基底10，所述基底10上具有多个栅极结构11，所述栅极结构11顶部表面具有栅极刻蚀停止层12a，相邻栅极结构11之间的基底10表面具有基底刻蚀停止层12b；形成位于相邻栅极结构11之间基底10上的介质层13，所述介质层13顶部表面高于所述栅极结构11的顶部表面。
参考图2，在所述介质层13内形成第一开口14a和第二开口14b，所述第一开口14a位于栅极结构11上方且底部露出所述栅极刻蚀停止层12a；所述第二开口14b位于相邻栅极结构11之间且底部露出所述基底刻蚀停止层12b。
参考图3，去除所述第一开口14a(如图2所示)底部的栅极刻蚀停止层12a，形成底部露出栅极结构11的栅极接触孔15a；去除所述第二开口14b(如图2所示)底部的基底刻蚀停止层12b，形成底部露出基底10的基底接触孔15b。
参考图4，对所述基底接触孔15b底部露出的基底10进行预非晶化注入(Pre-Amorphization Implant,PAI)以破坏所述基底10表面的单晶结构，从而降低后续形成连接层(Silicide层)的工艺难度。
参考图5，在所述栅极接触孔15a(如图4所示)内形成第一互连结构16a；在所述基底接触孔内15b(如图4所示)形成第二互连结构16b。
如图4所示，在进行预非晶化注入之前，所述栅极接触孔15a和所述基底接触孔15b均已形成，而且并未对栅极接触孔15a进行保护，所以在对所述基底接触孔15b底部露出的基底10进行预非晶化注入的同时，所述栅极接触孔15a底部露出的栅极结构11也受到了预非晶化注入的影响。预非晶化离子注入工艺会对栅极结构11造成损伤，引起栅极结构11的污染问题，从而影响栅极结构11的性能，影响所形成半导体结构的性能。
图6至图8，示出了另一种半导体结构形成方法各个步骤对应的剖面结构示意图。
为了避免预净化离子注入工艺对栅极结构造成影响，参考图6，在提供基底20之后，在相邻栅极结构21之间形成第三开口24b，所述第三开口24b贯穿所述介质层23以及所述基底刻蚀停止层22b，底部露出所述基底20表面。
继续参考图6，对所述第三开口24b底部的基底20进行预非晶化离子注入。
参考图7，在所述第三开口24b(如图6所示)内形成填充层27，所述填充层27填填满所述第三开口24b且覆盖所述介质层23表面；形成贯穿所述填充层27和所述介质层27的第四开口24a，所述第四开口24a底部露出所述栅极刻蚀停止层22a。
参考图8，去除所述填充层27(如图7所示)，露出基底20表面，形成基底接触孔25b；通过线性去除的方式去除所述栅极刻蚀停止层22a(如图7所示)，形成栅极接触孔25a。
通过在预非晶化离子注入之后形成栅极接触孔25a，在进行预非晶化离子注入过程中，覆盖栅极结构21的介质层23能够保护所述栅极结构21，从而避免了与非晶化处理对栅极结构21的损伤和污染问题。
如图7和图8所示，但是所述基底接触孔25b底部直接露出所述基底20表面，而且去除填充层27的工艺通常为干法剥离工艺，干法剥离工艺中的等离子体可能会对基底20造成损伤。而基底20内形成有源漏掺杂区(图中未示出)，因此干法剥离工艺中的等离子体可能会损伤所述源漏掺杂区，从而造成所形成半导体结构的性能下降。
为解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：
提供基底；在所述基底上形成多个栅极结构；形成覆盖栅极结构的介质层；在栅极结构之间形成贯穿所述介质层的第一开口；对所述第一开底部进行离子注入；在所述第一开口底部形成保护层；在底部形成有保护层的所述第一开口内形成填充层；在栅极结构上形成贯穿栅极结构上方介质层的第一接触开口；去除所述填充层和保护层，在所述介质层内形成第二接触开口；向所述第一接触开口和第二接触开口内填充导电材料，分别形成第一互连结构和第二互连结构。
本发明技术方案在底部形成有保护层的第一开口内形成填充层后，形成第一接触开口；之后依次去除所述填充层和所述保护层形成第二接触开口。所以所述保护层能够在去除所述填充层的过程中，保护栅极结构之间的基底表面，避免去除所述填充层的工艺对基底表面造成损伤，从而有利于提高所形成半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图9至图16，示出了本发明半导体结构形成方法一实施例各个步骤对应的剖面结构示意图。
参考图9，提供基底100。
所述基底100用于提供工艺操作平台。
具体的，所述基底100的材料为单晶硅。在本发明其他实施例中，所述基底的材料还可以选自多晶硅或非晶硅；所述基底的材料也可以选自锗、砷化镓或硅锗化合物等其他半导体材料。此外，所述基底还可以是具有外延层或外延层上硅结构。
需要说明的是，本实施例中，所述半导体结构为平面晶体管，所以所述基底100为平面基底。本发明其他实施例中，所述半导体结构为鳍式场效应晶体管，所述基底包括衬底以及位于所述衬底上分立的鳍部，所述栅极结构横跨所述鳍部且覆盖所述鳍部部分顶部和部分侧壁的表面。
继续参考图9，在所述基底100上形成多个栅极结构110。
所述栅极结构110用于控制所形成半导体结构中沟道的导通与关闭。
所述栅极结构100包括位于基底100上的栅介质层(图中未示出)、位于所述栅介质层上的栅电极(图中未示出)以及位于所述栅电极和所述栅介质层上的栅极侧墙(图中未标示)。
本实施例中，所述栅极结构为“高K金属栅”结构，所以所述栅介质层包括高K介质层，其中高K介质层的材料为高K材料，包括氧化铪、氧化锆、氧化镧、氧化铝、氧化钛、钛酸锶、氧化铝镧、氧化钇、氮氧化铪、氮氧化锆、氮氧化镧、氮氧化铝、氮氧化钛、氮氧化锶钛、氮氧化镧铝、氮氧化钇中的一种或多种；所述栅电极的材料为金属，包括钛、铊、铜、铝、钨、银或金等金属材料中的一种或多种；所述栅极侧墙为单层结构或多层结构，栅极侧墙的材料可以选自氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼等。
形成所述栅极结构的步骤包括：在所述基底100上形成栅极材料层；在所述栅极材料层上形成栅极图形层，所述栅极图形层用于定义所述栅电极以及所述栅介质层的尺寸和位置；以所述栅极图形层为掩膜，刻蚀所述栅极材料层至露出所述基底100表面为止，形成位于基底100上的栅介质层以及位于所述栅介质层上的栅电极；形成位于所述基底100表面上以及所述栅介质层和所述栅电极顶部表面和侧壁上的侧墙材料层；以干法刻蚀的方式去除所述基底表面上以及栅电极层上的侧墙材料层，形成位于所述栅介质层和所述栅电极侧壁的栅极侧墙。
继续参考图9，形成覆盖所述栅极结构110的介质层130。
所述介质层130用于实现不同半导体结构之间的电隔离，还用于在后续进行离子注入过程中保护所述栅极结构110，降低栅极结构110受损的可能。
需要说明的是，形成所述栅极结构110之后，形成所述介质层130之前，所述形成方法还包括：在所述栅极结构110两侧的基底100内形成源漏掺杂区(图中未示出)。其中相邻所述栅极结构110之间的源漏掺杂区为相邻栅极结构110所属晶体管共用。
本实施例中，所述介质层130的材料为氧化硅。本发明其他实施例中，所述介质层的材料还可以选自氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电常数小于2.5)中的一种或多种组合，其中低K介质材料或超低K介质材料包括掺杂二氧化硅、有机聚合物和多孔材料等。
具体的，所述介质层130可以采用化学气相沉积、物理气相沉积、原子层沉积或炉管等方式形成。
需要说明的是，栅极结构110上方所述介质层130的厚度如果太小，难以在后续离子注入过程中起到保护所述栅极结构130的作用；栅极结构110上方所述介质层130的厚度如果太厚，会引起材料浪费、增加工艺难度的问题。本实施例中，栅极结构110上方所述介质层130的厚度在
Figure BDA0001167526350000081
到
Figure BDA0001167526350000082
范围内。
还需要说明的是，为了避免刻蚀工艺损伤基底110以及所述栅极结构110，本实施例中，在提供基底100之后，形成所述介质层130之前，所述形成方法还包括：形成位于栅极结构110顶部表面上的栅极刻蚀停止层120a，在后续形成栅极结构110上的连接插塞过程起刻蚀停止的作用；形成位于相邻栅极结构110之间基底上100的基底刻蚀停止层120b，在后续形成基底100上连接插塞过程中起刻蚀停止的作用。
所述栅极刻蚀停止层120a和所述基底刻蚀停止层120b可以同时形成。具体的，形成所述栅极刻蚀停止层120a和所述基底刻蚀停止层120b的步骤包括：在所述基底100表面上和所述栅极结构110表面上形成刻蚀停止层，位于基底100表面上的刻蚀停止层为基底刻蚀停止层120b，位于栅极结构110表面上的刻蚀停止层为栅极刻蚀停止层120a。
本实施例中，所述刻蚀停止层的材料为氮化硅，也就是说，所述栅极刻蚀停止层120a的材料和所述基底刻蚀停止层120b的材料均为氮化硅。
结合参考图10，在所述栅极结构110之间形成贯穿所述介质层130的第一开口140a。
所述第一开口140a底部露出基底100，用于为后续进行预非晶化离子注入提供操作平面。
如图9和图10所示，形成所述第一开口140a的步骤包括：
在所述介质层130上形成掩膜层141a以及位于所述掩膜层141a上的图形层142a，所述图形层142a内具有底部露出所述掩膜层141a的刻蚀开口143a，所述刻蚀开口143a位于所述栅极结构110之间的介质层130上方；以所述图形层142a为掩膜，刻蚀所述掩膜层141a和所述介质层130，露出所述基底刻蚀停止层120b；去除所述基底刻蚀停止层120b，形成露出所述基底100的所述第一开口140a。
所述掩膜层141a用于保护所述介质层130免受半导体工艺的影响，所述图形层142a用于对所述掩膜层141a进行图形化，用于定义所述第一开口140a的尺寸和位置。
本实施例中，所述掩膜层141a包括位于介质层130上的第一掩膜层(图中未标示)和位于所述第一掩模层上的第二掩模层(图中未标示)。本实施例中，所述第一掩模层为氮化硅层，所述第二掩模层为氧化硅层。本发明其他实施例中，所述第一掩模层还可以为有机介电层、非晶硅层或者底部抗反射层。所述掩模层141a可以通过化学气相沉积、物理气相沉积或原子层沉积等膜层沉积工艺行程。
本实施例中，所述图形层142a为光刻胶层，可以通过涂覆工艺和光刻工艺形成。具体的，所述图形层142a内具有底部露出所述第二掩模层的刻蚀开口143a，所述刻蚀开口143a位于相邻栅极结构110之间的介质层130上方。
刻蚀所述掩膜层141a和所述介质层130的步骤包括：采用干法刻蚀的方式去除刻蚀开口143a底部露出的所述掩膜层141a以及所述掩膜层141a下的介质层130，所述干法刻蚀在露出所述基底刻蚀停止层120b时停止；在露出所述基底刻蚀停止层120b之后，通过等离子体刻蚀的方式去除介质层130上剩余的掩膜层141a，露出所述介质层130；之后通过等离子体刻蚀的方式去除所述基底刻蚀停止层120b，露出基底100，形成所述第一开口143a。
需要说明的是，本实施例中，先去除剩余的掩膜层141a露出所述介质层130，再去除所述基底刻蚀停止层120b的做法仅为一示例。本发明其他实施例中，剩余的掩膜层和所述基底刻蚀停止层可以在一步刻蚀过程中去除。
等离子体剥离工艺去除剩余掩膜层141a的过程中，由于相邻栅极结构110之间基底100上形成有基底刻蚀停止层120b，所述基底刻蚀停止层120b能够在工艺过程保护所述基底100表面不受损伤，从而降低基底100内源漏掺杂区受到损伤的几率，有利于提高所形成半导体结构的性能。
需要说明的是，本实施例中，所述第一开口140a采用非自对准工艺形成。所以在形成所述第一开口140a的步骤中，以所述图形层142a为掩膜进行刻蚀。本发明其他实施例中，所述第一开口140a也可以通过自对准工艺形成。
参考图11，对所述第一开口140a底部进行离子注入。
本实施例中，对所述第一开口140a底部进行离子注入的步骤包括：对所述第一开口140a底部进行预非晶化注入。所述预非晶化处理步骤的作用是破坏所述第一开口140a底部的单晶结构从而降低后续形成连接层的工艺难度，其中所述连接层的材料可以为硅化物(Silicide)。
具体的，所述预非晶化注入步骤中，工艺参数为：工艺离子为Ge，注入能量1eV到4000eV范围内。
在离子注入过程中，所述栅极结构110被所述介质层130覆盖。因此所述介质层130能够在离子注入过程中保护所述栅极结构110，降低所述栅极结构110受到损伤几率，减少污染产生的可能。
参考图12，在所述第一开口140a底部形成保护层151。
所述保护层151用于在后续工艺中保护基底100，降低基底100受损的可能。本实施例中，所述保护层151用于保护基底100内的源漏掺杂区，减少基底100内源漏掺杂区受损的几率。
所述保护层151还覆盖所述第一开口140a的侧壁，所以在所述第一开口140a底部和侧壁上形成所述保护层151。本实施例中，所述保护层151还位于所述介质层130上。所以形成所述保护层151的步骤包括：形成保形覆盖所述第一开口140a底部和侧壁以及所述介质层130表面的保护层151。
本实施例中，所述保护层151的材料为氧化硅、氮化硅、碳化硅或碳氮化硅中一种或多种，可以通过原子层沉积的方式形成所述保护层151。采用原子层沉积方式所形成的保护层151，具有较高的致密度，能够有效的提高所述保护层151的保护能力和保护效果，提高所形成半导体结构的性能。本发明其他实施例中，所述保护层的材料还可以是氮化硅。
如果所述保护层151的厚度太小，则在后续工艺中难以起到保护基底100的作用，难以降低基底100内源漏掺杂区受损的可能；如果所述保护层151的厚度太大，则会引起材料浪费、增加工艺难度的问题，而且还会增大形成有保护层151后第一开口140a的深宽比，不利于后续填充层的形成。本实施例中，形成所述保护层151的步骤中，所述保护层151的厚度在
Figure BDA0001167526350000111
到
Figure BDA0001167526350000112
范围内。
参考图13，在底部形成有保护层151的所述第一开口140a(如图12所示)内形成填充层160。
所述填充层160用于填充所述第一开口140a，避免半导体工艺损伤所述第一开口140a底部。需要说明的是，本实施例中，所述填充层160还位于所述介质层130上。
本实施例中，所述保护层151的材料为氮化硅。所述填充层160的材料有机介电层(Organic Dielectric Layer)或旋涂碳层(Spin-on-carbon)。具体的，所述填充层160可以通过化学气相沉积、物理气相沉积或原子层沉积等膜层沉积工艺形成。
需要说明的是，本发明其他实施例中，所述保护层151的材料也可以为氮化硅，所述填充层的材料为非晶硅层、有机介电层或底部抗反射层。
继续参考图13，结合参考图14和图15，在所述栅极结构110上形成贯穿所述栅极结构110上方介质层130的第一接触开口150a；去除所述填充层160和保护层151，在所述介质层130内形成第二接触开口150b。
下面结合附图详细说明所述第一接触开口150a和所述第二接触开口150b的形成过程。
参考图13，以所述栅极刻蚀停止层120a为停止层，形成贯穿所述介质层130的第二开口151a。
本实施例中，所述保护层151还位于所述介质层130上，所以形成所述第二开口151a的步骤中，所述第二开口151a还贯穿所述介质层130上的所述保护层151。
此外，所述填充160还位于所述介质层130上，所以所述第二开口151a还贯穿所述介质层130上的所述填充160。
具体的，形成所述第二开口151a的步骤包括：在所述填充层160上形成氧化层(图中未示出)和位于所述氧化层上的图形掩膜层(图中未示出)，所述图形掩膜层内具有底部露出所述氧化层的图形开口，所述图形开口位于栅极结构110的上方；以所述图形掩膜层为掩膜，刻蚀所述填充层160、所述保护层151以及所述介质层130，形成所述第二开口151a。
所述图形掩膜层用于保护所述介质层130免受半导体工艺的影响，还用于定义所述第二开口151a的尺寸和位置。本实施例中，所述图形掩膜层为光刻胶层，可以通过涂覆工艺和光刻工艺形成。本发明其他实施例中，所述图形掩膜层还可以是多重掩膜工艺形成的掩膜。
刻蚀所述介质层130的步骤用于形成所述第二开口151a，露出所述栅极刻蚀停止层120a。本实施例中，采用干法刻蚀的方式形成所述第二开口151a，以露出所述栅极刻蚀停止层120a。
在干法刻蚀形成所述第二开口151的过程中，由于所述干法刻蚀仅至露出所述栅极刻蚀停止层120a位置，所以所述栅极刻蚀停止层120a能够在刻蚀过程中保护所述栅极结构110，降低栅极结构110受损的可能。
结合参考图14和图15，去除所述栅极刻蚀停止层120a，形成所述第一接触开口150a；去除所述填充层160(如图13所示)和保护层151，在所述介质层160内形成第二接触开口150b。
本实施例中，所述第一接触开口150a包括沟槽以及位于所述沟槽(图中未标示)底部的接触孔(图中未标示)；所述第二接触开口150b包括沟槽(图中未标示)以及位于所述沟槽底部的接触孔(图中未标示)。本发明其他实施例中，所述第一接触开口也可以仅为沟槽或者仅为接触孔；所述第二接触开口包括也可以仅为沟槽或者仅为接触孔。
具体的，如图14所示，形成第二开口151a之后，去除所述填充层160(如图13所示)，露出所述保护层151，形成第三开口152b。
所述第三开口152b用于露出保护层151，为后续形成第二接触开口提供工艺基础。
具体的，形成所述第三开口152b的步骤中，采用等离子体剥离的方式去除所述填充层160，露出所述保护层151，形成第三开口152b。
本实施例中，通过等离子体剥离的方式去除所述填充层160的步骤中包括：采用含氧等离子体、含氮等离子体或者含氢等离子体进行剥离。具体的，通过等离子体剥离的方式去除所述填充层160的步骤中，工艺气体包括：CO2、CO、O2、N2、H2中的一种或多种。
在等离子体剥离方式去除所述填充层160的步骤中，所述保护层151能够有效的保护基底100，减少基底100受损。本实施例中，所述保护层151能够有效保护基底100内的源漏掺杂区，降低源漏掺杂区受损的可能，提高所形成半导体结构的性能。
因此所述保护层151的形成，能够有效扩大去除所述填充层160的工艺窗口，有利于扩大所形成接触孔的关键尺寸(Critical Dimension,CD)，扩大后续形成插塞的关键尺寸，有利于提高所形成半导体结构的性能。本实施例中，所述保护层151的形成使所形成插塞的关键尺寸从0.5nm扩大到15nm。
此外，在等离子体剥离方式去除所述填充层160的过程中，所述第二开口151a底部的栅极刻蚀停止层120a能够有效的保护所述栅极结构110，减少所述栅极结构110受损现象的出现，提高所形成半导体结构的性能。
参考图15，去除所述栅极刻蚀停止层120a(如图14所示)，形成所述第一接触开口150a；去除所述栅极刻蚀停止层120a的步骤中，去除第三开口152b(如图14所示)底部的所述保护层151，形成所述第二接触开口150b。
具体的，去除所述栅极刻蚀停止层120a的步骤包括：通过等离子体刻蚀工艺去除所述栅极刻蚀停止层120a；在等离子体刻蚀工艺去除所述栅极刻蚀停止层120a的过程中，去除所述保护层151。
本实施例中，通过等离子体刻蚀工艺去除所述保护层151的步骤中，使用C-F基等离子体或者C-H-F基等离子体。
需要说明的是，本实施例中，形成所述第一接触开口150a的步骤和形成所述第二接触开口150b的步骤中的一个或两个步骤包括：采用非自对准工艺形成所述第一接触开口150a或第二接触开口150b。本发明其他实施例中，形成所述第一接触开口的步骤和形成所述第二接触开口的步骤中的一个或两个步骤包括：采用自对准工艺形成所述第一接触开口或第二接触开口。
参考图16，向所述第一接触开口150a(如图15所示)和第二接触开口150b(如图15所示)内填充导电材料，分别形成第一互连结构180a和第二互连结构180b。
所述第一互连结构180a与所述栅极结构110电连接，用于实现所述栅极结构110与外部电路的连接；所述第二互连结构180b与所述基底100电连接，用于实现基底100与外部电路的连接。本实施例中，所述第二互连结构180b用于实现基底100内源漏掺杂区与外部电路的连接。
所述第一互连结构180a和所述第二互连结构180b的材料为金属，可以选自钨、铝、银、铬、钼、镍、钯、铂、钛、钽或者铜的一种或多种。所述第一互连结构180a和所述第二互连结构180b可以通过化学气相沉积的方式形成。
需要说明的是，所述第一互连结构180a包括位于所述栅极结构110上的插塞(图中未标示)以及与所述插塞相连的互连线(图中未标示)，所述第一互连结构180a与所述栅极结构110电连接，用于实现所述栅极结构110与外部电路的连接；所述第二互连结构180b包括位于所述基底100上的插塞(图中未标示)以及与所述插塞相连的互连线(图中未标示)，所述第二互连结构180b与所述基底100电连接，用于实现基底100与外部电路的连接。本实施例中，所述第二互连结构180b用于实现基底100内源漏掺杂区与外部电路的连接。本发明其他实施例中，所述第一互连结构也可以仅为插塞或者仅为互连线；所述第二互连结构也可以仅为插塞或仅为互连线。
相应的，本发明还提供一种半导体结构，参考图16，示出了本发明半导体结构一实施例的剖面结构示意图，所述半导体结构包括：
基底100；多个栅极结构110，位于所述基底100上；介质层130，覆盖所述栅极结构110；第一互连结构180a，位于栅极结构110上且贯穿栅极结构110上的介质层130；第二互连结构180b，位于栅极结构110之间且贯穿所述介质层130；保护层151，位于栅极结构110和所述第二互连结构180b之间。
所述基底100用于提供工艺操作平台。
具体的，所述基底100的材料为单晶硅。在本发明其他实施例中，所述基底的材料还可以选自多晶硅或非晶硅；所述基底的材料也可以选自锗、砷化镓或硅锗化合物等其他半导体材料。此外，所述基底还可以是具有外延层或外延层上硅结构。
需要说明的是，本实施例中，所述半导体结构为平面晶体管，所以所述基底100为平面基底，所述多个栅极结构110位于所述平面基底表面。本发明其他实施例中，所述半导体结构为鳍式场效应晶体管，所述基底包括衬底以及位于所述衬底上分立的鳍部，所述栅极结构横跨所述鳍部且覆盖所述鳍部部分顶部和部分侧壁的表面。
所述栅极结构110用于控制所形成半导体结构中沟道的导通与关闭。
所述栅极结构100包括位于基底100上的栅介质层(图中未示出)、位于所述栅介质层上的栅电极(图中未示出)以及位于所述栅电极和所述栅介质层上的栅极侧墙(图中未标示)。
本实施例中，所述栅极结构为“高K金属栅”结构，所以所述栅介质层包括高K介质层，其中高K介质层的材料为高K材料，包括氧化铪、氧化锆、氧化镧、氧化铝、氧化钛、钛酸锶、氧化铝镧、氧化钇、氮氧化铪、氮氧化锆、氮氧化镧、氮氧化铝、氮氧化钛、氮氧化锶钛、氮氧化镧铝、氮氧化钇中的一种或多种；所述栅电极的材料为金属，包括钛、铊、铜、铝、钨、银或金等金属材料中的一种或多种；所述栅极侧墙为单层结构或多层结构，栅极侧墙的材料可以选自氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼等。
需要说明的是，本实施例中，所述栅极结构110两侧的所述基底100内还具有源漏掺杂区(图中未示出)，用于形成晶体管的源区或漏区。其中相邻所述栅极结构110之间的源漏掺杂区为相邻栅极结构110所属晶体管共用。
所述介质层130用于实现不同半导体结构之间的电隔离，还用于在半导体工艺中保护所述栅极结构110，降低栅极结构110受损的可能。
本实施例中，所述介质层130的材料为氧化硅。本发明其他实施例中，所述介质层130的材料还可以选自氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电常数小于2.5)中的一种或多种组合，其中低K介质材料或超低K介质材料包括掺杂二氧化硅、有机聚合物和多孔材料等。
需要说明的是，栅极结构110上方所述介质层130的厚度如果太小，难以在半导体工艺中起到保护所述栅极结构110的作用；栅极结构110上方所述介质层110的厚度如果太厚，会引起材料浪费、增加工艺难度的问题。本实施例中，栅极结构110上方所述介质层130的厚度在
Figure BDA0001167526350000161
到
Figure BDA0001167526350000162
范围内。
所述第一互连结构180a与所述栅极结构110电连接，用于实现所述栅极结构110与外部电路的连接；所述第二互连结构180b与所述基底100电连接，用于实现基底100与外部电路的连接。本实施例中，所述第二互连结构180b用于实现基底100内源漏掺杂区与外部电路的连接。
所述第一互连结构180a和所述第二互连结构180b的材料为金属，可以选自钨、铝、银、铬、钼、镍、钯、铂、钛、钽或者铜的一种或多种。
需要说明的是，所述第一互连结构180a包括位于所述栅极结构110上的插塞(图中未标示)以及与所述插塞相连的互连线(图中未标示)，所述第一互连结构180a与所述栅极结构110电连接，用于实现所述栅极结构110与外部电路的连接；所述第二互连结构180b包括位于所述基底100上的插塞(图中未标示)以及与所述插塞相连的互连线(图中未标示)，所述第二互连结构180b与所述基底100电连接，用于实现基底100与外部电路的连接。本实施例中，所述第二互连结构180b用于实现基底100内源漏掺杂区与外部电路的连接。本发明其他实施例中，所述第一互连结构也可以仅为插塞或者仅为互连线；所述第二互连结构也可以仅为插塞或仅为互连线。
所述保护层151用于在半导体工艺中保护基底100，降低相邻栅极结构110之间基底100受损的可能。本实施例中，所述保护层151用于保护基底100内的源漏掺杂区，减少基底100内源漏掺杂区受损的几率。
本实施例中，所述保护层151的材料为氧化层。具体的，所述保护层151为原子层沉积所形成的氧化层，因此具有较高的致密度，能够有效提高对所述基底100的保护能力，提高所形成半导体结构的性能。本发明其他实施例中，所述保护层的材料还可以是氮化硅。
如果所述保护层151的厚度太小，则在工艺中难以起到保护基底100的作用，难以降低基底100内源漏掺杂区受损的可能；如果所述保护层151的厚度太大，则会引起材料浪费、增加工艺难度的问题，而且还会增大形成第二互连结构180b的工艺难度。本实施例中，所述保护层151的厚度在
Figure BDA0001167526350000171
到
Figure BDA0001167526350000172
范围内。
需要说明的是，本实施例中，所述第一互连结构180a和所述第二互连结构180b中的一个或两个为非自对准工艺所形成的插塞。本发明其他实施例中，所述第一互连结构180a和所述第二互连结构180b中的一个或两个也可以为自对准工艺所形成的插塞。
综上，本发明技术方案在底部形成有保护层的第一开口内形成填充层后，形成第一接触开口；之后依次去除所述填充层和所述保护层形成第二接触开口。所以所述保护层能够在去除所述填充层的过程中，保护栅极结构之间的基底表面，避免去除所述填充层的工艺对基底表面造成损伤。因此所述保护层的形成，有利于扩大所形成接触孔的关键尺寸，扩大后续形成插塞的关键尺寸，从而有利于提高所形成半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成多个栅极结构；
形成覆盖栅极结构的介质层；
在栅极结构之间形成贯穿所述介质层的第一开口；
对所述第一开口底部进行离子注入；
在所述第一开口底部形成保护层；
在底部形成有保护层的所述第一开口内形成填充层；
在栅极结构上形成贯穿栅极结构上方介质层的第一接触开口；
去除所述填充层和保护层，在所述介质层内形成第二接触开口；
向所述第一接触开口和第二接触开口内填充导电材料，分别形成第一互连结构和第二互连结构。
2.如权利要求1所述的形成方法，其特征在于，形成所述保护层的步骤中，所述保护层的材料为氧化硅、氮化硅、碳化硅或碳氮化硅中一种或多种。
3.如权利要求2所述的形成方法，其特征在于，形成所述填充层的步骤中，所述填充层为有机介电层或旋涂碳层。
4.如权利要求1所述的形成方法，其特征在于，形成保护层的步骤包括：在所述第一开口底部和侧壁上形成保护层。
5.如权利要求1或4所述的形成方法，其特征在于，形成所述保护层的步骤包括：采用原子层沉积的方式形成所述保护层。
6.如权利要求1或4所述的形成方法，其特征在于，形成所述保护层的步骤中，所述保护层的厚度在
Figure FDA0002747399270000011
到
Figure FDA0002747399270000012
范围内。
7.如权利要求1所述的形成方法，其特征在于，在所述基底上形成多个栅极结构之后，形成介质层之前，所述形成方法还包括：形成位于栅极结构顶部表面上的栅极刻蚀停止层；
形成第一接触开口的步骤包括：
以所述栅极刻蚀停止层为停止层，形成贯穿所述介质层的第二开口；
去除所述栅极刻蚀停止层，形成所述第一接触开口；
形成第二接触开口的步骤包括：
形成第二开口之后，去除所述栅极刻蚀停止层之前，去除所述填充层，露出所述保护层，形成第三开口；
去除所述栅极刻蚀停止层的步骤中，去除第三开口底部的所述保护层，形成所述第二接触开口。
8.如权利要求7所述的形成方法，其特征在于，形成保护层的步骤中，所述保护层还位于所述介质层上；
形成所述第二开口的步骤中，所述第二开口还贯穿介质层上的所述保护层。
9.如权利要求8所述的形成方法，其特征在于，形成填充层的步骤中，所述填充层还位于所述介质层上，所述第二开口还贯穿所述介质层上的填充层；
形成所述第二开口的步骤包括：
在所述填充层上形成图形掩膜层；
以所述图形掩膜层为掩膜，刻蚀所述填充层、所述保护层以及所述介质层，形成所述第二开口。
10.如权利要求9所述的形成方法，其特征在于，刻蚀所述填充层、所述保护层以及所述介质层的步骤包括：采用干法刻蚀的方式形成所述第二开口。
11.如权利要求7所述的形成方法，其特征在于，去除所述填充层的步骤包括：通过等离子体剥离的方式去除所述填充层。
12.如权利要求11所述的形成方法，其特征在于，通过等离子体剥离的方式去除所述填充层的步骤包括：采用含氧等离子体、含氮等离子体或者含氢等离子体进行剥离。
13.如权利要求7所述的形成方法，其特征在于，形成所述栅极刻蚀停止层的步骤中，所述栅极刻蚀停止层的材料为氮化硅或碳化硅；
去除所述栅极刻蚀停止层的步骤包括：通过线性去除工艺去除所述栅极刻蚀停止层；在线性去除工艺去除所述栅极刻蚀停止层的过程中，去除所述保护层。
14.如权利要求13所述的形成方法，其特征在于，通过等离子体刻蚀工艺去除所述保护层的步骤包括：采用C-F基等离子体或者C-H-F基等离子体进行刻蚀。
15.如权利要求1所述的形成方法，其特征在于，形成所述第一接触开口的步骤和形成所述第二接触开口的步骤中的一个或两个步骤包括：采用自对准工艺形成所述第一接触开口或第二接触开口；
或者，形成所述第一接触开口的步骤和形成所述第二接触开口的步骤中的一个或两个步骤包括：采用非自对准工艺形成所述第一接触开口或第二接触开口。
16.如权利要求1所述的形成方法，其特征在于，对所述第一开口底部进行离子注入的步骤包括：对所述第一开口底部进行预非晶化注入。
17.一种半导体结构，其特征在于，所述半导体结构由权利要求1～16中任一项所述的形成方法形成，包括：
基底；
多个栅极结构，位于所述基底上；
介质层，覆盖所述栅极结构；
第一互连结构，位于栅极结构上且贯穿栅极结构上的介质层；
第二互连结构，位于栅极结构之间且贯穿所述介质层；
保护层，位于栅极结构和所述第二互连结构之间；
所述第二互连结构与所述基底之间的表面依次经过去除填充层，去除保护层而形成。
18.如权利要求17所述的半导体结构，其特征在于，所述保护层的材料为氧化硅或氮化硅。
19.如权利要求17所述的半导体结构，其特征在于，所述保护层的厚度在
Figure FDA0002747399270000041
到
Figure FDA0002747399270000042
范围内。
CN201611089140.6A 2016-11-30 2016-11-30 半导体结构及其形成方法 Active CN108122824B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611089140.6A CN108122824B (zh) 2016-11-30 2016-11-30 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611089140.6A CN108122824B (zh) 2016-11-30 2016-11-30 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN108122824A CN108122824A (zh) 2018-06-05
CN108122824B true CN108122824B (zh) 2020-12-22

Family

ID=62226147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611089140.6A Active CN108122824B (zh) 2016-11-30 2016-11-30 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN108122824B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3817038A1 (en) * 2019-10-29 2021-05-05 Imec VZW A method for producing self-aligned gate and source/drain via connections for contacting a fet transistor
CN116075153B (zh) * 2023-04-06 2023-08-18 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226009A (zh) * 2014-07-01 2016-01-06 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0141950B1 (ko) * 1994-12-22 1998-06-01 문정환 반도체소자의 제조방법
TW436998B (en) * 1998-06-12 2001-05-28 United Microelectronics Corp Method of manufacturing self-aligned contact
US6306713B1 (en) * 2000-10-10 2001-10-23 Advanced Micro Devices, Inc. Method for forming self-aligned contacts and local interconnects for salicided gates using a secondary spacer
KR101952119B1 (ko) * 2012-05-24 2019-02-28 삼성전자 주식회사 메탈 실리사이드를 포함하는 반도체 장치 및 이의 제조 방법
CN103794548B (zh) * 2012-10-31 2016-02-17 中芯国际集成电路制造(上海)有限公司 局域互连结构的形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226009A (zh) * 2014-07-01 2016-01-06 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
CN108122824A (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
US8187962B2 (en) Self aligned silicided contacts
KR100196018B1 (ko) 분리된 소자들을 전기적으로 접속시키기 위한 방법
JP5461904B2 (ja) 半導体装置の製造方法
CN108321083B (zh) 半导体结构及其形成方法
CN108122824B (zh) 半导体结构及其形成方法
CN112151380B (zh) 半导体结构及其形成方法
KR100576464B1 (ko) 반도체소자의 도전배선 형성방법
CN113629145A (zh) 半导体结构及其形成方法
CN109545734B (zh) 半导体结构及其形成方法
CN108155146B (zh) 半导体结构及其形成方法
CN111863723A (zh) 半导体结构及其形成方法
CN110828665A (zh) 半导体器件及其形成方法、半导体结构
CN111029302A (zh) 半导体器件及其形成方法
CN108573923B (zh) 半导体结构及其形成方法
US11011608B2 (en) Semiconductor structure and method for forming the same
CN112951726B (zh) 半导体结构及其形成方法
CN114068396B (zh) 半导体结构及其形成方法
CN113629144B (zh) 半导体器件及其制备方法
CN109309050B (zh) 半导体结构及其形成方法
KR101123041B1 (ko) 반도체 소자의 형성 방법
KR20070001590A (ko) 반도체 소자의 리세스 게이트 형성방법
KR100627570B1 (ko) 반도체 소자의 제조 방법
KR100356472B1 (ko) 반도체 소자의 제조 방법
CN114203814A (zh) 半导体结构及其形成方法
KR20000039307A (ko) 반도체장치의 콘택 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant