CN114530373A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114530373A
CN114530373A CN202011324680.4A CN202011324680A CN114530373A CN 114530373 A CN114530373 A CN 114530373A CN 202011324680 A CN202011324680 A CN 202011324680A CN 114530373 A CN114530373 A CN 114530373A
Authority
CN
China
Prior art keywords
layer
material layer
forming
pattern
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011324680.4A
Other languages
English (en)
Inventor
李强
付斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202011324680.4A priority Critical patent/CN114530373A/zh
Publication of CN114530373A publication Critical patent/CN114530373A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构的形成方法，包括：向所述第一开口底部注入第一离子，使所述第一开口暴露出的所述第一抗反射材料层形成第一改性区，使所述第二区上的第一抗反射材料层以及所述残留层形成第二改性区；刻蚀所述第一改性区和所述第二改性区，直到去除所述第一改性区，使所述第一抗反射材料层形成第一抗反射层，所述第二改性区中的第一抗反射材料层相对于所述第一改性区密度较低，在刻蚀所述第一改性区和所述第二改性区的工艺中，使位于所述第二区上的第一图形材料层表面残留很少，不影响后续的刻蚀工艺，从而提高了图形定义的准确性，从而提高了器件的性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着集成电路制造技术的不断发展，为了达到更快的运算速度、更大的数据存储量以及更多的功能，集成电路芯片朝向更高的器件密度、更高的集成度方向发展。
随着半导体芯片的集成度不断提高，晶体管的特征尺寸不断缩小，对光刻工艺的挑战越来越大。控制图案线宽的临界尺寸成为半导体发展的一个重要方向。为了形成更为精细的图案，以及工艺过程中的保真度，引入自对准双重图形技术(SADP)、自对准四重图形技术(SAQP)等，以实现更小尺寸的图形。
然而，现有的光刻技术有待进一步的提高。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，以提高形成的半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供待刻蚀层，所述待刻蚀层包括第一区和环绕所述第一区的第二区；在所述待刻蚀层表面上形成第一图形材料层、位于所述第一图形材料层表面的第一抗反射材料层、以及位于所述第一抗反射材料层表面的第二抗反射材料层；图形化所述第二抗反射材料层，形成第二抗反射层以及位于所述第二抗反射层内的第一开口，并使所述第一区上第一开口底部的所述第一抗反射材料层表面暴露，所述第二区上残留的部分第二抗反射材料层形成残留层；向所述第一开口底部注入第一离子，使所述第一开口暴露出的所述第一抗反射材料层形成第一改性区，使所述第二区上的第一抗反射材料层以及所述残留层形成第二改性区；刻蚀所述第一改性区和所述第二改性区，直到去除所述第一改性区，使所述第一抗反射材料层形成第一抗反射层。
可选的，所述第一抗反射层内具有第二开口，所述第二开口底部暴露出所述第一区上第一图形材料层表面。
可选的，还包括：向所述第二开口底部注入第二离子，使位于所述第二开口底部的所述第一图形材料层形成第三改性区，使位于所述第一抗反射层底部的所述第一图形材料层形成第一图形层；去除所述第三改性区。
可选的，还包括：在所述第一图形层侧壁形成侧墙；在形成所述侧墙之前，还去除所述第一抗反射层、所述第二抗反射层；形成所述侧墙后，去除所述第一图形层。
可选的，所述侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
可选的，在形成所述第一图形材料层前，还包括：在所述待刻蚀层表面形成第二图形材料层，所述第二图形材料层位于所述第一图形材料层与所述待刻蚀层之间。
可选的，所述第二图形材料层的材料包括氮化钛、氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
可选的，所述第一图形层暴露出所述第二图形材料层部分表面。
可选的，还包括：以所述侧墙为掩膜，刻蚀所述第二图形材料层，直到暴露出所述待刻蚀层表面，形成第二图形层。
可选的，图形化所述第二抗反射材料层的方法包括：在所述第二抗反射材料层上形成图形化的光刻胶层，所述光刻胶层暴露出所述第二区上的第二抗反射材料层以及所述第一区上的部分第二抗反射材料层；以所述光刻胶层为掩膜，刻蚀所述第二抗反射材料层。
可选的，还包括：在向所述第一开口底部注入第一离子之后，去除所述光刻胶层。
可选的，注入第一离子的工艺参数包括：第一离子包括P型离子或N型离子，能量范围为5keV至20keV。
可选的，刻蚀所述第一改性区和所述第二改性区的工艺对所述第一改性区和所述第二改性区的选择比范围为大于或等于1.2:1。
可选的，刻蚀所述第一改性区和所述第二改性区的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或者两者的结合。
可选的，刻蚀所述第一改性区和所述第二改性区的工艺包括干法刻蚀工艺，所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括CF4、CHF3中的一种或者两种的结合，功率范围为300瓦至1000瓦。
可选的，包括：所述第二抗反射材料层的材料包括有机聚合物。
可选的，包括：所述第一抗反射材料层的材料包括含碳的聚合物。
可选的，包括：所述第一图形材料层的材料包括硅。
可选的，所述残留层厚度范围为小于或等于200埃。
可选的，去除所述第一改性区后，位于所述第二区上的第一图形材料层表面残留的第二改性区的厚度小于或等于200埃。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，向所述第一开口底部注入第一离子，所述第一离子注入会增大被注入区域膜的密度，使所述第一改性区的密度增大，所述第二改性区中的第一抗反射材料层由于其表面残留的第二抗反射材料层无法注入第一离子，因此具有较低的密度。膜密度的增大会导致刻蚀速率的降低。所述第二改性区中的第一抗反射材料层相对于所述第一改性区密度较低，在刻蚀所述第一改性区和所述第二改性区的工艺中，所述第二改性区中的第一抗反射材料层具有相对较高的刻蚀速率，因此可以使第一改性区去除的同时，使所述第二区上的所述第二改性区去除量增多，甚至全部去除，使位于所述第二区上的第一图形材料层表面残留很少，不影响后续的刻蚀工艺，使后续形成位于待刻蚀层表面的均一的第一图形层，减少第二区上第一图形层缺失的情况，从而提高了图形定义的准确性，降低了晶圆边缘较厚的第二抗反射材料层对刻蚀工艺的影响，从而提高了器件的性能。
进一步，所述第一刻蚀工艺对所述第一改性区和所述第二改性区的选择比范围为大于或等于1.2:1，所述第二改性区厚度较所述第一改性区厚度大，但可以做到同时去除，或者第一改性区被去除后，第二改性区的残留量足够少而不影响后续的刻蚀工艺，提高了图形定义的准确度，从而提高了器件的性能。
附图说明
图1至图5是一种半导体结构形成过程的剖面示意图。
图6至图16是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
如背景技术所述，采用现有的光刻技术形成的半导体结构，性能亟需提升。现结合一种半导体结构的形成方法进行说明分析。
图1至图5是一种半导体结构形成过程的剖面示意图。
请参考图1，提供衬底，所述衬底包括第一区Ⅰ和第二区Ⅱ，以及位于所述衬底顶部表面的待刻蚀层101；在所述待刻蚀层101上形成图形材料层102，在所述图形材料层102上形成牺牲层103，在所述牺牲层103表面形成第一抗反射材料层104，在所述第一抗反射材料层104表面形成第二抗反射材料层105，在所述第二抗反射材料层105上形成光刻胶材料层106。
请参考图2，通过显影，使所述光刻胶材料层106形成图形化的光刻胶层107，所述光刻胶层107暴露出所述第一区Ⅰ上的部分第二抗反射材料层105和所述第二区上的第二抗反射材料层105(如图1所示)；以所述光刻胶层107为掩膜，刻蚀所述第二抗反射材料层105和所述第一抗反射材料层104，直到暴露出所述牺牲层103，以形成抗反射层108和位于所述抗反射层108内的开口109。
请参考图3，去除所述光刻胶层107；去除所述光刻胶层107后，向所述开口109底部注入改性离子，使所述开口109暴露出的所述牺牲层103(如图2所示)形成改性区110，使位于所述抗反射层108底部的所述牺牲层103形成核心层111。
请参考图4，去除所述改性区110和所述抗反射层108；去除所述改性区110和所述抗反射层108后，在所述核心层111侧壁形成侧墙112。
请参考图5，形成所述侧墙112后，去除所述核心层111。
上述方法中，所述侧墙112用于作为图形定义的掩膜。所述第二抗反射材料层105作为底部抗反射材料层，其材料为流体的有机聚合物，通常采用旋转涂敷的方式形成，所述第二区Ⅱ位于晶圆边缘处，由于液体在离心力的作用容易在晶圆边缘产生聚集，会造成所述第二区Ⅱ上的第二抗反射材料层105的厚度较厚，形成异常区A(如图1所示)。形成所述开口109的刻蚀工艺对所述第二抗反射材料层105和所述第一抗反射材料层104的选择比为1：6，当位于所述第一区Ⅰ上的所述第二抗反射材料层105和所述第一抗反射材料层104被刻蚀完全后，所述第二区Ⅱ上的所述第二抗反射材料层105还仍有残留，以至于所述异常区A处无法形成完整的开口109(如图2所示)。所述牺牲层103是否注入离子会造成不同的刻蚀速率。位于所述第二区Ⅱ上的牺牲层103，由于残留的第二抗反射材料层105离子注入的阻挡而无法形成改性区，从而在去除所述改性区110工艺中，位于所述第二区Ⅱ上的牺牲层103无法被完全去除(如图3所示)，进而导致所述第二区上的所述图形材料层102表面无法形成侧墙，造成相应位置的侧墙缺失，使所述侧墙112无法用于后续准确地定义图形。当所述侧墙112作为掩膜图形用于形成金属互连线时，金属互连线的位置无法准确定义，可能会造成金属互连线间的桥连，产生漏电，影响器件的良率等。
为了解决上述问题，在一实施例中，采用过刻去除所述第二区Ⅱ上的残留底部抗反射涂层，但容易造成不需要刻蚀的所述底部抗反射涂层105和所述碳涂层104的过渡刻蚀，从而影响后续定义图形的尺寸等问题。
为了解决上述问题，本发明提供的一种半导体结构的形成方法中，向所述第一开口底部注入第一离子，所述第一离子注入会增大被注入区域膜的密度，使所述第一改性区的密度增大，所述第二改性区中的第一抗反射材料层由于其表面残留的第二抗反射材料层无法注入第一离子，因此具有较低的密度。膜密度的增大会导致刻蚀速率的降低。所述第二改性区中的第一抗反射材料层相对于所述第一改性区密度较低，在刻蚀所述第一改性区和所述第二改性区的工艺中，所述第二改性区中的第一抗反射材料层具有相对较高的刻蚀速率，因此可以使第一改性区去除的同时，使所述第二区上的所述第二改性区去除量增多，甚至全部去除，使位于所述第二区上的第一图形材料层表面残留很少，不影响后续的刻蚀工艺，使后续形成位于待刻蚀层表面的均一的第一图形层，减少第二区上第一图形层缺失的情况，从而提高了图形定义的掩膜时的准确性，降低了晶圆边缘较厚的第二抗反射材料层对刻蚀工艺的影响，从而提高了器件的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图16是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
请参考图6和图7，图7是俯视图，图6是图7中的区域A沿着XX方向的剖面图(图6和图7为示意图，两者非等比例大小)，提供待刻蚀层201，所述待刻蚀层201包括第一区Ⅰ和环绕所述第一区Ⅰ的第二区Ⅱ。
所述刻蚀层201的材料可以为介质材料、金属材料、半导体材料等任何需要刻蚀的材料。所述刻蚀层201可以为单层或者多层堆叠结构。所述待刻蚀层201位于基底(未显示)上，所述基底可以是硅衬底、绝缘体上硅(SOI)衬底、锗衬底、锗硅衬底、砷化镓衬底或者绝缘体上锗衬底。在一实施例中，所述基底内具有金属互联结构等。本实施例中，所述待刻蚀层201的材料为金属材料，所述基底为具有晶体管器件的硅晶圆。
需要说明的是，后续的图8至图16的视图方向均与图6的视图方向相同。
请参考图8，在所述待刻蚀层201表面上形成第一图形材料层202、位于所述第一图形材料层202表面的第一抗反射材料层203、以及位于所述第一抗反射材料层表面203的第二抗反射材料层204。
本实施例中，在形成所述第一图形材料层202前，还在所述待刻蚀层表面形成第二图形材料层205，所述第二图形材料层205位于所述第一图形材料层202与所述待刻蚀层201之间。
所述第二图形材料层205的材料包括氮化钛、氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
本实施例中，所述第二图形材料层205的材料包括二氧化硅、氮化钛、碳氧化硅。所述第二图形材料层205的结构为多层结构，包括位于所述待刻蚀层201表面的二氧化硅材料层(图中未标出)，位于所述二氧化硅层上的氮化钛材料层(图中未标出)，以及位于所述氮化钛材料层上的碳氧化硅材料层(图中未标出)。所述第二图形材料层205用于后续形成第二图形层。
所述第一图形材料层202的材料包括硅。本实施例中，所述第一图形材料层202的材料为无定型硅。其他实施例中，所述第一图形材料层202的材料还可以为多晶硅、氧化硅、碳化硅等。所述第二图形材料层202用于后续形成侧墙。
所述第一抗反射材料层203的材料包括含碳的聚合物。所述第一抗反射材料层203后续用于形成第一抗反射层，起到图形传输的作用，同时由于所述第一抗反射材料层203具有耐蚀刻性，后续刻蚀过程中，可减少所述第一抗反射材料层203支撑的第一抗反射层(以及位于所述第一抗反射层上的光刻胶层)塌陷的情况。
所述第一抗反射材料层203的形成工艺包括旋转涂敷工艺。
所述第二抗反射材料层204的材料包括有机聚合物。本实施例中，所述第二抗反射材料层204为硅基抗反射材料。所述第二抗反射材料层204用于减少后续的光刻过程中，光刻胶层底部光的反射。
所述第二抗反射材料层204的形成工艺包括旋转涂敷工艺。所述第二抗反射材料层204为流体，在旋转涂敷的过程中，所述第二区Ⅱ位于晶圆边缘处，液体在离心力的作用容易在晶圆边缘产生聚集，使所述第二区Ⅱ上的第二抗反射材料层204的厚度较厚。
请参考图9，图形化所述第二抗反射材料层204(如图8所示)，形成第二抗反射层206以及位于所述第二抗反射层206内的第一开口207，并使所述第一区Ⅰ上第一开口207底部的所述第一抗反射材料层203表面暴露，所述第二区Ⅱ上残留的部分第二抗反射材料层204形成残留层208。
所述残留层208厚度范围为小于或等于200埃。
本实施例中，图形化所述第二抗反射材料层204的方法包括：在所述第二抗反射材料层204上形成图形化的光刻胶层209，所述光刻胶层209暴露出所述第二区Ⅱ上的第二抗反射材料层204以及所述第一区Ⅰ上的部分第二抗反射材料层204；以所述光刻胶层209为掩膜，刻蚀所述第二抗反射材料层204。
刻蚀所述第二抗反射材料层204的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或者两者的结合。本实施例中，刻蚀所述第二抗反射材料层204的工艺为干法刻蚀工艺。所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括CF4、CHF3，功率范围为300瓦至1000瓦。由于所述第二区Ⅱ上的第二抗反射材料层204厚度较厚，第一区Ⅰ上第一开口207底部的第一抗反射层203表面暴露的同时，所述第二区Ⅱ上的第二抗反射材料层204还有残留，形成残留层208。
请参考图10，向所述第一开口207底部注入第一离子210，使所述第一开口207暴露出的所述第一抗反射材料层203形成第一改性区211，使所述第二区Ⅱ上的第一抗反射材料层203以及所述残留层208形成第二改性区212。
注入第一离子210的工艺参数包括：第一离子210包括P型离子或N型离子，能量范围为5keV至20keV。本实施例中，所述第一离子210为硼离子。
所述第一离子210注入会使所述第一改性区211的密度增大，被残留层208覆盖的第一抗反射材料层203难以注入第一离子，因此被残留层208覆盖的第一抗反射材料层203，即所述第二改性区212中的第一抗反射材料层203，具有较所述第一改性区211更低的密度。
本实施例中，在向所述第一开口207底部注入第一离子210之后，还去除所述光刻胶层209。
去除所述光刻胶层209的工艺包括干法工艺和湿法工艺中的一者或两者的结合。本实施例中，去除所述光刻胶层209的工艺为干法工艺，具体的，所述光刻胶层209的工艺为灰化工艺。所述灰化工艺可以提高所述光刻胶层209的去除率，减少去除所述光刻胶层209的过程对所述第二抗反射层206和所述第一抗反射材料层203产生的损伤，具有较高的可靠性。
请参考图11，刻蚀所述第一改性区211和所述第二改性区212，直到去除所述第一改性区211，使所述第一抗反射材料层203形成第一抗反射层213，且所述第一抗反射层213内具有第二开口214，所述第二开口214底部暴露出所述第一区Ⅰ上第一图形材料层202表面。
去除所述第一改性区211后，位于所述第二区Ⅱ上的第一图形材料层202表面残留的第二改性区215的厚度小于或等于200埃。本实施例中，去除所述第一改性区211后，位于所述第二区Ⅱ上的第二图形材料层202表面残留的第二改性区215的厚度范围为低于100埃。位于所述第二区Ⅱ上的第二图形材料层202表面残留的第二改性区215厚度较小，不影响后续的刻蚀工艺过程。
刻蚀所述第一改性区211和所述第二改性区212的工艺对所述第一改性区211和所述第二改性区212的选择比范围为大于或等于1.2:1。由于膜密度的增大会导致刻蚀速率的降低。所述第二改性区212中的第一抗反射材料层203相对于所述第一改性区211密度较低，在刻蚀所述第一改性区211和所述第二改性区212的工艺中，所述第二改性区212中的第一抗反射材料层203具有相对较高的刻蚀速率，因此可以使第一改性区211去除的同时，使所述第二区Ⅱ上的所述第二改性区212去除量增多，甚至全部去除，使位于所述第二区Ⅱ上的第一图形材料层203表面残留很少，不影响后续的刻蚀工艺，使后续形成位于待刻蚀层表面的均一的第一图形层，减少第二区Ⅱ上第一图形层缺失的情况，从而提高了图形定义的掩膜时的准确性。
刻蚀所述第一改性区211和所述第二改性区212的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或者两者的结合。本实施例中，刻蚀所述第一改性区211和所述第二改性区212的工艺为干法刻蚀工艺，所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括CF4、CHF3，功率范围为300瓦至1000瓦。所述干法刻蚀工艺有利于形成较好形貌的所述第二开口214。
请参考图12，向所述第二开口214底部注入第二离子216，使位于所述第二开口214底部的所述第一图形材料层202形成第三改性区217，使位于所述第一抗反射层212底部的所述第一图形材料层202形成第一图形层218。
注入所述第二离子216的工艺参数包括：第二离子包括P型离子或N型离子，能量范围为5keV至20keV。本实施例中，所述第二离子216为P型离子，具体的，所述第二离子215为硼。
注入第二离子216后，会改变所述第一图形材料层202在后续的刻蚀率，所述第三改性区217容易在后续刻蚀中被去除，同时减少对所述第一图形层218的刻蚀损伤。
请参考图13，去除所述第三改性区217。
去除所述第三改性区217的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或两者的结合。本实施例中，去除所述第三改性区217的工艺为干法刻蚀工艺。所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括CF4、CHF3，功率范围为300瓦至1000瓦。所述干法刻蚀利用形成较好侧壁形貌的所述第一图形层218。
本实施例中，去除所述第三改性区217后，还去除所述第一抗反射层213。
本实施例中，所述第一图形层218暴露出所述第二图形材料层205部分表面。
所述第一图形层218可以作为图形定义的掩膜层，也可以作为图形定义(如自对准双重图形技术(SADP))工艺过程中的心轴，后续在所述第一图形层218侧壁形成侧墙，所述侧墙用于定义更小尺寸的图形。本实施例中，所述第一图形层218用于作为心轴，后续在所述第一图形层218侧壁形成侧墙。
请参考图14，在所述第一图形层218侧壁形成侧墙219。
所述侧墙219的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述侧墙219的材料为氧化硅。
所述侧墙219的形成方法包括：在所述第一图形层218、所述第二图形材料层205表面沉积侧墙材料层(图中未标出)，回刻所述侧墙材料层直到暴露出所述第一图形层218和所述第二图形材料层206顶部表面，以形成所述侧墙219。
所述侧墙219的宽度由所述侧墙材料层的厚度决定，可以调节所述侧墙材料层的厚度来控制所述侧墙219的宽度。所述侧墙219可用于作为图形定义的掩膜。为提高图形转移的准确性，本实施例中，所述侧墙219还用于形成第二图形层，所述第二图形层用于作为图形定义的掩膜。形成所述第二图形层的方法请参考图15至图16。
请参考图15，形成所述侧墙219后，去除所述第一图形层218。
去除所述第一图形层218的工艺包括湿法刻蚀工艺和干法刻蚀工艺中的一者或者两者的结合。
本实施例中，所述第一图形层218的材料由所述第一图形材料层202的材料决定，所述第一图形层218为无定型硅，去除所述第一图形层218的工艺为湿法刻蚀工艺。所述湿法刻蚀工艺的参数包括：采用的溶液包括氨水溶液，温度30度至80度，氨水的浓度为30％-70％(体积比)。由于氨水溶液对无定型硅材料和氧化硅材料具有较高的选择性比，利于去除所述第一图形层218的过程中，减少对所述侧墙219的损伤。
由于上述过程减少了第二区Ⅱ上第一图形层218缺失的情况，使形成的所述侧墙219具有在所述第二图形材料层205分布均一的特点，用所述侧墙219作为掩膜可以提高图形定义的准确性。
请参考图16，以所述侧墙219为掩膜，刻蚀所述第二图形材料层206(如图15所示)，直到暴露出所述待刻蚀层201表面，形成第二图形层220。
刻蚀所述第二图形材料层205的工艺包括干法刻蚀工艺和湿法刻蚀工艺。本实施例中，刻蚀所述第二图形材料层205的工艺为干法刻蚀工艺。所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括CF4、CHF3，功率范围为300瓦至1000瓦。所述干法刻蚀工艺利于形成较好形貌的第二图形层220。
后续，所述第二图形层220可用于作为图形定义过程中的掩膜。由于所述第二图形层220由所述侧墙219图形转移得到，因此也具有在待刻蚀层201表面分布均一的特点，用所述第二图形层220作为掩膜可以提高图形定义的准确性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供待刻蚀层，所述待刻蚀层包括第一区和环绕所述第一区的第二区；
在所述待刻蚀层表面上形成第一图形材料层、位于所述第一图形材料层表面的第一抗反射材料层、以及位于所述第一抗反射材料层表面的第二抗反射材料层；
图形化所述第二抗反射材料层，形成第二抗反射层以及位于所述第二抗反射层内的第一开口，并使所述第一区上第一开口底部的所述第一抗反射材料层表面暴露，所述第二区上残留的部分第二抗反射材料层形成残留层；向所述第一开口底部注入第一离子，使所述第一开口暴露出的所述第一抗反射材料层形成第一改性区，使所述第二区上的第一抗反射材料层以及所述残留层形成第二改性区；
刻蚀所述第一改性区和所述第二改性区，直到去除所述第一改性区，使所述第一抗反射材料层形成第一抗反射层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一抗反射层内具有第二开口，所述第二开口底部暴露出所述第一区上第一图形材料层表面。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，还包括：向所述第二开口底部注入第二离子，使位于所述第二开口底部的所述第一图形材料层形成第三改性区，使位于所述第一抗反射层底部的所述第一图形材料层形成第一图形层；去除所述第三改性区。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，还包括：在所述第一图形层侧壁形成侧墙；在形成所述侧墙之前，还去除所述第一抗反射层、所述第二抗反射层；形成所述侧墙后，去除所述第一图形层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，在形成所述第一图形材料层前，还包括：在所述待刻蚀层表面形成第二图形材料层，所述第二图形材料层位于所述第一图形材料层与所述待刻蚀层之间。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第二图形材料层的材料包括氮化钛、氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一图形层暴露出所述第二图形材料层部分表面。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，还包括：以所述侧墙为掩膜，刻蚀所述第二图形材料层，直到暴露出所述待刻蚀层表面，形成第二图形层。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，图形化所述第二抗反射材料层的方法包括：在所述第二抗反射材料层上形成图形化的光刻胶层，所述光刻胶层暴露出所述第二区上的第二抗反射材料层以及所述第一区上的部分第二抗反射材料层；以所述光刻胶层为掩膜，刻蚀所述第二抗反射材料层。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，还包括：在向所述第一开口底部注入第一离子之后，去除所述光刻胶层。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，注入第一离子的工艺参数包括：第一离子包括P型离子或N型离子，能量范围为5keV至20keV。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀所述第一改性区和所述第二改性区的工艺对所述第一改性区和所述第二改性区的选择比范围为大于或等于1.2:1。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀所述第一改性区和所述第二改性区的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或者两者的结合。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀所述第一改性区和所述第二改性区的工艺包括干法刻蚀工艺，所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括CF4、CHF3中的一种或者两种的结合，功率范围为300瓦至1000瓦。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，包括：所述第二抗反射材料层的材料包括有机聚合物。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，包括：所述第一抗反射材料层的材料包括含碳的聚合物。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，包括：所述第一图形材料层的材料包括硅。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，所述残留层厚度范围为小于或等于200埃。
20.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第一改性区后，位于所述第二区上的第一图形材料层表面残留的第二改性区的厚度小于或等于200埃。
CN202011324680.4A 2020-11-23 2020-11-23 半导体结构的形成方法 Pending CN114530373A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011324680.4A CN114530373A (zh) 2020-11-23 2020-11-23 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011324680.4A CN114530373A (zh) 2020-11-23 2020-11-23 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114530373A true CN114530373A (zh) 2022-05-24

Family

ID=81618639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011324680.4A Pending CN114530373A (zh) 2020-11-23 2020-11-23 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114530373A (zh)

Similar Documents

Publication Publication Date Title
US5895740A (en) Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
US6335292B1 (en) Method of controlling striations and CD loss in contact oxide etch
US20010038972A1 (en) Ultra-thin resist shallow trench process using metal hard mask
KR100585148B1 (ko) 실리콘 저매늄 희생층을 이용한 반도체 소자의 미세 패턴형성방법 및 그 패턴 형성방법을 이용한 자기정렬 콘택형성방법
US8089153B2 (en) Method for eliminating loading effect using a via plug
US10957550B2 (en) Semiconductor structure and formation method thereof
CN112017946A (zh) 半导体结构的形成方法、晶体管
KR20090026492A (ko) 반도체 소자의 콘택 플러그 형성방법
CN110690117A (zh) 半导体结构及其形成方法
US7078334B1 (en) In situ hard mask approach for self-aligned contact etch
US20220181215A1 (en) Gate formation process
CN114530373A (zh) 半导体结构的形成方法
CN113496875A (zh) 半导体结构及半导体结构的形成方法
CN114530369A (zh) 半导体结构的形成方法
KR100440079B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
CN113327843B (zh) 半导体结构的形成方法
CN113808996A (zh) 半导体结构及半导体结构的形成方法
KR20030048957A (ko) 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법
KR100772699B1 (ko) 반도체 소자 제조 방법
CN114496738A (zh) 半导体结构的形成方法
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법
KR100244266B1 (ko) 반도체 소자의 격리영역 형성방법
KR101063861B1 (ko) 반도체 소자의 플러그 폴리 패드 형성방법
CN113808998A (zh) 半导体结构的形成方法
CN114823294A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination