KR100440079B1 - 반도체소자의 자기정렬적인 콘택 형성방법 - Google Patents
반도체소자의 자기정렬적인 콘택 형성방법 Download PDFInfo
- Publication number
- KR100440079B1 KR100440079B1 KR10-1999-0048293A KR19990048293A KR100440079B1 KR 100440079 B1 KR100440079 B1 KR 100440079B1 KR 19990048293 A KR19990048293 A KR 19990048293A KR 100440079 B1 KR100440079 B1 KR 100440079B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- semiconductor device
- interlayer insulating
- self
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 125000006850 spacer group Chemical group 0.000 claims abstract description 10
- 238000000206 photolithography Methods 0.000 claims abstract description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 2
- 239000001307 helium Substances 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 63
- 150000004767 nitrides Chemical class 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 239000010409 thin film Substances 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 239000004020 conductor Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- -1 aluminum oxide nitride Chemical class 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 자기정렬적인 콘택 형성방법에 관한 것으로,
상측에 마스크산화막이 구비되고 측벽에 산화막 스페이서가 구비되는 도전배선을 형성한 다음, 상기 도전배선을 포함한 전체표면상부에 식각장벽층인 알루미늄산화질화막을 일정두께 형성한 다음, 상기 식각장벽층 상부에 평탄화된 층간절연막을 형성하고 상기 층간절연막과 식각장벽층을 콘택마스크를 이용한 사진식각공정으로 식각하는 공정으로 자기정렬적인 콘택홀을 형성함으로써 질화막의 응력으로 인한 웨이퍼의 뒤틀림이나 박막의 리프팅 현상을 방지하고, 접합누설전류의 발생을 감소시킬 수 있고, 높은 유전율에 의한 기생 캐패시턴스의 증가를 방지할 수 있고, 산화막인 층간절연막 식각공정시 고 선택비를 확보할 수 있어 자기정렬적인 콘택공정의 특성을 향상시킬 수 있으며 별도의 반사방지막을 필요로 하지 않는 기술에 관한 것이다.
Description
본 발명은 반도체소자의 자기정렬적인 콘택 형성방법에 관한 것으로, 특히 말루미늄 산화질화막 ( AlON ) 을 식각장벽으로 하여 자기정렬적인 콘택홀을 형성하는 기술에 관한 것이다.
일반적으로, 메모리 소자에서 중요한 특성인 리프레쉬 타임 ( refresh time ) 은 주로 저장전극 노드와 트랜지스터의 드레인을 연결하는 저장전극 콘택공정시상기 드레인이 손상되어 발생되는 누설전류에 의하여 결정된다.
현재 사용되고 있는 노광기술로는 16 M DRAM 까지 콘택홀을 형성할 때 콘택홀 측벽의 도전층과 절연불량이 발생하지 않고 소자를 형성할 수 있으나, 소자가 고집적화됨에 따라 단위셀의 크기가 축소되고, 그에 따라서 콘택홀과 도전층의 간격이 좁아지게 된다.
상기와 같이 좁아진 콘택홀을 형성하기 위하여 콘택의 크기를 축소시켜야 하고, 이를 위하여 노광방식을 바꾸거나, 마스크를 바꾸어서 어느 정도는 해결할 수 있었다. 또한, 자기정렬적인 콘택 ( self-aligned contact, 이하에서 SAC 라 함 ) 으로 이를 해결하기도 하였다.
한편, SAC 공정중 가장 각광받는 것으로 산화막 식각공정시 식각장벽으로 질화막을 사용하는 자기정렬적인 콘택 ( nitride barrier SAC, 이하에서 NBSAC 이라 함 ) 공정을 사용한다.
도시되지않았으나 종래기술에 따른 반도체소자의 자기정렬적인 콘택 형성방법을 설명하면 다음과 같다.
먼저, 반도체기판 상부에 게이트전극용 도전체를 형성하고 그 상부에 마스크절연막인 제1실리콘질화막을 적층한다.
그리고, 상기 제1실리콘질화막 상부에 반사방지막으로 실리콘산화질화막을 형성한다.
그리고, 게이트전극 마스크를 이용한 식각공정으로 상기 반사방지막인 실리콘산화질화막, 마스크절연막인 제1실리콘질화막과 게이트전극용 도전체를 식각하여게이트전극을 형성한다.
여기서, 상기 반사방지막은 노광공정시 마스크절연막으로 사용되는 실리콘질화막의 난반사가 심하여 고집적화된 반도체소자의 제조공정에서는 반드시 필요한 박막이다.
그 다음, 상기 게이트전극 측벽에 제2실리콘질화막으로 절연막 스페이서를 형성한다.
이때, 상기 절연막 스페이서는 전체표면상부에 제2실리콘질화막을 일정두께 형성하고 이를 이방성식각하여 형성한다.
그리고, 전체표면상부를 평탄화시키는 층간절연막을 형성한다. 이때, 상기 층간절연막은 비.피.에스.지. ( boro phospho silicate glass, 이하에서 BPSG 라 함 ) 와 같이 유동성우 우수한 절연물질로 형성한다.
그 다음, 상기 반도체기판의 예정된 부분을 노출시키는 자기정렬적인 콘택공정으로 콘택홀을 형성한다.
상기한 바와같이 종래기술에 따른 자기정렬적인 콘택공정은, 마스크절연막이나 절연막 스페이서로 사용되는 실리콘질화막의 큰 응력 ( stress ) 로 인하여 웨이퍼의 뒤틀림 현상이 유발될 수 있고 그로인한 도전체의 리프팅 ( lifting ) 현상이 유발될 수 있다. 그리고, 그에 따른 후속 리소그래피 ( lithography ) 공정을 어렵게 되는 문제점이 있다.
그리고, 상기 실리콘질화막은 높은 유전율을 가지고 있어 도전체의 주변에 형성되어 높은 기생 캐패시턴스를 가지게 됨으로써 소자의 특성 열화를 유발시키는문제점이 있다.
그리고, 상기 실리콘질화막은 난반사가 심하여 그 상부에 반사방지막을 반드시 필요로 하게 되어 공정이 복잡해지는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 마스크절연막 및 측벽 절연막 스페이서를 산화막으로 형성하고 후속공정으로 사용되는 층간절연막인 산화막과 높은 식각선택비 차이를 갖는 식각장벽층으로 알루미늄산화질화막을 사용하여 반도체소자의 고집적화에 적합한 콘택공정을 안정적으로 수행할 수 있도록 하는 동시에 오정렬마진을 확보할 수 있어 반도체소자의 자기정렬적인 콘택 형성방법을 제공하는데 그 목적이 있다.
도 1 은 본 발명의 실시예에 따른 반도체소자의 자기정렬적인 콘택 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11 : 반도체기판 13 : 게이트전극용 도전체
15 : 마스크 산화막 17 : 산화막 스페이서
19 : 알루미늄 산화질화막 21 : 층간절연막
23 : 감광막패턴
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 자기정렬적인 콘택 형성방법은,상측에 마스크산화막이 구비되고 측벽에 산화막 스페이서가 구비되는 도전배선을 형성하는 공정과,상기 도전배선을 포함한 전체표면상부에 식각장벽층인 알루미늄산화질화막을 일정두께 형성하는 공정과,상기 식각장벽층 상부에 평탄화된 층간절연막을 형성하는 공정과,
콘택마스크를 이용한 사진식각공정으로 상기 층간절연막과 식각장벽층을 식각하여 콘택홀을 형성하되, 상기 층간절연막 식각공정은 C2F6, C3F8, C4F8, C5F8, C4F6및 이들의 조합으로 이루어지는 군에서 선택되는 임의의 어느 하나를 이용한 C-F 계 플라즈마로 실시하는 공정을 포함하는 것을 특징으로한다.
이하, 첨부된 도면을 참고로 하여 본 발명은 상세히 설명하기로 한다.
도 1 은 본 발명의 실시예에 따른 반도체소자의 자기정렬적인 콘택 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 워드라인, 즉 게이트전극용 도전체(13), 마스크산화막(15)을 적층한다.
그리고, 상기 적층구조를 게이트전극마스크(도시안됨)를 이용한 사진식각공정으로 패터닝한다.
그리고, 상기 패터닝된 적층구조 측벽에 산화막 스페이서(17)를 형성하여 상측에 마스크산화막(15)이 형성되고 측벽에 산화막 스페이서(17)가 구비되는 게이트전극, 즉 워드라인을 형성한다.
그리고, 전체표면상부에 알루미늄산화질화막(19)을 일정두께 형성한다.
그리고, 상기 알루미늄산화질화막(19) 상부를 평탄화시키는 층간절연막(21)을 형성한다.
이때, 상기 층간절연막(21)은 BPSG 와 같이 유동성이 우수한 절연물질로 형성한다.
그 다음, 상기 층간절연막(21) 상부에 감광막패턴(23)을 형성한다. 이때, 상기 감광막패턴(23)은 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한다.
그리고, 상기 감광막패턴(23)을 마스크로하여 상기 층간절연막(21)을 식각하되, 상기 알루미늄산화질화막(19)을 식각장벽으로 하여 실시함으로써 콘택영역으로예정된 영역의 반도체기판(11) 상측의 상기 알루미늄산화질화막(19) 상부를 노출시킨다.
이때, 상기 층간절연막(21) 식각공정은 상기 알루미늄산화질화막(19)과 높은 식각선택비 차이를 갖는 조건으로 실시한다.
여기서, 상기 알루미늄산화질화막(19)은 산소 성분을 제로 ( zero ) 로 하여 알루미늄질화막으로 형성할 수도 있다. 그리고, 상기 알루미늄산화질화막(19)은 형성공정시 산소와 질소의 비를 조절하여 콘택식각공정시 높은 식각선택비를 갖도록 실시할 수 있다.
그리고, 상기 층간절연막(21) 식각공정은 C-F 계 가스 플라즈마를 이용하여 실시하되, C/F 비가 커서 상기 알루미늄산화질화막(19)과 고선택비 확보할 수 있도록 C2F6, C3F8, C4F8, C5F8, C4F6및 이들의 조합으로 이루어지는 군에서 선택되는 임의의 어느 하나의 가스를 이용하여 실시한다.
또한, 식각선택비를 증가시키기 위하여 상기 C-F 계 가스에 CH3F, CH2F2, C2HF5, C3H2F6및 이들의 조합으로 이루어지는 수소가 첨가된 C-H-F 계 가스 중에서 선택되는 임의의 어느 하나를 첨가하여 실시할 수도 있다.
그리고, 상기 층간절연막(21)의 식각공정시 플라즈마를 안정화시키기 위하여 아르곤이나 헬륨과 같은 비활성가스를 첨가하여 실시할 수도 있다.
그 다음, 남아있는 상기 감광막패턴(21)을 제거한다. (도 1)
그리고, 후속공정으로 습식 또는 건식 등방성 식각공정으로 콘택영역의 반도체기판(11) 상측의 상기 알루미늄산화질화막(19)을 식각한다.
그 다음, 상기 알루미늄산화질화막(19) 식각공정시 유발된 폴리머를 등방성 건식식각방법으로 제거한다. 이때, 상기 등방성 건식식각방법은 F 또는 Cl 를 함유하는 플라즈마를 이용하여 실시한다.
아울러, 본 발명은 반도체소자에 구비되는 다른 도전체의 자기정렬적인 콘택공정시 적용할 수 있다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 자기정렬적인 콘택 형성방법은, 알루미늄산화질화막을 식각장벽으로 하여 자기정렬적인 콘택공정을 실시함으로써 질화막의 응력으로 인한 웨이퍼의 뒤틀림이나 박막의 리프팅 현상을 방지하고 별도의 반사방지막을 필요로 하지 않으며 접합누설전류의 발생을 감소시킬 수 있고 높은 유전율에 의한 기생 캐패시턴스의 증가를 방지할 수 있고, 산화막인 층간절연막 식각공정시 고 선택비를 확보할 수 있어 SAC 특성을 향상시킬 수 있는 효과가 있다.
Claims (8)
- 상측에 마스크산화막이 구비되고 측벽에 산화막 스페이서가 구비되는 도전배선을 형성하는 공정과,상기 도전배선을 포함한 전체표면상부에 식각장벽층인 알루미늄산화질화막을 일정두께 형성하는 공정과,상기 식각장벽층 상부에 평탄화된 층간절연막을 형성하는 공정과,콘택마스크를 이용한 사진식각공정으로 상기 층간절연막과 식각장벽층을 식각하여 콘택홀을 형성하되, 상기 층간절연막 식각공정은 C2F6, C3F8, C4F8, C5F8, C4F6및 이들의 조합으로 이루어지는 군에서 선택되는 임의의 어느 하나를 이용한 C-F 계 플라즈마로 실시하는 공정을 포함하는 반도체소자의 자기정렬적인 콘택 형성방법.
- 제 1 항에 있어서,상기 알루미늄산화질화막은 알루미늄질화막으로 형성하여 산화막과의 식각선택비를 향상시키는 것을 특징으로하는 반도체소자의 콘택 형성방법.
- 제 1 항에 있어서,상기 알루미늄산화질화막은 형성공정시 산소와 질소의 비를 임의로 조절하여 산화막과의 식각선택비를 향상시키는 것을 특징으로하는 반도체소자의 콘택 형성방법.
- 삭제
- 제 1 항에 있어서,상기 층간절연막 식각공정은 CH3F, CH2F2, C2HF5, C3H2F6및 이들의 조합으로 이루어지는 C-H-F 계 가스 중에서 선택된 임의의 한가지를 첨가하여 실시하는 것을 특징으로하는 반도체소자의 자기정렬적인 콘택 형성방법.
- 제 1 항에 있어서,상기 층간절연막 식각공정은 아르곤이나 헬륨 등과 같은 불활성가스를 첨가하여 실시하는 것을 특징으로하는 반도체소자의 자기정렬적인 콘택 형성방법.
- 제 1 항에 있어서,상기 알루미늄산화질화막 식각공정은 습식 또는 건식의 등방성식각공정으로 실시하는 것을 특징으로하는 반도체소자의 자기정렬적인 콘택 형성방법.
- 제 7 항에 있어서,상기 등방성 건식식각방법은 F 또는 Cl 를 함유하는 가스 플라즈마를 이용하여 실시하는 것을 특징으로하는 반도체소자의 자기정렬적인 콘택 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0048293A KR100440079B1 (ko) | 1999-11-03 | 1999-11-03 | 반도체소자의 자기정렬적인 콘택 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0048293A KR100440079B1 (ko) | 1999-11-03 | 1999-11-03 | 반도체소자의 자기정렬적인 콘택 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010045128A KR20010045128A (ko) | 2001-06-05 |
| KR100440079B1 true KR100440079B1 (ko) | 2004-07-15 |
Family
ID=19618277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0048293A KR100440079B1 (ko) | 1999-11-03 | 1999-11-03 | 반도체소자의 자기정렬적인 콘택 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100440079B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100438660B1 (ko) * | 2001-06-29 | 2004-07-02 | 주식회사 하이닉스반도체 | 반도체소자의 콘택홀 형성방법 |
| KR100480636B1 (ko) * | 2002-11-22 | 2005-03-31 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
-
1999
- 1999-11-03 KR KR10-1999-0048293A patent/KR100440079B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010045128A (ko) | 2001-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6362073B2 (en) | Method for forming semiconductor device having low parasite capacitance using air gap and self-aligned contact plug | |
| KR20010077518A (ko) | 반도체 집적회로의 자기정렬 콘택 구조체 형성방법 | |
| KR100512904B1 (ko) | 반도체소자의 제조방법 | |
| KR100440079B1 (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| KR100440076B1 (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| KR20050064786A (ko) | 반도체소자의 콘택 형성방법 | |
| KR100376986B1 (ko) | 반도체소자의 제조방법 | |
| KR100261329B1 (ko) | 반도체소자의 제조방법 | |
| KR100372770B1 (ko) | 반도체소자의 자기정렬적인 콘택방법 | |
| KR100400321B1 (ko) | 반도체소자의 형성방법 | |
| KR100274355B1 (ko) | 반도체소자의워드라인형성방법 | |
| KR100400298B1 (ko) | 반도체소자의 자기정렬적인 콘택방법 | |
| KR100444312B1 (ko) | 반도체소자의미세콘택형성방법 | |
| KR100310823B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR100431818B1 (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| KR100250741B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100609531B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20030058634A (ko) | 반도체소자의 제조방법 | |
| KR20050002005A (ko) | 스토리지 노드 콘택홀 및 비트라인 절연막 스페이서를동시에 형성하는 반도체 소자 제조 방법 | |
| KR100504551B1 (ko) | 반도체 소자의 제조방법 | |
| KR100436131B1 (ko) | 반도체소자의미세패턴형성방법 | |
| KR20050116665A (ko) | 반도체 소자의 형성 방법 | |
| KR20020058436A (ko) | 반도체소자의 콘택홀 형성 방법 | |
| KR19990057377A (ko) | 반도체소자의 자기정렬적인 콘택방법 | |
| KR20010064074A (ko) | 반도체 소자의 자기정렬 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |