KR20050064786A - 반도체소자의 콘택 형성방법 - Google Patents

반도체소자의 콘택 형성방법 Download PDF

Info

Publication number
KR20050064786A
KR20050064786A KR1020030096377A KR20030096377A KR20050064786A KR 20050064786 A KR20050064786 A KR 20050064786A KR 1020030096377 A KR1020030096377 A KR 1020030096377A KR 20030096377 A KR20030096377 A KR 20030096377A KR 20050064786 A KR20050064786 A KR 20050064786A
Authority
KR
South Korea
Prior art keywords
contact
sccm
forming
etching process
etching
Prior art date
Application number
KR1020030096377A
Other languages
English (en)
Other versions
KR100576463B1 (ko
Inventor
김승범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34698452&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20050064786(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030096377A priority Critical patent/KR100576463B1/ko
Priority to US10/998,817 priority patent/US20050142830A1/en
Priority to TW093137692A priority patent/TWI333675B/zh
Priority to JP2004369262A priority patent/JP2005191567A/ja
Priority to CNB2004101049257A priority patent/CN100397579C/zh
Publication of KR20050064786A publication Critical patent/KR20050064786A/ko
Application granted granted Critical
Publication of KR100576463B1 publication Critical patent/KR100576463B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체소자의 콘택 형성방법에 관한 것으로, 반도체소자의 고집적화에 따른 도전배선간의 좁은 폭으로 인하여 상기 도전배선간에 형성되는 콘택 플러그를 형성하기 어려운 문제점을 해결하기 위하여,
공정 조건이 다른 두 단계의 자기정렬적인 콘택 공정으로 콘택홀을 형성하여 소자의 특성 열화없이 후속 콘택 형성 공정을 용이하게 실시할 수 있도록 함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 콘택 형성방법{A method for forming a contact of a semiconductor device}
본 발명은 반도체소자의 콘택 형성방법에 관한 것으로, 특히 자기정렬적인 콘택 식각공정시 안정된 특성을 갖는 콘택홀을 형성할 수 있도록 하는 기술에 관한 것이다.
여기서, 상기 도전배선은 워드라인인 게이트나 비트라인을 말한다.
도 1 및 도 2 는 종래기술에 따라 형성된 반도체소자를 도시한 단면 셈사진이다.
먼저, 반도체기판 상에 활성영역을 정의하는 소자분리막을 형성한다.
상기 반도체기판 상에 게이트산화막, 게이트용 도전층 및 하드마스크층의 적층구조를 4000 Å 두께로 형성한다.
그 다음, 게이트 마스크를 이용한 사진식각공정으로 적층구조를 식각하여 게이트를 형성한다.
상기 게이트를 포함한 전체표면상부에 식각장벽층을 형성한다.
전체표면상부를 평탄화시키는 층간절연막을 형성하고 그 상부에 반사방지막을 형성한다.
상기 반사방지막 상부에 감광막패턴을 형성한다. 이때, 상기 감광막패턴은 콘택마스크를 이용한 노광 및 현상공정으로 형성한 것이다.
여기서, 상기 콘택마스크는 랜딩 플러그 콘택마스크를 사용할 수도 있다.
그 다음, 상기 감광막패턴을 마스크로 상기 반사방지막, 층간절연막 및 식각장벽층을 식각하여 콘택홀을 형성한다.
이때, 상기 하드마스크층이 손상되어 도 1 과 같이 상기 게이트용 도전층이 노출됨으로써 후속 공정으로 쇼트 ( short ) 가 유발될 수 있다.
또한, 콘택홀이 안전히 오픈되지 않아 도 2 와 같이 상기 식각장벽층이 콘택홀 영역의 저부에 남는 경우가 유발될 수도 있다.
상기한 바와 같이 종래기술에 따른 반도체소자의 콘택 형성방법은, 반도체소자가 고집적화 됨에 따라 도전배선간의 콘택홀 폭이 좁아져 후속 공정으로 상기 콘택홀을 매립하는 도전층 증착공정이 어려우며, 평탄화 식각공정시 상기 도전배선 상측의 하드마스크층이 손상되거나 콘택홀이 완전히 오픈되지 않아 반도체소자의 콘택특성을 저하시킴으로써 반도체소자의 특성 및 신뢰성을 저하시키고 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
본 발명은 이러한 종래기술의 문제점을 해결하기 위하여,
콘택식각공정을 두 단계로 나누어 실시하여 예정된 크기의 콘택홀을 형성할 수 있도록 하고 그에 따른 자기정렬적인 콘택 특성을 향상시켜 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 콘택 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 콘택 형성방법은,
반도체기판 상에 도전배선을 형성하는 공정과,
상기 도전배선을 포함한 전체표면상부에 식각장벽층을 일정두께 형성하는 공정과,
전체표면상부를 평탄화시키는 층간절연막 및 반사방지막을 형성하는 공정과,
상기 반사방지막 상부에 감광막패턴을 형성하는 공정과,
상기 감광막패턴을 마스크로 하여 상기 반사방지막을 식각하는 공정과,
상기 감광막패턴을 마스크로 하는 자기정렬적인 제1콘택 식각공정을 실시하는 공정과,
상기 감광막패턴을 마스크로 하는 자기정렬적인 제2콘택 식각공정을 실시하여 상기 식각장벽층을 노출시키는 공정과,
상기 식각장벽층을 식각하여 콘택홀을 형성하는 공정을 포함하는 것과,
상기 도전배선은 측벽에 절연막 스페이서가 형성된 워드라인이나 비트라인인 것과,
상기 자기정렬적인 제2콘택 식각공정은 35 퍼센트 이상으로 과도식각하여 실시하는 것과,
상기 자기정렬적인 제1콘택 식각공정은 10 ∼ 20 mTorr, 1200 ∼ 1800 BW ( bottom electrode Watt ), 상기 BW 의 20 ∼ 80 퍼센트만큼 인가되는 TW ( top electrode Watt ), 450 ∼ 550 sccm 의 Ar, 15 ∼ 25 sccm 의 C5F8 그리고 15 ∼ 19 sccm 의 O2 를 이용하여 식각공정을 실시하는 것과,
상기 자기정렬적인 제2콘택 식각공정은 10 ∼ 20 mTorr, 1200 ∼ 1800 BW ( bottom electrode Watt, BW ), 상기 BW 의 20 ∼ 80 퍼센트만큼 인가되는 TW, 450 ∼ 550 sccm 의 Ar, 15 ∼ 25 sccm 의 C5F8, 15 ∼ 19 sccm 의 O2 및 2 ∼ 10 sccm 의 CH2F2 를 이용하여 식각공정을 실시하는 것과,
상기 식각장벽층의 식각공정은 15 ∼ 25 mTorr, 150 ∼ 250 BW, 800 ∼ 1200 TW, 150 ∼ 250 sccm 의 O2 및 80 ∼ 120 sccm Ar 를 이용하여 식각공정을 실시하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.
도 3 및 도 4a 내지 도 4d 는 본 발명의 실시예에 따른 반도체소자의 콘택 형성방법을 도시한 도면이다.
상기 도 3 은 본 발명의 실시예에 따른 콘택 형성공정시 하부구조물과 그 상부에 콘택마스크를 이용하여 형성한 감광막패턴을 도시한 단면도이다.
먼저, 반도체기판(11) 상에 활성영역(도시안됨)을 정의하는 소자분리막(도시안됨)을 형성한다.
상기 반도체기판(11) 상에 게이트산화막(13), 게이트용 도전층(15) 및 하드마스크층(17)의 적층구조를 4000 Å 두께로 형성한다.
그 다음, 게이트 마스크(도시안됨)를 이용한 사진식각공정으로 적층구조를 식각하여 게이트를 형성한다.
상기 게이트를 포함한 전체표면상부에 식각장벽층(19)을 형성한다.
전체표면상부를 평탄화시키는 층간절연막(21)을 형성하고 그 상부에 반사방지막(23)을 형성한다.
상기 반사방지막(23) 상부에 감광막패턴(25)을 형성한다. 이때, 상기 감광막패턴(25)은 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한 것이다.
여기서, 상기 콘택마스크는 랜딩 플러그 콘택마스크를 사용할 수도 있다.
도 4a 는 상기 감광막패턴(25)을 마스크로 상기 반사방지막(23)을 식각한 것을 도시한 셈사진으로서, 15 mTorr, 1500 TW ( top electrode Watt, TW ), 500 BW ( bottom electrode Watt, BW ), 500 sccm 의 Ar, 12 sccm 의 CHF3, 12 sccm 의 O2 및 300 sccm 의 Ar를 이용하여 식각공정을 실시한 것이다. 이때, 상기 식각공정은 식각장비 내의 상부 온도를 58 ∼ 62 ℃, 식각장비 벽의 온도를 48 ∼ 52 ℃ 그리고 식각장비 전극의 온도를 38 ∼ 42 ℃ 로 유지하며 실시한다.
도 4b 는 상기 감광막패턴(25)을 마스크로 자기정렬적인 제1콘택 식각공정을 실시한 셈사진으로서, 10 ∼ 20 mTorr, 1200 ∼ 1800 BW ( bottom electrode Watt, BW ), 상기 BW 의 20 ∼ 80 퍼센트만큼 인가되는 TW, 450 ∼ 550 sccm 의 Ar, 15 ∼ 25 sccm 의 C5F8 그리고 15 ∼ 19 sccm 의 O2 를 이용하여 식각공정을 실시한 것이다. 이때, 상기 식각공정은 식각장비 내의 상부 온도를 58 ∼ 62 ℃, 식각장비 벽의 온도를 48 ∼ 52 ℃ 그리고 식각장비 전극의 온도를 38 ∼ 42 ℃ 로 유지하며 실시한다.
도 4c 는 상기 감광막패턴(25)을 마스크로 자기정렬적인 제2콘택 식각공정을 실시한 셈사진으로서, 10 ∼ 20 mTorr, 1200 ∼ 1800 BW ( bottom electrode Watt, BW ), 상기 BW 의 20 ∼ 80 퍼센트만큼 인가되는 TW, 450 ∼ 550 sccm 의 Ar, 15 ∼ 25 sccm 의 C5F8, 15 ∼ 19 sccm 의 O2 및 2 ∼ 10 sccm 의 CH2F2 를 이용하여 식각공정을 실시한 것이다. 이때, 상기 식각공정은 식각장비 내의 상부 온도를 58 ∼ 62 ℃, 식각장비 벽의 온도를 48 ∼ 52 ℃ 그리고 식각장비 전극의 온도를 38 ∼ 42 ℃ 로 유지하며 실시한다.
도 4d 는 상기 도 4c 의 공정으로 노출된 식각장벽층(19)을 식각하여 콘택홀을 형성한 것을 도시한 셈사진으로서, 15 ∼ 25 mTorr, 150 ∼ 250 BW ( bottom electrode Watt, BW ), 800 ∼ 1200 TW, 150 ∼ 250 sccm 의 O2 및 80 ∼ 120 sccm Ar 를 이용하여 식각공정을 실시한 것이다. 이때, 상기 식각공정은 식각장비 내의 상부 온도를 58 ∼ 62 ℃, 식각장비 벽(wall)의 온도를 48 ∼ 52 ℃ 그리고 식각장비 전극의 온도를 38 ∼ 42 ℃ 로 유지하며 실시한다.
여기서, 상기 도 4a 내지 도 4d 의 공정은 플라즈마를 이용한 식각공정을 실시할 수 있는 모든 장비에 적용할 수 있다.
본 발명의 다른 실시예는 비트라인의 형성공정후 저장전극 콘택홀을 형성하는 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 콘택 형성방법은, 식각조건을 달리하는 두 단계의 자기정렬적인 콘택 공정으로 하드마스크층의 손실을 최소화시키며 콘택홀을 형성하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다.
도 1 및 도 2 는 종래기술에 따라 형성된 반도체소자를 도시한 단면 셈사진.
도 3, 도 4a 내지 도 4d 는 본 발명의 실시예에 따른 반도체소자의 콘택 형성방법을 도시한 단면도 및 단면 셈사진.
< 도면의 주요부분에 대한 부호 설명 >
11 : 반도체기판 13 : 게이트산화막
15 : 게이트용 도전층 17 : 하드마스크층
19 : 식각장벽층 21 : 층간절연막
23 : 반사방지막 25 : 감광막패턴

Claims (6)

  1. 반도체기판 상에 도전배선을 형성하는 공정과,
    상기 도전배선을 포함한 전체표면상부에 식각장벽층을 일정두께 형성하는 공정과,
    전체표면상부를 평탄화시키는 층간절연막 및 반사방지막을 형성하는 공정과,
    상기 반사방지막 상부에 감광막패턴을 형성하는 공정과,
    상기 감광막패턴을 마스크로 하여 상기 반사방지막을 식각하는 공정과,
    상기 감광막패턴을 마스크로 하는 자기정렬적인 제1콘택 식각공정을 실시하는 공정과,
    상기 감광막패턴을 마스크로 하는 자기정렬적인 제2콘택 식각공정을 실시하여 상기 식각장벽층을 노출시키는 공정과,
    상기 식각장벽층을 식각하여 콘택홀을 형성하는 공정을 포함하는 반도체소자의 콘택 형성방법.
  2. 제 1 항에 있어서,
    상기 도전배선은 측벽에 절연막 스페이서가 형성된 워드라인이나 비트라인인 것을 특징으로 하는 반도체소자의 콘택 형성방법.
  3. 제 1 항에 있어서,
    상기 자기정렬적인 제2콘택 식각공정은 35 퍼센트 이상으로 과도식각하여 실시하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
  4. 제 1 항에 있어서,
    상기 자기정렬적인 제1콘택 식각공정은 10 ∼ 20 mTorr, 1200 ∼ 1800 BW ( bottom electrode Watt ), 상기 BW 의 20 ∼ 80 퍼센트만큼 인가되는 TW ( top electrode Watt ), 450 ∼ 550 sccm 의 Ar, 15 ∼ 25 sccm 의 C5F8 그리고 15 ∼ 19 sccm 의 O2 를 이용하여 식각공정을 실시하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
  5. 제 1 항에 있어서,
    상기 자기정렬적인 제2콘택 식각공정은 10 ∼ 20 mTorr, 1200 ∼ 1800 BW ( bottom electrode Watt, BW ), 상기 BW 의 20 ∼ 80 퍼센트만큼 인가되는 TW, 450 ∼ 550 sccm 의 Ar, 15 ∼ 25 sccm 의 C5F8, 15 ∼ 19 sccm 의 O2 및 2 ∼ 10 sccm 의 CH2F2 를 이용하여 실시하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
  6. 제 1 항에 있어서,
    상기 식각장벽층의 식각공정은 15 ∼ 25 mTorr, 150 ∼ 250 BW, 800 ∼ 1200 TW, 150 ∼ 250 sccm 의 O2 및 80 ∼ 120 sccm Ar 를 이용하여 식각공정을 실시하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
KR1020030096377A 2003-12-24 2003-12-24 반도체소자의 콘택 형성방법 KR100576463B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030096377A KR100576463B1 (ko) 2003-12-24 2003-12-24 반도체소자의 콘택 형성방법
US10/998,817 US20050142830A1 (en) 2003-12-24 2004-11-30 Method for forming a contact of a semiconductor device
TW093137692A TWI333675B (en) 2003-12-24 2004-12-07 Method for forming a contact of a semiconductor device
JP2004369262A JP2005191567A (ja) 2003-12-24 2004-12-21 半導体素子のコンタクト形成方法
CNB2004101049257A CN100397579C (zh) 2003-12-24 2004-12-24 形成半导体器件接触的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030096377A KR100576463B1 (ko) 2003-12-24 2003-12-24 반도체소자의 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR20050064786A true KR20050064786A (ko) 2005-06-29
KR100576463B1 KR100576463B1 (ko) 2006-05-08

Family

ID=34698452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030096377A KR100576463B1 (ko) 2003-12-24 2003-12-24 반도체소자의 콘택 형성방법

Country Status (5)

Country Link
US (1) US20050142830A1 (ko)
JP (1) JP2005191567A (ko)
KR (1) KR100576463B1 (ko)
CN (1) CN100397579C (ko)
TW (1) TWI333675B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654000B1 (ko) * 2005-10-31 2006-12-06 주식회사 하이닉스반도체 금속실리사이드막을 갖는 반도체소자의 제조방법
KR100866735B1 (ko) * 2007-05-01 2008-11-03 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
CN101740468B (zh) * 2008-11-25 2011-12-14 上海华虹Nec电子有限公司 深沟槽二次刻蚀接触孔及刻蚀方法
CN101866876B (zh) * 2009-04-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 接触孔的制作工艺
KR101746709B1 (ko) * 2010-11-24 2017-06-14 삼성전자주식회사 금속 게이트 전극들을 갖는 반도체 소자의 제조방법
CN102184889A (zh) * 2011-04-25 2011-09-14 上海宏力半导体制造有限公司 接触孔及接触孔插塞的制备方法
CN105355595B (zh) * 2015-11-25 2018-09-11 上海华虹宏力半导体制造有限公司 半导体器件的形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296400A (en) * 1991-12-14 1994-03-22 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a contact of a highly integrated semiconductor device
US5482894A (en) * 1994-08-23 1996-01-09 Texas Instruments Incorporated Method of fabricating a self-aligned contact using organic dielectric materials
JPH0992640A (ja) * 1995-09-22 1997-04-04 Sumitomo Metal Ind Ltd プラズマエッチング方法
JP3402022B2 (ja) * 1995-11-07 2003-04-28 三菱電機株式会社 半導体装置の製造方法
US5811357A (en) * 1997-03-26 1998-09-22 International Business Machines Corporation Process of etching an oxide layer
US5920796A (en) * 1997-09-05 1999-07-06 Advanced Micro Devices, Inc. In-situ etch of BARC layer during formation of local interconnects
US6159862A (en) * 1997-12-27 2000-12-12 Tokyo Electron Ltd. Semiconductor processing method and system using C5 F8
US6165910A (en) * 1997-12-29 2000-12-26 Lam Research Corporation Self-aligned contacts for semiconductor device
US6165880A (en) * 1998-06-15 2000-12-26 Taiwan Semiconductor Manufacturing Company Double spacer technology for making self-aligned contacts (SAC) on semiconductor integrated circuits
US6025255A (en) * 1998-06-25 2000-02-15 Vanguard International Semiconductor Corporation Two-step etching process for forming self-aligned contacts
US6329292B1 (en) * 1998-07-09 2001-12-11 Applied Materials, Inc. Integrated self aligned contact etch
TW425668B (en) * 1999-10-07 2001-03-11 Taiwan Semiconductor Mfg Self-aligned contact process
US6337285B1 (en) * 2000-03-21 2002-01-08 Micron Technology, Inc. Self-aligned contact (SAC) etch with dual-chemistry process
KR100465596B1 (ko) * 2000-05-24 2005-01-13 주식회사 하이닉스반도체 반도체소자의 제조방법
US6365509B1 (en) * 2000-05-31 2002-04-02 Advanced Micro Devices, Inc. Semiconductor manufacturing method using a dielectric photomask
US6803318B1 (en) * 2000-09-14 2004-10-12 Cypress Semiconductor Corp. Method of forming self aligned contacts
US6867145B2 (en) * 2001-12-17 2005-03-15 Hynix Semiconductor Inc. Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
JP4336477B2 (ja) * 2002-04-04 2009-09-30 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6878612B2 (en) * 2002-09-16 2005-04-12 Oki Electric Industry Co., Ltd. Self-aligned contact process for semiconductor device
KR100507862B1 (ko) * 2002-12-26 2005-08-18 주식회사 하이닉스반도체 반도체소자 제조 방법

Also Published As

Publication number Publication date
KR100576463B1 (ko) 2006-05-08
US20050142830A1 (en) 2005-06-30
CN1649095A (zh) 2005-08-03
TW200524044A (en) 2005-07-16
TWI333675B (en) 2010-11-21
CN100397579C (zh) 2008-06-25
JP2005191567A (ja) 2005-07-14

Similar Documents

Publication Publication Date Title
KR100576463B1 (ko) 반도체소자의 콘택 형성방법
KR20020017845A (ko) 반도체소자의 비트라인 형성방법
KR100440079B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100400321B1 (ko) 반도체소자의 형성방법
KR100524813B1 (ko) 불화아르곤용 포토레지스트를 이용한 비트라인 형성 방법
KR100440076B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100537187B1 (ko) 반도체소자 제조 방법
KR20050066190A (ko) 반도체소자의 콘택 형성방법
KR100235960B1 (ko) 반도체소자의 도전 라인 형성방법
KR100843903B1 (ko) 반도체 소자의 제조방법
KR100745057B1 (ko) 반도체 소자의 제조 방법
KR100844935B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR100745058B1 (ko) 반도체 소자의 셀프 얼라인 콘택홀 형성방법
KR100701425B1 (ko) 반도체소자 제조 방법
KR20050066192A (ko) 반도체소자의 콘택 형성방법
KR101043366B1 (ko) 반도체 소자의 형성 방법
KR20040076982A (ko) 플래시 메모리 소자의 제조 방법
KR100400298B1 (ko) 반도체소자의 자기정렬적인 콘택방법
KR100505442B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20030058636A (ko) 반도체소자의 형성방법
KR100419745B1 (ko) 반도체 소자의 제조 방법
KR20050002005A (ko) 스토리지 노드 콘택홀 및 비트라인 절연막 스페이서를동시에 형성하는 반도체 소자 제조 방법
KR20060002182A (ko) 반도체소자의 형성방법
KR20050014172A (ko) 반도체소자의 제조방법
KR20010064074A (ko) 반도체 소자의 자기정렬 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee