CN1649095A - 形成半导体器件接触的方法 - Google Patents

形成半导体器件接触的方法 Download PDF

Info

Publication number
CN1649095A
CN1649095A CNA2004101049257A CN200410104925A CN1649095A CN 1649095 A CN1649095 A CN 1649095A CN A2004101049257 A CNA2004101049257 A CN A2004101049257A CN 200410104925 A CN200410104925 A CN 200410104925A CN 1649095 A CN1649095 A CN 1649095A
Authority
CN
China
Prior art keywords
scope
etching
interior
gas
flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004101049257A
Other languages
English (en)
Other versions
CN100397579C (zh
Inventor
金承范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34698452&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1649095(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1649095A publication Critical patent/CN1649095A/zh
Application granted granted Critical
Publication of CN100397579C publication Critical patent/CN100397579C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Abstract

本发明提供了一种用以形成半导体器件的接触的方法，包括：采用一第一自对准接触(SAC)蚀刻工序将一层间绝缘膜蚀刻一预定厚度，采用一第二SAC蚀刻工序暴露一蚀刻阻挡层，以及蚀刻该蚀刻阻挡层以形成该接触孔。优选地，该第一SAC蚀刻工序和该第二SAC蚀刻工序采用一光刻胶膜图案作为蚀刻掩模。

Description

形成半导体器件接触的方法
相关申请
本申请要求于2003年12月24日提交的韩国专利申请No.KR10-2003-0096377的权益和优先权，这里将其全部内容引入以作参考。
技术领域
本发明一般地涉及一种用于形成半导体器件接触的方法，更具体地，涉及一种形成半导体器件的接触的方法，其中分两步(或多步)进行一自对准接触(SAC)蚀刻工序以形成具有稳定特性的接触孔，藉此改善半导体器件的特性和可靠性。
背景技术
图1和图2为说明半导体器件中的接触孔的横截面图。
参考图1，在一半导体衬底上形成一界定有源区的器件隔离膜(未示出)。其后，在其上形成厚度为4000的栅极氧化物膜、栅极导电层和硬掩模层的堆叠结构。
接下来，采用一栅极掩模(未示出)经由一光刻和蚀刻工序蚀刻该堆叠结构以形成栅极。然后在包含侧壁上有一绝缘膜隔离层的栅极的半导体衬底的整个表面上形成一蚀刻阻挡层。
其后，连续淀积一平面化层间绝缘膜和一防反射涂层。
接着采用一接触掩模经由曝光及显影过程在防反射涂层上形成一光刻胶膜图案(未示出)。可以用平台插塞接触掩模(landing plug contact mask)作为接触掩模。
其后，采用光刻胶膜图案作为蚀刻掩模依次蚀刻防反射涂层、层间绝缘膜及蚀刻阻挡层以形成接触孔。此时，因为损坏了栅极侧壁上的绝缘膜隔离层的肩部，就暴露出了栅极导电层，如图1所示。结果，可能会在随后的工序中引起短路。
此外，接触孔下部中的层间绝缘膜未得到完全蚀刻，因此接触孔的底部还可能残留有层间绝缘膜，如图2所示。
部分因为接触孔随着集成密度的增大而收缩，因此在随后的工序中难以形成填充接触孔的导电材料。此外，在层间绝缘膜的蚀刻过程中，栅极侧壁上绝缘膜隔离层的肩部可能会遭到损坏，并且/或者接触孔底部的层间绝缘膜可能没有完全去除，从而降低了器件的接触特性并使器件的特性和可靠性劣化。结果，如果不是不可能，制造高度集成的半导体器件也会很困难。因此，需要采用改进的方法来形成半导体器件的接触。
采用本发明的原理还可以克服前面未讲到的现有技术的其他问题，本领域的普通技术人员在阅读本说明书之后会很容易地明白这一点。
发明内容
本发明的一实施例提供了一种用于形成半导体器件的接触的方法，其中，执行一具有两个(或多个)独立步骤的SAC蚀刻工序以形成具有预定尺寸的接触孔，以便改善器件的特性和可靠性并实现器件的高集成密度。
本发明的另一个实施例提供了一种形成半导体器件的接触的方法，其包括如下步骤：在半导体衬底上依次淀积栅极氧化物膜、栅极导电层和硬掩模层以形成一堆叠结构，蚀刻栅极氧化物膜、栅极导电层和硬掩模层的堆叠结构以形成栅极，在包括栅极的衬底的一表面形成一蚀刻阻挡层，依次淀积一平面化的层间绝缘膜和一防反射涂层，形成一在防反射涂层上暴露出一接触区域的光刻胶膜图案，用光刻胶膜图案作为蚀刻掩模蚀刻该防反射涂层，用该光刻胶膜图案作为蚀刻掩模进行第一SAC蚀刻工序以蚀刻层间绝缘膜一预定厚度，用该光刻胶膜图案作为蚀刻掩模进行第二SAC蚀刻工序以暴露出蚀刻阻挡层，以及蚀刻该蚀刻阻挡层以形成接触孔。
附图说明
图1和图2为说明半导体器件中的接触孔的横截面图。
图3为说明依据本发明的一实施例的形成半导体器件接触的方法的横截面图。
图4A到4E为说明依据本发明的一实施例形成的接触孔的横截面图。
附图中每一元件的代号
11：半导体衬底
13：栅极氧化物膜
15：栅极导电层
17：硬掩模层
19：蚀刻阻挡层
21：层间绝缘膜
23：防反射涂层
25：光刻胶膜图案
具体实施方式
现在将详细参考本发明的示范性实施例。在任何可能的情况下，将会在所有附图中使用同样的参考数字指代相同或相似的部分。
图3示意性地展示了依据本发明的一实施例的形成半导体器件接触的方法，图4A到4D为说明依据本发明的各种实施例形成的接触孔的横截面图。
参考图3，在半导体衬底11上形成一用以界定有源区的器件隔离膜。接着在半导体衬底11上形成一栅极氧化物膜13、栅极导电层15和硬掩模层17的堆叠结构。该堆叠结构优选地具有约4000的厚度。
接下来，使用栅极掩模(未示出)经由光刻和蚀刻过程蚀刻该堆叠结构以形成栅极。其后，在栅极的侧壁上形成一绝缘膜隔离层。此处，该栅极包括一侧壁上具有一绝缘膜隔离层的字线或位线。
其后，在包括栅极的半导体衬底11的基本整个表面上形成一蚀刻阻挡层19。此处，绝缘膜隔离层可以包括一氮化物膜。
之后，依次淀积一平面化的层间绝缘膜21和一防反射涂层23。
其后，利用一接触掩模(未示出)经由曝光及显影过程在防反射涂层23上形成一暴露接触区域的光刻胶膜图案25。此处，可以将一平台插塞接触掩模用作接触掩模。
参考图4A，采用光刻胶膜图案25作为蚀刻掩模蚀刻防反射涂层23。
优选地，该防反射涂层23的蚀刻过程在约15mTorr的压力下，在约1500w的顶电极功率和约500w的底电极功率的条件下进行。此外，可使用流量约为12sccm的CHF3气体、流量约为12sccm的O2气体、和/或流量约为300sccm的Ar气体进行该蚀刻工序。
此外，优选地，该防反射涂层的蚀刻工序在蚀刻室上部温度在约58℃到约62℃，蚀刻室侧壁温度在约48℃到约52℃且/或电极温度在约38℃到约42℃的条件下进行。
参考图4B，利用光刻胶膜图案25作为一蚀刻掩模进行第一SAC蚀刻工序。
该第一SAC蚀刻工序用于去除层间绝缘膜21的预定厚度。
优选地，该第一SAC蚀刻工序在约10mTorr到约20mTorr的压力下，在约1200w到约1800w的底电极功率和/或约600w到约1500w的顶电极功率的条件下进行。此外，可使用流量约为450sccm到约550sccm的Ar气体、流量约为15sccm到约25sccm的C5F8气体、和/或流量约为15sccm到约19sccm的O2气体进行该第一SAC蚀刻工序。
同样，优选地，该第一SAC蚀刻工序在蚀刻室上部温度在约58℃到约62℃，蚀刻室侧壁温度在约48℃到约52℃且/或蚀刻室内的电极温度在约38℃到约42℃的条件下进行。
参考图4C，可以采用光刻胶膜图案25作为蚀刻掩模进行第二SAC蚀刻工序。
可以进行第二SAC蚀刻工序在将对绝缘膜隔离层的肩部造成的损伤降到最低的同时暴露出蚀刻阻挡层19。
第二SAC蚀刻工序可以包括在接触孔的底部对层间绝缘膜21进行过蚀刻。此处，该第二SAC蚀刻工序包括至少35％的过蚀刻过程。
此处，可以以一种原处(In-situ)方式进行该第一SAC蚀刻工序和第二SAC蚀刻工序。
优选地，该第二SAC蚀刻工序在约10mTorr到约20mTorr的压力下，在约1200w到约1800w的底电极功率和/或约600w到约1500w的顶电极功率的条件下进行。此外，可使用流量约为450sccm到约550sccm的Ar气体、流量约为15sccm到约19sccm的C5F8气体、流量约为15sccm到约19sccm的O2气体和/或流量约为2sccm到约10sccm的CH2F2气体进行该第二SAC蚀刻工序。
此外，优选地，该第二SAC蚀刻工序在蚀刻室上部温度在约58℃到约62℃，蚀刻室侧壁温度在约48℃到约52℃且/或电极温度在约38℃到约42℃的条件下进行。
图4D为说明光刻胶膜图案25的俯视图。图4A和4B为沿图4D的线A-A’所取的横截面图。图4E为沿图4D的线B-B’所取的横截面图。
参考图4E，可进行一针对蚀刻阻挡层19的蚀刻工序以形成接触孔。
优选地，该蚀刻阻挡层19的蚀刻工序在约10mTorr到约20mTorr的压力下，在约1200w到约1800w的底电极功率和/或约800w到约1200w的顶电极功率的条件下进行。此外，可使用流量约为150sccm到约250sccm的O2气体和/或流量约为80sccm到约120sccm的Ar气体进行该蚀刻工序。
此外，优选地，该蚀刻阻挡层的蚀刻工序在蚀刻室上部温度在约58℃到约62℃，蚀刻室侧壁温度在约48℃到约52℃且/或电极温度在约38℃到约42℃的条件下进行。
此处，可以将图4A到4E所展示的蚀刻工序应用到等离子体蚀刻工艺所用的设备。
如上所述，依据本发明的多个实施例的用以形成半导体器件的接触方法通过两个分离的SAC蚀刻工序，将对绝缘膜隔离层的肩部的损伤降到了最低，同时完全蚀刻掉了接触孔底部的层间绝缘膜，从而可形成具有稳定特性的接触孔。结果，改进了器件的特性和可靠性。因此，该方法可实现半导体器件的高度集成。
已出于展示和说明的目的对本发明的多个实施例进行了以上描述。并非意欲穷尽所有情况或将本发明限制在所披露的精确形式中，有可能根据以上原理做出或者可能从本发明的实践中获得修改或变化。选择并描述各实施例是为了解释本发明的原理及其实际应用，以使本领域的技术人员能够以多种实施例利用本发明并做出适于其预期特定用途的各种修改。

Claims (18)

1、一种用于形成一半导体器件的接触的方法，其包括：
在一半导体衬底上依次淀积一栅极氧化物膜、一栅极导电层及一硬掩模层以形成一堆叠结构；
蚀刻所述栅极氧化物膜、所述栅极导电层及所述硬掩模的堆叠结构以形成一栅极；
在包括所述栅极的所述半导体衬底的表面形成一蚀刻阻挡层；
依次淀积一平面化的层间绝缘膜和一防反射涂层；
在所述防反射涂层上形成暴露一接触区域的光刻胶膜的图案；
采用所述光刻胶膜图案作为一蚀刻掩模蚀刻所述防反射涂层；
采用所述光刻胶膜图案作为一蚀刻掩模进行第一自对准接触蚀刻工序以蚀刻所述层间绝缘膜一预定厚度；
采用所述光刻胶膜图案作为一蚀刻掩模进行第二自对准接触蚀刻工序以暴露所述蚀刻阻挡层；以及
蚀刻所述蚀刻阻挡层以形成一接触孔。
2、如权利要求1所述的方法，其中所述栅极包含具有一侧壁上的一绝缘膜隔离层的字线和位线中之一。
3、如权利要求1所述的方法，其中所述第二自对准接触蚀刻工序包含一至少约35％的过蚀刻过程。
4、如权利要求1所述的方法，其中，在底电极功率处于约1200w到约1800w的范围内且顶电极功率处于约600w到约1500w的范围内时，在压力处于约10mTorr到约20mTorr的范围内的条件下，采用流量处于约450sccm到约550sccm范围内的Ar气体、流量处于约15sccm到约25sccm范围内的C5F8气体、以及流量处于约15sccm到约19sccm范围内的O2气体进行所述第一自对准接触蚀刻工序。
5、如权利要求1所述的方法，其中，在底电极功率处于约1200w到约1800w的范围内且顶电极功率处于约600w到约1500w的范围内时，在压力处于约10mTorr到约20mTorr的范围内的条件下，采用流量处于约450sccm到约550sccm范围内的Ar气体、流量处于约15sccm到约19sccm范围内的C5F8气体、流量处于约15sccm到约19sccm范围内的O2气体、以及流量处于约2sccm到约10sccm范围内的CH2F2气体进行所述第二自对准接触蚀刻工序。
6、如权利要求1所述的方法，其中，在底电极功率处于约1200w到约1800w的范围内且顶电极功率处于约800w到约1200w的范围内时，在压力处于约10mTorr到约20mTorr的条件下，采用流量处于约150sccm到约250sccm范围内的O2气体和流量处于约80sccm到约120sccm范围内的Ar气体蚀刻所述的蚀刻阻挡层。
7、如权利要求1所述的方法，其中所述堆叠结构具有约4000的厚度。
8、具有按照权利要求1所述的方法形成的所述接触的半导体器件。
9、一种用于形成半导体器件的接触孔的方法，其包括：
采用第一自对准接触蚀刻工序蚀刻一层间绝缘膜一已知厚度；
采用第二自对准接触蚀刻工序暴露出一蚀刻阻挡层；以及
蚀刻所述蚀刻阻挡层以形成所述接触孔，
其中，所述第一自对准接触蚀刻工序和所述第二自对准接触蚀刻工序采用一光刻胶膜图案作为蚀刻掩模。
10、如权利要求9所述的方法，其进一步包括：
在一半导体衬底上依次淀积一栅极氧化物膜、一栅极导电层和一硬掩模层以形成一堆叠结构；
蚀刻所述栅极氧化物膜、所述栅极导电层和所述硬掩模层的堆叠结构以形成一栅极；
在包括所述栅极的所述半导体衬底的表面形成所述蚀刻阻挡层；以及
依次淀积所述层间绝缘膜和一防反射涂层。
11、如权利要求10所述的方法，其进一步包括：
在所述防反射涂层上形成暴露出一接触区域的所述光刻胶膜图案；以及
采用所述光刻胶膜图案作为一蚀刻掩模蚀刻所述防反射涂层。
12、如权利要求10所述的方法，其中所述栅极包括具有位于一侧壁上的一绝缘膜隔离层的字线和位线之一。
13、如权利要求10所述的方法，其中所述堆叠结构具有约4000的厚度。
14、如权利要求9所述的方法，其中所述第二自对准接触蚀刻工序包括一至少约35％的过蚀刻过程。
15、如权利要求9所述的方法，其中，在底电极功率处于约1200w到约1800w的范围内且顶电极功率处于约600w到约1500w的范围内时，在压力处于约10mTorr到约20mTorr的范围内的条件下，采用流量处于约450sccm到约550sccm范围内的Ar气体、流量处于约15sccm到约25sccm范围内的C5F8气体、以及流量处于约15sccm到约19sccm范围内的O2气体进行所述第一自对准接触蚀刻工序。
16、如权利要求9所述的方法，其中，在底电极功率处于约1200w到约1800w的范围内且顶电极功率处于约600w到约1500w的范围内时，在压力处于约10mTorr到约20mTorr的范围内的条件下，采用流量处于约450sccm到约550sccm范围内的Ar气体、流量处于约15sccm到约19sccm范围内的C5F8气体、流量处于约15sccm到约19sccm范围内的O2气体、以及流量处于约2sccm到约10sccm范围内的CH2F2气体进行所述第二自对准接触蚀刻工序。
17、如权利要求9所述的方法，其中，在底电极功率处于约1200w到约1800w的范围内且顶电极功率处于约800w到约1200w的范围内时，在压力处于约10mTorr到约20mTorr的条件下，采用流量处于约150sccm到约250sccm范围内的O2气体和流量处于约80sccm到约120sccm范围内的Ar气体蚀刻所述的蚀刻阻挡层。
18、具有按照权利要求9所述的方法形成的所述接触孔的半导体器件。
CNB2004101049257A 2003-12-24 2004-12-24 形成半导体器件接触的方法 Expired - Fee Related CN100397579C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR0096377/03 2003-12-24
KR0096377/2003 2003-12-24
KR1020030096377A KR100576463B1 (ko) 2003-12-24 2003-12-24 반도체소자의 콘택 형성방법

Publications (2)

Publication Number Publication Date
CN1649095A true CN1649095A (zh) 2005-08-03
CN100397579C CN100397579C (zh) 2008-06-25

Family

ID=34698452

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101049257A Expired - Fee Related CN100397579C (zh) 2003-12-24 2004-12-24 形成半导体器件接触的方法

Country Status (5)

Country Link
US (1) US20050142830A1 (zh)
JP (1) JP2005191567A (zh)
KR (1) KR100576463B1 (zh)
CN (1) CN100397579C (zh)
TW (1) TWI333675B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299408B (zh) * 2007-05-01 2010-06-09 海力士半导体有限公司 形成半导体器件的精细图案的方法
CN102184889A (zh) * 2011-04-25 2011-09-14 上海宏力半导体制造有限公司 接触孔及接触孔插塞的制备方法
CN101740468B (zh) * 2008-11-25 2011-12-14 上海华虹Nec电子有限公司 深沟槽二次刻蚀接触孔及刻蚀方法
CN101866876B (zh) * 2009-04-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 接触孔的制作工艺
CN105355595A (zh) * 2015-11-25 2016-02-24 上海华虹宏力半导体制造有限公司 半导体器件的形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654000B1 (ko) * 2005-10-31 2006-12-06 주식회사 하이닉스반도체 금속실리사이드막을 갖는 반도체소자의 제조방법
KR101746709B1 (ko) * 2010-11-24 2017-06-14 삼성전자주식회사 금속 게이트 전극들을 갖는 반도체 소자의 제조방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296400A (en) * 1991-12-14 1994-03-22 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a contact of a highly integrated semiconductor device
US5482894A (en) * 1994-08-23 1996-01-09 Texas Instruments Incorporated Method of fabricating a self-aligned contact using organic dielectric materials
JPH0992640A (ja) * 1995-09-22 1997-04-04 Sumitomo Metal Ind Ltd プラズマエッチング方法
JP3402022B2 (ja) * 1995-11-07 2003-04-28 三菱電機株式会社 半導体装置の製造方法
US5811357A (en) * 1997-03-26 1998-09-22 International Business Machines Corporation Process of etching an oxide layer
US5920796A (en) * 1997-09-05 1999-07-06 Advanced Micro Devices, Inc. In-situ etch of BARC layer during formation of local interconnects
US6159862A (en) * 1997-12-27 2000-12-12 Tokyo Electron Ltd. Semiconductor processing method and system using C5 F8
US6165910A (en) * 1997-12-29 2000-12-26 Lam Research Corporation Self-aligned contacts for semiconductor device
US6165880A (en) * 1998-06-15 2000-12-26 Taiwan Semiconductor Manufacturing Company Double spacer technology for making self-aligned contacts (SAC) on semiconductor integrated circuits
US6025255A (en) * 1998-06-25 2000-02-15 Vanguard International Semiconductor Corporation Two-step etching process for forming self-aligned contacts
US6329292B1 (en) * 1998-07-09 2001-12-11 Applied Materials, Inc. Integrated self aligned contact etch
TW425668B (en) * 1999-10-07 2001-03-11 Taiwan Semiconductor Mfg Self-aligned contact process
US6337285B1 (en) * 2000-03-21 2002-01-08 Micron Technology, Inc. Self-aligned contact (SAC) etch with dual-chemistry process
KR100465596B1 (ko) * 2000-05-24 2005-01-13 주식회사 하이닉스반도체 반도체소자의 제조방법
US6365509B1 (en) * 2000-05-31 2002-04-02 Advanced Micro Devices, Inc. Semiconductor manufacturing method using a dielectric photomask
US6803318B1 (en) * 2000-09-14 2004-10-12 Cypress Semiconductor Corp. Method of forming self aligned contacts
US6867145B2 (en) * 2001-12-17 2005-03-15 Hynix Semiconductor Inc. Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
JP4336477B2 (ja) * 2002-04-04 2009-09-30 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6878612B2 (en) * 2002-09-16 2005-04-12 Oki Electric Industry Co., Ltd. Self-aligned contact process for semiconductor device
KR100507862B1 (ko) * 2002-12-26 2005-08-18 주식회사 하이닉스반도체 반도체소자 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299408B (zh) * 2007-05-01 2010-06-09 海力士半导体有限公司 形成半导体器件的精细图案的方法
CN101740468B (zh) * 2008-11-25 2011-12-14 上海华虹Nec电子有限公司 深沟槽二次刻蚀接触孔及刻蚀方法
CN101866876B (zh) * 2009-04-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 接触孔的制作工艺
CN102184889A (zh) * 2011-04-25 2011-09-14 上海宏力半导体制造有限公司 接触孔及接触孔插塞的制备方法
CN105355595A (zh) * 2015-11-25 2016-02-24 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN105355595B (zh) * 2015-11-25 2018-09-11 上海华虹宏力半导体制造有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
CN100397579C (zh) 2008-06-25
JP2005191567A (ja) 2005-07-14
KR100576463B1 (ko) 2006-05-08
TW200524044A (en) 2005-07-16
TWI333675B (en) 2010-11-21
US20050142830A1 (en) 2005-06-30
KR20050064786A (ko) 2005-06-29

Similar Documents

Publication Publication Date Title
CN1167107C (zh) 一种制造低介电常数中间层的集成电路结构的方法
US7563712B2 (en) Method of forming micro pattern in semiconductor device
US7989292B2 (en) Method of fabricating a semiconductor device with a channel formed in a vertical direction
CN1449578A (zh) 在有机硅酸盐玻璃中腐蚀双波纹结构的方法
US20090170325A1 (en) Method of forming a semiconductor device pattern
CN1992201A (zh) 用于形成具有鳍状结构的半导体元件的方法
CN1303670C (zh) 制造nand快闪器件的方法
CN1614751A (zh) 制造闪存装置的方法
CN1240121C (zh) 半导体器件及使用金属镶嵌工艺制造半导体器件的方法
CN1873957A (zh) 分离栅极快闪元件与其制造方法
CN1649095A (zh) 形成半导体器件接触的方法
CN1885503A (zh) 用于在半导体器件中形成接触孔的方法
CN1956156A (zh) 非易失性存储单元与其制造方法
CN1897246A (zh) 制造半导体器件的方法
CN1855372A (zh) 栅极与具有此种栅极的快闪存储器的形成方法
CN1614763A (zh) 制造半导体器件的方法
US20130048984A1 (en) Semiconductor devices and methods of manufacturing the same
CN1697159A (zh) 制造分离栅闪存设备的方法
CN102446814A (zh) 双镶嵌结构的形成方法
CN1286162C (zh) 形成接触窗的方法
CN1171303C (zh) 双金属镶嵌结构开口的制造方法
CN100339977C (zh) 分离式栅极快闪存储器及其制造方法
KR100723769B1 (ko) 플래쉬 메모리소자의 제조방법
KR100529440B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100831572B1 (ko) 반도체 소자의 배선 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080625

Termination date: 20131224