CN1956156A - 非易失性存储单元与其制造方法 - Google Patents
非易失性存储单元与其制造方法 Download PDFInfo
- Publication number
- CN1956156A CN1956156A CN 200510114478 CN200510114478A CN1956156A CN 1956156 A CN1956156 A CN 1956156A CN 200510114478 CN200510114478 CN 200510114478 CN 200510114478 A CN200510114478 A CN 200510114478A CN 1956156 A CN1956156 A CN 1956156A
- Authority
- CN
- China
- Prior art keywords
- layer
- protective layer
- stacked gate
- cap
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种非易失性存储单元的制造方法,包括于基板上形成堆叠栅极结构,此堆叠栅极结构包括第一介电层、电荷储存层、第二介电层及导体层。然后,于此堆叠栅极结构侧壁形成保护层。之后,进行蚀刻工艺以移除用以形成堆叠栅极结构的预盖层,在此蚀刻工艺中,顶盖层与保护层的蚀刻率不同。由于在移除顶盖层之前,于堆叠栅极结构的侧壁上设置有保护层,因此用来移除预盖层的蚀刻工艺不会损伤到堆叠栅极结构中与顶盖层相似的材料。
Description
技术领域
本发明涉及一种存储器元件的结构与其制造方法,且特别涉及一种保护堆叠栅极结构的栅间介电层的非易失性存储器结构及其制造方法。
背景技术
非易失性存储器具有体积小、存取速度快及耗电量低的优点,因此,近年来被广泛应用在数码照相机(Digital Still Cameras)及存储器卡片(Memory Card)等便携式掌上型终端器(Portable Handy Terminal)的大量储存(Mass Storage)元件中。
非易失性存储器是由多个以阵列排列的存储单元所构成。典型的存储单元的堆叠栅极结构包含控制栅、栅间介电层、浮置栅与穿隧氧化层,其形成的方法是在基板上沉积的相关的材料层之后,利用单一的光刻胶层作为蚀刻掩膜,来进行蚀刻工艺。此光刻蚀刻工艺所利用的光刻胶层必须足够厚,才能抵挡多次蚀刻工艺。然而,随着元件尺寸的设计缩小,光刻工艺的聚焦深度(Depth of Focus,DOF)愈来愈小,太厚的光刻胶层会使光刻工艺的困难度增加。因此,必须寻求更适当的方法来形成存储单元的堆叠栅极结构。
发明内容
有鉴于此,本发明的目的就是在提供一种非易失性存储单元的制造方法,该方法可以在有限的聚焦深度下定义存储单元的栅极结构。
本发明提供一种非易失性存储单元的制造方法,包括于基板上形成堆叠栅极结构,此堆叠栅极结构由下而上包括第一介电层、电荷储存层、第二介电层、导体层及顶盖层。之后,于基板中形成源极/漏极区。然后,于此堆叠栅极结构的侧壁形成一层保护层。接着,进行蚀刻工艺,以移除顶盖层。在此蚀刻工艺中,顶盖层与保护层的蚀刻率不同。
在一实施例中,上述保护层的形成方法是先于基板上形成一层共形保护层,然后移除部分共形保护层,以留下堆叠栅极结构侧壁的该共形保护层。
在一实施例中,上述保护层与顶盖层的材质不相同。
在一实施例中,上述保护层的厚度为50埃至200埃。
在一实施例中,上述顶盖层的材质例如是氧化硅,保护层的材质例如是氮化硅。移除部分共形保护层的方法例如是干蚀刻工艺,此干蚀刻工艺的配方(Recipe)包括40sccm至60sccm的三氟甲烷(CH3F)流量,以及200sccm至400sccm的氧气流量。
在一实施例中,上述保护层的材质例如为氧化硅,顶盖层的材质例如是氮化硅。移除部分共形保护层的方法例如是干蚀刻工艺。此干蚀刻工艺的配方包括5sccm至15sccm的C4F6流量,5sccm至15sccm的氧气流量。
在一实施例中,上述于基板上形成堆叠栅极结构的步骤包括在基板上依次形成第一介电材料层、电荷储存材料层、第二介电材料层、导体材料层及顶盖材料层。然后,在顶盖层上形成一层图案化光刻胶层,然后以此图案化光刻胶层为掩膜,以蚀刻顶盖材料层,而形成上述顶盖层。之后,去除此图案化光刻胶层,再以顶盖层为掩膜,蚀刻导体材料层、第二介电材料层、电荷储存材料层以及第一介电材料层,以形成上述堆叠栅极结构。
在一实施例中,上述移除顶盖层的蚀刻工艺为湿式蚀刻工艺。
在一实施例中,于移除上述顶盖层之后,还包括进行自行对准金属硅化物工艺,以于堆叠栅极结构上形成一层金属硅化物层。此外,于移除该顶盖层之后与进行自行对准金属硅化物工艺之前,还包括在堆叠栅极结构的两侧壁的保护层上形成间隙壁。
本发明再提供一种非易失性存储单元。此非易失性存储单元是由基板、堆叠栅极结构、保护层以及掺杂区所构成。堆叠栅极结构位于基板上,其由下而上包括第一介电层、电荷储存层、第二介电层及导体层;保护层位于堆叠栅极结构的侧壁上;掺杂区设置于堆叠栅极结构两侧的基板中。
在一实施例中,上述保护层的厚度例如为50埃至200埃。此保护层的材质例如是氧化硅或氮化硅。
在一实施例中,上述堆叠栅极结构上还设置有金属硅化物层,堆叠栅极结构的两侧壁的保护层上还设置有间隙壁。
由于本发明在定义堆叠栅极结构时,先以光刻胶层为掩膜,将顶盖层图案化,再以顶盖层为硬掩膜来蚀刻堆叠栅极结构中的各层材料,因此,与公知技术相比可以使用较薄的光刻胶层,而能够达到图案化的目的。此外,由于堆叠栅极结构两侧设置有保护层,因此在移除顶盖层时,堆叠栅极结构的各层不会遭受到蚀刻工艺的损害,使各存储单元具有均一的电性。
为让本发明之上述和其它目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
附图说明
图1A至图1G是依据本发明一实施例的一种非易失性存储单元的制造流程剖面示意图。
图2是图1G之非易失性存储单元的俯视图,其中图1E是沿图2的剖面线I-I’所示的剖面示意图。
主要元件标记说明
100:基板
102:堆叠栅极结构
103、103a、105、105a:氧化硅层
104、104a:氮化硅层
106:掺杂区
108、108a:保护层
110:间隙壁
112:字线
118a、122a:介电材料层
118、122:介电层
120a:电荷储存材料层
120:电荷储存层
124a:导体材料层
124:导体层
126:金属硅化物层
131:顶盖层
133:光刻胶层
I-I’:剖面线
具体实施方式
图1A至图1G是依据本发明一实施例的非易失性存储单元所示的制造流程剖面示意图。
请参照图1A,提供基板100。接着,于基板100上形成堆叠栅极结构102。堆叠栅极结构102的形成方法例如是于基板100上依次形成穿隧介电材料层118a、电荷储存材料层120a、介电材料层122a、导体材料层124a及顶盖材料层131a。穿隧介电材料层118a的材质例如是氧化硅;电荷储存材料层120a的材质例如是掺杂多晶硅;介电材料层122a例如是由氧化硅层103a、氮化硅层104a以及氧化硅层105a所构成的复合层;导体材料层124a例如是掺杂多晶硅,而顶盖材料层131a的材质例如是氮化硅或氧化硅。然后,在顶盖材料层131a上形成一层图案化光刻胶层133。
之后,请参照图1B,以图案化光刻胶层133为掩膜,蚀刻顶盖材料层131a,以形成图案化的顶盖层131。之后,去除图案化光刻胶层133,以顶盖层131为掩膜,蚀刻导体材料层124a、介电材料层122a、电荷储存材料层120a以及介电材料层118a,例如是干式蚀刻工艺,以形成导体层124、介电层122、电荷储存层120以及介电层118所构成的堆叠栅极结构102。在一实施例中,非易失性存储单元为快闪存储单元,导体层124是控制栅;介电层122为栅间介电层;电荷储存层120为浮置栅以及穿隧介电层118为穿隧氧化层。由于在定义堆叠栅极结构时,先以光刻胶层133为掩膜,将顶盖材料层131a图案化,再以顶盖层131为硬掩膜来蚀刻堆叠栅极结构中的各层材料,因此,与公知技术相比可以使用较薄的光刻胶层,而能够达到图案化的目的。
之后,请参照图1C,于堆叠栅极结构102两侧边的基板100中形成掺杂区106。掺杂区106的形成方法例如是以堆叠栅极结构102为掩膜,进行离子植入工艺,而形成之。此外,掺杂区106对于单一存储单元(单一一个堆叠栅极结构102)而言,可视为源极/漏极区,而对于多个存储单元而言,可以作为连接各个存储单元的埋入式位线。然后,于基板100上形成一层共形的保护层108a。保护层108a的材质与顶盖层131的材质例如是不相同,其厚度例如为50埃至200埃,形成的方法例如是化学气相沉积法。当顶盖层131的材质为氮化硅时,保护层108的材质则例如是氧化硅;当顶盖层131的材质为氧化硅时,保护层108的材质则例如是氮化硅。
接着,请参照图1D与图1DD,移除部分保护层108a,而留下位于堆叠栅极结构102侧壁的保护层108,并暴露出顶盖层131。移除部分保护层108a的方法例如是干蚀刻工艺。在一实施例中,顶盖层131的材质为氧化硅,保护层108的材质为氮化硅,移除部分保护层108a的干蚀刻工艺的配方例如是150mTorr至250mTorr的压力;200W至400W的电源功率;50W至150W的偏压功率;40sccm至60sccm的三氟甲烷流量;以及200sccm至400sccm的氧气流量。在一较佳实施例中,此干蚀刻工艺的配方例如是压力为220mTorr,电源功率为300W,偏压功率为100W,三氟甲烷流量为50sccm,氧气流量为300sccm。由于穿隧介电材料层118a的材质与保护层108a的材质不相同,且在进行蚀刻工艺时具有高选择比,因此,在进行干蚀刻工艺之后,穿隧介电材料层118a仍保留下来,其结果如图1D所示。
在另一实施例中,顶盖层131的材质为氮化硅,保护层108的材质为氧化硅,移除部分保护层108a的干蚀刻工艺的配方例如是50mTorr至60mTorr的压力;400W至600W的电源功率;100W至300W的偏压功率;5sccm至15sccm的C4F6流量;以及5sccm至15sccm的氧气流量。在一较佳实施例中,干蚀刻工艺的配方例如是压力为55mTorr,电源功率为500W,偏压功率为100W,C4F6流量为11scccm,氧气流量为10sccm。由于穿隧介电材料层118a的材质与保护层108a的材质相同,因此在进行干蚀刻工艺之后,穿隧介电材料层118a的一部分会被移除,而暴露出掺杂区106,其结果如图1DD所示。
之后,请再参照图1E,进行蚀刻工艺,选用对于顶盖层131与保护层108具有高蚀刻选择比的蚀刻剂来移除顶盖层131。此蚀刻工艺例如是湿蚀刻工艺。当顶盖层131的材质为氮化硅,可以热磷酸来去除之;若顶盖层131的材质为氧化硅,则可以氢氟酸来去除之,且会同时移除同为氧化硅的一部分穿隧介电材料层118a,而暴露出掺杂区106。因此,不论顶盖层131的材质是氧化硅或氮化硅,经过此蚀刻工艺后,存储单元的结构均会形成图1E所示的结构。在此蚀刻工艺中,由于顶盖层131与保护层108的蚀刻率不同,因此于移除顶盖层131时,保护层108会留在堆叠栅极结构102的侧壁上,以保护介电层122。
然后,请继续参照图1F,于堆叠栅极结构102的侧壁的保护层108上形成覆盖掺杂区106的间隙壁110。间隙壁110的材质例如是氮化硅等绝缘材料。间隙壁110的形成方法例如是于基板100上形成一层间隙壁材料层(图中未表示),然后再进行各向异性蚀刻工艺,而形成之。
接着,请参照图1G,进行自行对准金属硅化物工艺,以于堆叠栅极结构102上形成金属硅化物层126。此自行对准金属硅化物工艺例如是先沉积一层金属层(图中未表示)于基板100上,然后,进行热工艺,以形成金属硅化物层126,再去除未反应的金属层。继之,于基板100上形成数条字线112,以电连接各堆叠栅极结构102,其俯视图如图2所示。其中,图1G是沿图2的剖面线I-I’所示的剖面示意图。字线112的材质例如是多晶硅,其形成方法例如是化学气相沉积法。之后,进行后续工艺。后续工艺为公知所属技术领域的技术人员所熟知,故于此不继续说明。
由于本发明在存储单元的堆叠栅极结构的侧壁上形成有保护层,使去除顶盖层的蚀刻工艺不会伤害到栅极结构中的介电层,因此所制作的存储单元具有均一的电性与较佳的合格率。
请同时参照图1G与图2,本发明之非易失性存储器包括基板100、堆叠栅极结构102、掺杂区106、保护层108、间隙壁110与字线112。
基板100例如是硅基板。堆叠栅极结构102设置在基板100上,且由基板100由下而上依次为介电层118、电荷储存层120、介电层122、导体层124及金属硅化物层126。介电层118的材质例如是氧化硅;电荷储存层120的材质例如是掺杂多晶硅;介电层122例如是复合层,其由下而上例如是氧化硅层103、氮化硅层104与氧化硅层105;导体层124的材质例如是掺杂多晶硅;金属硅化物层126的材质例如是硅化钛或硅化钴。
另外,掺杂区106设置于堆叠栅极结构102的两侧的基板100中。掺杂区106对于单一存储单元(单一一个堆叠栅极结构102)而言,可视为源极/漏极区,而对于多个存储单元而言,可以作为连接各个存储单元的埋入式位线。
再者,保护层108设置于堆叠栅极结构102的侧壁上。保护层108的厚度为50埃至200埃,其材质例如为氧化硅或氮化硅。另外,间隙壁110位于堆叠栅极结构102的侧壁的保护层108上。间隙壁110的材质例如是氧化硅。
此外,数条字线112平行设置于基板100上,以通过金属硅化物层126电连接各堆叠栅极结构102。字线112的材质例如是铜或多晶硅。
由于本发明在定义堆叠栅极结构时,先以光刻胶层为掩膜,将顶盖层图案化,再以顶盖层为硬掩膜来蚀刻堆叠栅极结构中的各层材料,因此,与公知技术相比可以使用较薄的光刻胶层,而能够达到图案化的目的。此外,由于堆叠栅极结构两侧设置有保护层,因此在移除顶盖层时,堆叠栅极结构的各层不会遭受到蚀刻工艺的损害,使各存储单元具有均一的电性。
虽然本发明已以较佳实施例披露如上,然其并非用以限定本发明,任何所属技术领域的技术人员,在不脱离本发明之精神和范围内,当可作些许之更动与改进,因此本发明之保护范围当视权利要求所界定者为准。
Claims (18)
1.一种非易失性存储单元的制造方法,其特征是包括:
于基板上形成堆叠栅极结构,该堆叠栅极结构由下而上包括第一介电层、电荷储存层、第二介电层、导体层及顶盖层;
于该基板中形成源极/漏极区;
于该堆叠栅极结构侧壁形成保护层;以及
进行蚀刻工艺,以移除该顶盖层,在该蚀刻工艺中,该顶盖层与该保护层的蚀刻率不同。
2.根据权利要求1所述的非易失性存储单元的制造方法,其特征是该保护层的厚度为50埃至200埃。
3.根据权利要求1所述的非易失性存储单元的制造方法,其特征是该保护层的形成方法包括:
于该基板上形成共形保护层;以及
移除部分该共形保护层,以留下该堆叠栅极结构侧壁的该共形保护层。
4.根据权利要求3所述的非易失存储单元的制造方法,其特征是该保护层的材质与该顶盖层的材质不相同。
5.根据权利要求4所述的非易失存储单元的制造方法,其特征是该顶盖层的材质为氧化硅,该保护层的材质为氮化硅。
6.根据权利要求5所述的非易失性存储单元的制造方法,其特征是移除部分该共形保护层的方法包括干蚀刻工艺,该干蚀刻工艺的配方(Recipe)包括:
三氟甲烷(CH3F)流量:40sccm至60sccm;以及
氧气流量:200sccm至400sccm。
7.根据权利要求4所述的非易失存储单元的制造方法,其特征是该保护层的材质为氧化硅,该顶盖层的材质为氮化硅。
8.根据权利要求7所述的非易失性存储单元的制造方法,其特征是移除部分该共形保护层的方法包括干蚀刻工艺,该干蚀刻工艺的配方包括:
C4F6流量:5sccm至15sccm;以及
氧气流量:5sccm至15sccm。
9.根据权利要求1所述的非易失性存储单元的制造方法,其特征是于该基板上形成该堆叠栅极结构的步骤包括:
在该基板上依次形成第一介电材料层、电荷储存材料层、第二介电材料层、导体材料层及顶盖材料层;
在该顶盖材料层上形成图案化光刻胶层;
以该图案化光刻胶层为掩膜,蚀刻该顶盖材料层,以形成该顶盖层;
去除该图案化光刻胶层;以及
以该顶盖层为掩膜,蚀刻该导体材料层、第二介电材料层、该电荷储存材料层以及该第一介电材料层,以形成该堆叠栅极结构。
10.根据权利要求1所述的非易失性存储单元的制造方法,其特征是移除该顶盖层的该蚀刻工艺为湿式蚀刻工艺。
11.根据权利要求1所述的非易失性存储单元的制造方法,其特征是于移除该顶盖层之后,还包括进行自行对准金属硅化物工艺,以于该堆叠栅极结构上形成金属硅化物层。
12.根据权利要求11所述的非易失性存储单元的制造方法,其特征是于移除该顶盖层之后,进行该自行对准金属硅化物工艺之前,还包括于该堆叠栅极结构的两侧壁的该保护层上形成间隙壁。
13.一种非易失性存储单元,其特征是包括:
基板;
堆叠栅极结构,设置于该基板上,其由下而上包括第一介电层、电荷储存层、第二介电层及导体层;
保护层,设置于该堆叠栅极结构的侧壁上;以及
多个掺杂区,设置于该堆叠栅极结构两侧的该基板中。
14.根据权利要求13所述的非易失性存储器,其特征是该保护层的厚度为50埃至200埃。
15.根据权利要求13所述的非易失性存储单元,其特征是该保护层的材质为氧化硅。
16.根据权利要求13所述的非易失性存储单元,其特征是该保护层的材质为氮化硅。
17.根据权利要求13所述的非易失性存储单元,其特征是该堆叠栅极结构上还设置有金属硅化物层。
18.根据权利要求17所述的非易失存储单元,其特征是还包括间隙壁,位于该堆叠栅极结构的两侧壁的该保护层上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510114478 CN1956156A (zh) | 2005-10-27 | 2005-10-27 | 非易失性存储单元与其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510114478 CN1956156A (zh) | 2005-10-27 | 2005-10-27 | 非易失性存储单元与其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1956156A true CN1956156A (zh) | 2007-05-02 |
Family
ID=38063390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510114478 Pending CN1956156A (zh) | 2005-10-27 | 2005-10-27 | 非易失性存储单元与其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1956156A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102826504A (zh) * | 2011-06-14 | 2012-12-19 | 中国科学院微电子研究所 | 纳米线制造方法 |
CN103515216A (zh) * | 2012-06-27 | 2014-01-15 | 力晶科技股份有限公司 | 半导体元件的制造方法 |
CN104112745A (zh) * | 2013-04-19 | 2014-10-22 | 旺宏电子股份有限公司 | 三维半导体结构及其制造方法 |
CN104701263A (zh) * | 2015-03-23 | 2015-06-10 | 上海集成电路研发中心有限公司 | 一种半浮栅器件的制造方法 |
CN104716099A (zh) * | 2013-12-13 | 2015-06-17 | 旺宏电子股份有限公司 | 非挥发性记忆体及其制造方法 |
-
2005
- 2005-10-27 CN CN 200510114478 patent/CN1956156A/zh active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102826504A (zh) * | 2011-06-14 | 2012-12-19 | 中国科学院微电子研究所 | 纳米线制造方法 |
CN102826504B (zh) * | 2011-06-14 | 2014-05-21 | 中国科学院微电子研究所 | 纳米线制造方法 |
CN103515216A (zh) * | 2012-06-27 | 2014-01-15 | 力晶科技股份有限公司 | 半导体元件的制造方法 |
CN103515216B (zh) * | 2012-06-27 | 2016-02-17 | 力晶科技股份有限公司 | 半导体元件的制造方法 |
CN104112745A (zh) * | 2013-04-19 | 2014-10-22 | 旺宏电子股份有限公司 | 三维半导体结构及其制造方法 |
CN104716099A (zh) * | 2013-12-13 | 2015-06-17 | 旺宏电子股份有限公司 | 非挥发性记忆体及其制造方法 |
CN104701263A (zh) * | 2015-03-23 | 2015-06-10 | 上海集成电路研发中心有限公司 | 一种半浮栅器件的制造方法 |
CN104701263B (zh) * | 2015-03-23 | 2017-11-07 | 上海集成电路研发中心有限公司 | 一种半浮栅器件的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8829644B2 (en) | Nonvolatile memory device and method of manufacturing the same | |
JP2005531919A5 (zh) | ||
JP2009170661A (ja) | 半導体装置の製造方法 | |
CN1956156A (zh) | 非易失性存储单元与其制造方法 | |
CN1614751A (zh) | 制造闪存装置的方法 | |
CN101335246B (zh) | 制造闪速存储器件的方法 | |
CN101140877B (zh) | 闪速存储器件 | |
CN1248316C (zh) | 非易失性半导体存储单元及其半导体电路配置的制造方法 | |
US20070111449A1 (en) | Non-volatile memory cell and method for manufacturing the same | |
CN1649095A (zh) | 形成半导体器件接触的方法 | |
CN100346471C (zh) | 闪存存储元件的制造方法 | |
CN1917177A (zh) | 分离栅极快闪存储器及其制造方法 | |
CN1917185A (zh) | 快闪存储器及其制造方法 | |
CN1309053C (zh) | 闪速存储器的制造方法 | |
CN100339977C (zh) | 分离式栅极快闪存储器及其制造方法 | |
CN1277306C (zh) | 分离栅极快闪存储单元的多晶硅间隙壁的制造方法 | |
KR100442151B1 (ko) | 비휘발성 메모리 셀의 플로팅 게이트 제조방법 | |
CN1286164C (zh) | 具有自行对准接触窗的存储器元件的制造方法及结构 | |
CN101064314A (zh) | 非易失性存储器及其制造方法 | |
CN1855441A (zh) | 非挥发性存储器的制造方法 | |
CN1291482C (zh) | 提高快闪存储器元件中栅极耦合比的制造方法及结构 | |
CN1303671C (zh) | 罩幕式只读存储器的结构与制造方法 | |
CN1567568A (zh) | 非挥发性存储器及其制造方法 | |
CN1240128C (zh) | 掩模式只读存储器的制造方法 | |
CN1542973A (zh) | 分离栅极闪存单元及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20070502 |