CN1855441A - 非挥发性存储器的制造方法 - Google Patents
非挥发性存储器的制造方法 Download PDFInfo
- Publication number
- CN1855441A CN1855441A CN 200510065599 CN200510065599A CN1855441A CN 1855441 A CN1855441 A CN 1855441A CN 200510065599 CN200510065599 CN 200510065599 CN 200510065599 A CN200510065599 A CN 200510065599A CN 1855441 A CN1855441 A CN 1855441A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- manufacture method
- volatility memorizer
- gate stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 58
- 238000000034 method Methods 0.000 claims abstract description 107
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000004020 conductor Substances 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000012774 insulation material Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000003701 mechanical milling Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000003860 storage Methods 0.000 abstract description 2
- 210000000352 storage cell Anatomy 0.000 abstract description 2
- 210000004027 cell Anatomy 0.000 description 39
- 238000005516 engineering process Methods 0.000 description 10
- 239000002131 composite material Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种非挥发性存储器的制造方法,首先提供一基底,并于此基底上依序形成第一介电层、电荷陷入层及第二介电层。于第二介电层上形成多个堆栈栅极结构,其中多个堆栈栅极结构各自包括第一栅极与顶盖层,且相邻两堆栈栅极结构之间具有一间隙。于第一栅极侧壁上形成氧化层,并移除未被堆栈栅极结构覆盖的第二介电层。于基底上形成第三介电层,并覆盖堆栈栅极结构。于基底上形成第二导体层。移除部分第二导体层,以于栅极结构之间的间隙中形成多个第二栅极,第二栅极与堆栈栅极结构构成存储单元列。于存储单元列两侧的基底中形成源极区及漏极区。
Description
技术领域
本发明涉及一种半导体存储器元件的制造方法,特别是涉及一种非挥发性存储器的制造方法。
背景技术
在各种非挥发性存储器产品中,具有可进行多次数据的存入、读取、抹除等动作,且存入的数据在断电后也不会消失的优点的可电抹除且可程序只读存储器(EEPROM),已成为个人计算机和电子设备所广泛采用的一种存储器元件。
典型的可电抹除且可程序只读存储器以掺杂的多晶硅(polysilicon)制作浮置栅极(floating gate)与控制栅极(control gate)。而且,为了避免典型的可电抹除且可程序只读存储器在抹除时,因过度抹除现象太过严重,而导致数据的误判的问题。而在控制栅极与浮置栅极侧壁、基底上方另设一选择栅极(select gate),而形成分离栅极(Split-gate)结构。
此外,在现有技术中,亦有采用一电荷陷入层(charge trapping layer)取代多晶硅浮置栅极,此电荷陷入层的材料例如是氮化硅。这种氮化硅电荷陷入层上下通常各有一层氧化硅,而形成氧化硅/氮化硅/氧化硅(oxide-nitride-oxide,简称ONO)复合层。此种元件通称为硅/氧化硅/氮化硅/氧化硅/硅(SONOS)元件,具有分离栅极结构的SONOS元件也已经被揭露出来,如美国专利第5930631号。
但是,上述具有分离栅极结构的SONOS元件,由于设置分离栅极结构需要较大的分离栅极区域而具有较大的存储单元尺寸,因此其存储单元尺寸较具有堆栈栅极的可电抹除且可程序只读存储器的存储单元尺寸大,而产生所谓无法增加元件集成度的问题。
本申请人于台湾专利申请第93125069号中,揭露一种非挥发性存储器。如图1所示,此非挥发性存储器包括由多个存储单元102与多个存储单元116所构成的存储单元列。在存储单元102与存储单元116通过间隙壁110而隔离开来。存储单元106由基底100起依序为底介电层104a、电荷陷入层104b与顶介电层104c(底介电层104a、电荷陷入层104b与顶介电层104c构成复合介电层104)、栅极106与掩模层108。存储单元116配置于两个存储单元102之间。而且,存储单元116由基底100起依序为底介电层112a、电荷陷入层112b、顶介电层112c(底介电层112a、电荷陷入层112b、顶介电层112c构成复合介电层112)与栅极214。此种非挥发性存储器的各个存储单元之间无间隙,因此可以增加元件集成度。
然而,根据前述申请所揭露的制造方法,存储单元102的复合介电层104与存储单元116的复合介电层112是在不同的工艺中完成的,故在工艺上较为繁琐。而且,由于存储单元116是形成在两个存储单元102之间,因此存储单元116的复合介电层112是形成在非平坦的表面上,而容易造成存储单元102及存储单元116的性能不一致。这是因为存储单元102与基底100所形成的转角,使得存储单元116的复合介电层112的厚度不均匀,而造成存储单元116的可靠性较差的问题。
发明内容
有鉴于此,本发明的目的就是在提供一种非挥发性存储器的制造方法,可以提高存储单元的集成度及元件效能,且工艺简单,可以降低成本。
本发明提出一种非挥发性存储器的制造方法,此方法先提供一基底,并依次于此基底上形成第一介电层、电荷陷入层及第二介电层。接着,于第二介电层上形成多个堆栈栅极结构,其中多个堆栈栅极结构各自包括第一栅极,且相邻两堆栈栅极结构之间具有一间隙。然后,移除未被堆栈栅极结构覆盖的第二介电层,以曝露出电荷陷入层。接下来,于基底上形成第三介电层,覆盖堆栈栅极结构表面及曝露出的电荷陷入层表面。继之,于基底上形成第二导体层。再则,移除部分第二导体层,以形成填满堆栈栅极结构之间的间隙的多个第二栅极,第二栅极与堆栈栅极结构构成存储单元列。之后,于存储单元列两侧的基底中形成源极区与漏极区。
在上述的非挥发性存储器的制造方法中,各栅极结构还包括一顶盖层,设置于第一栅极上方。
在上述的非挥发性存储器的制造方法中,于第二介电层上形成多个堆栈栅极结构的方法,先于第二介电层上形成第一导体层。接着,于第一导体层上形成一绝缘材料层。然后,图案化绝缘材料层及第一导体层。
在上述的非挥发性存储器的制造方法中,还包括于各第一栅极侧壁上形成第四介电层。
在上述的非挥发性存储器的制造方法中,于各第一栅极侧壁上形成第四介电层的方法包括热氧化法。
在上述的非挥发性存储器的制造方法中,第四介电层的材料包括氧化硅。
在上述的非挥发性存储器的制造方法中,移除未被堆栈栅极结构覆盖的第二介电层的方法包括干式蚀刻法。
在上述的非挥发性存储器的制造方法中,于基底上形成第一介电层的方法包括热氧化法。
在上述的非挥发性存储器的制造方法中,于第一介电层上形成电荷陷入层的方法包括化学气相沉积法。
在上述的非挥发性存储器的制造方法中,于电荷陷入层上形成第二介电层的方法包括化学气相沉积法。
在上述的非挥发性存储器的制造方法中,于基底上形成第二导体层的方法包括化学气相沉积法。
在上述的非挥发性存储器的制造方法中,移除部分第二导体层的方法包括干式蚀刻法或化学机械研磨法。
在上述的非挥发性存储器的制造方法中,于基底中形成源极区与漏极区的方法包括离子注入法。
在上述的非挥发性存储器的制造方法中,其中第一介电层的材料包括氧化硅。
在上述的非挥发性存储器的制造方法中,其中电荷陷入层的材料包括氮化硅。
在上述的非挥发性存储器的制造方法中,其中第二介电层的材料包括氧化硅。
在上述的非挥发性存储器的制造方法中,其中第三介电层的材料包括氧化硅。
在上述的非挥发性存储器的制造方法中,其中第一导体层的材料包括掺杂多晶硅。
在上述的非挥发性存储器的制造方法中,其中第二导体层的材料包括掺杂多晶硅。
在本发明的非挥发性存储器的制造方法中,由于不需要微影蚀刻工艺即可于堆栈栅极结构之间制作出另一种栅极结构。因此工艺较为简单,且可以减少成本。另一方面,由第一栅极所组成的第一存储单元及由第二栅极所组成的第二存储单元共享第一介电层及电荷陷入层,除了可简化工艺步骤之外,更可改善现有方法中第二存储单元的底氧化层品质不佳的问题。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举优选实施例,并配合附图作详细说明如下。
附图说明
图1所绘示为一种非挥发性存储器的剖面图。
图2A至图2D绘示本发明一优选实施例的非挥发性存储器的制造流程剖面图。
简单符号说明
100、200:基底
102、116:存储单元
104、112:复合介电层
104a、112a、202:底介电层
104b、112b、204:电荷陷入层
104c、112c、206:顶介电层
106、114:栅极
108、222:掩模层
110:间隙壁
208:堆栈栅极结构
210、220a:导体层
212:顶盖层
214:间隙
216:氧化层
218:介电层
220:导体材料层
224:源极区
226:漏极区
具体实施方式
图2A至图2D绘示本发明一优选实施例的非挥发性存储器的制造流程剖面图。
首先,请参照图2A,提供一基底200,基底200例如是硅基底。接着,在基底200上依次形成底介电层202、电荷陷入层204及顶介电层206。其中,底介电层202的材料例如是氧化硅,其形成方法例如是热氧化法。电荷陷入层204的材料例如是氮化硅,其形成方法例如是化学气相沉积法。顶介电层206的材料例如是氧化硅,其形成方法例如是化学气相沉积法。当然,底介电层202及顶介电层206也可以是其它类似的材料。电荷陷入层204的材料并不限于氮化硅,也可以是其它能够使电荷陷入于其中的材料,例如钽氧化层、钛酸锶层与铪氧化层等。
接着,请参照图2B,接着,在基底200上形成多个堆栈栅极结构208,且相邻两堆栈栅极结构之间具有一间隙214。堆栈栅极结构208是由导体层210(栅极)、顶盖层212所构成。栅极堆栈结构208的形成方法例如是依序于基底200上形成导体材料层(未绘示)及绝缘材料层(未绘示)后,利用光刻腐蚀技术以顶介电层206作为蚀刻终止层,图案化导体材料层及绝缘材料层而形成之。其中,导体材料层的材料例如是掺杂的多晶硅,其形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后,进行离子注入步骤以形成之。顶盖层的材料例如是氮化硅,其形成方法例如是化学气相沉积法。
然后,于导体层210侧壁上形成氧化层216。其中,此氧化层216的材料例如是氧化硅,其形成的方法例如是热氧化法。
然后,移除未被堆栈栅极结构208覆盖的顶介电层206,移除的方法例如以电荷陷入层204为蚀刻终止层进行一干式蚀刻工艺。
之后,请参照图2C,于整体表面上形成介电层218,用以覆盖堆栈栅极结构208、氧化层216及曝露出的电荷陷入层204。其中,介电层218的材料例如是氧化硅,形成的方法例如是化学气相沉积法。值得一提的是介电层218与氧化层216可用以电性隔离两导体层。
再则,于基底200上形成导体材料层220,并填满堆栈栅极结构208之间的间隙214。其中,导体材料层220的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后,进行离子注入步骤以形成之。
继之,请参照图2D,移除部分导体材料层220,以形成填满堆栈栅极结构208之间的间隙214的导体层(栅极)220a,导体层220a与堆栈栅极结构208构成存储单元列,并将多个堆栈栅极结构208串联起来。其中移除部分导体材料层220的方法,例如是以覆盖于堆栈栅极结构208上表面的介电层218为蚀刻终止层或研磨终止层,进行一干式蚀刻工艺或化学机械研磨工艺。在另一优选实施例中,为了降低导体层220a的阻值,亦可以在导体层220a的表面形成一层金属硅化物(未绘示)。
接下来,于基底200上形成一层图案化的掩模层222,暴露出后续欲形成源极区/漏极区的区域。接着,进行一蚀刻工艺,移除欲形成源极区/漏极区的区域上残留的导体层220a及顶介电层204、电荷陷入层204及底介电层202。
之后,以掩模层222为掩模,进行一掺质注入步骤,而于基底200中形成源极区224与漏极区226。源极区224与漏极区226位于串联连接的堆栈栅极结构208与导体层220a两侧的基底200中。接着,移除掩模层222。后续完成非挥发性存储器的工艺为本领域技术人员所周知,在此不再赘述。
上述实施例中,于堆栈栅极结构208之间制作出另一种栅极结构,可提升存储器元件的集成度。此外,由堆栈栅极结构208导体层220a与堆栈栅极结构208所各自组成的存储单元,共享底介电层202与电荷陷入层204,在工艺上可有效减少制造步骤,进一步降低制造成本。另一方面,这些存储单元所共享的底介电层202与电荷陷入层204在平坦的基底200上形成,有优选的成膜品质,可增进存储器元件的可靠性。
在上述实施例中,以形成8个存储单元结构为实例做说明。当然,使用本发明的存储单元列的制造方法,可以视实际需要而形成适当的数目存储单元,举例来说,同一条位线可以串接32至64个存储单元结构。而且,本发明的非挥发性存储器的制造方法,实际上是应用于形成整个存储单元阵列。
综上所述,本发明至少具有下列优点:
1、本发明所提出的制造方法可于堆栈栅极结构之间制作出另一种栅极结构,除了可简化制造流程之外,还可提高存储器元件的集成度。
2、在本发明所提出的制造方法中,两种不同栅极结构所组成的存储单元共享底氧化层及电荷陷入层,在工艺上可缩短制造流程,降低制造成本。
3、在本发明所提出的制造方法中,两种不同栅极结构所组成的存储单元共享底氧化层及电荷陷入层在平坦的基底表面上形成,其品质较稳定,可提高存储器元件的可靠性。
4、在本发明所提出的制造方法中,两种不同栅极结构所组成的存储单元共享底氧化层及电荷陷入层,可以有效节省热预算。
虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (19)
1、一种非挥发性存储器的制造方法,包括:
提供一基底;
于该基底上形成一第一介电层;
于该第一介电层上形成一电荷陷入层;
于该电荷陷入层上形成一第二介电层;
于该第二介电层上形成多个堆栈栅极结构,该些堆栈栅极结构各自包括一第一栅极,且相邻两该些堆栈栅极结构之间具有一间隙;
移除未被该些堆栈栅极结构覆盖的该第二介电层,以曝露出该电荷陷入层;
形成一第三介电层,覆盖该些堆栈栅极结构表面及曝露出的该电荷陷入层表面;
于该基底上形成一第二导体层;
移除部分该第二导体层,以形成填满该些堆栈栅极结构之间的该些间隙的多个第二栅极,该些第二栅极与该些堆栈栅极结构构成一存储单元列;以及
于该存储单元列两侧的该基底中形成一源极区与一漏极区。
2、如权利要求1所述的非挥发性存储器的制造方法,其中各该栅极结构还包括一顶盖层,设置于该第一栅极上方。
3、如权利要求2所述的非挥发性存储器的制造方法,其中于该第二介电层上形成该些堆栈栅极结构的方法,包括:
于该第二介电层上形成一第一导体层;
于该第一导体层上形成一绝缘材料层;以及
图案化该绝缘材料层及该第一导体层。
4、如权利要求1所述的非挥发性存储器的制造方法,还包括于各该第一栅极侧壁上形成一第四介电层。
5、如权利要求4所述的非挥发性存储器的制造方法,其中于各该第一栅极侧壁上形成该第四介电层的方法包括热氧化法。
6、如权利要求4所述的非挥发性存储器的制造方法,其中该第四介电层的材料包括氧化硅。
7、如权利要求1所述的非挥发性存储器的制造方法,其中移除未被该些堆栈栅极结构覆盖的该第二介电层的方法包括干式蚀刻法。
8、如权利要求1所述的非挥发性存储器的制造方法,其中于该基底上形成该第一介电层的方法包括热氧化法。
9、如权利要求1所述的非挥发性存储器的制造方法,其中于该第一介电层上形成该电荷陷入层的方法包括化学气相沉积法。
10、如权利要求1所述的非挥发性存储器的制造方法,其中于该电荷陷入层上形成该第二介电层的方法包括化学气相沉积法。
11、如权利要求1所述的非挥发性存储器的制造方法,其中于该基底上形成该第二导体层的方法包括化学气相沉积法。
12、如权利要求1所述的非挥发性存储器的制造方法,其中移除部分该第二导体层的方法包括干式蚀刻法或化学机械研磨法。
13、如权利要求1所述的非挥发性存储器的制造方法,其中于该基底中形成该源极区与该漏极区的方法包括离子注入法。
14、如权利要求1所述的非挥发性存储器的制造方法,其中该第一介电层的材料包括氧化硅。
15、如权利要求1所述的非挥发性存储器的制造方法,其中该电荷陷入层的材料包括氮化硅。
16、如权利要求1所述的非挥发性存储器的制造方法,其中该第二介电层的材料包括氧化硅。
17、如权利要求1所述的非挥发性存储器的制造方法,其中该第三介电层的材料包括氧化硅。
18、如权利要求1所述的非挥发性存储器的制造方法,其中该第一导体层的材料包括掺杂多晶硅。
19、如权利要求1所述的非挥发性存储器的制造方法,其中该第二导体层的材料包括掺杂多晶硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510065599 CN1855441A (zh) | 2005-04-18 | 2005-04-18 | 非挥发性存储器的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510065599 CN1855441A (zh) | 2005-04-18 | 2005-04-18 | 非挥发性存储器的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1855441A true CN1855441A (zh) | 2006-11-01 |
Family
ID=37195473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510065599 Pending CN1855441A (zh) | 2005-04-18 | 2005-04-18 | 非挥发性存储器的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1855441A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101677086B (zh) * | 2008-09-12 | 2012-02-01 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
-
2005
- 2005-04-18 CN CN 200510065599 patent/CN1855441A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101677086B (zh) * | 2008-09-12 | 2012-02-01 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7071061B1 (en) | Method for fabricating non-volatile memory | |
CN1819212A (zh) | 包括柱子图形的闪速存储器件及其制造方法 | |
CN1870249A (zh) | 电荷捕获存储器件及其制造方法 | |
CN1832147A (zh) | 制造快闪存储器的方法 | |
CN1812107A (zh) | 半导体器件和半导体器件的制造方法 | |
US7919808B2 (en) | Flash memory device | |
CN1285121C (zh) | 用于制造闪存器件的方法 | |
CN1855442A (zh) | 非挥发性存储单元及其制造方法 | |
CN1855441A (zh) | 非挥发性存储器的制造方法 | |
CN1674292A (zh) | 非挥发性存储单元及其制造方法 | |
CN1917177A (zh) | 分离栅极快闪存储器及其制造方法 | |
CN101064284A (zh) | 非易失性存储器的制造方法 | |
CN1917185A (zh) | 快闪存储器及其制造方法 | |
CN1279618C (zh) | 具有位于基底内的选择栅极的闪存单元及其制造方法 | |
CN100346471C (zh) | 闪存存储元件的制造方法 | |
CN1309053C (zh) | 闪速存储器的制造方法 | |
CN1855443A (zh) | 非挥发性存储器及其制造方法 | |
CN1855438A (zh) | 非挥发性存储器的制造方法 | |
CN1897256A (zh) | 制造闪存设备的方法 | |
CN1282238C (zh) | 半导体工序 | |
CN1917181A (zh) | 非挥发性存储器的制造方法 | |
CN1917179A (zh) | 非挥发性存储器的制造方法 | |
CN100343982C (zh) | 非挥发性存储单元的制作方法 | |
CN1309055C (zh) | 闪速存储器的制造方法 | |
CN1917180A (zh) | 非挥发性存储器及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |