CN1917177A - 分离栅极快闪存储器及其制造方法 - Google Patents

Abstract

一种分离栅极快闪存储器，具备有基底、至少一有源层、多个元件隔离层、至少一存储单元。有源层设置于基底上，且突出基底表面。元件隔离层分别设置于有源层的两侧，且元件隔离层的表面低于有源层的表面。存储单元设置于基底上。存储单元包括堆栈栅极结构、选择栅极、源极区与漏极区。堆栈栅极结构至少包括跨过有源层的浮置栅极。选择栅极设置于堆栈栅极结构的第一侧，且跨过有源层。源极区设置于堆栈栅极结构的第二侧的有源层中，且延伸至浮置栅极下方，其中第二侧与第一侧相对。漏极区设置于选择栅极一侧的有源层中。

Description

分离栅极快闪存储器及其制造方法

技术领域

本发明涉及一种半导体元件，特别是涉及一种分离栅极快闪存储器及其制造方法。

背景技术

快闪存储器元件由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种非挥发性存储器元件。

典型的快闪存储器元件以掺杂的多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。而且，浮置栅极与控制栅极之间以介电层相隔，而浮置栅极与基底间以穿隧氧化层(Tunnel Oxide)相隔。当对快闪存储器进行写入/抹除(Write/Erase)数据的操作时，通过于控制栅极与源极/漏极区施加偏压，以使电子注入浮置栅极或使电子从浮置栅极拉出。而在读取快闪存储器中的数据时，于控制栅极上施加一工作电压，此时浮置栅极的带电状态会影响其下通道(Channel)的开/关，而此通道的开/关即为判读数据值“0”或“1”的依据。

当上述快闪存储器在进行数据的抹除时，由于从浮置栅极排出的电子数量不易控制，故易使浮置栅极排出过多电子而带有正电荷，谓之过度抹除(Over-erase)。当此过度抹除现象太过严重时，甚至会使浮置栅极下方的通道在控制栅极未加工作电压时，即持续呈导通状态，而导致数据的误判。

为了解决元件过度抹除的问题，目前业界提出一种分离栅极(Split Gate)快闪存储器。图1所绘示为一种现有的分离栅极快闪存储单元的结构剖面图。请参照图1，此快闪存储单元由基底100起，依序为穿隧介电层102、浮置栅极104、栅间介电层106(Inter-gate Dielectric)与选择栅极108，其中选择栅极108除位于浮置栅极104上方之外，尚有一部分延伸至基底100上方，且与基底100间以选择栅极介电层110相隔。源极区112位于浮置栅极104一侧的基底100中，漏极区114则位于延伸至基底100的选择栅极108一侧的基底100中。如此则当过度抹除现象太过严重，而使浮置栅极104下方通道在选择栅极108未加工作电压状态下即持续打开时，选择栅极108下方的通道仍能保持关闭状态，使得漏极区114与源极区112无法导通，而能防止数据的误判。

然而，由于分离栅极结构需要较大的分离栅极区域而具有较大的存储单元尺寸，因此其存储单元尺寸较堆栈式栅极结构的存储单元尺寸大，而产生所谓无法增加元件集成度的问题。

而且，随着集成电路正以更高的集成度朝向小型化的元件发展，存储单元的尺寸可通过减小存储单元的栅极长度方式来达成。但是，栅极长度变小会缩短了穿隧氧化层下方的通道长度(Channel Length)，于是在程序化此存储单元时，漏极区与源极区之间就容易发生不正常的电性贯通(PunchThrough)，如此将严重影响此存储单元的电性表现。

发明内容

本发明的目的在于提供一种分离栅极快闪存储器及其制造方法，此分离栅极存储单元具有三维(Three dimension)的通道路径，而具有较长的通道宽度，因此可以提高存储器元件的集成度。

本发明提出一种分离栅极快闪存储器，由基底、至少一有源层、多个元件隔离层、至少一存储单元所构成。有源层设置于基底上，且突出基底表面。多个元件隔离层分别设置于有源层的两侧，且这些元件隔离层的表面低于有源层的表面。存储单元设置于基底上。此存储单元由堆栈栅极结构、选择栅极、源极区与漏极区所构成。堆栈栅极结构至少包括浮置栅极，且此浮置栅极跨过有源层。选择栅极设置于堆栈栅极结构的第一侧，且跨过有源层。源极区设置于堆栈栅极结构的第二侧的有源层中，且延伸至浮置栅极下方，其中第二侧与第一侧相对。漏极区设置于选择栅极一侧的有源层中。

在上述的分离栅极快闪存储器中，还包括一栅间介电层设置于堆栈栅极结构的侧壁。此栅间介电层的材料可为氧化硅。

在上述的分离栅极快闪存储器中，还包括一选择栅极介电层设置于选择栅极与有源层之间。此选择栅极介电层的材料可为氧化硅。

在上述的分离栅极快闪存储器中，堆栈栅极结构包括一穿隧介电层设置于浮置栅极与有源层之间。此穿隧介电层的材料可为氧化硅。

在上述的分离栅极快闪存储器中，堆栈栅极结构包括一顶盖层设置于浮置栅极与选择栅极之间。浮置栅极的材料、选择栅极的材料可为掺杂多晶硅。

本发明又提出一种分离栅极快闪存储器，由基底、多个第一有源层、多个第二有源层、多个元件隔离层、第一存储单元以及第二存储单元所构成。多个第一有源层设置于基底上，这些第一有源层在第一方向上平行排列且突出基底表面。多个第二有源层设置于基底上，这些第二有源层在第二方向上平行排列，第一方向与第二方向交错。多个元件隔离层分别设置于第一有源层两侧，且这些元件隔离层的表面低于第一有源层的表面。第一存储单元设置于基底上，且跨过第一有源层。此第一存储单元包括堆栈栅极结构、选择栅极、源极区与漏极区。堆栈栅极结构至少包括浮置栅极，其中浮置栅极跨过第一有源层。选择栅极设置于堆栈栅极结构的第一侧，且跨过第一有源层。源极区设置于浮置栅极的第二侧的第一有源层中，第二侧与第一侧相对。漏极区设置于选择栅极一侧的第一有源层中。第二存储单元设置于基底上，且跨过第一有源层，此第二存储单元与第一存储单元具有相同且对称的结构，且第二存储单元与第一存储单元共享源极区。

在上述的分离栅极快闪存储器中，第二存储单元与第一存储单元的源极区包括设置在第二有源层中。而且，选择栅极在第二方向上串接在一起。

在上述的分离栅极快闪存储器中，还包括一栅间介电层设置于堆栈栅极结构的侧壁。栅间介电层的材料可为氧化硅。

在上述的分离栅极快闪存储器中，还包括一选择栅极介电层设置于该选择栅极与第一有源层之间。选择栅极介电层的材料可为氧化硅。

在上述的分离栅极快闪存储器中，堆栈栅极结构包括一穿隧介电层设置于浮置栅极与第一有源层之间。穿隧介电层的材料可为氧化硅。

在上述的分离栅极快闪存储器中，堆栈栅极结构包括一顶盖层设置于浮置栅极与选择栅极之间。

本发明的分离栅极快闪存储器，由于存储单元具有三维(Three dimension)的通道路径，而使通道宽度变大，于是存储单元的尺寸也可以缩小，而可以增加元件集成度。

本发明提出一种分离栅极快闪存储器的制造方法，首先提供基底。于此基底上形成突出基底表面的有源层后，于有源层两侧形成多个元件隔离层，且这些元件隔离层的表面低于有源层的表面。于基底上形成至少包括浮置栅极的堆栈栅极结构，其中浮置栅极跨过有源层。然后，于堆栈栅极结构的第一侧的有源层中形成源极区，并于堆栈栅极结构的第二侧的侧壁与有源层上形成选择栅极。之后，于选择栅极一侧的有源层中形成漏极区。

在上述的分离栅极快闪存储器的制造方法中，堆栈栅极结构包括：设置于浮置栅极与有源层之间的穿隧介电层与设置于浮置栅极上的顶盖层。

在上述的分离栅极快闪存储器的制造方法中，于基底上形成堆栈栅极结构的步骤如下。首先，于基底上依序形成介电层、第一导体层与掩模层。然后，图案化此掩模层以形成暴露部分第一导体层的开口。接着，于暴露的第一导体层上形成顶盖层后，移除掩模层。之后，以顶盖层为掩模，蚀刻第一导体层、介电层而形成堆栈栅极结构。

在上述的分离栅极快闪存储器的制造方法中，于堆栈栅极结构的第二侧的侧壁与有源层上形成选择栅极的步骤先于基底上形成第二导体层，然后图案化第二导体层，而于堆栈栅极结构的第二侧的侧壁、有源层上形成选择栅极。

在上述的分离栅极快闪存储器的制造方法中，于基底上形成堆栈栅极结构的步骤后，可于堆栈栅极结构的侧壁形成栅间介电层，并于堆栈栅极结构的第二侧的有源层上形成选择栅极介电层。于堆栈栅极结构的侧壁形成栅间介电层的步骤可为热氧化法。

在上述的分离栅极快闪存储器的制造方法中，于基底上形成有源层的方法包括于基底中形成多个沟槽。

本发明又提出一种分离栅极快闪存储器的制造方法，首先，提供基底，并于此基底上形成在第一方向上平行排列的多个第一有源层与在第二方向上平行排列的多个第二有源层，第一方向与第二方向交错，且第一有源层与第二有源层突出基底表面。接着，于第一有源层与第二有源层两侧形成多个元件隔离层，且这些元件隔离层的表面低于第一有源层与第二有源层的表面。然后，于基底上形成多个堆栈栅极结构，这些堆栈栅极结构排列成一阵列，各堆栈栅极结构至少包括浮置栅极，其中浮置栅极分别跨过第一有源层。接着，于两相邻的堆栈栅极结构之间的部分第一有源层与第二有源层中分别形成多个源极区，在第二方向上的源极区分别由第二有源层串接在一起。于堆栈栅极结构的一侧壁与第一有源层上分别形成多个选择栅极，在第二方向上的各个选择栅极彼此相连。之后，于选择栅极的与源极区相对的一侧的第一有源层中分别形成多个漏极区。

在上述的分离栅极快闪存储器的制造方法中，各堆栈栅极结构包括：设置于浮置栅极与有源层之间的穿隧介电层与设置于浮置栅极上的顶盖层。

在上述的分离栅极快闪存储器的制造方法中，于基底上形成堆栈栅极结构的步骤如下。首先，于基底上依序形成介电层、第一导体层与掩模层。然后，图案化此掩模层以形成暴露部分第一导体层的多个开口。接着，于暴露的第一导体层上形成顶盖层后，移除掩模层。之后，以顶盖层为掩模，蚀刻第一导体层、介电层而形成堆栈栅极结构。

在上述的分离栅极快闪存储器的制造方法中，于堆栈栅极结构的一侧壁与第一有源层上分别形成选择栅极的步骤先于基底上形成第二导体层，然后图案化第二导体层，以于堆栈栅极结构的侧壁、第一有源层上形成选择栅极。

在上述的分离栅极快闪存储器的制造方法中，于基底上形成堆栈栅极结构的步骤后，包括分别于堆栈栅极结构的侧壁形成栅间介电层，并分别于堆栈栅极结构的一侧的第一有源层上形成选择栅极介电层。

在上述的分离栅极快闪存储器的制造方法中，于堆栈栅极结构的侧壁形成栅间介电层的步骤包括热氧化法。

在上述的分离栅极快闪存储器的制造方法中，于基底上形成第一有源层与第二有源层的方法包括于基底中形成多个沟槽。

本发明的分离栅极快闪存储器的制造方法，由于浮置栅极与选择栅极皆形成在有源层上，并跨过有源层。因此，存储单元形成三维(Three dimension)的通道路径，而具有较大的通道宽度。另一方面，通道宽度变大，存储单元的尺寸则可以缩小，而可以增加元件集成度。

而且，通道的宽度可以由沟槽的深度与填入沟槽内的元件隔离层的厚度来决定。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。

附图说明

图1所绘示为一种现有的分离栅极快闪存储单元的结构剖面图。

图2A所绘示为本发明的分离栅极快闪存储器的一优选实施例的上视图。

图2B为所绘示为图2A中A部分的立体结构图。

图2C为所绘示为图2A中沿B-B’线的结构剖面图。

图2D为所绘示为图2A中沿C-C’线的结构剖面图。

图2E为所绘示为图2A中沿D-D’线的结构剖面图。

图3A至图3G所绘示为本发明的分离栅极快闪存储器的一优选实施例的制造流程剖面图，

简单符号说明

100、200、300：基底

102、208、310a：穿隧介电层

104、210、312a：浮置栅极

106、214、326a、326b：栅间介电层

108、218、330：选择栅极

110、216、328a：选择栅极介电层

112、220、324：源极区

114、222、334：漏极区

202a、202b、308a、308b：有源层

204、306：元件隔离层

206、320：堆栈栅极结构

212、318：顶盖层

224、304：沟槽

226：存储单元

228：通道

302、314：掩模层

310、328：介电层

312：导体层

316：开口

322、332：图案化光致抗蚀剂层

W1、W2：宽度

d1、d2、d3：距离

H：高度

具体实施方式

图2A所绘示为本发明的分离栅极快闪存储器的一优选实施例的上视图。图2B为所绘示为图2A中A部分的立体结构图。图2C为所绘示为图2A中沿B-B’线的结构剖面图。图2D为所绘示为图2A中沿C-C’线的结构剖面图。图2E为所绘示为图2A中沿D-D’线的结构剖面图。

首先，请参照图2A至图2E，以说明本发明的分离栅极快闪存储器，本发明快闪存储单元是由基底200、有源层202a、有源层202b、元件隔离层204、堆栈栅极结构206、栅间介电层214、选择栅极介电层216、选择栅极218、源极区220与漏极区222所构成。

基底200例如是硅基底。在此基底200中设置有突出基底200表面的多有源层202a、有源层202b。这些有源层202a、有源层202b例如是在基底200中形成多个沟槽224，而定义出来的。有源层202a例如是在X方向上平行排列，且在X方向上延伸而呈条状。有源层202b例如是在Y方向上平行排列。X方向与Y方向交错。亦即，有源层202a与有源层202b交错。

元件隔离层204分别设置于有源层202a、有源层202b两侧，亦即例如是设置于沟槽224中，以隔离于基底200与堆栈栅极结构206及选择栅极218之间，且元件隔离层204的表面例如是低于有源层202a、有源层202b的表面。亦即，有源层202a、有源层202b突出元件隔离层204表面略呈鳍状(Fin)。元件隔离层204的材料例如是氧化硅。

堆栈栅极结构206例如是由穿隧介电层208、浮置栅极210、顶盖层212所构成。浮置栅极210设置于基底200上，且跨过有源层202a，而穿隧介电层设置于浮置栅极204与有源层202a之间。浮置栅极210的材料例如是掺杂多晶硅。穿隧介电层设置于浮置栅极204与基底200之间，其材料例如是氧化硅。顶盖层206设置于浮置栅极204上，其材料例如是氧化硅。

栅间介电层214例如是设置于堆栈栅极结构206的侧壁。栅间介电层214的材料例如是氧化硅。

选择栅极218例如是设置于堆栈栅极结构206的一侧，且跨过有源层202a。如图2A所示，选择栅极218例如在Y方向上串接在一起。选择栅极218的材料例如是掺杂多晶硅。

选择栅极介电层216例如是设置于选择栅极214与有源层202a之间。选择栅极介电层216的材料例如是氧化硅。

源极区220例如是设置于堆栈栅极结构206的另一侧的有源层202a与有源层202b中。在Y方向上的源极区220例如是由有源层202b而连接在一起，并延伸至各存储单元的浮置栅极210下方。漏极区222例如是设置于选择栅极218一侧的有源层202a中。其中源极区220与漏极区222隔着堆栈栅极结构206与选择栅极218而相对。

堆栈栅极结构206(包括：穿隧介电层208、浮置栅极210、顶盖层212)、选择栅极218、选择栅极介电层216、栅间介电层214、源极区220与漏极区222构成一个存储单元226。在基底200上形成有多个存储单元226，这些存储单元226例如是排列成一阵列。如图2B所示，相邻的两个存储单元226例如是具有相同且对称的结构，且共享一个源极区220。

请参照图2B、图2C、图2D及图2E，由于存储单元226的浮置栅极210与选择栅极218皆跨在呈鳍状的有源层202a上。因此，存储单元226具有三维(Three dimension)的通道路径，而使通道228宽度变大。举例来说，如图2D所示，浮置栅极210下方的通道宽度W1是距离d1、d2、d3的总和；如图2E所示，选择栅极210下方的通道宽度W2也是距离d1、d2、d3的总和。于是存储单元的尺寸可以缩小，而可以增加元件集成度。

而且，由于通道228的宽度是距离d1、d2、d3的总和，而距离d1、d3可以由沟槽224的深度与填入沟槽224内的元件隔离层204的厚度来决定。

图3A至图3G所绘示为本发明优选实施例的一种分离栅极快闪存储单元的制造流程图，其用以说明本发明的快闪存储器的制造方法。其中，图3A至图3G为图2A中A部分的制造流程立体图。

首先，请参照图3A，提供一基底300，此基底300例如是硅基底。于此基底300上形成一层掩模层302。此掩模层302的材料例如是氮化硅。掩模层302的形成方法例如是化学气相沉积法。当然，掩模层302与基底300之间也可以形成一层衬垫层(pad oxide)(未图示)。衬垫层的材料例如是氧化硅。衬垫层的形成方法例如是热氧化法。接着，图案化此掩模层302后，以掩模层302为掩模，移除部分基底300，而于基底300中形成沟槽304，并定义出有源区。移除部分基底300的方法例如是反应性离子蚀刻法。

接着，请参照图3B，于沟槽302中形成元件隔离层306，且元件隔离层306的上表面低于基底300的上表面。其中，基底300突出元件隔离层306的上表面的部分，称为有源层308a与有源层308b。有源层308a例如是在X方向上延伸而呈条状。有源层308b例如是在Y方向上延伸而呈条状。X方向与Y方向交错。亦即，有源层308a与有源层308b交错。在本实施例中，虽然只绘示有一条有源层308a与一条有源层308b，但是实际上可如图2A所示那样，有源层308a与有源层308b也可以是多条，有源层308a在X方向上平行排列，有源层308b在Y方向上平行排列。

元件隔离层306的形成方法例如是先于基底300上形成一层绝缘材料层(未图示)，此绝缘材料层的厚度大于沟槽304的深度与掩模层302的厚度的总和。然后，进行平坦化步骤，使绝缘材料层的表面平坦化。使绝缘材料层的表面平坦化的方法例如是化学机械研磨法。之后，再移除部分绝缘材料层，使绝缘材料层的上表面低于基底300的上表面，而形成元件隔离层306。移除部分绝缘材料层包括回蚀刻法。其中有源层308的高度H可以由沟槽304的深度与元件隔离层206的厚度来决定。此高度H会影响后续形成的存储单元的通道宽度。

在元件隔离层306形成之后，移除掩模层302。掩模层的移除方法例如是湿式蚀刻法。

接着，请参照图3C，在基底300上形成一层介电层310，此介电层310的材料例如是氧化硅，介电层310的形成方法例如是热氧化法(ThermalOxidation)。

接着，于介电层310上形成一层导体层312，其材料例如是掺杂的多晶硅，此导体层312的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成之；或者以临场注入掺杂物的方式，利用化学气相沉积法而形成之。

然后，于导体层312上形成一层掩模层314，此掩模层314的材料例如是氮化硅，其形成方法例如是化学气相沉积法(Chemical Vapor Deposition，CVD)。接着，图案化掩模层314以于掩模层314中形成多个暴露导体层312的开口316。

接着，请参照图3D，于开口316所暴露的导体层312上形成一层顶盖层318，此顶盖层318的材料例如是氧化硅，其形成方法例如是热氧化法。顶盖层318形成之后，移除掩模层314。然后，以顶盖层318为自行对准(Self-Alignment)掩模，蚀刻导体层312、介电层310直到曝露出基底300，而形成导体层312a与穿隧介电层310a。顶盖层318、导体层312a、穿隧介电层310a构成堆栈栅极结构312，且导体层312a作为存储单元的浮置栅极。

接着，于基底300上形成一图案化光致抗蚀剂层322，此图案化光致抗蚀剂层322暴露预定形成源极的区域。然后，进行一离子注入步骤，于堆栈栅极结构320一侧的基底300中形成源极区324。源极区324例如是形成于两相邻的堆栈栅极结构320之间的有源层308a与有源层308b中。在Y方向上的源极区324例如是由有源层308b而连接在一起。亦即，后续形成的相邻的两个存储单元会共享一个源极区324。

接着，请参照图3E，移除图案化光致抗蚀剂层322后，于堆栈栅极结构320的侧壁形成栅间介电层326a与栅间介电层326b。栅间介电层326a与栅间介电层326b的材料例如是氧化硅或者是氧化硅/氮化硅，栅间介电层326a与栅间介电层326b的形成方法例如是热氧化法。当然，栅间介电层326a与栅间介电层326b的形成方法也可以采用先以热氧化法形成一层氧化硅层，再利用化学气相沉积法形成一层氧化硅层或氮化硅层后，进行各向异性蚀刻步骤，移除部分氧化硅层与氮化硅层而形成之。

然后，于基底300(有源层308a与有源层308b)上形成一层介电层328。此介电层328的材料例如是氧化硅，其形成方法例如是热氧化法(ThermalOxidation)。当然，在源极区324上方也会形成介电层328，而且在栅间介电层326a、326b表面也会形成一层薄的氧化硅层。当栅间介电层326a、326b的材料例如是氧化硅/氮化硅时，在此步骤后，则会使栅间介电层326a、326b形成氧化硅/氮化硅/氧化硅结构。

接着，请参照图3F，于堆栈栅极结构312的形成有栅间介电层326b一侧的侧壁形成选择栅极330。选择栅极330的形成步骤例如是先于基底300上形成一层导体材料层(未图标)，然后图案化导体材料层而形成之。选择栅极330的材料例如是掺杂的多晶硅，其例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成之；或者以临场注入掺杂物的方式，利用化学气相沉积法而形成之。其中，在选择栅极330与有源层308a之间的介电层328作为选择栅极介电层328a。

接着，于基底300上形成另一层图案化光致抗蚀剂层332，此图案化光致抗蚀剂层332覆盖住源极区324上方的区域，并暴露预定形成漏极的区域。

接着，请参照图3G，进行一离子注入步骤，而于选择栅极330一侧的基底300(有源层308a)中形成一漏极区334。接着，再移除图案化光致抗蚀剂层332。后续完成分离栅极快闪存储器的工艺为本领域技术人员所周知，在此不再赘述。

在上述实施例中，由于浮置栅极312a与选择栅极330皆形成在有源层308a上，并跨过有源层308a。因此，存储单元形成三维(Three dimension)的通道路径，而具有较大的通道宽度。而且，通道的宽度可以由沟槽304的深度与填入沟槽304内的元件隔离层306的厚度来决定。

虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (33)

1、一种分离栅极快闪存储器，包括：

一基底；

至少一有源层，设置于该基底上，且突出该基底表面；

多个元件隔离层，分别设置于该有源层的两侧，且该些元件隔离层的表面低于该有源层的表面；

至少一存储单元，设置于该基底上，该存储单元包括：

一堆栈栅极结构，该堆栈栅极结构至少包括一浮置栅极，其中该浮置栅极跨过该有源层；

一选择栅极，设置于该堆栈栅极结构的一第一侧，且跨过该有源层；

一源极区，设置于该堆栈栅极结构的一第二侧的该有源层中，且延伸至该浮置栅极下方，其中该第二侧与该第一侧相对；以及

一漏极区，设置于该选择栅极一侧的该有源层中。

2、如权利要求1所述的分离栅极快闪存储器，还包括一栅间介电层，设置于该堆栈栅极结构的侧壁。

3、如权利要求2所述的分离栅极快闪存储器，其中该栅间介电层的材料包括氧化硅。

4、如权利要求1所述的分离栅极快闪存储器，还包括一选择栅极介电层，设置于该选择栅极与该有源层之间。

5、如权利要求4所述的分离栅极快闪存储器，其中该选择栅极介电层的材料包括氧化硅。

6、如权利要求1所述的分离栅极快闪存储器，其中该堆栈栅极结构包括一穿隧介电层，设置于该浮置栅极与该有源层之间。

7、如权利要求6所述的分离栅极快闪存储器，其中该穿隧介电层的材料包括氧化硅。

8、如权利要求1所述的分离栅极快闪存储器，其中该堆栈栅极结构包括一顶盖层，设置于该浮置栅极与该选择栅极之间。

9、如权利要求1所述的分离栅极快闪存储器，其中该浮置栅极的材料、该选择栅极的材料包括掺杂多晶硅。

10、一种分离栅极快闪存储器，包括：

一基底；

多个第一有源层，设置于该基底上，该些第一有源层在一第一方向上平行排列且突出该基底表面；

多个第二有源层，设置于该基底上，该些第二有源层在一第二方向上平行排列，该第一方向与该第二方向交错；

多个元件隔离层，分别设置于该些第一有源层两侧，且该些元件隔离层的表面低于该些第一有源层的表面；

一第一存储单元，设置于该基底上，且跨过该第一有源层，该第一存储单元包括：

一堆栈栅极结构，该堆栈栅极结构至少包括一浮置栅极，其中该浮置栅极跨过该第一有源层；

一选择栅极，设置于该堆栈栅极结构的一第一侧，且跨过该第一有源层；

一源极区，设置于该浮置栅极的一第二侧的该第一有源层中，该第二侧与该第一侧相对；以及

一漏极区，设置于该选择栅极一侧的该第一有源层中；以及

一第二存储单元，设置于该基底上，且跨过该第一有源层，该第二存储单元与该第一存储单元具有相同且对称的结构，且该第二存储单元与该第一存储单元共享该源极区。

11、如权利要求10所述的分离栅极快闪存储器，其中该第二存储单元与该第一存储单元的该源极区包括设置在该些第二有源层中。

12、如权利要求10所述的分离栅极快闪存储器，其中该选择栅极，在该第二方向上串接在一起。

13、如权利要求10所述的分离栅极快闪存储器，还包括一栅间介电层，设置于该堆栈栅极结构的侧壁。

14、如权利要求13所述的分离栅极快闪存储器，其中该栅间介电层的材料包括氧化硅。

15、如权利要求10所述的分离栅极快闪存储器，还包括一选择栅极介电层，设置于该选择栅极与该第一有源层之间。

16、如权利要求15所述的分离栅极快闪存储器，其中该选择栅极介电层的材料包括氧化硅。

17、如权利要求10所述的分离栅极快闪存储器，其中该堆栈栅极结构包括一穿隧介电层，设置于该浮置栅极与该第一有源层之间。

18、如权利要求17所述的分离栅极快闪存储器，其中该穿隧介电层的材料包括氧化硅。

19、如权利要求10所述的分离栅极快闪存储器，其中该堆栈栅极结构包括一顶盖层，设置于该浮置栅极与该选择栅极之间。

20、一种分离栅极快闪存储器的制造方法，包括：

提供一基底；

该基底上形成一有源层，该有源层突出该基底表面；

于该有源层两侧形成多个元件隔离层，且该些元件隔离层的表面低于该有源层的表面；

于该基底上形成一堆栈栅极结构，该堆栈栅极结构至少包括一浮置栅极，其中该浮置栅极跨过该有源层；

于该堆栈栅极结构的一第一侧的该有源层中形成一源极区；

于该堆栈栅极结构的一第二侧的侧壁与该有源层上形成一选择栅极；以及

于该选择栅极一侧的该有源层中形成一漏极区。

21、如权利要求20所述的分离栅极快闪存储器的制造方法，其中该堆栈栅极结构包括：

一穿隧介电层，设置于该浮置栅极与该有源层之间；以及

一顶盖层，设置于该浮置栅极上。

22、如权利要求21所述的分离栅极快闪存储器的制造方法，其中于该基底上形成该堆栈栅极结构的步骤包括：

于该基底上依序形成一介电层、一第一导体层与一掩模层；

图案化该掩模层以形成暴露部分该第一导体层的一开口；

于暴露的该第一导体层上形成该顶盖层；

移除该掩模层；

以该顶盖层为掩模，蚀刻该第一导体层、该介电层而形成该堆栈栅极结构。

23、如权利要求20所述的分离栅极快闪存储器的制造方法，其中于该堆栈栅极结构的该第二侧的侧壁与该第一有源层上形成该选择栅极的步骤包括：

于该基底上形成一第二导体层；以及

图案化该第二导体层，而于该堆栈栅极结构的该第二侧的侧壁、该第一有源层上形成该选择栅极。

24、如权利要求20所述的分离栅极快闪存储器的制造方法，其中于该基底上形成该堆栈栅极结构的步骤后包括于该堆栈栅极结构的侧壁形成一栅间介电层；以及

于该堆栈栅极结构的该第二侧的该有源层上形成一选择栅极介电层。

25、如权利要求24所述的分离栅极快闪存储器的制造方法，其中于该堆栈栅极结构的侧壁形成该栅间介电层的步骤包括热氧化法。

26、如权利要求20所述的分离栅极快闪存储器的制造方法，其中该基底上形成该有源层的方法包括于该基底中形成多个沟槽。

27、一种分离栅极快闪存储器的制造方法，包括：

提供一基底；

该基底上形成多个第一有源层与多个第二有源层，该些第一有源层在一第一方向上平行排列，该些第二有源层在一第二方向上平行排列，该第一方向与该第二方向交错，且该些第一有源层与该些第二有源层突出该基底表面；

于该些第一有源层与该些第二有源层两侧形成多个元件隔离层，且该些元件隔离层的表面低于该些第一有源层与该些第二有源层的表面；

于该基底上形成多个堆栈栅极结构，该些堆栈栅极结构排列成一阵列，各该些堆栈栅极结构至少包括一浮置栅极，其中该些浮置栅极分别跨过该些第一有源层；

于两相邻的该些堆栈栅极结构之间的部分该些第一有源层与该些第二有源层中分别形成多个源极区，在该第二方向上的该些源极区分别由该些第二有源层串接在一起；

于该些堆栈栅极结构的一侧壁与该些第一有源层上分别形成多个选择栅极，在该第二方向上的各该些选择栅极彼此相连；以及

于该些选择栅极的与该些源极区相对的一侧的该些第一有源层中分别形成多个漏极区。

28、如权利要求27所述的分离栅极快闪存储器的制造方法，其中各该些堆栈栅极结构包括：

一穿隧介电层，设置于该浮置栅极与该有源层之间；以及

一顶盖层，设置于该浮置栅极上。

29、如权利要求28所述的分离栅极快闪存储器的制造方法，其中于该基底上形成该些堆栈栅极结构的步骤包括：

于该基底上依序形成一介电层、一第一导体层与一掩模层；

图案化该掩模层以形成暴露部分该第一导体层的多个开口；

于暴露的该第一导体层上形成该些顶盖层；

移除该掩模层；

以该些顶盖层为掩模，蚀刻该第一导体层、该介电层而形成该些堆栈栅极结构。

30、如权利要求27所述的分离栅极快闪存储器的制造方法，其中于该些堆栈栅极结构的一侧壁与该些第一有源层上分别形成该些选择栅极的步骤包括：

于该基底上形成一第二导体层；以及

图案化该第二导体层，以于该些堆栈栅极结构的侧壁、该些第一有源层上形成该些选择栅极。

31、如权利要求27所述的分离栅极快闪存储器的制造方法，其中于该基底上形成该些堆栈栅极结构的步骤后包括分别于该些堆栈栅极结构的侧壁形成一栅间介电层；以及

分别于该些堆栈栅极结构的一侧的该些第一有源层上形成一选择栅极介电层。

32、如权利要求31所述的分离栅极快闪存储器的制造方法，其中于该些堆栈栅极结构的侧壁形成该栅间介电层的步骤包括热氧化法。

33、如权利要求27所述的分离栅极快闪存储器的制造方法，其中该基底上形成该些第一有源层与该些第二有源层的方法包括于该基底中形成多个沟槽。

Images