CN1855499A - 非挥发性存储器及其制造方法以及其操作方法 - Google Patents
非挥发性存储器及其制造方法以及其操作方法 Download PDFInfo
- Publication number
- CN1855499A CN1855499A CN 200510065579 CN200510065579A CN1855499A CN 1855499 A CN1855499 A CN 1855499A CN 200510065579 CN200510065579 CN 200510065579 CN 200510065579 A CN200510065579 A CN 200510065579A CN 1855499 A CN1855499 A CN 1855499A
- Authority
- CN
- China
- Prior art keywords
- substrate
- conductivity type
- volatility memorizer
- layer
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000000758 substrate Substances 0.000 claims abstract description 100
- 238000000034 method Methods 0.000 claims description 68
- 239000000463 material Substances 0.000 claims description 30
- 238000002955 isolation Methods 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 238000012163 sequencing technique Methods 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 9
- 230000005641 tunneling Effects 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 description 12
- 230000000977 initiatory effect Effects 0.000 description 7
- 239000003795 chemical substances by application Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种非挥发性存储器。井区配置在基底中。浅井区配置在井区中。至少二栅极堆栈结构配置在基底上。漏极区配置于栅极堆栈结构的外侧边的浅井区中。辅助栅极层配置于此二栅极堆栈结构之间的基底上，且向下延伸穿过部分的基底。栅介电层配置于辅助栅极层与基底之间以及辅助栅极层与栅极堆栈结构之间。导电插塞配置在基底上，且向下延伸连接浅井区以及位于其中的漏极区。
Description
技术领域
本发明涉及一种存储器元件及其制造方法以及其操作方法，特别是涉及一种非挥发性存储器及其制造方法以及其操作方法。
背景技术
非挥发性存储器由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种存储器元件。
典型的非挥发性存储器以掺杂的多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。当对此非挥发性存储器元件进行程序化或抹除操作时，分别于源极区、漏极区与控制栅极上施加适当电压，以使电子注入浮置栅极中，或将电子从浮置栅极中拉出。一般来说，常用于非挥发性存储器的电荷注入模式可分为通道热电子注入模式(Channel Hot-Electron Injection，CHEI)以及F-N穿隧(Fowler-Nordheim Tunneling)模式等等，而且元件的程序化与抹除操作模式随着电荷注入与拉出的方式而改变。
图1是绘示现有一种非挥发性存储器的剖面示意图。此非挥发性存储器由n型基底100、p型深井区102、n型井区104、栅极堆栈结构106a、106b、n型源极区108a、n型漏极区108b、p型浅掺杂区109、p型口袋掺杂区110与导电插塞112所构成。其中，p型深井区102配置于基底100中，而n型井区104配置于深p型井区102中。栅极堆栈结构106a、106b配置在基底100上，且此栅极堆栈结构106a、106b从基底100起依序为穿隧层114、浮置栅极层116、栅间介电层118、控制栅极层120与掩模层122，而且在栅极堆栈结构106a或106b的侧壁还配置有间隙壁124。n型源极区108a配置在此二栅极堆栈结构106a、106b之间的n型井区104与p型浅掺杂区109中。p型浅掺杂区109配置在n型井区104中，且与基底100表面邻接。p型口袋掺杂区110配置在此二栅极堆栈结构106a、106b外侧边的n型井区104中，且延伸至栅极堆栈结构106a、106b下方，并且与p型浅掺杂区109邻接。n型漏极区108b配置在此二栅极堆栈结构106a、106b外侧边的p型口袋掺杂区110中。导电插塞112配置在基底100上，且向下延伸穿过n型漏极区108b与部分的p型口袋掺杂区110相连。
然而，当对上述的非挥发性存储器的其中一个存储单元，例如以栅极堆栈结构106a或106b为主的存储单元，进行程序化操作，而于源极区、漏极区与控制栅极层施加电压时，由于此存储单元的控制栅极层与源极区与相邻的另一存储单元的控制栅极层与源极区彼此相互导通，即该二存储单元共享同一字线与源极线。因此，在程序化选定的存储单元时，其它在同一字线未选定的存储单元会被施加的电压所干扰，如此将影响存储器元件的可靠度(Reliability)。
此外，在进行上述非挥发性存储器的程序化操作时，由于源极区的存在，且控制栅极与源极区又彼此靠近，因此也容易造成元件漏电流的问题。
发明内容
有鉴于此，本发明的目的就是在提供一种非挥发性存储器，以解决现有在进行程序化操作，而对于单一存储单元施加的电压时，会影响相邻存储单元的问题。
本发明的再一目的是提供上述非挥发性存储器的制作方法，以解决现有在进行程序化操作，而对于单一存储单元施加的电压时，会影响相邻存储单元的问题。
本发明的又一目的是提供上述非挥发性存储器的操作方法，以解决现有在进行程序化操作，而对于单一存储单元施加的电压时，会影响相邻存储单元的问题。
本发明提出一种非挥发性存储器，其由基底、第一导电型井区、第二导电型浅井区、一对栅极堆栈结构、二第一导电型漏极区、辅助栅极层、栅介电层与至少二导电插塞所构成。其中，第一导电型井区配置在基底中。第二导电型浅井区配置在第一导电型井区中。此对栅极堆栈结构至少包括一浮置栅极层以及位于该浮置栅极层上的一控制栅极层。第一导电型漏极区分别配置于此对栅极堆栈结构的外侧边的第二导电型浅井区中。辅助栅极层配置于此二栅极堆栈结构之间的基底上，且向下延伸穿过部分的基底，而使辅助栅极层的底部低于第二导电型浅井区的底部。栅介电层至少配置于辅助栅极层与基底之间，以及辅助栅极层与各个栅极堆栈结构之间。至少二导电插塞配置在基底上，且各个导电插塞向下延伸连接第二导电型浅井区以及位于其中的该漏极区。
依照本发明的优选实施例所述的非挥发性存储器，上述的基底例如是第一导电型基底。
依照本发明的优选实施例所述的非挥发性存储器，还包括一第二导电型深井区配置在基底中，且第一导电型井区位于第二导电型深井区中。
依照本发明的优选实施例所述的非挥发性存储器，其中各个栅极堆栈结构从基底起依序为穿隧层、浮置栅极层、栅间介电层与控制栅极层。
依照本发明的优选实施例所述的非挥发性存储器，上述的辅助栅极层、浮置栅极层或控制栅极层的材料可以是多晶硅或掺杂多晶硅。
依照本发明的优选实施例所述的非挥发性存储器，上述的栅介电层的材料例如是氧化硅。
依照本发明的优选实施例所述的非挥发性存储器，上述的非挥发性存储器排列成或非门(NOR)型存储器阵列。
依照本发明的优选实施例所述的非挥发性存储器，上述的第一导电型为n型，且第二导电型为p型。
依照本发明的优选实施例所述的非挥发性存储器，还包括多个隔离结构配置在基底中，并且定义出一有源区，而且此对栅极堆栈结构配置在有源区的基底上，且分别位于隔离结构的侧边。此外，上述的辅助栅极层配置在相邻二隔离结构之间。
本发明的非挥发性存储器可以以辅助栅极层来引发源极区，因此在程序化时，可经由适当的辅助栅极电压，使得源极不被引发，而有效解决现有在进行程序化操作时，元件漏电流的问题。此外，在进行程序化操作时，选定的存储单元亦不会影响到相邻的存储单元，从而可以提升元件的可靠度。
本发明提出一种非挥发性存储器的制造方法，此方法先提供基底。然后，于基底中形成第一导电型井区。继之，于第一导电型井区中形成第二导电型浅井区。然后，于基底上形成至少一对栅极堆栈结构，且各个栅极堆栈结构至少包括浮置栅极层以及位于浮置栅极层上的控制栅极层。之后，于此对栅极堆栈结构的外侧边的第二导电型浅井区中形成第一导电型漏极区。继之，移除位于此二栅极堆栈结构之间的部分基底，而于基底中形成一开口，其中此开口的底部低于第二导电型浅井区的底部。然后，于栅极堆栈结构与裸露的基底上形成栅介电层。接着，于此二栅极堆栈结构之间的栅介电层上形成辅助栅极层，且辅助栅极层填入此沟槽中。之后，于基底上形成介电层，覆盖栅介电层与辅助栅极层，且此介电层中形成至少二接触窗开口，其中各个接触窗开口暴露出漏极区及部分的第二导电型浅井区。继之，于这些接触窗开口中形成多个导电插塞。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，上述的移除位于二栅极堆栈结构之间的部分基底的方法例如是自行对准蚀刻工艺。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，上述的基底例如是第一导电型基底。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，其中于提供基底之后以及于基底中形成第一导电型井区之前，还包括于基底中形成第二导电型深井区，且第一导电型井区位于第二导电型深井区中。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，其中各个栅极堆栈结构从基底起依序为穿隧层、浮置栅极层、栅间介电层与控制栅极层。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，上述的辅助栅极层、浮置栅极层或控制栅极层的材料可以是多晶硅或掺杂多晶硅。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，上述的导电插塞例如是与漏极区及第二导电型浅井区短路连接。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，上述的第一导电型为n型，且第二导电型为p型。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，上述在提供基底之后以及在于基底中形成第一导电型井区之前，还包括在基底中形成多个隔离结构以定义出一有源区，而且所形成的栅极堆栈结构配置在有源区的基底上，且分别位于隔离结构的侧边。此外，辅助栅极层形成在相邻二隔离结构之间。
在本发明的非挥发性存储器的制造方法中，可以以所形成的辅助栅极层来引发源极区，因此在程序化时，可经由适当的辅助栅极电压，使得源极不被引发，而有效解决现有在进行程序化操作时，元件漏电流的问题。而且，本发明的方法与现有的工艺方法兼容，不需额外增加其它设备成本的支出。
本发明提出一种非挥发性存储器的操作方法，此操作方法适于上述的非挥发性存储器，此操作方法先于此对栅极堆栈结构中，选择一个作为一选定存储单元。然后，当进行程序化时，对选定存储单元的控制栅极层施加第一电压，并对位于选定存储单元侧边的漏极区与第一导电型井区施加第二电压，且对辅助栅极层与第二导电型深井区施加第三电压。其中第一电压例如是介于-5至-15伏特，且第二电压例如是介于1至10伏特，而第三电压例如是0伏特。
依照本发明的优选实施例所述的非挥发性存储器的操作方法，还包括：当进行抹除时，对选定存储单元的控制栅极层施加第四电压，并对第一导电型井区与第二导电型深井区施加第五电压，且位于存储单元侧边的漏极区与辅助栅极层设定为浮置状态，以抹除该选定存储单元。其中第四电压例如是介于5至15伏特，且第五电压例如是介于-5至-15伏特。
依照本发明的优选实施例所述的非挥发性存储器的操作方法，还包括：当进行读取时，对选定存储单元的控制栅极层与辅助栅极层施加第六电压，并对第一导电型井区施加第七电压，且对位于选定存储单元侧边的漏极区与第二导电型深井区施加第八电压，以读取该选定存储单元。此外，第六电压例如是介于1至10伏特，且第七电压例如是介于1至10伏特，而第八电压例如是0伏特。
本发明的非挥发性存储器可以以辅助栅极层来引发源极区，因此在程序化时，可经由适当的辅助栅极电压，使得源极不被引发，而有效解决现有在进行程序化操作时，元件漏电流的问题。此外，在进行程序化操作时，选定的存储单元亦不会影响到相邻的存储单元，从而可以提升元件的可靠度。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。
附图说明
图1是现有的一种非挥发性存储器的剖面示意图。
图2是依照本发明的一优选实施例的一种非挥发性存储器的上视示意图。
图3A是由图2的I-I’剖面(X方向)所得的剖面示意图。
图3B是由图2的II-II’剖面(Y方向)所得的剖面示意图。
图4是依照本发明的另一优选实施例的一种非挥发性存储器的剖面示意图。
图5A至图5D是由图2的I-I’剖面(X方向)所得的非挥发性存储器的制造流程剖面示意图。
图6A至图6D是由图2的II-II’剖面(Y方向)所得的非挥发性存储器的制造流程剖面示意图。
图7是依照本发明的一种或非门(NOR)型存储器阵列的等效电路图。
简单符号说明
100、200：基底 102、202：深井区
104、204：井区
106a、106b、208a、208b、208c、208d：栅极堆栈结构
108a：源极区 108b、210a、210b：漏极区
109：浅掺杂区 110：口袋掺杂区
112、216a、216b：导电插塞 114、222：穿隧层
116、224：浮置栅极层 118、226：栅间介电层
120、228：控制栅极层 122、230：掩模层
124：间隙壁 206：浅井区
212：辅助栅极层 214：栅介电层
218：隔离结构 220：有源区
232：沟槽 234：介电层
236a、236b：接触窗 WL、WLX：字线
SBL、SBLX：位线
SL：源极线
AG：辅助栅极线
具体实施方式
在下述实施例中，以第一导电型为n型掺杂型态以及第二导电型为p型掺杂型态来说明本发明。但本领域技术人员可轻易推知，第一导电型与第二导电型的掺杂型态可以彼此交换，因此与下述实施例的掺杂型态相反的实施例省略说明之。此外，在下述实施例中，以共享同一辅助栅极层的或非门(NOR)型非挥发性存储器来做说明。
图2是绘示依照本发明一优选实施例的一种非挥发性存储器的上视示意图。图3A是由图2的I-I’剖面(X方向)所得的剖面示意图。图3B是由图2的II-II’剖面(Y方向)所得的剖面示意图。
请同时参照图2、图3A与图3B，本发明的非挥发性存储器由n型基底200、p型深井区202、n型井区204、p型浅井区206、一对栅极堆栈结构208a、208b、二n型漏极区210a、210b、辅助栅极层212、栅介电层214、至少二导电插塞216a、216b与至少二隔离结构218所构成。
其中，二隔离结构218配置于n型基底200中而定义出有源区220。此外，p型深井区202配置在基底200中。另外，n型井区204配置在p型深井区202中。此外，p型浅井区206配置在n型井区204中。
除此之外，栅极堆栈结构208a、208b配置在有源区220的基底200上，且分别位于隔离结构218的侧边，其中各个栅极堆栈结构208a、208b从基底200起依序为穿隧层222、浮置栅极层224、栅间介电层226与控制栅极层228。在一实施例中，各个栅极堆栈结构208a、208b还包括有掩模层230配置于控制栅极层228上。此外，浮置栅极层224的材料例如是多晶硅、掺杂多晶硅或是其它合适的材料。此外，控制栅极层228的材料例如是多晶硅、掺杂多晶硅或是其它合适的材料。
另外，n型漏极区210a、210b分别配置于此对栅极堆栈结构208a、208b的外侧边的p型浅井区206中。
另外，辅助栅极层212配置于此二栅极堆栈结构208a、208b之间的基底200上，且位于相邻二隔离结构218之间，并且向下延伸穿过部分的基底200，而使辅助栅极层212的底部低于p型浅井区206的底部。其中，辅助栅极层212的材料例如是多晶硅、掺杂多晶硅或是其它合适的材料。
此外，栅介电层214至少配置于辅助栅极层212与基底200之间以及辅助栅极层212与栅极堆栈结构208a、208b之间。其中，栅介电层214的材料例如是氧化硅。另外，导电插塞216a、216b配置在基底200上，且导电插塞216a向下延伸连接漏极区210a及p型浅井区206，而各个导电插塞216b向下延伸连接漏极区210b及p型浅井区206。
本发明的非挥发性存储器可以以辅助栅极层来引发源极区，因此在程序化时，可经由适当的辅助栅极电压，使得源极不被引发，而有效解决现有在进行程序化操作时，元件漏电流的问题。此外，在进行程序化操作时，选定的存储单元亦不会影响到相邻的存储单元，从而可以提升元件的可靠度。
除此之外，在上述的实施例中，本发明仅以具有两个栅极堆栈结构208a、208b的非挥发性存储器，即具有两个存储单元的非挥发性存储器，来作说明，然非用以限定本发明。本发明的存储器还可由4个栅极堆栈结构208a、208b、208c、208d所构成(如图4所示)(即4个存储单元)，甚至由更多的栅极堆栈结构(即更多的存储单元)构成。其中，若每两个存储单元视为一组，例如208a与208b为一组，208c与208d为另一组，则每一组会共享同一漏极区与导电插塞。
以下以图5A～5D以及图6A～6D的制造流程剖面示意图，来说明上述的非挥发性存储器的制造方法。其中，图5A～5D是由图2的I-I’剖面(X方向)所得的剖面示意图；图6A～6D是由图2的II-II’剖面(Y方向)所得的剖面示意图。
首先，请同时参照图2、图5A与图6A，提供n型基底200，其例如是硅基底。然后，于基底200中形成至少二隔离结构218而定义出有源区220。其中，隔离结构218的形成方法例如是进行现有的浅沟槽隔离结构(STI)工艺。
接着，于基底200中形成p型深井区202，其形成方法例如是进行离子注入工艺，以将p型掺杂物注入。之后，于p型深井区202中形成n型井区204，其形成方法例如是进行离子注入工艺，以将n型掺杂物注入。继之，于n型井区204中形成p型浅井区206。其中，p型浅井区206的形成方法例如是进行离子注入工艺，以将p型掺杂物注入。
然后，请同时参照图2、图5B与图6B，于有源区220的基底200上形成至少一对栅极堆栈结构208a、208b，且栅极堆栈结构208a、208b位于隔离结构218侧边，其中各个栅极堆栈结构208a、208b从基底200起依序为穿隧层222、浮置栅极层224、栅间介电层226与控制栅极层228。栅极堆栈结构208a、208b的形成方法例如是先利用热氧化法于基底200上形成穿隧材料层(未绘示)。然后，沿着隔离结构218的延伸方向(X方向)形成多条浮置栅极材料层(未绘示)，其材料例如是多晶硅、掺杂多晶硅或是其它合适的材料。接着，于浮置栅极材料层上形成栅间介电材料层(未绘示)，其例如是氧化硅或是氧化硅/氮化硅/氧化硅堆栈材料。之后，沿着垂直于隔离结构218的延伸方向(Y方向)形成多条控制栅极层228，其材料例如是多晶硅、掺杂多晶硅或是其它合适的材料，且此控制栅极层228例如是由具有相同延伸方向的条状掩模层230所定义出来。继之，移除未被控制栅极层228所覆盖的栅间介电材料层、浮置栅极材料层与穿隧材料层，而形成栅极堆栈结构208a、208b。
之后，于此对栅极堆栈结构208a与208b的外侧边的p型浅井区206中分别形成n型漏极区210a、210b。n型漏极区210a、210b的形成方法例如是于栅极堆栈结构208a、208b之间形成掩模层(未绘示)，盖住此二栅极堆栈结构208a、208b之间的区域。之后，以此掩模层与栅极堆栈结构208a、208b为注入掩模，将n型掺杂物注入，并进行热扩散而形成之。
继之，请同时参照图2、图5C与图6C，移除位于此二栅极堆栈结构208a、208b之间的部分基底200，而于基底200中形成一开口232，其中开口232的底部低于p型浅井区206的底部。特别是，由于基底200与隔离结构218具有不同的材料特性，因此在移除一部份的基底200时，可以采用自行对准蚀刻工艺。此外，所形成的开口232亦位于相邻二隔离结构218之间。
然后，于栅极堆栈结构208a、208b与裸露的基底200上形成栅介电层214。栅介电层214的形成方法例如是进行氧化工艺。
接着，于此二栅极堆栈结构208a、208b之间的栅介电层214上形成辅助栅极层212，且辅助栅极层212填入此沟槽232中，并且位于相邻二隔离结构218之间。其中，辅助栅极层212的材料例如是多晶硅、掺杂多晶硅或是其它合适的材料。辅助栅极层212的形成方法例如是先于基底200上形成一辅助栅极材料层(未绘示)，然后以光刻工艺以及蚀刻工艺定义出沿着垂直于隔离结构218的延伸方向(Y方向)的多条辅助栅极层212。
之后，请同时参照图2、图5D与图6D，于基底200上形成介电层234，覆盖辅助栅极层212与栅介电层214，且此介电层234中形成至少二接触窗开口236a、236b。其中，接触窗开口236a暴露出漏极区210a及部分的p型浅井区206，而接触窗开口236b暴露出漏极区210b及部分的p型浅井区206。此外，介电层234的材料例如是氧化硅、氮氧化硅或是其它合适的材料，其形成方法例如是先于基底200上形成一层介电材料层，之后再利用光刻工艺及蚀刻工艺定义出接触窗开口236a、236b。
继之，于这些接触窗开口236a、236b中形成多个导电插塞216a、216b。其中，导电插塞216a与漏极区210a及p型浅井区206短路连接，而导电插塞216b与漏极区210b及p型浅井区206短路连接。此外，导电插塞216a、216b的材料例如是钨或是其它合适的导电材料，其形成方法例如是先于接触窗开口236a、236b中填入导电材料，之后藉由化学机械研磨工艺或回蚀刻工艺，将接触窗开口236a、236b以外的导电材料移除，而形成之。
在本发明的非挥发性存储器的制造方法中，可以以所形成的辅助栅极层来引发源极区，因此在程序化时，可经由适当的辅助栅极电压，使得源极不被引发，而有效解决现有在进行程序化操作时，元件漏电流的问题。而且，本发明的方法与现有的工艺方法兼容，不需额外增加其它设备成本的支出。
接着，说明上述的或非门(NOR)型非挥发性存储器的程序化、抹除及读取等操作模式。
图7是绘示或非门(NOR)型非挥发性存储器所构成的等效电路图；表1记载在实际操作时所施加的电压值，但表1仅为一实例，非用以限定本发明。
请参照图7，在图7中绘示出多个存储单元Qn1～Qn8，且这些存储单元Qn1～Qn8排列成一4×2阵列；图中亦显示用于连接纵向(行)存储单元的控制栅极层的选定字线WL与非选定字线WLX，在本实例中，选定字线WL例如是连接同一行的存储单元Qn3与Qn4的控制栅极层，而非选定字线WLX例如是连接同一行的存储单元Qn1与Qn2(或存储单元Qn5与Qn6、存储单元Qn7与Qn8)的控制栅极层；用于连接同一行存储单元的第一导电型井区(如：n型井区204)的源极线SL，且相邻二横向(列)的存储单元共享同一源极线SL，在本实例中，源极线SL例如是连接同一行的存储单元Qn3与Qn4的第一导电型井区，且同一列的相邻二存储单元Qn1与Qn3共享同一第一导电型井区；用于连接同一行存储单元的辅助栅极层的辅助栅极线AG，且相邻二横向(列)的存储单元共享同一辅助栅极线AG，在本实例中，辅助栅极线AG例如是连接同一行的存储单元Qn3与Qn4的辅助栅极层，且同一列的相邻二存储单元Qn1与Qn3共享同一辅助栅极线AG；用于连接同一列存储单元的漏极区的选定位线SBL与非选定位线SBLX，在本实例中，选定位线SBL例如是连接同一列的存储单元Qn1、Qn3、Qn5与Qn7的漏极区，而非选定位线SBLX例如是连接同一列的存储单元Qn2、Qn4、Qn6与Qn8的漏极区。
表1
| 程序化 | 抹除 | 读取 | |
| 选定字线WL | -10伏特 | 10伏特 | 3.3伏特 |
| 非选定字线WLX | -2伏特 | 10伏特 | 0伏特 |
| 选定位线SBL | 6伏特 | 浮置(F) | 0伏特 |
| 非选定位线SBLX | 0伏特 | 浮置(F) | 浮置(F) |
| 源极线SL(n型井区204) | 6伏特 | -6伏特 | 1.65伏特 |
| 辅助栅极线AG | 0伏特 | 浮置(F) | 3.3伏特 |
| p型深井区(202) | 0伏特 | -6伏特 | 0伏特 |
请参照图4、图7与表1，本发明的非挥发性存储器的程序化操作对选定存储单元(如：图4的208b以及图7的Qn3)的控制栅极层228施加一第一电压，并对位于此选定存储单元侧边的漏极区210b与n型井区204施加一第二电压，且对辅助栅极层212与p型深井区202施加一第三电压，以使电荷藉由F-N穿隧模式离开浮置栅极层224。此外，在程序化时，对相邻的存储单元其控制栅极层施加一第四电压。此外，对相邻的存储单元其位线(漏极区)施加一第五电压。在一优选实施例中，上述的第一电压例如是介于-5至-15伏特，第二电压例如是介于1至10伏特，第三电压例如是0伏特，第四电压例如是介于-1至-10伏特。在本实施例中，第一电压例如是-10伏特；第二电压例如是6伏特；第三电压例如是0伏特；第四电压例如是-2伏特；第五电压例如是0伏特。
特别是，由于本发明利用辅助栅极层来引发源极区，所以在程序化时，可以藉由适当的辅助栅极电压使得源极区不会被引发，因此所选定的存储单元不会影响到相邻的存储单元，从而可以提升元件的可靠度。此外，亦不会有元件漏电流的问题。
此外，上述的非挥发性存储器的抹除操作对选定存储单元(如：图4的208b以及图7的Qn3)的控制栅极层228施加一第六电压，并对n型井区204与p型深井区202施加一第七电压，且位于选定存储单元侧边的漏极区210b与辅助栅极层212设定为浮置(Float)状态，以使电荷藉由F-N穿隧模式进入浮置栅极层224。此外，在抹除操作时，相邻的存储单元其控制栅极层施加与选定存储单元的控制栅极层相同的电压。此外，相邻的存储单元其位线(漏极区)设定为浮置状态。在一优选实施例中，上述的第六电压例如是介于5至15伏特，而第七电压例如是介于-5至-15伏特。在本实施例中，第六电压例如是10伏特；第七电压例如是-6伏特。
另外，上述的非挥发性存储器的读取操作对选定存储单元(如：图4的208b以及图7的Qn3)的控制栅极层228与辅助栅极层212施加一第八电压，并对n型井区204施加一第九电压，且对位于选定存储单元侧边的漏极区210b与p型深井区202施加一第十电压，以读取此选定存储单元。此外，在读取操作时，对相邻的存储单元其控制栅极层施加一第十一电压。另外，相邻的存储单元其位线(漏极区)设定为浮置状态。在一优选实施例中，上述的第八电压例如是介于1至10伏特，第九电压例如是介于1至10伏特，第十电压例如是0伏特，第十一电压例如是0伏特。在本实施例中，第八电压例如是3.3伏特；第九电压例如是1.65伏特，第十电压例如是0伏特，第十一电压例如是0伏特。
特别是，虽然本发明的存储单元无源极区的配置，但是在读取时，藉由对辅助栅极层施加电压可以引发源极区，即可形成一源极反转层(sourceinversion layer)，又称作虚拟的源极线(virtual source line)。所以，藉由此虚拟的源极线的形成可以使存储单元进行读取操作。
据此，由于本发明的非挥发性存储器，在程序化时，可经由适当的辅助栅极电压，使得源极不被引发，而有效解决现有在进行程序化操作时，元件漏电流的问题，并且避免邻近存储单元受到选定存储单元的影响。另一方面，在进行读取操作时，可以藉由对辅助栅极层施加电压，而产生虚拟的源极线，来促成读取操作的进行。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (26)
1、一种非挥发性存储器，包括：
一基底；
一第一导电型井区，配置在该基底中；
一第二导电型浅井区，配置在该第一导电型井区中；
一对栅极堆栈结构，配置在该基底上，其中各该栅极堆栈结构至少包括一浮置栅极层以及位于该浮置栅极层上的一控制栅极层；
二第一导电型漏极区，分别配置于该对栅极堆栈结构的外侧边的该第二导电型浅井区中；
一辅助栅极层，配置于该二栅极堆栈结构之间的该基底上，且向下延伸穿过部分的该基底，而使该辅助栅极层的底部低于该第二导电型浅井区的底部；
一栅介电层，至少配置于该辅助栅极层与该基底之间以及该辅助栅极层与各该栅极堆栈结构之间；以及
至少二导电插塞，配置在该基底上，且各该导电插塞向下延伸连接该第二导电型浅井区以及位于其中的该漏极区。
2、如权利要求1所述的非挥发性存储器，其中该基底为一第一导电型基底。
3、如权利要求1所述的非挥发性存储器，还包括一第二导电型深井区配置在该基底中，且该第一导电型井区位于该第二导电型深井区中。
4、如权利要求1所述的非挥发性存储器，其中各该栅极堆栈结构从该基底起依序为一穿隧层、该浮置栅极层、一栅间介电层与该控制栅极层。
5、如权利要求1所述的非挥发性存储器，其中该辅助栅极层、该浮置栅极层或该控制栅极层的材料包括多晶硅或掺杂多晶硅。
6、如权利要求1所述的非挥发性存储器，其中该栅介电层的材料包括氧化硅。
7、如权利要求1所述的非挥发性存储器，其中该非挥发性存储器排列成或非门(NOR)型存储器阵列。
8、如权利要求1所述的非挥发性存储器，其中该第一导电型为n型，且该第二导电型为p型。
9、如权利要求1所述的非挥发性存储器，还包括多个隔离结构配置在该基底中，并且定义出一有源区，而且该对栅极堆栈结构配置在该有源区的该基底上，且分别位于该隔离结构的侧边。
10、如权利要求9所述的非挥发性存储器，其中该辅助栅极层配置在相邻二隔离结构之间。
11、一种非挥发性存储器的制造方法，包括：
提供一基底；
于该基底中形成一第一导电型井区；
于该第一导电型井区中形成一第二导电型浅井区；
于该基底上形成至少一对栅极堆栈结构，各该栅极堆栈结构至少包括一浮置栅极层以及位于该浮置栅极层上的一控制栅极层；
于该对栅极堆栈结构的外侧边的该第二导电型浅井区中形成二第一导电型漏极区；
移除位于该二栅极堆栈结构之间的部分该基底，而于该基底中形成一开口，其中该开口的底部低于该第二导电型浅井区的底部；
于该些栅极堆栈结构与裸露的该基底上形成一栅介电层；
于该二栅极堆栈结构之间的该栅介电层上形成一辅助栅极层，且该辅助栅极层填入该沟槽中；
于该基底上形成一介电层，覆盖该栅介电层与该辅助栅极层，且该介电层中形成至少二接触窗开口，其中各该接触窗开口暴露出各该漏极区及部分的该第二导电型浅井区；以及
于该些接触窗开口中形成多个导电插塞。
12、如权利要求11所述的非挥发性存储器的制造方法，其中移除位于该二栅极堆栈结构之间的部分该基底的方法包括自行对准蚀刻工艺。
13、如权利要求11所述的非挥发性存储器的制造方法，其中该基底为一第一导电型基底。
14、如权利要求11所述的非挥发性存储器的制造方法，其中于提供该基底之后以及于该基底中形成该第一导电型井区之前，还包括于该基底中形成一第二导电型深井区，且该第一导电型井区位于该第二导电型深井区中。
15、如权利要求11所述的非挥发性存储器的制造方法，其中各该栅极堆栈结构从该基底起依序为一穿隧层、该浮置栅极层、一栅间介电层与该控制栅极层。
16、如权利要求11所述的非挥发性存储器的制造方法，其中该辅助栅极层、该浮置栅极层或该控制栅极层的材料包括多晶硅或掺杂多晶硅。
17、如权利要求11所述的非挥发性存储器的制造方法，其中各该导电插塞与各该漏极区及该第二导电型浅井区短路连接。
18、如权利要求11所述的非挥发性存储器的制造方法，其中该第一导电型为n型，且该第二导电型为p型。
19、如权利要求11所述的非挥发性存储器的制造方法，在提供该基底之后以及在于该基底中形成该第一导电型井区之前，还包括在该基底中形成多个隔离结构以定义出一有源区，而且所形成的该对栅极堆栈结构配置在该有源区的该基底上，且分别位于该隔离结构的侧边。
20、如权利要求19所述的非挥发性存储器的制造方法，其中该辅助栅极层形成在相邻二隔离结构之间。
21、一种非挥发性存储器的操作方法，该操作方法适于一非挥发性存储器，该非挥发性存储器至少包括：一基底，配置在该基底中的一第一导电型井区，配置在该第一导电型井区中的一第二导电型浅井区，配置在该基底上的一对栅极堆栈结构，其中各该栅极堆栈结构至少包括一浮置栅极层以及位于该浮置栅极层上的一控制栅极层，分别配置于该对栅极堆栈结构的外侧边的该第二导电型浅井区中的二第一导电型漏极区，配置于该二栅极堆栈结构之间的该基底上的一辅助栅极层，且该辅助栅极层向下延伸穿过部分的该基底，而使该辅助栅极层的底部低于该第二导电型浅井区的底部；该操作方法包括：
于该对栅极堆栈结构中，选择一个作为一选定存储单元；以及
当进行程序化时，对该选定存储单元的该控制栅极层施加一第一电压，并对位于该选定存储单元侧边的该漏极区与该第一导电型井区施加一第二电压，且对该辅助栅极层与该第二导电型深井区施加一第三电压，以程序化该选定存储单元。
22、如权利要求21所述的非挥发性存储器的操作方法，其中该第一电压介于-5至-15伏特，且该第二电压介于1至10伏特，而该第三电压为0伏特。
23、如权利要求21所述的非挥发性存储器的操作方法，还包括：
当进行抹除时，对该选定存储单元的该控制栅极层施加一第四电压，并对该第一导电型井区与该第二导电型深井区施加一第五电压，且位于该选定存储单元侧边的该漏极区与该辅助栅极层设定为浮置状态，以抹除该选定存储单元。
24、如权利要求23所述的非挥发性存储器的操作方法，其中该第四电压介于5至15伏特，且该第五电压介于-5至-15伏特。
25、如权利要求21所述的非挥发性存储器的操作方法。还包括：
当进行读取时，对该选定存储单元的该控制栅极层与该辅助栅极层施加一第六电压，并对该第一导电型井区施加一第七电压，且对位于该选定存储单元侧边的该漏极区与该第二导电型深井区施加一第八电压，以读取该选定存储单元。
26、如权利要求25所述的非挥发性存储器的操作方法，其中该第六电压介于1至10伏特，且该第七电压介于1至10伏特，而该第八电压为0伏特。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510065579 CN1855499A (zh) | 2005-04-18 | 2005-04-18 | 非挥发性存储器及其制造方法以及其操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510065579 CN1855499A (zh) | 2005-04-18 | 2005-04-18 | 非挥发性存储器及其制造方法以及其操作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1855499A true CN1855499A (zh) | 2006-11-01 |
Family
ID=37195502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510065579 Pending CN1855499A (zh) | 2005-04-18 | 2005-04-18 | 非挥发性存储器及其制造方法以及其操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1855499A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104835823A (zh) * | 2014-02-11 | 2015-08-12 | 爱思开海力士有限公司 | 非易失性存储器件 |
| CN108110006A (zh) * | 2016-11-25 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
-
2005
- 2005-04-18 CN CN 200510065579 patent/CN1855499A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104835823A (zh) * | 2014-02-11 | 2015-08-12 | 爱思开海力士有限公司 | 非易失性存储器件 |
| CN104835823B (zh) * | 2014-02-11 | 2019-05-28 | 爱思开海力士有限公司 | 非易失性存储器件 |
| CN108110006A (zh) * | 2016-11-25 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
| CN108110006B (zh) * | 2016-11-25 | 2020-09-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1252813C (zh) | 包含非易失性半导体存储器的半导体集成电路装置的制造方法 | |
| CN1478298A (zh) | 同步形成电荷储存与位线至字符线隔离层的方法 | |
| CN1943028A (zh) | 垂直eeprom nrom存储器件 | |
| CN1495905A (zh) | 自对准分离栅极与非闪存及制造方法 | |
| CN1949522A (zh) | 非易失性存储单元与集成电路 | |
| CN1532937A (zh) | 浮栅存储器单元的半导体存储器阵列 | |
| CN100350616C (zh) | 位线结构及其制造方法 | |
| CN1220266C (zh) | 非易失性半导体存储器及其制造工艺 | |
| CN1219324C (zh) | 非易失性半导体存储器及方法 | |
| CN1855513A (zh) | 半导体存储装置及其制造方法 | |
| CN100568508C (zh) | 对称及自对准的非易失性存储器结构 | |
| CN1855508A (zh) | 非挥发性存储器及其制造方法以及其操作方法 | |
| CN1404152A (zh) | 非易失性半导体存储器件及其制造方法和操作方法 | |
| JP2006019570A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2005026696A (ja) | Ｅｅｐｒｏｍ素子およびその製造方法 | |
| CN1855499A (zh) | 非挥发性存储器及其制造方法以及其操作方法 | |
| CN1259723C (zh) | 闪存的结构及其操作方法 | |
| CN1855505A (zh) | 非挥发性存储器及其制造方法 | |
| CN1917177A (zh) | 分离栅极快闪存储器及其制造方法 | |
| CN1855497A (zh) | 非挥发性存储器及其制造方法与操作方法 | |
| CN1282249C (zh) | 快闪存储单元、快闪存储单元的制造方法及其操作方法 | |
| KR0183855B1 (ko) | 플래쉬 메모리 장치 및 그 제조방법 | |
| CN1209819C (zh) | 分离式位线结构的非挥发性半导体存储单元 | |
| CN1674290A (zh) | 存储单元列及其构成的阵列、及该阵列的制造与操作方法 | |
| CN1855503A (zh) | 非挥发性存储器元件及其制造方法与操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |