CN1855497A - 非挥发性存储器及其制造方法与操作方法 - Google Patents

Abstract

一种非挥发性存储器，包括多个存储单元行。各存储单元行设置于n型基底上，并由彼此无间隙的串联连接在一起多个存储单元所构成。深p型井区设置于n型基底中。n型井区设置于深p型井区上。浅p型井区设置于n型井区上，且由元件隔离结构隔离。选择单元设置于存储单元行一侧。n型源极区设置于选择单元外侧的n型基底中。n型漏极区设置于存储单元行另一侧的n型基底中。位线设置于n型基底上，并透过导电插塞连接n型漏极区。导电插塞并贯穿n型漏极区与浅p型井区的结，使两者短路连接在一起。

Description

非挥发性存储器及其制造方法与操作方法

技术领域

本发明涉及一种半导体存储器元件，特别是涉及一种非挥发性存储器及其制造方法与操作方法。

背景技术

在各种非挥发性存储器产品中，具有可进行多次数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点的可电抹除且可程序只读存储器(EEPROM)，已成为个人计算机和电子设备所广泛采用的一种存储器元件。

典型的可电抹除且可程序只读存储器以掺杂的多晶硅(polysilicon)制作浮置栅极(floating gate)与控制栅极(control gate)。而且，为了避免典型的可电抹除且可程序只读存储器在抹除时，因过度抹除现象太过严重，而导致数据的误判的问题。而在控制栅极与浮置栅极侧壁、基底上方另设一选择栅极(select gate)，而形成分离栅极(Split-gate)结构。

此外，在现有技术中，亦有采用一电荷陷入层(charge trapping layer)取代多晶硅浮置栅极，此电荷陷入层的材料例如是氮化硅。这种氮化硅电荷陷入层上下通常各有一层氧化硅，而形成氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，简称ONO)复合层。此种元件通称为硅/氧化硅/氮化硅/氧化硅/硅(SONOS)元件，具有分离栅极结构的SONOS元件也已经被揭露出来，如美国专利第5930631号。

然而，上述具有分离栅极结构的SONOS元件，由于设置分离栅极结构需要较大的分离栅极区域而具有较大的存储单元尺寸，因此其存储单元尺寸较具有堆栈栅极的可电抹除且可程序只读存储器的存储单元尺寸大，而产生所谓无法增加元件集成度的问题。

发明内容

有鉴于此，本发明的一目的为提供一种非挥发性存储器与操作方法，可以提高存储单元集成度及元件效能。

本发明的再一目的为提供一种非挥发性存储器与操作方法，此种非挥发性存储器可以利用通道F-N穿隧效应进行程序化及抹除操作，而能够提高程序化速度，并提高存储器效能。

本发明的再一目的为提供一种非挥发性存储器与操作方法，可以稳定的对存储单元进行程序化操作及读取操作，而且也能够提高程序化效能。

本发明提出一种非挥发性存储器，包括第一导电型基底、第二导电型第一井区、第一导电型第二井区、第二导电型第三井区、多条位线、多条字线、多个存储单元行、选择单元、第一导电型源极区、第一导电型漏极区。第一导电型基底上已形成有元件隔离结构以定义出有源区。第二导电型第一井区设置于第一导电型基底中。第一导电型第二井区设置于第二导电型第一井区上。第二导电型第三井区设置于第一导电型第二井区上，且第二导电型第三井区由元件隔离结构隔离。多条位线设置于第一导电型基底上。多条字线设置于第一导电型基底上并与多个位线交错排列，其中每一条位线与字线的交会处对应一存储单元行。各存储单元行包含多个第一存储单元与多个第二存储单元。选择单元设置于存储单元行的外侧，其中多个第一存储单元以及选择单元彼此相隔一间隙，而多个第二存储单元透过多个间隙壁各自设置于多个间隙中。第一导电型源极区设置于选择单元外侧的第一导电型基底中。第一导电型漏极区设置于存储单元行另一侧的第一导电型基底中，其中第一导电型漏极区及第二导电型第三井区电性短路连接在一起，并且电连接至相对应的位线之一。

在上述的非挥发性存储器中，各个第一存储单元由第一导电型基底起依序包括第一电荷陷入层与第一栅极。各个第二存储单元由基底起依序包括第二电荷陷入层与第二栅极。

在上述的非挥发性存储器中，各个第一存储单元，还包括：第一底介电层，设置于第一电荷陷入层与第一导电型基底之间；以及第一顶介电层，设置于第一电荷陷入层与第一栅极之间。各个第二存储单元，还包括：第二底介电层，设置于第二电荷陷入层与第一导电型基底之间；第二顶介电层，设置于第二电荷陷入层与第二栅极之间。选择单元，从第一导电型基底起依序包括第三底介电层、第三电荷陷入层、第三顶介电层与第三栅极。

在上述的非挥发性存储器中，第一电荷陷入层、第二电荷陷入层、第三电荷陷入层的材料为氮化硅。第一底介电层、第一顶介电层、第二底介电层、第二顶介电层、第三底介电层、第三顶介电层与栅介电层的材料包括氧化硅。

在上述的非挥发性存储器中，第一导电型为N型，第二导电型为P型。

在上述的非挥发性存储器中，还包括层间绝缘层与多个导电插塞。层间绝缘层设置于第一导电型基底上。多个导电插塞设置于层间绝缘层中，各个导电插塞连接第一导电型漏极区至相对应的位线之一。

在上述的非挥发性存储器中，还包括多个间隙壁。这些间隙壁设置于多个第一存储单元与选择单元的侧壁。

本发明提出一种非挥发性存储器，包括：第一导电型基底、第二导电型第一井区、第一导电型第二井区、第二导电型第三井区、多个存储单元行、多条选择线、多条字线、多条源极线、多条位线。第一导电型基底上已形成有元件隔离结构以定义出有源区。第二导电型第一井区设置于第一导电型基底中。第一导电型第二井区设置于第二导电型第一井区上。第二导电型第三井区设置于第一导电型第二井区上，且第二导电型第三井区由元件隔离结构隔离。多个存储单元行排列成一行/列阵列，分别设置于第一导电型基底的第二导电型第三井区上。各个存储单元行包括：多个存储单元、选择单元、第一导电型源极区与第一导电型漏极区。多个存储单元彼此以第一绝缘间隙壁相隔离并串联连接在一起。选择单元透过第二绝缘间隙壁而与串接的这些存储单元中的最外侧的其中一个存储单元相连接。第一导电型源极区设置于选择单元外侧的第一导电型基底中。第一导电型漏极区设置于串接的这些存储单元中的最外侧的其中另一个存储单元一侧的第一导电型基底中。多条选择线连接同一列的选择单元的栅极。多条字线在列方向平行排列，连接同一列的存储单元的栅极。多条源极线连接同一列的第一导电型源极区。多条位线在行方向平行排列，分别通过导电插塞连接同一行的第一导电型漏极区，导电插塞分别贯穿第一导电型漏极区与第二导电型第三井区的结，使第一导电型漏极区与该些第二导电型第三井区短路连接在一起。

在上述的非挥发性存储器中，在同一存储单元行中的这些存储单元，从第一导电型漏极区端起每两个存储单元为一存储单元，且靠近第一导电型漏极区的存储单元为第一存储单元，靠近第一导电型源极区的存储单元为第二存储单元。第一存储单元，包括：第一栅极设置于第一导电型基底上；第一复合介电层设置于第一栅极与第一导电型基底之间，此复合介电层从第一导电型基底依序为第一底介电层、第一电荷陷入层与第一顶介电层。第二存储单元设置第一存储单元一侧的侧壁与第一导电型基底上。第二存储单元，包括：第二栅极，设置于第一导电型基底上；第二复合介电层设置于第二栅极与第一导电型基底之间及第二栅极与第一存储单元之间，此第二复合介电层从第一导电型基底与第一存储单元一侧的侧壁起依序为第二底介电层、第二电荷陷入层与第二顶介电层。其中，第一绝缘间隙壁设置于第一存储单元的侧壁。

在上述的非挥发性存储器中，第一电荷陷入层与第二电荷陷入层的材料包括氮化硅。第一底介电层、第一顶介电层、第二底介电层与第二顶介电层的材料包括氧化硅。各选择单元包括：第三栅极设置于第一导电型基底上；第三复合介电层设置于第三栅极与第一导电型基底之间，此第三复合介电层从第一导电型基底起依序为第三底介电层、第三电荷陷入层与第三顶介电层；第三绝缘间隙壁设置于第三栅极与第三复合介电层的侧壁上。

在上述的非挥发性存储器中，第三电荷陷入层的材料包括氮化硅。第三底介电层与第三顶介电层的材料包括氧化硅。

在上述非挥发性存储器中，有源区上的存储单元行由多个交错排列的第一存储单元与第二存储单元以及选择单元所构成。由于在各个第一存储单元与各个第二存储单元之间并没有间隙，且选择单元与第二存储单元之间也没有间隙，因此可以提升存储单元阵列的集成度。

而且，由于第一存储单元与第二存储单元是使用电荷陷入层作为电荷储存单元，因此不需要考虑栅极耦合率的概念，而降低操作所需的工作电压，而提升存储单元的操作效率。而且，在存储单元行中的各个第一存储单元与各个第二存储单元都可以储存电荷，因此也可以提升储存容量。

此外，本发明将第一导电型漏极区与第二导电型第三井区短路连接在一起，就可便于非挥发性存储器元件的读取操作，因此可以提升读取速率，并提升元件效能。此外，本发明的非挥发性存储器可以利用通道F-N穿隧效应(Channel F-N Tunneling)进行程序化操作及抹除操作，故可以降低存储单元电流，并且能够提高操作速度。而且，由于程序化及抹除的动作均利用F-N穿隧效应，电流消耗小，可有效降低整个芯片的功率损耗。

本发明提供一种非挥发性存储器的操作方法，适用于上述的存储单元阵列。在进行抹除操作时，包括：于字线上施加第一电压；于源极线施加第二电压，使第二导电型第三井区亦为第二电压；于选择线、第一导电型第二井区、第二导电型第一井区施加第三电压；使位线为浮置，其中第一电压与第二电压的电压差足以产生通道F-N穿隧效应，使电子进入电荷陷入层中，进行整个存储单元阵列的抹除。

在上述的非挥发性存储器的操作方法，其中第一电压为6伏特左右，第二电压为-6伏特左右，第三电压为0伏特左右。

在上述的非挥发性存储器的操作方法中，在进行程序化操作时，包括：于选定的位线施加第四电压；于选定的源极线施加第五电压；于选定的存储单元所耦接的字线施加第六电压，于非选定的存储单元所耦接的字线与选择线施加第七电压；于该第一导电型第二井区施加第八电压，其中第四电压与第六电压的电压差足以产生通道F-N穿隧效应，使电子从电荷陷入层拉出，程序化选定的存储单元。

在上述的非挥发性存储器的操作方法中，第四电压为3.3伏特左右，第五电压为3.3伏特左右，第六电压为-9伏特左右，第七电压为0伏特左右，第八电压为3.3伏特左右。

在上述的非挥发性存储器的操作方法中，在进行读取操作时，包括：于选定的位线施加0伏特电压；于选定的存储单元所耦接的字线施加第九电压，于其它非选定的字线及选择线施加第十电压，于源极线施加第十一电压，第十电压足以打开存储单元与选择单元的通道，第十一电压低于抹除状态的该些存储单元的启始值电压、且高于程序化状态的该些存储单元的启始值电压，以读取选定的存储单元。

在上述的非挥发性存储器的操作方法中，第九电压为1.6伏特左右，第十电压为6伏特左右，第十一电压为1.5伏特左右。

本发明的非挥发性存储器的操作方法，在对存储单元行中的各个存储单元进行程序化操作时，由于直接于栅极与基底之间形成一个电压差，使电子由存储单元的电荷陷入层拉至基底中或使空穴注入电荷陷入层，降低存储单元的启始值电压，利用通道F-N穿遂效应程序化存储单元，因此可避免因同一存储单元行的其它存储单元的启始值电压不同所造成的程序化干扰情形，而能够提高程序化效能。

本发明的非挥发性存储器的操作方法，是利用通道F-N穿隧效应(Channel F-N Tunneling)进行程序化操作及抹除操作，故可以降低存储单元电流，并且能够提高操作速度。而且，由于程序化及抹除的动作均利用F-N穿隧效应，电流消耗小，可有效降低整个芯片的功率损耗。此外，本发明将第一导电型漏极区与第二导电型第三井区短路连接在一起，就可便于非挥发性存储器元件的读取操作，因此可以提升读取速率，并提升元件效能。

本发明提供一种非挥发性存储器的制造方法，首先提供第一导电型基底，此第一导电型基底上已形成有元件隔离结构以定义出有源区。接着，于第一导电型基底中形成第二导电型第一井区，于第二导电型第一井区中形成第一导电型第二井区，于第一导电型第二井区上形成第二导电型第三井区，且第二导电型第三井区由元件隔离结构隔离。然后，于第一导电型基底上形成多个堆栈栅极结构，这些堆栈栅极结构各自包括第一复合介电层、第一栅极与顶盖层，且相邻两个堆栈栅极结构之间具有间隙。于堆栈栅极结构的侧壁分别形成绝缘间隙壁后，于第一导电型基底上形成第二复合介电层。接着，于第一导电型基底上形成导体层，并移除部分导体层，以形成填满堆栈栅极结构之间的间隙的多个第二栅极。这些第二栅极与堆栈栅极结构构成存储单元行。于存储单元行两侧的第一导电型基底中形成第一导电型源极区与第一导电型漏极区。于第一导电型基底上形成第一层间绝缘层后，于第一层间绝缘层中形成源极线，此源极线连接第一导电型源极区。于第一层间绝缘层上形成第二层间绝缘层后，于第二层间绝缘层中形成一导电插塞，此导电插塞贯穿第一导电型漏极区与第二导电型第三井区的结，使第一导电型漏极区与该第二导电型第三井区短路连接在一起。之后，于第二层间绝缘层上形成位线，此位线连接导电插塞。

在上述的非挥发性存储器的制造方法中，第一复合介电层与第二复合介电层各自包括底介电层、电荷陷入层及顶介电层。

在上述的非挥发性存储器的制造方法中，移除部分导体层的方法包括化学机械研磨法。于第一导电型基底中形成第一导电型源极区与第一导电型漏极区的方法包括离子注入法。

在上述的非挥发性存储器的制造方法中，于堆栈栅极结构的侧壁分别形成绝缘间隙壁的步骤先于第一导电型基底上沉积一绝缘层。然后进行自行对准各向异性蚀刻，移除部分绝缘层而形成绝缘间隙壁。

本发明的非挥发性存储器的制造方法，形成导电插塞将第一导电型漏极区与第二导电型第三井区短路连接在一起，就可便于非挥发性存储器元件的读取操作，因此可以提升读取速率，并提升元件效能。而且，第二导电型第三井区由元件结构所隔离，而形成隔离的井区。通过此隔离的井区，而可以利用通道F-N穿隧效应(Channel F-N Tunneling)进行程序化操作及抹除操作，故可以降低存储单元电流，并且能够提高操作速度。而且，由于程序化及抹除的动作均利用F-N穿隧效应，电流消耗小，可有效降低整个芯片的功率损耗。

此外，由于采用于堆栈栅极结构之间形成第二复合介电层及第二栅极，不需要光刻蚀刻工艺即可于堆栈栅极结构之间制作出另一种栅极结构。因此工艺较为简单，且可以减少成本。此外，本发明的非挥发性存储器，使用电荷陷入层作为电荷储存单元，因此不需要考虑栅极耦合率的概念，而降低操作所需的工作电压，而提升存储单元的操作效率。而且，本发明形成非挥发性存储器的步骤与现有的工艺相比较为简单，因此可以减少制造成本。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。

附图说明

图1A为绘示本发明的非挥发性存储器的上视图。

图1B为绘示图1A中沿A-A’线的结构剖面图。

图1C为绘示本发明的存储单元及选择单元的结构剖面图。

图1D为绘示图1A中沿B-B’线的结构剖面图。

图2所绘示为本发明的非挥发性存储器的电路简图，以说明本发明的非挥发性存储器的操作模式。

图3A为本发明的程序化操作的一实例的示意图。

图3B为本发明的读取操作的一实例的示意图。

图3C为本发明的抹除操作的一实例的示意图。

图4A至图4E为绘示本发明的非挥发性存储器的制造流程剖面图。

简单符号说明

100、200：基底

102：元件隔离结构

104：有源区

106、201a：深P型井区

108、201b：N型井区

110、201c：P型井区

Q1～Qn：存储单元

112：选择单元

114、218：源极区

116、220：漏极区

118、224、SL：源极线

120、230、BL1～BL3：位线

122、222、226：层间绝缘层

124、228：导电插塞

126a、126b：存储单元

128、136、140、204、212：复合介电层

128a、136a、140a、204a、212a：底介电层

128b、136b、140b、204b、212b：电荷陷入层

128c、136c、140c、204c、212c：顶介电层

130、138、142：栅极

132、144、208：顶盖层

134、146、210：绝缘间隙壁

148：存储单元行

202：堆栈栅极结构

206、214、214a：导体层

216：掩模层

M11～M3n：存储单元

Q1～Qn：存储单元

ST1～ST3：选择单元

SG：选择线

WL1～WLn：字线

具体实施方式

图1A为绘示本发明的非挥发性存储器的上视图。图1B为绘示图1A中沿A-A’线的结构剖面图。图1C为绘示本发明的存储单元及行选择单元的结构剖面图。图1D为绘示图1A中沿B-B’线的结构剖面图。

请同时参照图1A、图1B、图1C及图1D，本发明的非挥发性存储器结构至少是由基底100、元件隔离结构102、有源区104、深P型井区106、N型井区108、P型井区110、多个存储单元Q1～Qn、选择单元112、N型源极区114、N型漏极区116、源极线118、位线120、层间绝缘层122、导电插塞124所构成。

基底100例如是硅基底，此基底100可为N型基底。元件隔离结构102设置于基底100中，用以定义出有源区104。深P型井区106设置于基底100中。N型井区108设置于深P型井区106中。P型井区110设置于N型井区108中，且由元件隔离结构102隔离。

多个存储单元Q1～Qn设置于基底100上。各个存储单元Q1～Qn是由存储单元126a及存储单元126b所构成。

存储单元126a设置于基底100上，其例如是由复合介电层128、栅极130、顶盖层132及绝缘间隙壁134所构成。栅极130设置于基底100上。复合介电层128设置于栅极130与基底100之间。此复合介电层128从基底100依序为底介电层128a、电荷陷入层128b与顶介电层128c。顶盖层132设置于栅极130上。绝缘间隙壁134设置于栅极130与复合介电层128的侧壁。绝缘间隙壁134是通过在栅极130表面沉积一绝缘层后，利用自行对准各向异性蚀刻形成的。其中，底介电层128a的材料例如是氧化硅；电荷陷入层128b的材料例如是氮化硅或掺杂多晶硅；顶介电层128c的材料例如是氧化硅；栅极130的材料例如是掺杂多晶硅。顶盖层132的材料例如是氧化硅。绝缘间隙壁134的材料包括绝缘材料，例如是氮化硅或氧化硅。

存储单元126b设置于存储单元126a一侧的侧壁与基底100上，其例如是由复合介电层136与栅极138所构成。栅极138设置于基底100上。复合介电层136设置于栅极138与基底100之间与栅极138与存储单元124之间。复合介电层136从基底100与存储单元124一侧的侧壁起依序为底介电层136a、电荷陷入层136b与顶介电层136c。其中，底介电层136a的材料例如是氧化硅；电荷陷入层136b的材料例如是氮化硅；顶介电层136c的材料例如是氧化硅；栅极138的材料例如是掺杂多晶硅。存储单元126透过绝缘间隙壁134与存储单元124相间隔。

存储单元Q1～Qn例如是在有源区104上串联在一起，且存储单元126a与存储单元126b交错排列，彼此间无间隙。存储单元126a与存储单元126b彼此以绝缘间隙壁134相隔离。

选择单元112与串接在一起的存储单元Q1～Qn中最外侧的存储单元126b相连接，其例如是由复合介电层140、栅极142、顶盖层144及绝缘间隙壁146所构成。栅极142设置于基底100上。复合介电层140设置于栅极142与基底100之间。此复合介电层140从基底100起依序为底介电层140a、电荷陷入层140b与顶介电层140c。顶盖层144设置于栅极142上。绝缘间隙壁146设置于栅极142与复合介电层140的侧壁。其中，底介电层140a的材料例如是氧化硅；电荷陷入层140b的材料例如是氮化硅或掺杂多晶硅；顶介电层140c的材料例如是氧化硅；栅极142的材料例如是掺杂多晶硅。顶盖层144的材料例如是氧化硅。绝缘间隙壁146的材料例如是氮化硅或氧化硅。选择单元110与串接的存储单元Q1～Qn中最外侧的存储单元126b透过绝缘间隙壁146相间隔。

源极区114例如是设置于选择单元112不与串接的存储单元Q1～Qn相邻一侧的基底100中。漏极区116例如是设置于与源极区114相对应的另一侧的基底100中，亦即串接的存储单元Q1～Qn最外侧的存储单元124一侧的基底100中。源极区114与漏极区116例如是N型掺杂区。

层间绝缘层122设置于基底100上。其材料例如是氧化硅。位线120设置于层间绝缘层122上。源极线118及导电插塞124例如是设置于层间绝缘层122中。其中，源极区114电连接至源极线118。漏极区116通过导电插塞124连接至位线120。导电插塞124贯穿漏极区116与P型井区的结，使漏极区116与P型井区短路连接在一起。

在上述非挥发性存储器中，有源区104上的存储单元行148由多个交错排列的存储单元126a与存储单元126b所构成。由于在各个存储单元126a与各个存储单元126b之间并没有间隙，且选择单元112与存储单元126b之间也没有间隙，因此可以提升存储单元阵列的集成度。

而且，由于存储单元126a与存储单元126b是使用电荷陷入层110作为电荷储存单元，因此不需要考虑栅极耦合率的概念，而降低操作所需的工作电压，而提升存储单元的操作效率。而且，在存储单元行148中的各个存储单元126a与存储单元126b都可以储存电荷，因此也可以提升储存容量。

此外，本发明将p型井区110与漏极区124短路连接在一起，就可便于非挥发性存储器元件的读取操作，因此可以提升读取速率，并提升元件效能。此外，本发明的非挥发性存储器可以利用通道F-N穿隧效应(Channel F-NTunneling)进行程序化操作及抹除操作，故可以降低存储单元电流，并且能够提高操作速度。而且，由于程序化及抹除的动作均利用F-N穿隧效应，电流消耗小，可有效降低整个芯片的功率损耗。

另外，本发明中串接的存储单元结构的数目，可以视实际需要而串接适当的数目，举例来说，同一存储单元行148可以串接32至64个存储单元结构。

图2所绘示为本发明的非挥发性存储器的电路简图，以说明本发明的非挥发性存储器的操作模式。图3A为本发明的程序化操作的一实例的示意图。图3B为本发明的读取操作的一实例的示意图。图3C为本发明的抹除操作的一实例的示意图。

请参照图2，非挥发性存储器包括多个存储单元M11～M3n、多个选择单元ST1～ST3、选择线SG、字线WL1～WLn、位线BL1～BL3、源极线SL。

多个存储单元M11～M3n设置于基底上，排列成一行/列阵列，同一行的存储单元彼此无间隙的串联连接成一存储单元行。举例来说，存储单元M11、M12、M13...M1n构成一个存储单元行；存储单元M21、M22、M13...M2n构成一个存储单元行；存储单元M31、M32、M33...M3n构成一个存储单元行。

多个选择单元ST1～ST3分别与各存储单元行的一侧的最外侧的存储单元相连接。举例来说，选择单元ST1连接存储单元M1n；选择单元ST2连接存储单元M2n；选择单元ST3连接存储单元M3n。选择线SG连接同一列的选择单元ST1～ST3的栅极。字线WL1～WLn在列方向平行排列，连接同一列的存储单元的栅极。举例来说，字线WL1连接存储单元M11、M21、M31的栅极；WL2连接存储单元M13、M23、M33的栅极；以此类推，WLn连接存储单元M1n、M2n、M3n的栅极。源极线SL连接同一列的源极区，源极区设置于各个选择单元ST1～ST3一侧的基底中。多条位线BL1～BL3在行方向平行排列，连接同一行的漏极区，漏极区设置于各存储单元行的另一侧的基底中。在存储单元行中，以相邻的两个存储单元为存储单元Q，举例来说，存储单元M11、M12构成一存储单元；存储单元M13、M14构成一存储单元；依此类推，存储单元M3(n-1)、M3n构成一存储单元。而且如图3A～图3C所示，在N型基底中设置有深P型井区DPwell。在N型基底中，于深P型井区DPWELL上设置有N型井区Nwell。在N型基底中，N型井区Nwell上设置有浅P型井区SPwell。浅P型井区SPwell由元件隔离结构(未绘示)隔开。

请同时参照图2及图3A，在进行抹除操作时，于所有的字线上施加例如6伏特的电压；于源极线SL施加例如-6伏特的电压，使得浅P型井区SPwell亦有-6伏特的电压；于选择线施加例如0伏特的电压；使位线BL1～BL3为浮置；N型井区Nwell、深P型井区DPwell施加例如0伏特的电压；于所有的字线上施加的电压与于源极线SL施加的电压之间的电压差需足以产生通道F-N穿隧效应，使电子进入电荷陷入层中，提高存储单元的启始值电压，以进行整个存储单元阵列的抹除。

请同时参照图2及图3B，在进行程序化操作时，以存储单元M25为例做说明，于选定的位线BL2施加例如3.3伏特的电压，使得浅P型井区SPwell亦有3.3伏特的电压；于选定的该源极线施加例如3.3伏特的电压；于选定的存储单元M25所耦接的字线WL5施加例如-9伏特的电压，于非选定的其它存储单元所耦接的字线WL1～WL4、WL6～WLn与选择线SG施加0伏特的电压；于N型井区Nwell施加例如3.3伏特的电压，于选定的位线BL2施加的电压与于选定的存储单元M25所耦接的字线WL5施加的电压之间的电压差需足以产生通道F-N穿隧效应，使电子从电荷陷入层拉出或使空穴注入电荷陷入层，降低存储单元的启始值电压，以程序化选定的存储单元M25。

与存储单元M25共享同一条位线BL2的其它存储单元M21～M24、M26～M2n，由于字线WL1～WL4、WL6～WLn施加0伏特的电压，因此不会被程序化。与存储单元M25共享同一条字线WL5的其它存储单元M15、M35，由于位线BL1、BL3未施加3.3伏特的电压，因此也不会被程序化。不与存储单元M25共享同一条位线BL2、同一条字线WL5的其它存储单元M11～M14、M16～M1n、M31～M34、M36～M3n由于字线WL1～WL4、WL6～WLn施加0伏特的电压、且位线BL1、BL3未施加3.3伏特的电压，因此不会被程序化。

在上述的程序化方法中，在对存储单元行中的各个存储单元进行程序化操作时，由于直接于栅极与基底之间形成一个电压差，使电子由存储单元的电荷陷入层拉至基底中或使空穴注入电荷陷入层，降低存储单元的启始值电压，利用通道FN穿遂效应程序化存储单元，因此可避免因同一存储单元行的其它存储单元的启始值电压不同所造成的程序化干扰情形，而能够提高程序化效能。

请同时参照图2及图3C，在进行读取操作时，以存储单元M25为例做说明，于选定的位线BL2施加0伏特电压，于非选定的位线BL1、BL3施加1.5伏特的电压，于选定的存储单元M25所耦接的字线WL5施加1.5伏特的电压，于其它非选定的字线WL1～WL4、WL6～WLn及选择线SG上施加6伏特的电压，于源极线SL施加1.5伏特的电压以读取选定的存储单元M25。其中于其它非选定的字线WL1～WL4、WL6～WLn及选择线SG施加的电压需足以打开存储单元与选择单元的通道，于源极线SL施加的电压低于抹除状态的该些存储单元的启始值电压、且高于程序化状态的该些存储单元的启始值电压。由于此时电荷陷入层中总电荷量为负的存储单元的通道关闭且电流很小，而电荷陷入层中总电荷量略正的存储单元的通道打开且电流大，故可通过存储单元的通道开关/通道电流大小来判断储存于此存储单元中的数字信息是“1”还是“0”。

本发明的非挥发性存储器可以利用通道F-N穿隧效应(Channel F-NTunneling)进行程序化操作及抹除操作，故可以降低存储单元电流，并且能够提高操作速度。而且，由于程序化及抹除的动作均利用F-N穿隧效应，电流消耗小，可有效降低整个芯片的功率损耗。此外，本发明将p型井区与漏极区短路连接在一起，就可便于非挥发性存储器元件的读取操作，因此可以提升读取速率，并提升元件效能。

接着说明本发明的非挥发性存储器的制造方法，图4A至图4E为绘示图2A中沿A-A’线的制造流程剖面图。

首先，请参照图4A，提供一基底200，基底200例如是硅基底，此基底100可为N型基底。在此基底200中已形成有元件隔离结构(未图标)，用以定义出有源区。深P型井区101a设置于基底100中。N型并区101b设置于深P型井区101a中。P型井区101c设置于N型井区101b中，且由元件隔离结构隔离。

接着，在基底200上形成多个堆栈栅极结构202。堆栈栅极结构202是由复合介电层204、导体层206(栅极)、顶盖层208所构成。栅极堆栈结构202的形成方法例如是依序于基底100上形成复合介电材料层、导体材料层、绝缘材料层后，利用光刻蚀刻技术图案化上述材料层而形成之。

复合介电层204例如是由底介电层204a、电荷陷入层204b、顶介电层204c所构成。底介电层204a的材料例如是氧化硅，其形成方法例如是热氧化法。电荷陷入层204b的材料例如是氮化硅，其形成方法例如是化学气相沉积法。顶介电层204c的材料例如是氧化硅，其形成方法例如是化学气相沉积法。当然，底介电层204a及顶介电层204c也可以是其它类似的材料。电荷陷入层204b的材料并不限于氮化硅，也可以是其它能够使电荷陷入于其中的材料，例如钽氧化层、钛酸锶层与铪氧化层等。

导体层206的材料例如是掺杂的多晶硅，此导体层206的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成之；或者也可以采用临场(in-situ)注入离子的方式，利用化学气相沉积法以形成之。

顶盖层208的材料例如是氧化硅，顶盖层208的形成方法例如是以四-乙基-邻-硅酸酯(Tetra Ethyl Ortho Silicate，TEOS)/臭氧(O₃)为反应气体源，利用化学气相沉积法而形成之。

接着，请参照图4B，于各个堆栈栅极结构202的侧壁形成绝缘间隙壁210。绝缘间隙壁210的形成方法例如是先形成一层绝缘材料层后，进行自行对准各向异性蚀刻工艺，而只留下位于栅极结构202侧壁的绝缘材料层。绝缘间隙壁210的材料例如是氮化硅。

然后，于基底200上形成另一层复合介电层212。复合介电层212例如是由底介电层212a、电荷陷入层212b、顶介电层212c所构成。底介电层212a的材料例如是氧化硅，其形成方法例如是热氧化法。电荷陷入层212b的材料例如是氮化硅，其形成方法例如是化学气相沉积法。顶介电层212c的材料例如是氧化硅，其形成方法例如是化学气相沉积法。当然，底介电层212a及顶介电层212c也可以是其它类似的材料。电荷陷入层212b的材料并不限于氮化硅，也可以是其它能够使电荷陷入于其中的材料，例如钽氧化层、钛酸锶层与铪氧化层等。

接着，于基底200上形成另一层导体层214，其中导体层214填满相邻两堆栈栅极结构202之间的间隙。导体层214的材料例如是掺杂的多晶硅，此导体层214的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成之；或者也可以采用临场(in-situ)注入离子的方式，利用化学气相沉积法以形成之。

接着，请参照图4C，移除部分导体层214直到暴露出顶盖层208，而于堆栈栅极结构202之间形成导体层214a(栅极)。导体层214a将多个堆栈栅极结构202串联起来。移除部分导体层214的方法例如是回蚀刻法或化学机械研磨法。导体层214a与复合介电层212构成另一种栅极结构。值得注意的是，为了降低导体层214a的阻值，亦可以在导体层214a的表面形成一层金属硅化物。

然后，于基底200上形成一层图案化的掩模层216，暴露出后续欲形成源极区/漏极区的区域。接着，进行一蚀刻工艺，移除欲形成源极区/漏极区的区域上残留的导体层214及复合介电层212。

之后，以掩模层216为掩模，进行一掺质注入步骤，而于基底200中形成n型源极区218与n型漏极区220。n型源极区218与n型漏极区220位于串联连接的堆栈栅极结构202与导体层214a两侧的基底200中。

接着，请参照图4D，于基底200上形成一层内层介电层222。此内层介电层222的材料例如是氧化硅，其形成方法例如是化学气相沉积法。然后，于此内层介电层222中形成与n型源极区218电连接的源极线224。源极线224的材料例如是钨金属。

之后，请参照图4E，于基底200上形成另一层内层介电层226。于此内层介电层226中形成与n型漏极区220电连接的导电插塞228，并于内层介电层226上形成与插塞228电连接的导线230(位线)。导电插塞228会贯穿n型漏极区220与p型井区101c间的结使两者电性短路连接在一起。后续完成非挥发性存储器的工艺为本领域技术人员所周知，在此不再赘述。

在上述实施例中，将p型井区101c与n型漏极区220短路连接在一起，就可便于非挥发性存储器元件的读取操作，因此可以提升读取速率，并提升元件效能。而且，p型井区101c由元件结构所隔离，而形成隔离的井区。通过此隔离的井区，而可以利用通道F-N穿隧效应(Channel F-N Tunneling)进行程序化操作及抹除操作，故可以降低存储单元电流，并且能够提高操作速度。而且，由于程序化及抹除的动作均利用F-N穿隧效应，电流消耗小，可有效降低整个芯片的功率损耗。

此外，由于采用于堆栈栅极结构202之间填入复合介电层212及导体层214a，不需要光刻蚀刻工艺即可于堆栈栅极结构202之间制作出另一种栅极结构。因此工艺较为简单，且可以减少成本。此外，本发明的非挥发性存储器，使用电荷陷入层204b、电荷陷入层212b作为电荷储存单元，因此不需要考虑栅极耦合率的概念，而降低操作所需的工作电压，而提升存储单元的操作效率。而且，本发明形成非挥发性存储器的步骤与现有的工艺相比较为简单，因此可以减少制造成本。

虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (31)

1、一种非挥发性存储器，包括：

一第一导电型基底，该第一导电型基底上已形成有一元件隔离结构以定义出一有源区；

一第二导电型第一井区，设置于该第一导电型基底中；

一第一导电型第二井区，设置于该第二导电型第一井区上；

一第二导电型第三井区，设置于该第一导电型第二井区上，且该第二导电型第三井区由该元件隔离结构隔离；

多条位线，设置于该第一导电型基底上；

多条字线，设置于该第一导电型基底上并与该些位线交错排列，其中每一条该些位线与该些字线的交会处对应一存储单元行，该存储单元行包含：

多个第一存储单元；以及

多个第二存储单元；

一选择单元，设置于该存储单元行的外侧，其中该些第一存储单元以及该选择单元彼此相隔一间隙，而该些第二存储单元透过多个间隙壁各自设置于该些间隙中；

一第一导电型源极区，设置于该选择单元外侧的该第一导电型基底中；以及

一第一导电型漏极区，设置于该存储单元行另一侧的该第一导电型基底中，其中该第一导电型漏极区及该第二导电型第三井区电性短路连接在一起，并且电连接至相对应的该些位线之一。

2、如权利要求1所述的非挥发性存储器，其中各该些第一存储单元由该第一导电型基底起依序包括一第一电荷陷入层与一第一栅极；以及

各该些第二存储单元由该基底起依序包括一第二电荷陷入层与一第二栅极。

3、如权利要求2所述的非挥发性存储器，其中各该些第一存储单元，还包括：

一第一底介电层设置于该第一电荷陷入层与该第一导电型基底之间；

一第一顶介电层，设置于该第一电荷陷入层与该第一栅极之间；

各该些第二存储单元，还包括：

一第二底介电层设置于该第二电荷陷入层与该第一导电型基底之间；

一第二顶介电层，设置于该第二电荷陷入层与该第二栅极之间；

该选择单元，从该第一导电型基底起依序包括一第三底介电层、一第三电荷陷入层、一第三顶介电层与一第三栅极。

4、如权利要求3所述的非挥发性存储器，其中该第一电荷陷入层、该第二电荷陷入层、该第三电荷陷入层的材料包括氮化硅或掺杂多晶硅。

5、如权利要求3所述的非挥发性存储器，其中该第一底介电层、该第一顶介电层、该第二底介电层、该第二顶介电层、该第三底介电层、该第三顶介电层与该栅介电层的材料包括氧化硅。

6、如权利要求1所述的非挥发性存储器，其中该第一导电型为N型，该第二导电型为P型。

7、如权利要求1所述的非挥发性存储器，更包括：

一层间绝缘层，设置于该第一导电型基底上；以及

多个导电插塞，设置于该层间绝缘层中，各该些导电插塞连接该第一导电型漏极区至相对应的该些位线之一。

8、如权利要求1所述的非挥发性存储器，还包括：

多个间隙壁，设置于该些第一存储单元与该选择单元的侧壁。

9、一种非挥发性存储器，包括：

一第一导电型基底，该第一导电型基底上已形成有一元件隔离结构以定义出一有源区；

一第二导电型第一井区，设置于该第一导电型基底中；

一第一导电型第二井区，设置于该第二导电型第一井区；

一第二导电型第三井区，设置于该第一导电型第二井区上，且该第二导电型第三井区由该元件隔离结构隔离；

多个存储单元行，排列成一行/列阵列，分别设置于该第一导电型基底的该第二导电型第三井区上，各个存储单元行包括：

多个存储单元，彼此以一第一绝缘间隙壁相隔离并串联连接在一起；

一选择单元，透过一第二绝缘间隙壁而与串接的该些存储单元中的最外侧的其中一个该存储单元相连接；

一第一导电型源极区，设置于该选择单元外侧的该第一导电型基底中；

一第一导电型漏极区，设置于串接的该些存储单元中的最外侧的其中另一个该存储单元一侧的该第一导电型基底中；

多条选择线，连接同一列的该些选择单元的栅极；

多条字线，在列方向平行排列，连接同一列的该些存储单元的栅极；

多条源极线，连接同一列的该些第一导电型源极区；以及

多条位线，在行方向平行排列，分别通过一导电插塞连接同一行的该些第一导电型漏极区，该些导电插塞分别塞贯穿该些第一导电型漏极区与该些第二导电型第三井区的结，使该些第一导电型漏极区与该些第二导电型第三井区短路连接在一起。

10、如权利要求9所述的非挥发性存储器，其中在同一该些存储单元行中的该些存储单元，从该第一导电型漏极区端起每两个该些存储单元为一存储单元，且靠近该第一导电型漏极区的该些存储单元为一第一存储单元，靠近该第一导电型源极区的该些存储单元为一第二存储单元；

该第一存储单元，包括：

一第一栅极，设置于该第一导电型基底上；

一第一复合介电层，设置于该第一栅极与该第一导电型基底之间，该复合介电层从该第一导电型基底依序为一第一底介电层、一第一电荷陷入层与一第一顶介电层；

该第二存储单元，设置该第一存储单元一侧的侧壁与该第一导电型基底上，包括：

一第二栅极，设置于该第一导电型基底上；

一第二复合介电层，设置于该第二栅极与该第一导电型基底之间及该第二栅极与该第一存储单元之间，该第二复合介电层从该第一导电型基底与该第一存储单元一侧的侧壁起依序为一第二底介电层、一第二电荷陷入层与一第二顶介电层；

其中，该第一绝缘间隙壁设置于该第一存储单元的侧壁。

11、如权利要求10所述的非挥发性存储器，其中该第一电荷陷入层与该第二电荷陷入层的材料包括氮化硅。

12、如权利要求10所述的非挥发性存储器，其中该第一底介电层、该第一顶介电层、该第二底介电层与该第二顶介电层的材料包括氧化硅。

13、如权利要求9所述的非挥发性存储器，其中各该些选择单元包括：

一第三栅极，设置于该第一导电型基底上；

一第三复合介电层，设置于该第三栅极与该第一导电型基底之间，该第三复合介电层从该第一导电型基底起依序为一第三底介电层、一第三电荷陷入层与一第三顶介电层；以及

一第三绝缘间隙壁，设置于该第三栅极与该第三复合介电层的侧壁上。

14、如权利要求13所述的非挥发性存储器，其中该第三电荷陷入层的材料包括氮化硅。

15、如权利要求13所述的非挥发性存储器，其中该第三底介电层与该第三顶介电层的材料包括氧化硅。

16、如权利要求9所述的非挥发性存储器，其中该第一导电型为N型，该第二导电型为P型。

17、一种非挥发性存储器的操作方法，适用于一存储单元阵列，该存储单元阵列包括：一第一导电型基底，该第一导电型基底上已形成有一元件隔离结构以定义出一有源区；一第二导电型第一井区，设置于该第一导电型基底中；一第一导电型第二井区，设置于该第二导电型第一井区；一第二导电型第三井区，设置于该第一导电型第二井区上，且该第二导电型第三井区由该元件隔离结构隔离；多个存储单元行，排列成一行/列阵列，分别设置于该第一导电型基底的该第二导电型第三井区上，各个存储单元行包括：多个存储单元，分别至少包括一电荷陷入层，且该些存储单元透过间隙壁彼此无间隙的串联连接在一起、一选择单元，与串接的该些存储单元中的一侧的该存储单元相连接、一第一导电型源极区，设置于该选择单元外侧的该第一导电型基底中、一第一导电型漏极区，设置于串接的该些存储单元中的最外侧的其中另一个该存储单元一侧的该第一导电型基底中；多条选择线连接同一列的该些选择单元的栅极；多条字线在列方向平行排列，分别连接同一列的该些存储单元的栅极；多条源极线，连接同一列的该些第一导电型源极区；多条位线，在行方向平行排列，分别通过一导电插塞连接同一行的该些第一导电型漏极区，该些导电插塞分别贯穿该些第一导电型漏极区与该些第二导电型第三井区的结，使该些第一导电型漏极区与该些第二导电型第三井区短路连接在一起；该方法包括：

进行抹除操作时，包括：于该些字线上施加一第一电压；于该些第一导电型源极线施加一第二电压，使该第二导电型第三井区亦施加有该第二电压；于该些选择线、该第一导电型第二井区、该第二导电型第一井区施加一第三电压；使该些位线为浮置，其中该第一电压与该第二电压的电压差足以产生通道F-N穿隧效应，而使电子进入该电荷陷入层中，进行整个存储单元阵列的抹除。

18、如权利要求17所述的非挥发性存储器的操作方法，其中该第一电压为6伏特左右，该第二电压为-6伏特左右，该第三电压为0伏特左右。

19、如权利要求17所述的非挥发性存储器的操作方法，还包括：

进行程序化操作时，包括：于选定的该位线施加一第四电压，使该第二导电型第三井区亦施加有该第四电压；于选定的该源极线施加一第五电压；于选定的该存储单元所耦接的该字线施加一第六电压，于非选定的该存储单元所耦接的该些字线与该选择线施加一第七电压；于该第一导电型第二井区施加一第八电压，其中该第四电压与该第六电压的电压差足以产生通道F-N穿隧效应，使电子从该电荷陷入层拉出，程序化选定的该存储单元。

20、如权利要求19所述的非挥发性存储器的操作方法，其中该第四电压为3.3伏特左右，该第五电压为3.3伏特左右，该第六电压为-9伏特左右，该第七电压为0伏特左右，该第八电压为3.3伏特左右。

21、如权利要求17所述的非挥发性存储器的操作方法，还包括：

进行读取操作时，包括：于选定的该位线施加0伏特电压；于选定的该存储单元所耦接的该字线施加一第九电压，于其它非选定的该些字线及该选择线施加一第十电压；于该源极线施加一第十一电压，其中该第十电压足以打开该些存储单元与该选择单元的通道，该第十一电压低于抹除状态的该些存储单元的启始值电压、且高于程序化状态的该些存储单元的启始值电压，以读取选定的该存储单元。

22、如权利要求21所述的非挥发性存储器的操作方法，其中该第九电压为1.6伏特左右，该第十电压为6伏特左右，该第十一电压为1.5伏特左右。

23、一种非挥发性存储器的制造方法，包括：

提供一第一导电型基底，该第一导电型基底上已形成有一元件隔离结构以定义出一有源区；

于该第一导电型基底中形成一第二导电型第一井区；

于该第二导电型第一井区上形成一第一导电型第二井区；

于该第一导电型第二井区上形成一第二导电型第三井区，且该第二导电型第三井区由该元件隔离结构隔离；

于该第一导电型基底上形成多个堆栈栅极结构，该些堆栈栅极结构各自包括一第一复合介电层、一第一栅极与一顶盖层，且相邻两该些堆栈栅极结构之间具有一间隙；

于该些堆栈栅极结构的侧壁分别形成一绝缘间隙壁；

于该第一导电型基底上形成一第二复合介电层；

该第一导电型基底上形成一导体层；

移除部分该导体层，以形成填满该些堆栈栅极结构之间的该些间隙的多个第二栅极，该些第二栅极与该些堆栈栅极结构构成一存储单元行；

于该存储单元行两侧的该第一导电型基底中形成一第一导电型源极区与一第一导电型漏极区；

于该第一导电型基底上形成一第一层间绝缘层；

于该第一层间绝缘层中形成一源极线，该源极线连接该第一导电型源极区；

于该第一层间绝缘层上形成一第二层间绝缘层；

于该第二层间绝缘层中形成一导电插塞，该导电插塞贯穿该第一导电型漏极区与该第二导电型第三井区的结，使该第一导电型漏极区与该第二导电型第三井区短路连接在一起；以及

于该第二层间绝缘层上形成一位线，该位线连接该导电插塞。

24、如权利要求23所述的非挥发性存储器的制造方法，其中于该第一复合介电层与该第二复合介电层各自包括一底介电层、一电荷陷入层及一顶介电层。

25、如权利要求23所述的非挥发性存储器的制造方法，其中移除部分该导体层的方法包括化学机械研磨法。

26、如权利要求23所述的非挥发性存储器的制造方法，其中于该第一导电型基底中形成该第一导电型源极区与该第一导电型漏极区的方法包括离子注入法。

27、如权利要求23所述的非挥发性存储器的制造方法，其中于该些堆栈栅极结构的侧壁分别形成该绝缘间隙壁的步骤包括：

于该第一导电型基底上沉积一绝缘层；以及

进行自行对准各向异性蚀刻，移除部分该绝缘层而形成该绝缘间隙壁。

28、如权利要求23所述的非挥发性存储器的制造方法，其中该第一导电型为N型，该第二导电型为P型。

29、如权利要求24所述的非挥发性存储器的制造方法，其中该电荷陷入层的材料包括氮化硅或掺杂多晶硅。

30、如权利要求24所述的非挥发性存储器的制造方法，其中该底介电层、该顶介电层的材料包括氧化硅。

31、如权利要求23所述的非挥发性存储器的制造方法，其中该第一栅极与该第二栅极的材料包括掺杂多晶硅。

Images