CN103681280B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN103681280B
CN103681280B CN201210364952.2A CN201210364952A CN103681280B CN 103681280 B CN103681280 B CN 103681280B CN 201210364952 A CN201210364952 A CN 201210364952A CN 103681280 B CN103681280 B CN 103681280B
Authority
CN
China
Prior art keywords
semiconductor layer
layer
semiconductor device
grid
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210364952.2A
Other languages
English (en)
Other versions
CN103681280A (zh
Inventor
邱慈云
吕瑞霖
黄晨
范建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210364952.2A priority Critical patent/CN103681280B/zh
Priority to TW102113279A priority patent/TWI520338B/zh
Priority to KR1020130055018A priority patent/KR101466847B1/ko
Publication of CN103681280A publication Critical patent/CN103681280A/zh
Application granted granted Critical
Publication of CN103681280B publication Critical patent/CN103681280B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

一种半导体器件及其形成方法，半导体器件的形成方法包括：形成导电的半导体层，覆盖基底、位于基底上的栅极；形成导电的半导体层后，对所述基底进行离子注入，在所述栅极两侧的基底中形成源极和漏极，源极和漏极中的离子浓度相同。导电的半导体层将接触插栓和源极、漏极电连接的位置垫高，相当于拓宽了接触插栓可以容纳的空间，因此，相对于现有技术相邻两栅极之间的距离可以减小，半导体器件的集成度相对于现有技术可以进一步提高。而且，导电的半导体层不会使源极和漏极的离子浓度不一致。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体领域，尤其涉及半导体器件及其形成方法。
背景技术
现有技术中，形成半导体器件的方法通常为：提供基底；在基底上形成栅极和栅介质层；在栅极和栅介质层周围形成侧墙；之后，对基底进行离子注入，形成源区和漏区。形成源区和漏区后，形成介质层，覆盖基底、栅极和侧墙；在层间介质层中形成接触插栓，分别与相邻两栅极之间的源区、漏区以及栅极进行电连接。
由于，相邻两栅极之间需要形成接触插栓，因此相邻两栅极之间的距离至少应该大于接触插栓的尺寸。这样，限制了半导体器件集成度的提高。
现有技术中，有许多关于半导体器件形成方法的专利文献，例如2012年5月23日公布的公布号为CN102468150A的中国专利文献，然而均没有解决以上技术问题。
因此有必要提出一种新的半导体器件，解决半导体集成度难以提高的问题。
发明内容
本发明解决的问题是现有技术的半导体集成度难以提高。
为解决上述问题，本发明一种半导体器件的形成方法，包括：
形成导电的半导体层，覆盖基底、位于基底上的栅极；
形成导电的半导体层后，对所述基底进行离子注入，在所述栅极两侧的基底中形成源极和漏极，源极和漏极中的离子浓度相同。
可选的，所述导电的半导体层为多晶硅层。
可选的，形成多晶硅层的工艺为沉积工艺，工艺参数包括：沉积温度为530℃-610℃，反应腔室内的压强为10-85mtorr。
可选的，共漏极的相邻两栅极之间的半导体层的厚度大于非共漏极的相邻两栅极之间的半导体层的厚度。
可选的，共漏极的相邻两栅极之间的半导体层的厚度大于所述栅极的高度。
可选的，共漏极的相邻两栅极之间的距离小于等于非共漏极的相邻两栅极之间的半导体层厚度的两倍。
可选的，形成半导体层后，进行离子注入之前，还包括，去除栅极上的部分半导体层。
可选的，进行离子注入后，形成介质层，覆盖所述基底、栅极和半导体层；
在所述介质层中形成接触插栓，与所述源极、漏极上的半导体层电连接。
可选的，所述栅极周围具有侧墙。
可选的，所述栅极和所述基底之间具有栅介质层。
本发明还提供一种半导体器件，包括：
基底；
位于所述基底上的栅极，位于所述栅极和基底之间的栅介质层；
位于所述栅极两侧、基底中的源极、漏极，所述源极和漏极的离子浓度相同；
位于所述源极、漏极上导电的半导体层。
可选的，所述导电的半导体层为多晶硅层。
可选的，多晶硅层的形成工艺为沉积工艺，工艺参数包括：沉积温度为530℃-610℃，反应腔室内的压强为10-85mtorr。
可选的，共漏极的相邻两栅极之间的半导体层的厚度大于非共漏极的相邻两栅极之间的半导体层的厚度。
可选的，共漏极的相邻两栅极之间的半导体层的厚度大于等于所述栅极的高度。
可选的，共漏极的相邻两栅极之间的距离小于等于非共漏极的相邻两栅极之间的半导体层厚度的两倍。
可选的，所述栅极周围具有侧墙。
与现有技术相比，本发明具有以下优点：
本发明半导体器件形成方法，在形成栅极后，形成导电的半导体层覆盖基底、位于基底上的栅极；之后，对所述基底进行离子注入，在所述栅极两侧的基底中形成源极和漏极，而且形成的源极和漏极中的离子浓度相同。这样在之后，将位于栅极上的部分半导体层去除，之后形成接触插栓时，由于半导体层具有导电性，可以通过该半导体层将接触插栓和源极、漏极电连接。导电的半导体层将接触插栓和源极、漏极电连接的位置垫高，相当于拓宽了接触插栓可以容纳的空间，因此，相对于现有技术相邻两栅极之间的距离可以减小，半导体器件的集成度相对于现有技术可以进一步提高。而且，导电的半导体层不会使源极和漏极的离子浓度不一致。
在具体实施例中，半导体层为多晶硅层，而且，多晶硅层的形成工艺为沉积工艺，工艺参数包括：沉积温度为530℃-610℃，反应腔室内的压强为10-85mtorr。利用该工艺形成的多晶硅层，对离子注入过程中，离子的扩散受多晶硅层厚度的影响很小，因此当相邻两栅极之间的距离进一步缩小，导致在共漏极的相邻两栅极之间的多晶硅层的厚度大于非共漏极相邻两栅极之间的多晶硅层的厚度时，栅极两侧的源极和漏极的浓度也可以基本相同。这样可以进一步提高半导体器件的集成度。
附图说明
图1是本发明具体实施例的形成半导体器件的方法的流程示意图；
图2-图5是本发明具体实施例的形成半导体器件的方法的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
图1是本发明具体实施例的形成半导体器件的方法的流程示意图，图2-图5是本发明具体实施例的形成半导体器件的方法的剖面结构示意图。结合参考图1和图2-图5详述本发明具体实施例的形成半导体器件的方法。
结合参考图1和图2，执行步骤S11，提供基底10，所述基底10上形成有栅极11、位于栅极11和基底10之间的栅介质层12。基底10的材料可以为单晶的硅或硅锗；也可以是绝缘体上硅（SOI）；或者还可以包括其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。在所述基底10中形成有浅沟槽隔离结构（STI）14等。栅极11和栅介质层12周围形成有侧墙13。
需要说明是，基底10上的栅极为多个，其中一些相邻的栅极共漏极，另一些相邻的栅极不共漏极，不共漏极的相邻栅极之间通过浅沟槽隔离结构隔开。图示中仅示意出两个共漏极的栅极，起到说明本发明的目的。
结合参考图1和图3，执行步骤S12，形成导电的半导体层15，覆盖基底10、位于基底10上的栅极11。具体来说，导电的半导体层15覆盖整个基底10，相应的也就覆盖在基底10上形成的结构，包括栅极11、侧墙13、浅沟槽隔离结构14。半导体层15的材料可以为多晶硅、多晶锗、多晶锗硅等。
现有技术中，相邻两栅极之间需要形成接触插栓，因此相邻两栅极之间的距离至少应该大于接触插栓的尺寸，然而当半导体器件的集成度越来越高，器件的特征尺寸越来越小时，相邻两栅极之间的距离不能无限减小，必须预留出接触插栓的位置，这样，限制了半导体器件集成度的提高。由于相邻两栅极之间的距离由基底向上逐渐增大，本发明中，通过形成导电的半导体层，垫高之后形成的源极、漏极与接触插栓电连接的位置，因此形成导电的半导体层也就相当于拓宽了形成接触插栓位置处的空间，这样可以使半导体器件的集成度进一步提高。
当基底上所有的相邻栅极之间的距离大于一定值时，导电的半导体层15在基底上各处的厚度基本相同。在形成半导体层15后，对基底10进行离子注入形成源极、漏极时，源极和漏极中的离子浓度基本相同，半导体层15对离子注入的影响比较小，不会影响源极、漏极的性能。
当半导体层15在基底上各处的厚度基本相同时，形成半导体层15的方法可以为常规的沉积工艺。比如，当半导体层15选择多晶硅时，多晶硅的沉积工艺参数为：沉积温度620℃，反应腔室内的压强为0.1Torr-0.3Torr。
然而，当半导体器件的集成度进一步提高，器件的特征尺寸进一步缩小时，会出现共漏极的相邻两栅极之间的距离小于非共漏极的相邻两栅极之间的距离，利用沉积工艺沉积半导体层15时，参考图3，会出现共漏极的相邻两栅极之间的半导体层151的厚度大于非共漏极相邻两栅极之间的半导体层152的厚度。在之后，对基底进行离子注入形成源极、漏极时，由于半导体层厚度的影响会出现共漏极的相邻两栅极的源极、漏极的离子浓度不一致的问题。由于漏极上的半导体层151的厚度大于源极上的半导体层152的厚度，导致漏极中的离子浓度小于源极中的离子浓度。
为了克服共漏极的相邻两栅极的源极、漏极离子浓度不一致的问题，该实施例中，调节形成半导体层的工艺，不利用常规的沉积工艺形成半导体层，使半导体层的厚度基本不会影响源极、漏极的离子注入，也就是说，离子在半导体层中的扩散系数非常大，以至于离子注入对厚度的变化不敏感，从而使源极、漏极中的离子浓度一致，基本相同。比如，当半导体层选择多晶硅层时，形成多晶硅层的工艺为沉积工艺，工艺参数包括：沉积温度为530℃-610℃，反应腔室内的压强为10-85mtorr。在离子注入形成源极、漏极后，经过次级离子质谱法（secondary ion mass spectroscopy）实验证明，共漏极的相邻两栅极的源极、漏极的离子浓度基本相同，不受多晶硅层厚度的影响。
当然，本发明中，半导体层的材料不限于多晶硅，也可以为多晶锗、多晶锗硅等。相应的，需要调节沉积的工艺参数，以使对源极、漏极的离子注入受半导体层厚度的影响比较小，可以使共漏极的相邻两栅极的源极、漏极的离子浓度基本相同。
需要说明的是，半导体层厚度不一致时，采用的非常规沉积工艺形成半导体层的方法也适用于半导体层厚度一致时，半导体层的沉积。
在本发明具体实施例中，半导体层厚度不一致时，可以为：共漏极的相邻两栅极之间的半导体层的厚度大于等于所述栅极的高度，而非共漏极的相邻两栅极之间的半导体层的厚度小于所述栅极的高度。通常在共漏极的相邻两栅极之间的距离小于等于非共漏极的相邻两栅极之间的半导体层厚度的两倍时，会出现半导体层厚度不一致的问题。
形成半导体衬底后，结合参考图1和图4，执行步骤S13，对所述半导体层15进行图形化，去除栅极上的部分半导体层。去除栅极上的部分半导体层目的主要是将半导体层根据栅极的分布分成一个个的导电块，如果不去除，半导体层会是一整层的导电层，之后形成的接触插栓就会相互电导通。
本发明具体实施例中，对所述半导体层15进行图形化的方法为光刻、刻蚀。在此不做详述。
结合参考图1和图5，执行步骤S14，形成导电的半导体层15后，对所述基底10进行离子注入，在所述栅极两侧的基底中形成源极16和漏极17，源极和漏极中的离子浓度相同。需要说明的是，本发明中提到的源极和漏极中的离子浓度相同，并不代表源极和漏极中的离子浓度完全相同，允许两者之间在一定的工艺条件下存在一定的误差，只要不影响半导体器件的性能即可。
在该具体实施例中，是对半导体层15图形化后，才对基底10进行离子注入，在其他实施例中，也可以为先对基底进行离子注入，形成源极、漏极后，再对半导体层15进行图形化，去除栅极上的部分半导体层。
进行离子注入后，形成介质层，覆盖所述基底、栅极和半导体层；在所述介质层中形成接触插栓，与所述源极、漏极上的半导体层电连接。形成介质层、接触插栓的方法为本领域技术人员的公知技术，在此不做赘述。
参考图5，本发明还提供了一种半导体器件，包括：
基底10；
位于所述基底上10的栅极11；所述栅极11和所述基底10之间具有栅介质层12；
位于所述栅极11两侧、基底10中的源极16、漏极17，所述源极16和漏极17的离子浓度相同；
位于所述源极16、漏极17上导电的半导体层15。
本发明具体实施例中，栅极11和栅介质层12周围具有侧墙13。
所述导电的半导体层的材料可以为多晶硅、多晶锗、多晶锗硅等。
本发明中，源极和漏极上的导电的半导体层15的厚度可以相同，也可以不相同。
当源极和漏极上的导电的半导体层15的厚度相同时，导电的半导体层可以为由常规的沉积工艺形成的半导体层。比如，当半导体层15选择多晶硅时，多晶硅的沉积工艺参数为：沉积温度620℃，反应腔室内的压强为0.1Torr-0.3Torr。
当共漏极的相邻两栅极之间的半导体层的厚度151大于非共漏极相邻两栅极之间的半导体层152的厚度，比如共漏极的相邻两栅极之间的半导体层的厚度大于等于所述栅极的高度，导电的半导体层不是由常规的沉积工艺形成的半导体层，比如，当半导体层为多晶硅层时，多晶硅层的形成工艺为沉积工艺，工艺参数包括：沉积温度为530℃-610℃，反应腔室内的压强为10-85mtorr。
另外，在该实施例中，共漏极的相邻两栅极之间的距离d1小于等于非共漏极的相邻两栅极之间的半导体层厚度d2的两倍，图5中并没有按比例进行绘制。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (9)

1.一种半导体器件的形成方法，其特征在于，包括：
形成导电的半导体层，覆盖基底、位于基底上的栅极；
形成导电的半导体层后，对所述基底进行离子注入，在所述栅极两侧的基底中形成源极和漏极，源极和漏极中的离子浓度相同；
进行离子注入后，形成介质层，覆盖所述基底、栅极和半导体层；
在所述介质层中形成接触插栓，与所述源极、漏极上的半导体层电连接。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述导电的半导体层为多晶硅层。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，形成多晶硅层的工艺为沉积工艺，工艺参数包括：沉积温度为530℃-610℃，反应腔室内的压强为10-85mtorr。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，共漏极的相邻两栅极之间的半导体层的厚度大于非共漏极的相邻两栅极之间的半导体层的厚度。
5.如权利要求4所述的半导体器件的形成方法，其特征在于，共漏极的相邻两栅极之间的半导体层的厚度大于等于所述栅极的高度。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，共漏极的相邻两栅极之间的距离小于等于非共漏极的相邻两栅极之间的半导体层厚度的两倍。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，形成半导体层后，进行离子注入之前，还包括，去除栅极上的部分半导体层。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极周围具有侧墙。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极和所述基底之间具有栅介质层。
CN201210364952.2A 2012-09-26 2012-09-26 半导体器件及其形成方法 Active CN103681280B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210364952.2A CN103681280B (zh) 2012-09-26 2012-09-26 半导体器件及其形成方法
TW102113279A TWI520338B (zh) 2012-09-26 2013-04-15 Semiconductor device and method for forming the same
KR1020130055018A KR101466847B1 (ko) 2012-09-26 2013-05-15 반도체 소자 및 그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210364952.2A CN103681280B (zh) 2012-09-26 2012-09-26 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN103681280A CN103681280A (zh) 2014-03-26
CN103681280B true CN103681280B (zh) 2016-12-21

Family

ID=50318483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210364952.2A Active CN103681280B (zh) 2012-09-26 2012-09-26 半导体器件及其形成方法

Country Status (3)

Country Link
KR (1) KR101466847B1 (zh)
CN (1) CN103681280B (zh)
TW (1) TWI520338B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691308A (zh) * 2004-04-28 2005-11-02 海力士半导体有限公司 形成半导体器件的接触插塞的方法
CN1855497A (zh) * 2005-04-18 2006-11-01 力晶半导体股份有限公司 非挥发性存储器及其制造方法与操作方法
CN1893016A (zh) * 2005-04-21 2007-01-10 海力士半导体有限公司 使用固相外延法形成半导体器件接触的方法
CN101399206A (zh) * 2007-09-29 2009-04-01 力晶半导体股份有限公司 制作快闪存储器的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114609A (ja) * 1991-10-21 1993-05-07 Sharp Corp 半導体装置の製造方法
KR970006224B1 (ko) * 1992-12-02 1997-04-24 마쯔시다 덴기 산교 가부시끼가이샤 고밀도 dram의 제조방법 및 고밀도 dram
KR20060008479A (ko) * 2004-07-21 2006-01-27 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691308A (zh) * 2004-04-28 2005-11-02 海力士半导体有限公司 形成半导体器件的接触插塞的方法
CN1855497A (zh) * 2005-04-18 2006-11-01 力晶半导体股份有限公司 非挥发性存储器及其制造方法与操作方法
CN1893016A (zh) * 2005-04-21 2007-01-10 海力士半导体有限公司 使用固相外延法形成半导体器件接触的方法
CN101399206A (zh) * 2007-09-29 2009-04-01 力晶半导体股份有限公司 制作快闪存储器的方法

Also Published As

Publication number Publication date
KR101466847B1 (ko) 2014-12-02
CN103681280A (zh) 2014-03-26
TWI520338B (zh) 2016-02-01
KR20140040616A (ko) 2014-04-03
TW201413956A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
CN106298941B (zh) 屏蔽栅沟槽功率器件及其制造方法
CN103456791B (zh) 沟槽功率mosfet
CN103000673B (zh) 半导体器件及其制造方法
CN105702739B (zh) 屏蔽栅沟槽mosfet器件及其制造方法
CN106298778A (zh) 半导体器件及其制造方法及包括该器件的电子设备
US20190280119A1 (en) Super junction power transistor and preparation method thereof
US20130228857A1 (en) Method of forming an assymetric poly gate for optimum termination design in trench power mosfets
CN112864018B (zh) 沟槽型场效应晶体管结构及其制备方法
CN103346166A (zh) 半导体器件及其制作方法
CN108767004A (zh) 一种分离栅mosfet器件结构及其制造方法
CN105551964A (zh) 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法
CN105655402B (zh) 低压超结mosfet终端结构及其制造方法
CN108231884A (zh) 屏蔽栅极沟槽式半导体装置及其制造方法
CN104538445A (zh) 一种高压pmos器件及其制作工艺流程
CN108091573A (zh) 屏蔽栅沟槽mosfet esd结构及其制造方法
WO2022095425A1 (zh) 半导体器件及其制备方法
CN105513971A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
CN113130633B (zh) 沟槽型场效应晶体管结构及其制备方法
CN102148164B (zh) Vdmos器件的形成方法
CN108400166A (zh) 在端子降低表面电场区域中具有端子沟槽的功率晶体管
US20100276810A1 (en) Semiconductor device and fabrication method thereof
CN103681280B (zh) 半导体器件及其形成方法
CN112652652A (zh) 沟槽型场效应晶体管结构及其制备方法
CN103066102B (zh) 提升崩溃电压的沟槽式功率半导体元件及其制造方法
CN210156381U (zh) 一种具有截止环结构的功率半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant