CN1917182A - 非挥发性存储器及其制造方法与操作方法 - Google Patents

Abstract

一种非挥发性存储器，此非挥发性存储器具有基底、选择栅极、二电荷储存层、二源极/漏极区与控制栅极。基底中设置至少二沟槽。选择栅极设置于二沟槽之间的基底上。二电荷储存层分别设置于二沟槽邻接选择栅极的侧壁上。二源极/漏极区分别设置于二沟槽底部的基底中。控制栅极设置于基底上，并填满二沟槽。

Description

非挥发性存储器及其制造方法与操作方法

技术领域

本发明涉及一种半导体元件，特别是涉及一种非挥发性存储器及其制造方法与操作方法。

背景技术

在各种非挥发性存储器产品中，具有可进行多次数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点的可电抹除且可程序只读存储器(EEPROM)，已成为个人计算机和电子设备所广泛采用的一种存储器元件。

典型的可电抹除且可程序只读存储器以掺杂的多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。而且，浮置栅极与控制栅极之间以介电层相隔，而浮置栅极与基底间以穿隧氧化层(Tunneling Oxide)相隔。当对快闪存储器进行写入/抹除(Write/Erase)数据的操作时，通过于控制栅极与源极/漏极区施加偏压，以使电子注入浮置栅极或使电子从浮置栅极拉出。而在读取快闪存储器中的数据时，于控制栅极上施加一工作电压，此时浮置栅极的带电状态会影响其下通道(Channel)的开/关，而此通道的开/关即为判读数据值“0”或“1”的依据。

当上述可电抹除且可程序只读存储器在进行数据的抹除时，由于从浮置栅极排出的电子数量不易控制，故易使浮置栅极排出过多电子而带有正电荷，谓之过度抹除(Over-erase)。当此过度抹除现象太过严重时，甚至会使浮置栅极下方的通道在控制栅极未加工作电压时，即持续呈导通状态，而导致数据的误判。

于是，为了解决元件过度抹除的问题，许多可电抹除且可程序只读存储器会采用分离栅极(Split Gate)的设计。其结构特征除了控制栅极与浮置栅极之外，还具有位于控制栅极与浮置栅极侧壁、基底上方的选择栅极(或称为抹除栅极)。其中，此选择栅极与控制栅极、浮置栅极和基底之间以另一层栅间介电层相隔。如此当过度抹除现象太过严重时，亦即浮置栅极下方通道在控制栅极未施加工作电压状态下即呈现导通的状态时，选择栅极下方的通道仍能保持关闭状态。亦即选择栅极的关闭，会使得漏极区与源极区呈现非导通的状态，如此能防止数据的误判。

然而，由于分离栅极结构需要较大的分离栅极区域而具有较大的存储单元尺寸，因此其存储单元尺寸较具有堆栈式栅极存储单元尺寸大，而产生所谓无法增加元件集成度的问题。在目前提高元件集成度的趋势下，如何制造尺寸缩小、高集成度，又能兼顾其品质的存储器元件是产业的一致目标。

发明内容

有鉴于此，本发明的一目的就是在提供一种非挥发性存储器及其制造方法与操作方法，此种非挥发性存储器在单一存储单元中可以储存二位数据，因此可以提升元件的集成度。

本发明的再一目的是提供一种非挥发性存储器及其制造方法与操作方法，可以有效率的进行程序化，而提高元件操作速率。

本发明的又一目的是提供一种非挥发性存储器及其制造方法与操作方法，此种非挥发性存储器的工艺简单，而可以减少制造成本。

本发明提出一种非挥发性存储器，此非挥发性存储器包括：基底、选择栅极、二电荷储存层、二源极/漏极区与控制栅极。基底中设置至少二沟槽。选择栅极设置于二沟槽之间的基底上。二电荷储存层分别设置于二沟槽邻接选择栅极的侧壁上。二源极/漏极区分别设置于二沟槽底部的基底中。控制栅极设置于基底上，并填满二沟槽。

在上述的非挥发性存储器中，二电荷储存层的材料包括掺杂多晶硅或氮化硅。而且，二电荷储存层邻接选择栅极之处分别具有尖角。二电荷储存层与基底之间设置有一穿隧介电层。二电荷储存层与控制栅极之间设置有栅间介电层。选择栅极的材料包括掺杂多晶硅。选择栅极与基底之间设置有选择栅极介电层。

本发明提出一种非挥发性存储器，此非挥发性存储器包括：基底、多个选择栅极、多个电荷储存层、多条位线、多条字线。基底中设置多个沟槽，这些沟槽往第一方向延伸。多个选择栅极分别设置于每两相邻两沟槽之间的该基底上，这些选择栅极往第一方向延伸。多个电荷储存层分别设置于沟槽的侧壁。多条位线设置于沟槽底部的基底中。多条字线平行设置于基底上，并填满沟槽，这些字线往一第二方向延伸，第二方向与第一方向交错。

在上述的非挥发性存储器中，电荷储存层的材料包括掺杂多晶硅或氮化硅。各电荷储存层邻接各选择栅极之处具有尖角。各电荷储存层与基底之间设置有穿隧介电层。各电荷储存层与各字线之间设置有栅间介电层。

在上述的非挥发性存储器中，在两相邻位线之间的基底中设置有抗击穿掺杂区。各选择栅极与基底之间设置有选择栅极介电层。设置于沟槽侧壁的电荷储存层是彼此分开的。

本发明的非挥发性存储器，由于在存储单元之间并没有间隙，因此可以提升存储器的集成度。而且，在各沟槽的两侧壁的电荷储存层邻接选择栅极结构的二电荷储存层)分别可储存一位的数据，亦即本发明的非挥发性存储器的单一存储单元可储存二位的数据。而且，通过控制沟槽的深度，也能够控制存储单元的通道长度，而避免存储单元不正常的电性贯通。

本发明提供一种非挥发性存储器的制造方法，首先提供基底，并于基底上形成往一第一方向延伸的多个第一导体层。接着，以第一导体层为掩模，移除部分基底以于基底中形成多个沟槽。于基底上形成第一介电层，并于沟槽的两侧壁分别形成第一电荷储存层及第二电荷储存层。然后，于沟槽底部的基底中形成多个掺杂区，并于基底上形成第二介电层。之后，于基底上形成往一第二方向延伸的多个第二导体层，这些第二导体层填满沟槽，且第二方向与第一方向交错。

在上述的非挥发性存储器的制造方法中，于沟槽的两侧壁分别形成第一电荷储存层及第二电荷储存层步骤如下。首先，于沟槽内填入电荷储存材料层。然后进行回蚀刻步骤，以使电荷储存材料层的顶部低于基底表面。于沟槽的侧壁形成间隙壁，并覆盖住部分电荷储存材料层。之后，以间隙壁与第一导体层为蚀刻掩模，移除部分电荷储存材料层，而于沟槽的侧壁形成第一电荷储存层及第二电荷储存层。

在上述的非挥发性存储器的制造方法中，于沟槽的侧壁形成第一电荷储存层及第二电荷储存层的方法是先于沟槽内填入电荷储存材料层，然后图案化电荷储存材料层，以于沟槽的侧壁形成第一电荷储存层及第二电荷储存层。

在上述的非挥发性存储器的制造方法中，于基底上形成第一导体层的方法是先于基底上形成栅介电层后，于栅介电层上形成导体材料层。于导体材料层上形成顶盖层后，图案化顶盖层、导体材料层与栅介电层。

在上述的非挥发性存储器的制造方法中，第一电荷储存层及第二电荷储存层的材料包括掺杂多晶硅或氮化硅。

本发明的非挥发性存储器的制造方法，由于电荷储存层(浮置栅极)与控制栅极形成于基底的沟槽中，因此其存储单元尺寸可以缩小，而可以增加元件的集成度。在各沟槽的两侧壁的电荷储存层(邻接第一导体层的二电荷储存层)分别可储存一位的数据，亦即本发明的非挥发性存储器的单一存储单元可储存二位的数据。而且，通过控制沟槽的深度，也能够控制存储单元的通道长度，而避免存储单元不正常的电性贯通。此外，本发明的非挥发性存储器的工艺较为简单，且可以提升存储器阵列的集成度。

本发明提出一种非挥发性存储器的操作方法，适用于上述的存储器阵列。此存储器阵列包括：多个选择栅极设置于基底上，且相邻二选择栅极之间的基底中分别具有一沟槽；多个电荷储存层分别设置于沟槽邻接选择栅极的侧壁上；多个控制栅极填入相邻二选择栅极之间的些沟槽中；多条字线在列方向上平行排列连接同一列的控制栅极；多条选择栅极线在行方向上平行排列连接同一行的选择栅极；多条位线，在行方向上平行排列，设置于沟槽下方的基底中；其中在列方向上相邻二控制栅极、位于相邻二控制栅极之间的选择栅极与邻接选择栅极的二电荷储存层分别构成一存储单元；各存储单元中，选择栅极的第一侧的电荷储存层为第一位，选择栅极的第二侧的电荷储存层为第二位：此方法包括在进行程序化操作时，于选定存储单元所连接的选定字线施加第一电压；于位于选定存储单元的第一位侧的第一选定位线施加第二电压；于位于选定存储单元的第二位侧的第二选定位线施加第三电压；于选定存储单元的选定选择栅极线施加第四电压，其中第四电压接近选择栅极的启始电压，第二电压大于第三电压，第一电压大于第二电压，以利用源极侧注入效应程序化第一位。

在上述的非挥发性存储器的操作方法中，第一电压为8伏特左右，第二电压为5伏特左右，第三电压为0伏特左右，第四电压为2伏特左右。

在上述的非挥发性存储器的操作方法中，还包括在进行程序化操作时，于选定存储单元所连接的选定字线施加第一电压；于位于选定存储单元的第一位侧的第一选定位线施加第三电压；于位于选定存储单元的第二位侧的第二选定位线施加第二电压；于选定存储单元的选定选择栅极线施加第四电压，其中第四电压接近选择栅极的启始电压，第二电压大于第三电压，第一电压大于第二电压，以利用源极侧注入效应程序化第二位。

在上述的非挥发性存储器的操作方法中，第一电压为8伏特左右，第二电压为5伏特左右，第三电压为0伏特左右，第四电压为2伏特左右。

在上述的非挥发性存储器的操作方法中，进行程序化操作时，包括于未选定的选择栅极线为施加第五电压，使未选定的选择栅极下方的通道关闭。第五电压为-1伏特左右。

在上述的非挥发性存储器的操作方法中，于进行抹除操作时，于字线施加第六电压，于基底施加第七电压，以使储存在电荷储存层中的电子导入字线中，其中第六电压与第七电压的一电压差会引发FN穿隧效应。

在上述的非挥发性存储器的操作方法中，电压差为12至20伏特左右。第六电压为15伏特，第七电压为0伏特。

在上述的非挥发性存储器的操作方法中，第六电压为10伏特，第七电压为-5伏特。

在上述的非挥发性存储器的操作方法中，于进行抹除操作时，于选择栅极线施加第八电压，于基底施加第九电压，以使储存在电荷储存层中的电子导入选择栅极线中，其中第八电压与第九电压的电压差会引发FN穿隧效应。

在上述的非挥发性存储器的操作方法中，电压差为12至20伏特左右。第八电压为15伏特左右，第九电压为0伏特左右。

在上述的非挥发性存储器的操作方法中，于进行读取操作时，于选定存储单元所连接的选定字线施加第十电压；于位于该选定存储单元的第一位侧的第一选定位线施加第十一电压；于位于选定存储单元的第二位侧的第二选定位线施加第十二电压；于选定存储单元的选定选择栅极线施加第十三电压，以读取第一位，第十一电压大于第十二电压，第十电压大于未存电子的存储单元的启始电压、且小于存有电子的存储单元的启始电压。

在上述的非挥发性存储器的操作方法中，第十电压为5伏特～7伏特左右，第十一电压为1.5伏特左右，第十二电压为0伏特左右，第十三电压为4伏特左右。

在上述的非挥发性存储器的操作方法中，于进行读取操作时，于选定存储单元所连接的选定字线施加第十电压；于位于选定存储单元的第一位侧的第一选定位线施加第十二电压；于位于选定存储单元的第二位侧的第二选定位线施加第十一电压；于选定存储单元的选定选择栅极线施加第十三电压，以读取第二位，第十一电压大于第十二电压，第十电压大于未存电子的存储单元的启始电压、且小于存有电子的该些存储单元的启始电压。

在上述的非挥发性存储器的操作方法中，第十电压为5伏特～7伏特左右，第十一电压为1.5伏特左右，第十二电压为0伏特左右，第十三电压为4伏特左右。

在本发明的非挥发性存储器的操作方法中，其利用源极侧注入效应(Source-Side Injection，SSI)以单一存储单元的单一位为单位进行程序化，并利用FN穿隧效应进行存储单元的抹除。因此，其电子注入效率较高，故可以降低操作时的存储单元电流，并同时能提高操作速度。因此，电流消耗小，可有效降低整个芯片的功率损耗。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。

附图说明

图1A所绘示为本发明的非挥发性存储器的一优选实施例的上视图。

图1B为所绘示为图1A中沿A-A’线的结构剖面图。

图1C为所绘示为图1A中沿B-B’线的结构剖面图。

图2所绘示为本发明的一优选实施例的存储器阵列的电路简图。

图3A为本发明的非挥发性存储器的程序化操作的一实例的示意图。

图3B为本发明的非挥发性存储器的程序化操作的另一实例的示意图。

图3C为本发明的非挥发性存储器的读取操作的一实例的示意图。

图3D为本发明的非挥发性存储器的读取操作的另一实例的示意图。

图3E为本发明的非挥发性存储器的抹除操作的一实例的示意图。

图3F为本发明的非挥发性存储器的抹除操作的一实例的示意图。

图4A至图4E为绘示本发明的非挥发性存储器的一优选实施例的制造流程剖面图。

简单符号说明

100、200：基底

102：元件隔离结构

104a～104c：选择栅极结构

106a～106f、214a、214b：电荷储存层

108a～108e：控制栅极。

112a～112d、210：沟槽

114：选择栅极介电层

116：选择栅极

118、206、206a：顶盖层

120、216：间隙壁

122：尖角

124、212：穿隧介电层

126、220：栅间介电层

128a～128d：掺杂区(源极/漏极区)

130、224：抗击穿掺杂区

202、202a：介电层

204：导体材料层

208：选择栅极结构

204a、222：导体层

214：电荷储存材料层

218：源极/漏极区

M11～M33：存储单元

WL1～WL3：字线

SG1～SG3：选择栅极线

BL1～BL4：位线

具体实施方式

图1A所绘示为本发明的非挥发性存储器的一优选实施例的上视图。图1B为所绘示为图1A中沿A-A’线的结构剖面图。图1C为所绘示为图1A中沿B-B’线的结构剖面图。

请参照图1A，本发明的非挥发性存储器的阵列，包括基底100、多个存储单元M11～M33、多条字线WL1～WL3、多条选择栅极线SG1～SG3、位线BL1～BL4。

基底100例如是硅基底，在基底100中设置有多个元件隔离结构102以定义出有源区。这些元件隔离结构102平行排列，并往X方向延伸

存储单元M11～M33，设置于基底100上并排列成行/列阵列。多条字线WL1～WL3分别连接同一列存储单元的控制栅极，多条字线WL1～WL3例如是平行排列，并往X方向延伸。选择栅极线SG1～SG3分别连接同一行存储单元的选择栅极，选择栅极线SG1～SG3例如是平行排列，并往Y方向延伸，且X方向与Y方向交错。位线BL1～BL4分别连接同一行存储单元的源极/漏极区，位线BL1～BL4例如是平行排列，并往Y方向延伸，其相邻两的存储单元会共享一条位线(源极/漏极区)。

接着，说明本发明的非挥发性存储器的结构。在此仅以字线WL1所串接的存储单元M11～存储单元M13为例作说明。

请同时参照图1A、图1B、图1C，本发明的非挥发性存储器结构包括基底100、多个选择栅极结构104a～104c、多个电荷储存结构106a～106f、多个控制栅极108a～108e。

基底100例如是硅基底。在基底100中例如是设置有p型井区。而且在基底100中具有多个沟槽112a～112d，这些沟槽112a～112d例如是平行排列，并往Y方向延伸。

选择栅极结构104a～104c例如是分别设置于相邻两沟槽112a～112d之间的基底100上。选择栅极结构104a～104c分别包括选择栅极介电层114、选择栅极116、顶盖层118与间隙壁120。选择栅极介电层114例如是设置于选择栅极116与基底100之间。选择栅极介电层104的材料例如是氧化硅。选择栅极116的材料例如是掺杂多晶硅。顶盖层118设置于选择栅极116顶部。顶盖层118的材料包括绝缘材料，例如是氧化硅、氮化硅等。间隙壁120设置于选择栅极116的侧壁。间隙壁120的材料包括绝缘材料，例如是氧化硅、氮化硅等。选择栅极线SG1～SG3分别连接同一行存储单元的选择栅极116。

电荷储存层106a～106f例如是分别设置于沟槽112a～112d的侧壁。电荷储存层106a～106f的材料包括可储存电荷的材料例如导体材料(如：掺杂多晶硅)或者是电荷陷入材料(如：氮化硅)。当电荷储存层106a～106f的材料为掺杂多晶硅时，电荷储存层106a～106f是作为浮置栅极。如图1B所示，在电荷储存层106a～106f邻接选择栅极结构104a～104c之处可选择是否形成尖角122。此尖角122有利于存储单元的抹除操作。在各电荷储存层106a～106f与基底100之间设置有穿隧介电层124，穿隧介电层124的材料例如是氧化硅。

多个控制栅极108a～108d例如是分别设置于基底100上，并填入两相邻选择栅极结构104a～104c之间的沟槽112a～112d(如图1B所示)。控制栅极108a～108d由字线WL1串接在一起。其中，控制栅极108a～108d与字线WL1例如是一体成型的，亦即控制栅极108a～108d延伸至选择栅极结构104a～104c上方、并彼此连接在一起而构成字线WL1。控制栅极108a～108d(字线WL1)的材料包括导体材料，例如是掺杂多晶硅。在各电荷储存层106a～106f与控制栅极108a～108d之间设置有栅间介电层126。栅间介电层126的材料包括绝缘材料，其可以由一层或一层以上的复合层所构成，例如是氧化硅层、氧化硅/氮化硅层、氧化硅/氮化硅/氧化硅等。

多个掺杂区128a～128d(源极/漏极区)例如是分别设置于沟槽112a～112d底部的基底100中。这些掺杂区128a～128d(源极/漏极区)例如是往Y方向(图1A)延伸，而构成位线BL1～BL4。在两相邻位线BL1～BL4之间的基底100中例如是设置有抗击穿掺杂区130。此抗击穿掺杂区130可避免两相邻位线BL1～BL4之间的不正常的电性贯通。

如图1B所示，相邻二个控制栅极108a～108d、位于相邻二控制栅极108a～108d之间的选择栅极结构104a～104c、邻接选择栅极结构104a～104c的二电荷储存层106a～106f与邻接二电荷储存层106a～106f的掺杂区128a～128d(源极/漏极区)分别构成多个存储单元M11～M3。

举例来说，控制栅极108a、控制栅极108b、选择栅极结构104a与邻接选择栅极结构104a的二电荷储存层106a～106b、邻接二电荷储存层106a～106b的掺杂区128a～128b(源极/漏极区)构成存储单元M11；控制栅极108b、控制栅极108c、选择栅极结构104b与邻接选择栅极结构104a的二电荷储存层106c～106d、邻接二电荷储存层106c～106d的掺杂区128b～128c(源极/漏极区)构成存储单元M12；控制栅极108c、控制栅极108d、选择栅极结构104c与邻接选择栅极结构104c的二电荷储存层106e～106f、邻接二电荷储存层106a～106e的掺杂区128c～128d(源极/漏极区)构成存储单元M13。存储单元M11～M13在X方向(列方向)彼此无间隙串接在一起，且相邻的存储单元M11～M13共享控制栅极108b～108c与掺杂区128b～128c(源极/漏极区)(位线BL2～BL3)。举例来说，存储单元M12与存储单元M11共享控制栅极108b与掺杂区128b(源极/漏极区)(位线BL2)、且存储单元M13与存储单元M12共享控制栅极108c与掺杂区128c(源极/漏极区)(位线BL3)。

各个存储单元M11～M13的电荷储存层106a～106e分别可储存一位的数据。以存储单元M11为例，设置于选择栅极结构104a的左侧的电荷储存层106a(左位)可储存一位的数据，选择栅极结构104a的右侧的电荷储存层106b(右位)也可储存一位的数据。同样的，存储单元M12～M13也分别具有两个电荷储存层(左位与右位)。于是，本发明的非挥发性存储器的单一存储单元可储存二位的数据。另外，由字线WL2～WL3所串接的存储单元M21～M33的结构与存储单元M11～M13相同，在此不再赘述。

在上述非挥发性存储器中由于在存储单元M11～M13之间并没有间隙，因此可以提升存储单元列的集成度。而且，在各沟槽112a～112d的两侧壁的电荷储存层106a～106e(邻接选择栅极结构的二电荷储存层)分别可储存一位的数据，亦即本发明的非挥发性存储器的单一存储单元可储存二位的数据。而且，通过控制沟槽112a～112e的深度，也能够控制存储单元的通道长度，而避免存储单元不正常的电性贯通。

在上述实施例中，以使3个存储单元M11～M13串接在一起为实例做说明。当然，在本发明中串接的存储单元的数目，可以视实际需要串接适当的数目，举例来说，同一条字线可以串接32至64个存储单元。

图2所绘示为本发明的一优选实施例的存储器阵列的电路简图。在此，以存储器阵列中含有9个存储单元为例，以说明本发明的存储器阵列的操作模式。图3A为本发明的非挥发性存储器的程序化操作的一实例的示意图。图3B为本发明的非挥发性存储器的程序化操作的另一实例的示意图。图3C为本发明的非挥发性存储器的读取操作的一实例的示意图。图3D为本发明的非挥发性存储器的读取操作的另一实例的示意图。图3E为本发明的抹除操作的一实例的示意图。图3F为本发明的抹除操作的另一实例的示意图。

请参照图2，存储单元列包括9个存储单元M11～M33、选择栅极线SG1～SG3、字线WL1～WL3、位线BL1～BL4。

各存储单元M11～M33分别包括选择栅极、控制栅极与二个电荷储存层、二个源极/漏极区，且相邻两个存储单元会共享一个控制栅极与一个源极/漏极区。

每个存储单元列例如是由3个存储单元串接在一起，举例来说，存储单元M11～M13串接在一起；存储单元M21～M23串接在一起；存储单元M31～M33串接在一起。

字线WL1～WL3分别连接同一列存储单元的控制栅极，举例来说，字线WL1连接存储单元M11～M13的控制栅极；字线WL2连接存储单元M21～M23的控制栅极；字线WL3连接存储单元M31～M33的控制栅极。

选择栅极线SG1～SG3分别连接同一行存储单元的选择栅极。举例来说，选择栅极线SG1连接存储单元M11～M31的选择栅极；选择栅极线SG2连接存储单元M12～M32的选择栅极；选择栅极线SG3连接存储单元M13～M33的选择栅极。

就本发明的非挥发性存储器的操作方法而言，以下仅提供一优选实施例作为说明。但本发明的非挥发性存储器的操作方法，并不限定于这些方法。在下述的说明中，都是以存储单元M22为例做说明。

请同时参照图2及图3A，在程序化操作时，以于存储单元M22的电荷储存层A(右位)存入电子为例做说明，于选定存储单元M22所连接的选定字线WL2施加电压Vp1，此电压Vp1例如是8伏特左右。于位于电荷储存层A(右位)侧、且与电荷储存层A(右位)相邻的选定位线BL3施加电压Vp2，此电压Vp2例如是5伏特左右。于位于电荷储存层B(左位)侧、且与电荷储存层B(左位)相邻的选定位线BL2施加电压Vp3，此电压Vp3例如是0伏特左右。于选定选择栅极线SG2施加电压Vp4，此电压Vp4例如是2伏特左右。以利用源极侧(Source-Side Injection，SSI)效应，使电子注入电荷储存层A(右位)，而程序化存储单元M22的右位。在此操作中，电压Vp4接近选择栅极的启始电压，电压Vp2大于电压Vp3，电压Vp1大于电压Vp2，以便利用源极侧(Source-Side Injection，SSI)效应进行程序化操作。而且，其它未选定的选择栅极线SG1、SG3等也可以施加电压Vp5，此电压Vp5例如是0伏特或负电压(-1伏特)的电压，使未选定的选择栅极下方的通道关闭。

在上述程序化操作中，由于本发明非挥发性存储器的控制栅极填入基底的沟槽中，当电子从位线BL2往位线BL3移动时，电子经过加速后会直接注入沟槽侧壁的电荷储存层A(右位)，因此可得到较高的注入效率。

请同时参照图2及图3B，以说明于存储单元M22的电荷储存层B(左位)存入电子，而程序化存储单元M22的左位。于选定存储单元M22所连接的选定字线WL2施加电压Vp1，此电压Vp1例如是8伏特左右。于位于电荷储存层B(左位)侧、且与电荷储存层B(左位)相邻的选定位线BL2施加电压Vp2，此电压Vp2例如是5伏特左右。于位于电荷储存层A(右位)侧、且与电荷储存层A(右位)相邻的选定位线BL3施加电压Vp3，此电压Vp3例如是0伏特左右。于选定选择栅极线SG2施加电压Vp4，此电压Vp4例如是2伏特左右。以利用源极侧(Source-Side Injection，SSI)效应，使电子注入电荷储存层A(右位)，而程序化存储单元M22的右位。在此操作中，电压Vp4接近选择栅极的启始电压，电压Vp2大于电压Vp3，电压Vp1大于电压Vp2，以便利用源极侧(Source-Side Injection，SSI)效应进行程序化操作。而且，其它未选定的选择栅极线SG1、SG3等也可以施加电压Vp5，此电压Vp5例如是0伏特或负电压(-1伏特)的电压，使未选定的选择栅极下方的通道关闭。同样的，由于本发明非挥发性存储器的控制栅极填入基底的沟槽中，当电子从位线BL3往位线BL2移动时，电子经过加速后会直接注入沟槽侧壁的电荷储存层B(左位)，因此可得到较高的效率。

请同时参照图2及图3C，在读取存储单元M22的电荷储存层A(右位)时，于选定存储单元M22所连接的选定字线施加电压Vr1，此电压Vr1例如是5伏特～7伏特左右。于位于电荷储存层A(右位)侧、且与电荷储存层A(右位)相邻的选定位线BL3施加电压Vr2，此电压Vr2例如是1.5伏特左右。于位于电荷储存层B(左位)侧、且与电荷储存层B(左位)相邻的选定位线BL2施加电压Vr3，此电压Vr3例如是0伏特左右。于选定选择栅极线SG2施加电压Vr4，此电压Vr4例如是4伏特左右。以读取存储单元M22的右位。在此操作中，电压Vr2大于电压Vr3，电压Vr1应大于未存电子的存储单元的启始电压、且小于存有电子的存储单元的启始电压。

请同时参照图2及图3D，在读取存储单元M22的电荷储存层B(左位)时，于选定存储单元M22所连接的选定字线施加电压Vr1，此电压Vr1例如是3伏特～7伏特左右。于位于电荷储存层B(左位)侧、且与电荷储存层B(左位)相邻的选定位线BL3施加电压Vr2，此电压Vr2例如是1.5伏特左右。于位于电荷储存层A(右位)侧、且与电荷储存层A(右位)相邻的选定位线BL2施加电压Vr3，此电压Vr3例如是0伏特左右。于选定选择栅极线SG2施加电压Vr4，此电压Vr4例如是4伏特左右。以读取存储单元M22的右位。在此操作中，电压Vr2大于电压Vr3，电压Vr1应大于未存电子的存储单元的启始电压、且小于存有电子的存储单元的启始电压。

在进行读取操作时，由于此时电荷储存层中总电荷量为负的存储单元的通道关闭且电流很小，而电荷储存层中总电荷量略正的存储单元的通道打开且电流大，故可通过存储单元的通道开关/通道电流大小来判断储存于此存储单元中的数字信息是“1”还是“0”。

请同时参照图2及图3E，在抹除时，选定字线施加电压Ve1，于该基底施加电压Ve2，使选择栅极线SG1～SG3为浮置，以使储存在电荷储存层中的电子导入字线中，而使存储单元中的数据被抹除。电压Ve1与电压Ve2的电压差会引发通道FN穿隧效应。电压Ve1与电压Ve2的电压差例如是为12至20伏特左右。举例来说，电压Ve1为15伏特，电压Ve2为0伏特电压；Ve1为10伏特，电压Ve2为-5伏特。

在上述实例中，以使电子经由字线而移除为例子作说明，当然本发明亦可以采用使电子经由选择栅极线而移除的方式。请同时参照图2及图3F，在抹除时，选定选择栅极线施加电压Ve1，于该基底施加电压Ve2，使字线WL1～WL3为浮置，以使储存在电荷储存层中的电子导入选择栅极线中，而使存储单元中的数据被抹除。电压Ve1与电压Ve2的电压差会引发通道FN穿隧效应。电压Ve1与电压Ve2的电压差例如是为12至20伏特左右。举例来说，电压Ve1为15伏特，电压Ve2为0伏特电压；Ve1为10伏特，电压Ve2为-5伏特。当采用使电子经由选择栅极线而移除的抹除方法时，在电荷储存层邻接选择栅极结构之处优选是具有尖角。此尖角122有利于存储单元的抹除操作。

在本发明的非挥发性存储器的操作方法中，其利用源极侧注入效应(Source-Side Injection，SSI)以单一存储单元的单一位为单位进行程序化，并利用FN穿隧效应进行存储单元的抹除。因此，其电子注入效率较高，故可以降低操作时的存储单元电流，并同时能提高操作速度。因此，电流消耗小，可有效降低整个芯片的功率损耗。

而且，由于本发明非挥发性存储器的控制栅极填入基底的沟槽中，当电子经过加速后会直接注入沟槽侧壁的电荷储存层，因此可得到较高的电子注入效率。

接着说明本发明的非挥发性存储器的制造方法，图4A至图4E为绘示本发明的非挥发性存储器的优选实施例的制造流程剖面图。图4A至图4E为绘示沿图1A中A-A’线的剖面图。

首先，请参照图4A，提供基底200，此基底200例如是硅基底。接着于基底200中形成元件隔离结构(未绘示)。元件隔离结构的形成方法例如是浅沟槽隔离法。之后，在基底200上依序形成一层介电层202、一层导体材料层204与一层顶盖层206。介电层202的材料例如是氧化硅，其形成方法例如是热氧化法。导体材料层204的材料例如是掺杂的多晶硅，此导体材料层204的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成之或者采用临场注入掺杂物的方式利用化学气相沉积法而形成之。顶盖层206的材料例如是氮化硅，顶盖层206的形成方法例如是化学气相沉积法。

接着，请参照图4B，图案化介电层202、导体材料层204与顶盖层206，以于基底200上形成多个选择栅极结构208。选择栅极结构208例如是由介电层202a、导体层204a与顶盖层206a所构成。导体层204a作为选择栅极，介电层202a作为选择栅极介电层。以顶盖层206a为掩模，移除部分基底200，而于基底200中形成多个沟槽210。移除部分基底200的方法包括干蚀刻法，例如是反应性离子蚀刻法。

接着，请参照图4C，于沟槽210表面形成穿隧介电层212。穿隧介电层212的材料例如是氧化硅，而其形成方法例如是热氧化法。由于采用热氧化法形成穿隧介电层212，因此在导体层204a亦会形成有氧化硅层。接着，于沟槽210中形成电荷储存材料层214。电荷储存材料层214的材料包括导体材料，例如是掺杂多晶硅，而其形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤而形成之。然后，进行回蚀刻步骤，移除部分的电荷储存材料层214，以使电荷储存材料层214的顶部低于基底200表面。

接着，请参照图4D，于沟槽210的侧壁形成间隙壁216，并覆盖住部分的电荷储存材料层214的上表面。其中，间隙壁216的材料例如是与电荷储存材料层214具有不同蚀刻选择性者。间隙壁216的形成方法例如是先形成一层绝缘材料层(未绘示)，然后利用各向异性蚀刻法移除部分绝缘材料层，而形成之。

之后，以顶盖层206a与间隙壁216为蚀刻掩模，再次移除部分的电荷储存材料层214，以于沟槽210的侧壁形成电荷储存层214a及电荷储存层214b。电荷储存层214a及电荷储存层214b例如是作为浮置栅极。

接着，于沟槽210底部的基底200中形成源极/漏极区218。源极/漏极区218的形成方法例如是离子注入工艺。

接着，请参照图4E，于基底200上形成栅间介电层220。栅间介电层220的材料例如是氧化硅/氮化硅/氧化硅。栅间介电层220的形成方法例如可以利用化学气相沉积法依序形成氧化硅层、氮化硅层及氧化硅层。当然，栅间介电层220的形成方法也可以是先以热氧化法形成氧化硅层后，再以化学气相沉积法形成氮化硅层及另一层氧化硅层。而且，栅间介电层220的材料也可以例如是氧化硅或氧化硅/氮化硅。

然后，于基底200上形成多个导体层222，此导体层222填满基底200中的沟槽210。而且，这些导体层222平行排列，且延伸方向与导体层204a(选择栅极)的延伸方向交错。导体层222例如是作为字线。导体层222(字线)的形成步骤例如是先于基底200上形成一层导体材料层，接着利用化学机械研磨法或回蚀刻法进行平坦化，之后图案化此导体材料层而形成多条导体层222(字线)。此导体层的材料例如是掺杂的多晶硅，其形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤而形成之；或者也可以临场注入掺杂物的方式，利用化学气相沉积法而形成之。

之后，源极/漏极区218之间的基底200中形成抗击穿掺杂区224。抗击穿掺杂区224的形成方法例如是离子注入工艺。后续完成存储器阵列的工艺为本领域技术人员所周知，在此不再赘述。

在上述实施例中，电荷储存层214a及电荷储存层214b的形成步骤以形成间隙壁216后，以顶盖层206a与间隙壁216为蚀刻掩模移除部分的电荷储存材料层214为例做说明。当然，本发明亦可以不形成间隙壁216，而直接利用光刻蚀刻工艺图案化电荷储存材料层214而形成电荷储存层214a及电荷储存层214b。

在上述实施例中，电荷储存材料层214的材料是以导体材料(掺杂多晶硅)为例做说明。当然，若电荷储存层214的是材料为电荷陷入材料(例如氮化硅)等，由于电荷陷入材料(例如氮化硅)具有捕捉电子的特性，注入电荷储存材料层214之中的电子会集中于电荷储存材料层214的局部区域上。因此，就不需要进行形成元件隔离结构与将电荷储存材料层214分割成两块的工艺。

在上述实施例中，由于本发明的电荷储存层(浮置栅极)与控制栅极形成于基底的沟槽中，因此其存储单元尺寸可以缩小，而可以增加元件的集成度。在各沟槽的两侧壁的电荷储存层(邻接选择栅极结构的二电荷储存层)分别可储存一位的数据，亦即本发明的非挥发性存储器的单一存储单元可储存二位的数据。而且，通过控制沟槽的深度，也能够控制存储单元的通道长度，而避免存储单元不正常的电性贯通。此外，本发明的非挥发性存储器的工艺较为简单，且可以提升存储器阵列的集成度。

另外，在上述实施例中，以形成三个存储单元结构为实例做说明。当然，使用本发明的非挥发性存储器制造方法，可以视实际需要而形成适当的数目存储单元，举例来说，同一条字线可以串接32至64个存储单元结构。

虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (40)

1、一种非挥发性存储器，包括：

一基底，该基底中设置至少二沟槽；

一选择栅极，设置于该二沟槽之间的该基底上；

二电荷储存层，分别设置于该二沟槽邻接该选择栅极的侧壁上；

二源极/漏极区，分别设置于该二沟槽底部的该基底中；以及

一控制栅极，设置于该基底上，并填满该二沟槽。

2、如权利要求1所述的非挥发性存储器，其中该二电荷储存层的材料包括掺杂多晶硅。

3、如权利要求1所述的非挥发性存储器，其中该二电荷储存层的材料包括氮化硅。

4、如权利要求1所述的非挥发性存储器，其中该二电荷储存层邻接该选择栅极之处分别具有一尖角。

5、如权利要求1所述的非挥发性存储器，其中该选择栅极的材料包括掺杂多晶硅。

6、如权利要求1所述的非挥发性存储器，其中该选择栅极与该基底之间设置有一选择栅极介电层。

7、如权利要求1所述的非挥发性存储器，其中各该些电荷储存层与该基底之间设置有一穿隧介电层。

8、如权利要求1所述的非挥发性存储器，其中该二电荷储存层与该控制栅极之间设置有一栅间介电层。

9、一种非挥发性存储器，包括：

一基底，该基底中设置多个沟槽，该些沟槽往一第一方向延伸；

多个选择栅极，分别设置于每两相邻该些沟槽之间的该基底上，该些选择栅极往该第一方向延伸；

多个电荷储存层，分别设置于该些沟槽的侧壁；

多条位线，设置于该些沟槽底部的该基底中；以及

多条字线，平行设置于该基底上，并填满该些沟槽，该些字线往一第二方向延伸，该第二方向与该第一方向交错。

10、如权利要求9所述的非挥发性存储器，其中该些电荷储存层的材料包括掺杂多晶硅。

11、如权利要求9所述的非挥发性存储器，其中该些电荷储存层的材料包括氮化硅。

12、如权利要求9所述的非挥发性存储器，其中各该些电荷储存层邻接各该些选择栅极之处具有一尖角。

13、如权利要求9所述的非挥发性存储器，其中在两相邻该些位线之间的该基底中设置有一抗击穿掺杂区。

14、如权利要求9所述的非挥发性存储器，其中各该些选择栅极与该基底之间设置有一选择栅极介电层。

15、如权利要求9所述的非挥发性存储器，其中各该些电荷储存层与该基底之间设置有一穿隧介电层。

16、如权利要求9所述的非挥发性存储器，其中各该些电荷储存层与各该些字线之间设置有一栅间介电层。

17、如权利要求9所述的非挥发性存储器，其中设置于该些沟槽侧壁的该些电荷储存层是彼此分开的。

18、一种非挥发性存储器的制造方法，包括：

提供一基底；

于该基底上形成多个第一导体层，该些第一导体层往一第一方向延伸；

以该些第一导体层为掩模，移除部分该基底以于该基底中形成多个沟槽；

形成一第一介电层覆盖于该基底；

于该些沟槽的两侧壁分别形成一第一电荷储存层及一第二电荷储存层；

于该些沟槽底部的该基底中形成多个掺杂区；

于该基底上形成一第二介电层；以及

于该基底上形成多个第二导体层，该些第二导体层往一第二方向延伸，且填满该些沟槽，该第二方向与该第一方向交错。

19、如权利要求18所述的非挥发性存储器的制造方法，其中于该些沟槽的两侧壁分别形成该第一电荷储存层及该第二电荷储存层的方法包括：

于该沟槽内填入一电荷储存材料层；

进行一回蚀刻步骤，以使该电荷储存材料层的顶部低于该基底表面；

于该些沟槽的侧壁形成一间隙壁，并覆盖住部分该电荷储存材料层；以及

以该间隙壁与该些第一导体层为蚀刻掩模，移除部分该电荷储存材料层，而于该沟槽的侧壁形成该第一电荷储存层及该第二电荷储存层。

20、如权利要求18所述的非挥发性存储器的制造方法，其中于该沟槽的侧壁形成该第一电荷储存层及该第二电荷储存层的方法包括：

于该沟槽内填入一电荷储存材料层；以及

图案化该电荷储存材料层，以于该沟槽的侧壁形成该第一电荷储存层及该第二电荷储存层。

21、如权利要求18所述的非挥发性存储器的制造方法，其中于该基底上形成该些第一导体层的方法包括：

于该基底上形成一栅介电层；

于该栅介电层上形成一导体材料层；

于该导体材料层上形成一顶盖层；以及

图案化该顶盖层、该导体材料层与该栅介电层。

22、如权利要求18所述的非挥发性存储器的制造方法，其中该第一电荷储存层及该第二电荷储存层的材料包括掺杂多晶硅。

23、如权利要求18所述的非挥发性存储器的制造方法，其中该第一电荷储存层及该第二电荷储存层的材料包括氮化硅。

24、一种非挥发性存储器的操作方法，适用于一存储器阵列，该存储器阵列包括：多个选择栅极，设置于一基底上，且相邻二选择栅极之间的该基底中分别具有一沟槽；多个电荷储存层，分别设置于该些沟槽邻接该些选择栅极的侧壁上；多个控制栅极，填入相邻二选择栅极之间的该些沟槽中；多条字线，在列方向上平行排列连接同一列的该些控制栅极；多条选择栅极线，在行方向上平行排列连接同一行的该些选择栅极；多条位线，在行方向上平行排列，设置于该些沟槽下方的该基底中；其中在列方向上相邻二控制栅极、位于相邻二控制栅极之间的一选择栅极与邻接该选择栅极的二电荷储存层分别构成一存储单元；各该些存储单元中，该选择栅极的一第一侧的该电荷储存层为一第一位，该选择栅极的一第二侧的该电荷储存层为一第二位：该方法包括：

于进行程序化操作时，于一选定存储单元所连接的一选定字线施加一第一电压；于位于该选定存储单元的该第一位侧的一第一选定位线施加一第二电压；于位于该选定存储单元的该第二位侧的一第二选定位线施加一第三电压；于该选定存储单元的一选定选择栅极线施加一第四电压，其中该第四电压接近该选择栅极的启始电压，该第二电压大于该第三电压，该第一电压大于该第二电压，以利用源极侧注入效应程序化该第一位。

25、如权利要求24所述的非挥发性存储器的操作方法，其中该第一电压为8伏特左右，该第二电压为5伏特左右，该第三电压为0伏特左右，该第四电压为2伏特左右。

26、如权利要求24所述的非挥发性存储器的操作方法，还包括进行程序化操作时，于该选定存储单元所连接的该选定字线施加该第一电压；于位于该选定存储单元的该第一位侧的该第一选定位线施加该第三电压；于位于该选定存储单元的该第二位侧的该第二选定位线施加该第二电压；于该选定存储单元的该选定选择栅极线施加该第四电压，其中该第四电压接近该选择栅极的启始电压，该第二电压大于该第三电压，该第一电压大于该第二电压，以利用源极侧注入效应程序化该第二位。

27、如权利要求26所述的非挥发性存储器的操作方法，其中该第一电压为8伏特左右，该第二电压为5伏特左右，该第三电压为0伏特左右，该第四电压为2伏特左右。

28、如权利要求24所述的非挥发性存储器的操作方法，其中进行程序化操作时，包括于未选定的该些选择栅极线为施加一第五电压，使未选定的该些选择栅极下方的通道关闭。

29、如权利要求28所述的非挥发性存储器的操作方法，其中该第五电压为-1伏特左右。

30、如权利要求24所述的非挥发性存储器的操作方法，还包括于进行抹除操作时，于该些字线施加一第六电压，于该基底施加一第七电压，以使储存在该些电荷储存层中的电子导入该些字线中，其中该第六电压与该第七电压的一电压差会引发FN穿隧效应。

31、如权利要求30所述的非挥发性存储器的操作方法，其中该电压差为12至20伏特左右。

32、如权利要求30所述的非挥发性存储器的操作方法，其中该第六电压为15伏特，该第七电压为0伏特。

33、如权利要求30所述的非挥发性存储器的操作方法，其中该第六电压为10伏特，该第七电压为-5伏特。

34、如权利要求24所述的非挥发性存储器的操作方法，还包括于进行抹除操作时，于该些选择栅极线施加一第八电压，于该基底施加一第九电压，以使储存在该些电荷储存层中的电子导入该些选择栅极线中，其中该第八电压与该第九电压的一电压差会引发FN穿隧效应。

35、如权利要求34所述的非挥发性存储器的操作方法，其中该电压差为12至20伏特左右。

36、如权利要求34所述的非挥发性存储器的操作方法，其中该第八电压为15伏特左右，该第九电压为0伏特左右。

37、如权利要求24所述的非挥发性存储器的操作方法，其中于进行读取操作时，于一选定存储单元所连接的一选定字线施加一第十电压；于位于该选定存储单元的该第一位侧的该第一选定位线施加一第十一电压；于位于该选定存储单元的该第二位侧的该第二选定位线施加一第十二电压；于该选定存储单元的该选定选择栅极线施加该第十三电压，以读取该第一位，该第十一电压大于该第十二电压，该第十电压大于未存电子的该些存储单元的启始电压、且小于存有电子的该些存储单元的启始电压。

38、如权利要求37所述的非挥发性存储器的操作方法，其中该第十电压为5伏特～7伏特左右，该第十一电压为1.5伏特左右，该第十二电压为0伏特左右，该第十三电压为4伏特左右。

39、如权利要求24所述的非挥发性存储器的操作方法，其中于进行读取操作时，于该选定存储单元所连接的该选定字线施加该第十电压；于位于该选定存储单元的该第一位侧的该第一选定位线施加该第十二电压；于位于该选定存储单元的该第二位侧的该第二选定位线施加该第十一电压；于该选定存储单元的该选定选择栅极线施加该第十三电压，以读取该第二位，该第十一电压大于该第十二电压，该第十电压大于未存电子的该些存储单元的启始电压、且小于存有电子的该些存储单元的启始电压。

40、如权利要求39所述的非挥发性存储器的操作方法，其中该第十电压为5伏特～7伏特左右，该第十一电压为1.5伏特左右，该第十二电压为0伏特左右，该第十三电压为4伏特左右。

Images