CN1773711A - 多位非易失性存储器件及其操作方法和制造方法 - Google Patents
多位非易失性存储器件及其操作方法和制造方法 Download PDFInfo
- Publication number
- CN1773711A CN1773711A CNA2005100847911A CN200510084791A CN1773711A CN 1773711 A CN1773711 A CN 1773711A CN A2005100847911 A CNA2005100847911 A CN A2005100847911A CN 200510084791 A CN200510084791 A CN 200510084791A CN 1773711 A CN1773711 A CN 1773711A
- Authority
- CN
- China
- Prior art keywords
- unit cell
- raceway groove
- memory node
- semiconductor substrate
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 230000015654 memory Effects 0.000 claims description 143
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 23
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 10
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 claims description 9
- 230000005641 tunneling Effects 0.000 claims description 9
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 2
- 210000004027 cell Anatomy 0.000 description 131
- 238000007667 floating Methods 0.000 description 8
- 238000009413 insulation Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7887—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
本发明公开一种多位非易失性存储器件、操作该器件的方法以及制造多位非易失性存储器件的方法。形成在半导体衬底上的多位非易失性存储器件的单位单元包括：垂直于半导体衬底的上表面设置的多个沟道；垂直于半导体衬底的上表面在沟道相对侧设置的多个存储节点；围绕沟道及存储节点的上部分和存储节点的侧表面的控制栅极；以及形成在沟道和存储节点之间、沟道和控制栅极之间、以及存储节点和控制栅极之间的绝缘膜。
Description
技术领域
本发明涉及半导体存储器件，更具体地，涉及多位非易失性存储(NVM)器件、操作该器件的方法、及制造多位NVM器件的方法。
背景技术
半导体存储器件分类为易失性存储器件和非易失性存储(NVM)器件。诸如DRAM的易失性存储器件已经被应用到例如计算机，以存储硬盘中的数据及当提供电源时立即处理数据。
然而，随着对移动电话和数码照相机的需求的增加，由于其较使用于计算机中的DRAM的优势，对NVM器件的需求也增加了。例如，NVM器件可以立即处理数据，以及即使电源不再提供也存储数据。
NVM器件的一个例子是具有存储节点的快闪存储器件。依赖存储节点的类型，快闪存储器件被分为浮置栅极器件及具有氧化物/氮化物/氧化物(ONO)结构的SONOS器件。现在描述一个传统的快闪存储器件。
图1是传统浮置栅极快闪存储器件100的截面图。
参照图1，传统快闪存储器件100包括浮置栅极120，其用作存储节点且通过栅极间绝缘膜125与控制栅极130绝缘。另外，浮置栅极120通过栅极绝缘膜115与半导体衬底105绝缘。
在图1所示的传统快闪存储器件100中，当电压提供给控制栅极130时，通过栅极绝缘膜115发生电荷隧穿(charge tunneling)且电荷存储在浮置栅极120内。供选地，电压可施加于半导体衬底105的源极/漏极区域110以产生被注入浮置栅极120的热载流子。
在这种情形下，单元在半导体衬底105的整个表面上被排列成阵列，这样增加了快闪存储器件的集成度。近来，由于其高集成度，NAND阵列快闪存储器件已被应用到高容量器件中。
图2是传统SONOS快闪存储器件150的截面图。
参照图2，传统SONOS型快闪存储器件150包括用作存储节点的氮化物层170。氮化物层170分别通过氧化物层165和175与半导体衬底155和控制栅极180绝缘。
在这个结构中，当电压施加到控制栅极180和半导体衬底155的源极/漏极区域160时，热载流子被注入到氮化物层170。另一方面，当高电压施加到半导体衬底155时，存在于氮化物层170内的电荷被去除。
图1和2所示的传统存储器件100和150具有平面阵列结构。然而，为增加集成度和容量，已有许多用于开发具有三维阵列结构的存储器件的努力。另外，已经研制用于提高存储容量的以多位方式操作单位单元(unit cell)的方法。
发明内容
本发明提供一种多位非易失性存储器件。
本发明还提供一种操作多位非易失性存储器件的方法。
本发明还提供一种制造多位非易失性存储器件的方法。
根据本发明的一个方面。提供了一种形成在半导体衬底上的多位非易失性存储器件的单位单元，该单位单元包括：第一绝缘膜；第一和第二沟道，其垂直于所述半导体衬底的上表面设置在所述第一绝缘膜上；第一和第二存储节点，其垂直于所述半导体衬底的所述上表面在所述沟道相对侧设置在所述第一绝缘膜上；控制栅极，其围绕所述存储节点及所述沟道的上部分和所述存储节点的侧表面；及第二绝缘膜，其形成在所述沟道和所述存储节点之间、所述沟道和所述控制栅极之间及所述存储节点和所述控制栅极之间。
在这种情形下，沟道可由过渡金属氧化物构成，过渡金属氧化物可以根据电压的应用或去除分别转变为绝缘材料或导电材料。
按照本发明的另一方面，提供了多位非易失性存储器件的单位单元，单位单元包括：半导体衬底；第一和第二存储节点，其平行于所述半导体衬底的上表面设置在所述半导体衬底上；第一和第二沟道，其平行于所述半导体衬底的所述上表面设置在所述存储节点之间；第三和第四沟道，其垂直于所述半导体衬底的所述上表面设置在所述第一和第二沟道之间；第三和第四存储节点，其垂直于所述半导体衬底的所述上表面设置在所述第三和第四沟道的相对侧；控制栅极，其具有盒状且围绕所述存储节点，形成在所述半导体衬底上；及绝缘体，其形成在所述沟道和所述存储节点之间、所述沟道和所述控制栅极之间及所述存储节点和所述控制栅极之间。
沟道可由过渡金属氧化物构成，该过渡金属氧化物能够根据电压的应用或去除分别转化为绝缘材料或导电材料。
根据本发明的又一方面，提供了一种多位非易失性存储器件的nand单元阵列，其中多个根据本发明的一个方面的沿着轴排列的单位单元形成在半导体衬底上，且单位单元的第一沟道是连接的，且单位单元的第二沟道是连接的。另外，单位单元的存储节点沿着轴可以是连接的。
根据本发明的又一方面，提供了一种多位非易失性存储器件的nand单元阵列，其中多个根据本发明的另一方面的沿着轴排列的单位单元形成在半导体衬底上，且单位单元的第一沟道是连接的，且单位单元的第二沟道是连接的。另外，单位单元的每个存储节点沿着轴可以是连接的。
根据本发明的再一方面，提供了一种多位非易失性存储器件的nand单元阵列，其中多个根据本发明的一个方面的单位单元沿着x轴、y轴和z轴排列，且沿着具有相同的x值和z值的线排列的单位单元的每个沟道相互连接。
另外，沿着具有相同的x和z值的线排列的单位单元的每个存储节点可以相互连接。而且，具有相同的x值的形成在一平面上的单位单元的每个沟道可以通过金属线相互连接，由此成为公共位线。
根据本发明的一个方面，提供了一种多位非易失性存储器件的nand单元阵列，其中多个根据本发明的另一方面的单位单元沿着x轴、y轴和z轴排列，且沿着具有相同的x值和z值的线排列的单位单元的沟道相互连接。
另外，沿着具有相同的x和z值的线排列的单位单元的存储节点可相互连接。而且，具有相同的x值的形成在一平面上的单位单元的沟道可以通过金属线相互连接，由此成为公共位线。
根据本发明的另一方面，提供了一种操作使用根据本发明的一个方面的单位单元的非易失性存储器件的方法，其中控制栅极用作公共字线，第一沟道用作第一位线，第二沟道用作第二位线，且单位单元具有可以通过选择字线和各位线进行操作的多个位。
根据本发明的又一方面，提供了一种操作使用根据本发明的另一方面的单位单元的非易失性存储器件的方法，其中控制栅极用作公共字线，每个沟道用作位线，单位单元具有可以通过选择字线和位线进行操作的多个位。
根据本发明的又一方面，提供了一种制造多位非易失性存储器件的方法，方法包括：在半导体衬底上形成第一绝缘膜或绝缘层；在第一绝缘膜上形成第二绝缘膜；通过蚀刻第二绝缘膜的部分形成槽；在槽的侧壁上形成一对存储节点；在存储节点的侧壁上形成一对隧穿氧化物层；在隧穿氧化物层的侧壁上形成一对沟道；形成填充在沟道间的被平坦化的第三绝缘膜；通过蚀刻第二和第三绝缘膜形成存储节点外侧的第二和第三绝缘膜的图案；及在所形成结构的整个表面上形成控制栅极。
附图说明
通过参照附图详细描述其示例性实施例，本发明的上述和其他特征及优势将变得更加显而易见，其中：
图1是传统浮置栅极型快闪存储器件的截面图；
图2是传统SONOS型快闪存储器件的截面图；
图3是根据本发明的第一实施例的多位快闪存储器件的单位单元(unitcell)的透视图；
图4是沿着图3中线A-A’截取的截面图；
图5是根据本发明的第二实施例的多位快闪存储器件的单位单元的透视图；
图6是沿着图5中线A-A’截取的截面图；
图7是根据本发明的第三实施例的多位快闪存储器件的nand(与非)单元阵列的透视图；
图8是根据本发明的第四实施例的多位快闪存储器件的nand单元阵列的透视图；
图9是根据本发明的第五实施例的多位快闪存储器件的nand单元阵列的透视图；
图10是根据本发明的第六实施例的多位快闪存储器件的nand单元阵列的透视图；以及
图11到18是截面图，示出了制造图3所示的多位快闪存储器件的方法。
具体实施方式
将参照附图更全面地描述本发明，附图中示出了本发明的示例性实施例。然而，本发明可以以不同形式实施并且不应解释为局限于这里提出的实施例；更确切地，提供这些实施例将使得本公开更彻底而完整，并向本领域的技术人员全面地传达本发明的概念。为清晰起见，图中层和区域的厚度被放大。
图3是根据本发明的第一实施例的多位快闪存储器件的单位单元200的透视图，且图4是沿着图3中线A-A’的截面图。
参照图3，单位单元200包括一对沟道215和220及一对存储节点225和230，所有这些垂直于半导体衬底205的上表面延伸。另外，控制栅极240围绕存储节点225和230的侧表面以及沟道215和220与存储节点225和230的上表面。
单位单元200通过绝缘膜210与半导体衬底205绝缘。另外，绝缘膜235使沟道215和220与存储节点225和230绝缘、使沟道215和220与控制栅极240绝缘、以及使存储节点225和230与控制栅极240绝缘。
参照图4，板状形式的沟道215和220垂直于半导体衬底205的上表面。沟道215和220可由依照电压的应用或去除而作为绝缘材料或导电材料的过渡金属氧化物(TMO)构成。沟道215和220可由钒氧化物(Vox)构成。
当电场施加到TMO时，TMO充当导电材料。另一方面，当电场从TMO去除时，TMO充当绝缘材料。TMO的这些特征和硅的类似。另外，依照电场的模式(pattern)，整个TMO或部分TMO可为导电的。因此，纵向延伸的TMO可代替体硅(bulk silicon)，体硅传统地用于形成水平沟道。
参照图3，垂直于半导体衬底205的上表面延伸的存储节点225和230在沟道215和220的外侧形成。存储节点225和230可与沟道215和220平行。存储节点225和230可形成为平板形式。
当存储节点225和230由多晶硅或纳米晶体硅(nano-crystal silicon)构成时，存储节点225和230变成浮置栅极。当存储节点225和230由氮化物构成时，存储节点225和230充当SONOS存储单位。
绝缘膜210和235可由硅氧化物构成。进一步，绝缘膜235的形成在沟道215和存储节点225及沟道220和存储节点230之间的部分可以很薄，使得电荷隧穿能够发生及允许注入热载流子。另外，绝缘膜235的形成在存储节点225和230与控制栅极240之间的部分的厚度可根据施加到控制栅极240与存储节点225和230之间的电压的耦合率进行设置。
在这种情形下，单位单元200的控制栅极240用作公共字线(commonword line)。沟道215和220的每一个用作位线。因此，通过选择位线215和220可进行二位操作。
具体地，通过选择沟道215并施加编程电压到控制栅极240对存储节点225进行编程。同样地，通过选择沟道220并施加编程电压到控制栅极240对存储节点230进行编程。因此，通过选择各自沟道215和220可以在单位单元200内实现二位操作。
另外，存储节点225和230可通过在沟道215和控制栅极240之间及在沟道220和控制栅极240之间施加擦除电压而擦除。再次，在这种情形下，通过选择沟道215和220两者可实现二位操作。
存储在单位单元210内的二位信息通过检测沟道215和220的阈值电压可被识别，阈值电压依据于电荷是否存储在存储节点225和230内。
因此，如上所述，多位操作可使用单位单元200进行，其包括用作公共字线的控制栅极240和用作位线的沟道215和220。
图5是根据本发明的第二实施例的多位快闪存储器件的单位单元300的透视图，且图6是沿着图5中线A-A’的截面图。根据本发明的第二实施例的多位快闪存储器件与根据本发明的第一实施例的多位快闪存储器件的不同之处在于根据第二实施例的器件包括额外的沟道和存储节点及在沟道和存储节点下延伸的控制栅极。因此，可参照第一实施例的描述理解本实施例和第一实施例中具有相同结构的部件。
参照图5和6，单位单元300包括四个沟道325、330、345和350及四个存储节点315、320、335和340。另外，呈盒状且围绕存储节点315、320、335和340的控制栅极360形成在半导体衬底305上。
存储节点315和320及沟道325和330平行于半导体衬底305的上表面，且存储节点335和340及沟道345和350垂直于半导体衬底305的上表面。沟道325、330、345和350及存储节点315、320、335和340可以为板状。
绝缘膜355将沟道325、330、345和350与存储节点315、320、335和340绝缘；将沟道325、330、345和350及存储节点315、320、335和340与控制栅极360绝缘。
沟道325、330、345和350可由依据应用和去除电压分别充当绝缘材料和导电材料的TMO构成。沟道325、330、345和350可由VOx构成。
存储节点315、320、335和340可由多晶硅、纳米晶体硅或氮化物构成。绝缘膜355可由硅氧化物构成。进一步，绝缘膜355的形成在沟道325和存储节点315之间、沟道330和存储节点320之间、沟道345和存储节点335之间以及沟道350和存储节点340之间的部分可以薄，使得电荷隧穿能够进行以及允许注入热载流子。
在单位单元300内，控制栅极360用作公共字线，且每个沟道325、330、345和350用作位线。因此，通过选择位线325、330、345和350能够实现四位操作。
存储节点315、320、335和340可通过选择沟道325、330、345和350中的一个并施加编程电压到控制栅极360进行编程。因此，可进行四位操作。
另外，存储节点315、320、335和340可通过分别在沟道325和控制栅极360之间、沟道330和控制栅极360之间、沟道345和控制栅极360之间以及沟道350和控制栅极360之间施加擦除电压而擦除。在这种情形下，所有四位可通过同时选择所有沟道325、330、345和350而擦除。
存储在单位单元300内的4位信息通过探测沟道325、330、345和350的阈值电压可被识别，其取决于电荷是否被存储在存储节点315、320、335和340内。
因此，如上所述，通过使用包括用作公共字线的控制栅极360和用作位线的沟道325、330、345和350的单位单元300，能够进行多位操作。
图7是根据本发明的第三实施例的多位快闪存储器件的nand单元阵列400的透视图。
参照图7，nand单元阵列400包括沿轴设置的单位单元440、450、460和470。在这种情形下，每个单位单元440、450、460和470包括沟道420，且沟道420相互连接。每个单位单元440、450、460和470包括沟道425，且沟道425相互连接。
单位单元440、450、460和470中每个具有与根据第一实施例的单位单元(图3中所示的200)相同的结构。因此，参考图3和4及其描述，可理解单位单元440、450、460和470的结构。
参照图7，存储节点410和415是单位单元440、450、460和470的公共节点。存储节点410和415可由氮化物或纳米晶体硅构成。尽管存储节点410和415延伸穿过单位单元440、450、460和470，存储在存储节点410和415内的电荷限于各自的单位单元440、450、460和470。
在nand单元阵列400中，控制栅极435、445、455和465分别用作单位单元440、450、460和470的字线。另外，每个沟道420和425用作公共位线。
因此，通过选择字线和位线能够实现八位操作。在本实施例中，单位单元的数目为示例性目的而设置。位数(number of bits)可通过单位单元数目的改变而改变。
操作单位单元的方法和第一实施例中描述的方法一致，除了本实施例的方法包括选择nand单元阵列400的控制栅极435、445、455和465中的一个。因此，本领域技术人员能够容易理解nand单元阵列400的操作方法。
图8是根据本发明的第四实施例的多位快闪存储器件的nand单元阵列500的透视图。
参照图8，多位快闪存储器件的nand单元阵列500包括沿轴设置的单位单元550、560、570和580。每个单位单元550、560、570和580包括沟道520，且沟道520相互连接；每个单位单元550、560、570和580包括沟道525，且沟道525相互连接；每个单位单元550、560、570和580包括沟道540，且沟道540相互连接；且每个单位单元550、560、570和580包括沟道545，且沟道545相互连接。
每个单位单元550、560、570和580具有与根据第二实施例的单位单元(图5中所示的300)相同的结构。因此，参考图5和6及其描述，可理解单位单元550、560、570和580的结构。
参照图8，存储节点510、515、530和535是单位单元550、560、570和580的公共节点。存储节点510、515、530和535可由氮化物或纳米晶体硅构成。尽管存储节点510、515、530和535通过单位单元550、560、570和580延伸，存储在存储节点510、515、530和535内的电荷限于相应的单位单元550、560、570和580。
在nand单元阵列500中，控制栅极555、565、575和585用作单位单元550、560、570和580的字线。另外，每个沟道520、525、540和545用作公共位线。
因此，通过选择字线和位线能够实现十六位操作。在本实施例中，单位单元的数目为示例性目的而设置。位数可通过单位单元数目的改变而改变。
单位单元的操作方法和第一实施例中描述的方法一致，除了本实施例的方法包括选择nand单元阵列500的控制栅极555、565、575和585中的一个。因此，本领域技术人员可容易理解nand单元阵列500的操作方法。
图9是根据本发明的第五实施例的多位快闪存储器件的三维(3D)nand单元阵列600的透视图。
参照图9，3D nand单元阵列600包括在半导体衬底上沿x轴、y轴和z轴排列的单位单元。每个单位单元具有与根据第一实施例的单位单元相同的结构，除了单一半导体衬底形成在所有单位单元之下。在这种结构中，平行于y轴的单位单元阵列与第三实施例描述的nand单元阵列400具有相同的结构。
3D nand单元阵列600通过沿着x轴和z轴排列依照第三实施例的nand单元阵列400而形成。因此，通过根据第三实施例的参照图4的描述，可理解3D nand单元阵列600。
平行于y轴排列的单位单元的沟道以与依照第三实施例的nand单元阵列400中相同的方式连接。另外，平行于y轴排列的单位单元的存储节点以与依照第三实施例的nand单元阵列400相同的方式连接。
yz平面中形成的单位单元的沟道可通过金属线(未示出)连接。这样，金属线充当形成在yz平面中的单位单元的公共位线。
另外，平行于x轴排列的单位单元的控制栅极可以相互连接。因此，平行于x轴的单位单元具有公共字线。参照第三实施例，能够理解3D nand单元阵列600的操作方法。
图10是根据本发明的第六实施例的多位快闪存储器件的3D nand单元阵列700的截面图。
参照图10，3D nand单元阵列700包括在半导体衬底上沿x轴、y轴和z轴排列的单位单元。所述单位单元具有与根据第二实施例的单位单元相同的结构。即，平行于y轴的单位单元阵列具有与根据第四实施例的nand单元阵列500相同的结构。
3D nand单元阵列700通过沿着x轴和z轴排列根据第四实施例的nand单元阵列500而形成。因此，参照第四实施例可以理解3D nand单元阵列700。
平行于y轴排列的单位单元的沟道以与根据第三实施例的nand单元阵列500中相同的方式连接。另外，平行于y轴排列的单位单元的存储节点以与根据第三实施例的nand单元阵列500中相同的方式连接。
yz平面中形成的单位单元的沟道可通过金属线(未示出)连接。这样，金属线充当形成在yz平面中的单位单元的公共位线。
另外，平行于x轴排列的单位单元的控制栅极可以相互连接。因此，平行于x轴的单位单元具有公共字线。参照第三实施例能够理解3D nand单元阵列700的操作方法。
图11到18是截面图，示出了制造图3所示的多位快闪存储器件的方法。
参照图11，第一绝缘膜810和第二绝缘膜815形成在半导体衬底805上。第一绝缘膜810和第二绝缘膜815可由硅氧化物构成。接着，第二绝缘膜815的部分被蚀刻从而形成槽(trench)817。
参照图12，一对存储节点820和823形成在槽817的侧壁上。存储节点820和823通过沉积多晶硅、纳米晶体硅、或氮化物，然后各向异性地蚀刻沉积的层而形成。
参照图13，一对隧穿氧化物层825和827形成在存储节点820和823的侧壁上。隧穿氧化物层825和827可由硅氧化物构成。
参照图14，一对沟道830和833形成在隧穿氧化物层825和827的侧壁上。沟道830和833通过形成TMO和各向异性地蚀刻TMO而形成。TMO可以是VOx。
参照图15，形成在沟道830和833之间的槽由第三绝缘膜835填充，且第三绝缘膜835被平坦化。第三绝缘膜835可以是硅氧化物。第三绝缘膜835可通过回蚀(etch back)或化学机械抛光(CMP)平坦化。
参照图16，第二和第三绝缘膜815和835被蚀刻从而形成图案。构图还可通过光刻进行。
参照图17，控制栅极840形成在所形成结构的整个表面上。控制栅极840可由多晶硅、钨、钨硅化物或这些的组合构成。
参照图18，第四绝缘膜845被形成且被平坦化直到控制栅极840暴露，因此形成根据第一实施例的多位快闪存储器单位单元。
当上面提到的方法在平面中执行时，根据第三实施例的多位快闪存储器件的nand单元阵列能够形成。另外，通过在上面形成的所得结构上重复形成单位单元的操作，本领域技术人员可容易制造根据第五实施例的3D nand单元阵列。
另外，通过将形成上和下存储节点和沟道的操作添加到制造根据第一实施例的单位单元的方法中，本领域技术人员可很容易制造根据第二实施例的单位单元。另外，如同利用第一实施例的单位单元的形成方法一样，本领域技术人员能够使用第二实施例的单位单元的形成方法来制造根据第四和第六实施例的3D nand单元阵列。
尽管参照其示范实施例对本发明进行了特定示出和描述，本领域技术人员能够理解，在不脱离本发明的下面权利要求所定义的精神和范围情况下，可以进行形式和细节上的各种改变。
Claims (43)
1.一种形成在半导体衬底上的多位非易失性存储器件的单位单元，所述单位单元包括：
第一绝缘膜；
第一和第二沟道，其垂直于所述半导体衬底的上表面设置在所述第一绝缘膜上；
第一和第二存储节点，其垂直于所述半导体衬底的所述上表面在所述沟道的相对侧设置在所述第一绝缘膜上；
控制栅极，其围绕所述存储节点和所述沟道的上部分及所述存储节点的侧表面；及
第二绝缘膜，其形成在所述沟道和所述存储节点之间、所述沟道和所述控制栅极之间及所述存储节点和所述控制栅极之间。
2.根据权利要求1的单位单元，其中所述沟道由根据电压的施加或去除可分别充当绝缘材料或导电材料的过渡金属氧化物构成。
3.根据权利要求2的单位单元，其中所述沟道由钒氧化物构成。
4.根据权利要求2的单位单元，其中所述存储节点由硅氮化物构成。
5.根据权利要求2的单位单元，其中所述存储节点由多晶硅或纳米晶体硅构成。
6.根据权利要求2的单位单元，其中所述存储节点以板的形式形成。
7.根据权利要求1的单位单元，其中所述沟道和所述存储节点平行于所述半导体衬底的所述上表面。
8.根据权利要求1的单位单元，其中所述第一绝缘膜由硅氧化物构成。
9.根据权利要求1的单位单元，其中所述第二绝缘膜的至少设置在彼此邻近的所述沟道和所述存储节点之间的部分由硅氧化物构成，从而发生电荷隧穿。
10.一种多位非易失性存储器件的单位单元，所述单位单元包括：
半导体衬底；
第一和第二存储节点，其平行于所述半导体衬底的上表面设置在所述半导体衬底上；
第一和第二沟道，其平行于所述半导体衬底的所述上表面设置在所述存储节点之间；
第三和第四沟道，其垂直于所述半导体衬底的所述上表面设置在所述第一和第二沟道之间；
第三和第四存储节点，其垂直于所述半导体衬底的所述上表面设置在所述第三和第四沟道的相对侧；
控制栅极，其具有盒状且围绕所述存储节点，并且形成在所述半导体衬底上；及
绝缘体，其形成在所述沟道和所述存储节点之间、所述沟道和所述控制栅极之间及所述存储节点和所述控制栅极之间。
11.根据权利要求10的单位单元，其中所述沟道由根据电压的施加或去除可分别充当绝缘材料或导电材料的过渡金属氧化物构成。
12.根据权利要求10的单位单元，其中所述沟道由钒氧化物构成。
13.根据权利要求10的单位单元，其中所述存储节点由硅氮化物构成。
14.根据权利要求10的单位单元，其中所述存储节点由多晶硅或纳米晶体硅构成。
15.根据权利要求10的单位单元，其中绝缘膜的至少形成在彼此邻近的所述沟道和所述存储节点之间的部分由硅氧化物构成，从而发生电荷隧穿。
16.一种操作包括权利要求1的单位单元的非易失性存储器件的方法，其中所述控制栅极用作公共字线，所述第一沟道用作第一位线，所述第二沟道用作第二位线，并且所述单位单元具有可以通过选择所述字线和各位线进行操作的多个位。
17.根据权利要求16的方法，其中电荷如下被存储在存储节点中的一个内：选择与该存储节点相邻的位线并在所述字线和该位线之间施加编程电压。
18.根据权利要求16的方法，其中存储节点中的一个如下被擦除：在与该存储节点相邻的位线和所述字线之间施加擦除电压。
19.根据权利要求16的方法，其中通过探测必须施加到所述控制栅极使得所述沟道充当导体的电压，所述存储节点被读出。
20.一种操作包括权利要求2的单位单元的非易失性存储器件的方法，其中所述控制栅极用作公共字线，所述沟道中的每个用作位线，并且所述单位单元具有可通过选择所述字线和所述位线进行操作的多个位。
21.根据权利要求20的方法，其中电荷如下被存储在存储节点中的一个内：选择与该存储节点相邻的位线并在所述字线和该位线之间施加编程电压。
22.根据权利要求20的方法，其中存储节点中的一个如下被擦除：在与该存储节点相邻的位线和所述字线之间施加擦除电压。
23.根据权利要求20的方法，其中所述存储节点通过探测必须施加到所述控制栅极使得所述沟道充当导体的电压而被读出。
24.一种多位非易失性存储器件的与非单元阵列，该多位非易失性存储器件包括沿着轴设置在半导体衬底上的多个权利要求1的单位单元，并且所述单位单元的所述第一沟道连接起来以及所述单位单元的所述第二沟道连接起来。
25.根据权利要求24的与非单元阵列，其中所述单位单元的所述第一存储节点连接起来并且所述单位单元的所述第二存储节点连接起来。
26.根据权利要求24的与非单元阵列，其中所述单位单元的所述控制栅极是字线。
27.根据权利要求24的与非单元阵列，其中所述连接的沟道中的每组形成公共位线。
28.一种多位非易失性存储器件的与非单元阵列，其中在半导体衬底上沿着轴设置多个权利要求2的单位单元，并且所述单位单元的所述第一沟道连接起来，所述单位单元的所述第二沟道连接起来，所述单位单元的所述第三沟道连接起来，以及所述单位单元的所述第四沟道连接起来。
29.根据权利要求28的与非单元阵列，其中所述单位单元的所述第一存储节点连接起来且所述单位单元的所述第二存储节点连接起来。
30.一种多位非易失性存储器件的与非单元阵列，其中多个权利要求1的单位单元平行于x轴、y轴和z轴排列，并且沿着平行于所述y轴的线设置的所述单位单元的每个沟道相互连接。
31.根据权利要求30的与非单元阵列，其中沿着平行于所述y轴的线设置的所述单位单元的每个存储节点分别相互连接。
32.根据权利要求30的与非单元阵列，其中形成在所述yz平面中的所述单位单元的每个沟道通过充当公共位线的金属线相互连接。
33.根据权利要求30的与非单元阵列，其中沿着平行于所述x轴的线排列的所述单位单元的控制栅极相互连接，由此成为公共字线。
34.一种多位非易失性存储器件的与非单元阵列，其中多个权利要求10的单位单元平行于x轴、y轴和z轴排列，且沿平行于y轴的线设置的所述单位单元的每个沟道相互连接。
35.根据权利要求34的与非单元阵列，其中沿着平行于y轴的线设置的所述单位单元的每个存储节点分别相互连接。
36.根据权利要求34的与非单元阵列，其中形成在所述yz平面中的所述单位单元的每个沟道通过充当公共位线的金属线相互连接。
37.根据权利要求34的与非单元阵列，其中沿着平行于x轴的线排列的所述单位单元的控制栅极相互连接，由此成为公共字线。
38.一种制造多位非易失性存储器件的方法，所述方法包括：
在半导体衬底上形成第一绝缘膜或绝缘层；
在所述第一绝缘膜上形成第二绝缘膜；
通过蚀刻所述第二绝缘膜的部分形成槽；
在所述槽的侧壁上形成一对存储节点；
在所述存储节点的侧壁上形成一对隧穿氧化物层；
在所述隧穿氧化物层的侧壁上形成一对沟道；
形成填充所述沟道之间的空间并且被平坦化的第三绝缘膜；
通过蚀刻所述存储节点外侧的所述第二和第三绝缘膜形成图案；及
在所形成结构的整个表面上形成控制栅极。
39.根据权利要求38的方法，其中通过沉积依据电压的去除或施加分别充当绝缘材料或导电材料的过渡金属氧化物，并各向异性地蚀刻所述过渡金属氧化物，形成所述沟道。
40.根据权利要求39的方法，其中所述过渡金属氧化物是钒氧化物。
41.根据权利要求38的方法，其中通过沉积多晶硅、纳米晶体硅、或氮化物，并各向异性地蚀刻所述沉积的多晶硅、纳米晶体硅、或氮化物而形成所述存储节点。
42.根据权利要求38的方法，其中所述绝缘膜由硅氧化物构成。
43.根据权利要求38的方法，其中所述隧穿氧化物层由硅氧化物构成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040091491A KR100657910B1 (ko) | 2004-11-10 | 2004-11-10 | 멀티비트 플래시 메모리 소자, 그 동작 방법, 및 그 제조방법 |
| KR91491/04 | 2004-11-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1773711A true CN1773711A (zh) | 2006-05-17 |
| CN100477229C CN100477229C (zh) | 2009-04-08 |
Family
ID=36315444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100847911A Expired - Fee Related CN100477229C (zh) | 2004-11-10 | 2005-07-21 | 多位非易失性存储器件及其操作方法和制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7256447B2 (zh) |
| JP (1) | JP2006140486A (zh) |
| KR (1) | KR100657910B1 (zh) |
| CN (1) | CN100477229C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101299430B (zh) * | 2007-04-30 | 2010-06-02 | 旺宏电子股份有限公司 | 非易失性存储器及其制造方法与操作方法,以及电路系统 |
| CN101388394B (zh) * | 2006-11-20 | 2010-12-29 | 旺宏电子股份有限公司 | 垂直非易失存储单元、阵列及其操作方法 |
| CN101689547B (zh) * | 2007-05-24 | 2012-06-27 | 独立行政法人产业技术综合研究所 | 存储元件及其读取方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707200B1 (ko) * | 2005-07-22 | 2007-04-13 | 삼성전자주식회사 | 핀-타입 채널 영역을 갖는 비휘발성 메모리 소자 및 그제조 방법 |
| JP4282699B2 (ja) * | 2006-09-01 | 2009-06-24 | 株式会社東芝 | 半導体装置 |
| KR100776139B1 (ko) * | 2006-11-30 | 2007-11-15 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자 |
| JP4760689B2 (ja) * | 2006-11-30 | 2011-08-31 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US8779495B2 (en) * | 2007-04-19 | 2014-07-15 | Qimonda Ag | Stacked SONOS memory |
| KR100936810B1 (ko) * | 2007-05-23 | 2010-01-14 | 삼성전자주식회사 | 멀티 비트 전기 기계적 메모리 소자 및 그의 제조방법 |
| JP5311299B2 (ja) * | 2008-06-03 | 2013-10-09 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| US7968935B2 (en) * | 2008-08-25 | 2011-06-28 | Seoul National University Research & Development Business Foundation | Reconfigurable semiconductor device |
| KR101512494B1 (ko) | 2009-01-09 | 2015-04-16 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| US8143665B2 (en) * | 2009-01-13 | 2012-03-27 | Macronix International Co., Ltd. | Memory array and method for manufacturing and operating the same |
| WO2010128698A1 (ko) * | 2009-05-07 | 2010-11-11 | 한양대학교 산학협력단 | 멀티비트 플래시 메모리 소자 및 플래시 메모리, 그리고 플래시 메모리 소자의 구동 장치 및 방법 |
| US8048747B1 (en) * | 2010-11-02 | 2011-11-01 | National Applied Research Laboratories | Method of manufacturing embedded metal-oxide-nitride-oxide-silicon memory device |
| US8514620B2 (en) | 2010-11-29 | 2013-08-20 | Micron Technology, Inc. | Memory devices having select gates with P type bodies, memory strings having separate source lines and methods |
| US8765598B2 (en) | 2011-06-02 | 2014-07-01 | Micron Technology, Inc. | Conductive structures, systems and devices including conductive structures and related methods |
| US9245603B2 (en) * | 2013-10-21 | 2016-01-26 | Macronix International Co., Ltd. | Integrated circuit and operating method for the same |
| JP5815813B2 (ja) * | 2014-08-04 | 2015-11-17 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
| US9437612B1 (en) | 2015-08-21 | 2016-09-06 | Macronix International Co., Ltd. | Three-dimensional memory |
| US9941209B2 (en) | 2016-03-11 | 2018-04-10 | Micron Technology, Inc. | Conductive structures, systems and devices including conductive structures and related methods |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745797A (ja) * | 1993-07-30 | 1995-02-14 | Toshiba Corp | 半導体記憶装置 |
| JP3425853B2 (ja) * | 1997-08-29 | 2003-07-14 | Ｎｅｃエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
| JP3434724B2 (ja) | 1999-03-19 | 2003-08-11 | Ｎｅｃエレクトロニクス株式会社 | 不揮発性半導体記憶装置の製造方法 |
| US6744094B2 (en) * | 2001-08-24 | 2004-06-01 | Micron Technology Inc. | Floating gate transistor with horizontal gate layers stacked next to vertical body |
| KR100431489B1 (ko) * | 2001-09-04 | 2004-05-12 | 한국과학기술원 | 플래쉬 메모리 소자 및 제조방법 |
| US6531733B1 (en) * | 2001-12-17 | 2003-03-11 | Windbond Electronics Corporation | Structure of flash memory cell and method for manufacturing the same |
| KR100790859B1 (ko) * | 2002-11-15 | 2008-01-03 | 삼성전자주식회사 | 수직 나노튜브를 이용한 비휘발성 메모리 소자 |
| KR100474850B1 (ko) * | 2002-11-15 | 2005-03-11 | 삼성전자주식회사 | 수직 채널을 가지는 비휘발성 ｓｏｎｏｓ 메모리 및 그 제조방법 |
| WO2004061863A2 (en) * | 2002-12-31 | 2004-07-22 | Matrix Semiconductor, Inc. | Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same |
| JP2004265975A (ja) * | 2003-02-28 | 2004-09-24 | Trecenti Technologies Inc | 半導体装置の製造方法および半導体装置 |
-
2004
- 2004-11-10 KR KR1020040091491A patent/KR100657910B1/ko not_active IP Right Cessation
-
2005
- 2005-07-15 US US11/181,724 patent/US7256447B2/en not_active Expired - Fee Related
- 2005-07-21 CN CNB2005100847911A patent/CN100477229C/zh not_active Expired - Fee Related
- 2005-11-10 JP JP2005325574A patent/JP2006140486A/ja active Pending
-
2007
- 2007-06-20 US US11/812,574 patent/US7361554B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101388394B (zh) * | 2006-11-20 | 2010-12-29 | 旺宏电子股份有限公司 | 垂直非易失存储单元、阵列及其操作方法 |
| CN101299430B (zh) * | 2007-04-30 | 2010-06-02 | 旺宏电子股份有限公司 | 非易失性存储器及其制造方法与操作方法,以及电路系统 |
| CN101689547B (zh) * | 2007-05-24 | 2012-06-27 | 独立行政法人产业技术综合研究所 | 存储元件及其读取方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100477229C (zh) | 2009-04-08 |
| KR20060042729A (ko) | 2006-05-15 |
| US7361554B2 (en) | 2008-04-22 |
| US7256447B2 (en) | 2007-08-14 |
| JP2006140486A (ja) | 2006-06-01 |
| US20060097308A1 (en) | 2006-05-11 |
| KR100657910B1 (ko) | 2006-12-14 |
| US20070247913A1 (en) | 2007-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1773711A (zh) | 多位非易失性存储器件及其操作方法和制造方法 | |
| CN1269217C (zh) | 采用衬底沟槽的非易失性存储单元 | |
| CN100341153C (zh) | 存储器件系统 | |
| CN1252813C (zh) | 包含非易失性半导体存储器的半导体集成电路装置的制造方法 | |
| CN1495905A (zh) | 自对准分离栅极与非闪存及制造方法 | |
| CN1181534C (zh) | 半导体装置的制造方法 | |
| CN1763986A (zh) | 形成具有小接触面积的相变存储器件的方法 | |
| CN1875489A (zh) | 制造垂直场效应晶体管的方法和场效应晶体管 | |
| CN1505158A (zh) | 积体内存电路及形成积体内存电路的方法 | |
| CN1870249A (zh) | 电荷捕获存储器件及其制造方法 | |
| CN1945836A (zh) | 双向分裂栅与非闪存结构/阵列及其编程、擦除、读出和制造 | |
| CN1913132A (zh) | 非易失性半导体集成电路器件及其制造方法 | |
| CN1241265C (zh) | 半导体装置及其制造方法 | |
| KR20220066953A (ko) | 메모리 셀의 스트링을 포함하는 메모리 어레이를 형성하는 데 사용되는 메모리 어레이 및 방법 | |
| CN1300444A (zh) | 带自对准栅极的快闪存储单元及其制造方法 | |
| CN1828900A (zh) | 含具有垂直栅电极的晶体管的半导体器件及其制造方法 | |
| CN1285121C (zh) | 用于制造闪存器件的方法 | |
| US11302828B2 (en) | Semiconductor device | |
| CN1215562C (zh) | 双位元非挥发性存储器的结构与制造方法 | |
| CN1917177A (zh) | 分离栅极快闪存储器及其制造方法 | |
| CN1855502A (zh) | 非挥发性存储器及其操作方法 | |
| CN1917182A (zh) | 非挥发性存储器及其制造方法与操作方法 | |
| CN1855497A (zh) | 非挥发性存储器及其制造方法与操作方法 | |
| CN1855506A (zh) | 非挥发性存储器及其制造方法与操作方法 | |
| CN1215565C (zh) | 形成浮动栅存储单元的存储器阵列自对准法和存储器阵列 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090408 Termination date: 20150721 |
|
| EXPY | Termination of patent right or utility model |