JP5311299B2 - 液晶表示装置 - Google Patents

Description

この発明は、液晶表示装置に関する。

液晶表示装置は、薄型、軽量、低消費電力の特徴を活かして、携帯電話、スマートフォン、ＰＤＡ、パーソナルコンピュータ用のディスプレイ等に利用されている。さらに、液晶表示装置にタッチパネルやペン入力などの外部入力機能を付加させることで、液晶表示装置の表示以外の用途拡大が進んでいる。しかしながら、外部入力機能を付加させるためには、新たな部品を液晶表示装置に装着することになるため、液晶表示装置の厚みや重量が増加、部品コストや組立工程数追加によるコスト増加の問題が生じる。

従来、駆動回路は、外付けによりアレイ基板に搭載されていた。しかし、近年、画素スイッチング用のＴＦＴ（薄膜トランジスタ）をアレイ基板に形成する際、アレイ基板に駆動回路用のＴＦＴを集積して形成し、アレイ基板に駆動回路を作りこむ技術が開発されている。これにより、液晶表示装置の製造原価や重量、厚さを低減させることができる。

上記した技術を利用し、アレイ基板の画素内に光センサを作りこむことで、液晶表示装置は、画像読み取り機能、入力機能を得ることができる（例えば、特許文献１参照）。例えば、光センサは、対向基板の外側に配置したバックライト光が一対の基板を通過し、アレイ基板の外側に配置した画像読み取り対象物に照射され、そして対象物の領域毎で反射した光の強度を感知することができる。また、液晶表示装置は、外光の強度を光センサで感知することでも入力機能を得ることができる。

また、液晶表示装置の表示モードとして、ＶＡ（Vertical Alignment）モードが広く用いられている。液晶層は誘電率異方性が負の液晶材料で形成されている。ＶＡモードを用いて液晶分子を基板に対して垂直に配向させ、液晶層の複屈折率を略ゼロにすることにより、液晶表示装置は、十分な黒表示を実現するとともにより高いコントラストを得ることができる。

中でも構造物により、画素内部における液晶分子の傾斜方向を複数の領域に分割するＭＶＡ（Multi-domain Vertical Alignment）モードの液晶表示装置は、コントラスト等が良好で表示品位に優れ、広い視野角特性を有するものである。
特開２００７−３０４５１９号公報

しかしながら、光センサを画素内に配置した場合、一画素内で画像表示として利用できる領域は狭くなる。この場合の表示画像は、光センサを配置していない場合の表示画像より暗くなってしまう。

広視野角、高コントラストが期待できるＭＶＡモードを用いた場合、アレイ基板及び対向基板の何れか一方または両方に、誘電体の突起またはＩＴＯ（インジウム・ティン・オキサイド）スリットで形成される液晶配向制御用の構造物が必要となる。

但し、上記構造物近傍において、液晶分子はあまり反応せず、透過表示への寄与が少ないため、表示画像が暗くなってしまうといった問題がある。また、液晶配向制御用の構造物に誘電体の突起を用いた場合は突起の傾斜した部分に配向した液晶分子の影響で光が漏れ、コントラスト比が低下する原因となるといった問題もある。
この発明は以上の点に鑑みなされたもので、その目的は、光センサ機能を有し、表示品位に優れた液晶表示装置を提供することにある。

上記課題を解決するため、本発明の態様に係る液晶表示装置は、
複数のスイッチング素子、前記複数のスイッチング素子に電気的に接続された複数の画素電極及び複数の光センサが形成されたアレイ基板と、
前記複数の画素電極に対向した対向電極を有し、前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持され、誘電率異方性が負の液晶材料で形成された液晶層と、
前記アレイ基板及び対向基板の少なくとも何れか一方に設けられ、前記液晶層の複数の液晶分子の配向状態を制御する配向制御部と、を備え、
前記複数の光センサは、前記配向制御部に重なっており、
前記配向制御部は、前記画素電極の複数の欠落部及び前記画素電極に重なった前記対向電極の複数の欠落部で形成されている。

この発明によれば、光センサ機能を有し、表示品位に優れた液晶表示装置を提供することができる。

以下、図面を参照しながらこの発明の実施の形態に係る液晶表示装置について詳細に説明する。
図１乃至図９に示すように、液晶表示装置は、液晶表示パネルＤＰと、バックライトユニット７と、制御部８とを備えている。液晶表示パネルＤＰの表示モードはＭＶＡモードである。

液晶表示パネルＤＰは、アレイ基板１と、アレイ基板に所定の隙間を置いて対向配置された対向基板２と、これらアレイ基板及び対向基板間に挟持された液晶層３と、カラーフィルタ４と、第１偏光板５と、第２偏光板６とを備えている。液晶表示パネルＤＰは、矩形状の表示領域Ｒ１を備えている。ここでは、表示領域Ｒ１は、対角２．２インチサイズである。

アレイ基板１は、第１基板として矩形状のガラス基板１０を有している。対向基板２は、第２基板として矩形状のガラス基板５０を有している。第１基板及び第２基板は、ガラス基板に限らず、透明な絶縁基板であれば良い。ここでは、ガラス基板１０及びガラス基板５０は、０．７ｍｍの厚みを有している。

表示領域Ｒ１において、アレイ基板１は、ガラス基板１０上にマトリクス状に設けられた複数の画素ＰＸを有している。ここでは、（３２０×３）×２４０の画素ＰＸがマトリクス状に設けられている。

アレイ基板１において、ガラス基板１０上に、第１方向ｄ１に延びているとともに第１方向と直交した第２方向ｄ２に間隔を置いて並んだ複数の信号線１１と、複数の信号線と交差して第２方向に延びているとともに第１方向に間隔を置いて並んだ複数の走査線１２とが格子状に配置されている。各画素ＰＸは、隣合う２本の信号線１１及び隣合う２本の走査線１２で囲まれた領域に重なって設けられている。

ガラス基板１上に、信号線１１及び走査線１２の他、複数の光センサ１５と、複数のスイッチング素子としてＴＦＴ（薄膜トランジスタ）１６と、駆動回路用のＴＦＴ１７とが形成されている。光センサ１５は、画素ＰＸに重なっている。ＴＦＴ１６は、信号線１１及び走査線１２の交差部近傍に設けられている。ＴＦＴ１７は、表示領域Ｒ１から外れ、図示しない駆動回路を形成している。なお、光センサ１５、ＴＦＴ１６及びＴＦＴ１７については後述する。

また、ガラス基板１０上に、絶縁層１３が形成されている。ガラス基板１０、信号線１１、走査線１２、絶縁層１３、光センサ１５、ＴＦＴ１６及びＴＦＴ１７上に、パッシベーション膜３３が形成されている。表示領域Ｒ１において、パッシベーション膜３３上に複数の画素電極３４がマトリクス状に設けられている。画素電極３４は、ＩＴＯ（インジウム・ティン・オキサイド）等の透明な導電材料により形成されている。各画素電極３４は、パッシベーション膜３３に形成されたコンタクトホールを介して対応するＴＦＴ１６のドレイン電極３０と電気的に接続されている。画素電極３４は画素ＰＸに１つずつ設けられ、画素を構成している。

画素電極３４上に、複数のスペーサとして、複数の柱状スペーサ３５が形成されている。なお、スペーサとしては、柱状スペーサに限られるものではなく、球状スペーサ等、他のスペーサであっても良い。パッシベーション膜３３及び画素電極３４上に配向膜３６が形成されている。ここでは、配向膜３６は垂直配向膜である。

対向基板２において、ガラス基板５０上に、格子状の第１遮光部５１と矩形枠状の第２遮光部５２とが設けられている。第１遮光部５１は、画素ＰＸを囲んで形成されている。第２遮光部５２は、表示領域Ｒ１を囲んで形成されている。第１遮光部５１及び第２遮光部５２は、ブラックマトリクスとして機能している。

ガラス基板５０上にはカラーフィルタ４が配設されている。カラーフィルタ４は、赤色の着色層４Ｒ、緑色の着色層４Ｇ及び青色の着色層４Ｂを有している。着色層４Ｒ、４Ｇ、４Ｂは、ストライプ状に形成され、第１方向ｄ１に延びているとともに第２方向ｄ２に互いに隣接して並んでいる。着色層４Ｒ、４Ｇ、４Ｂは、その周縁部が第１遮光部５１に重なっている。

カラーフィルタ４上には、オーバーコート膜５３が成膜されている。オーバーコート膜５３は透明樹脂で形成され、カラーフィルタ４から液晶層３へのイオン性不純物の流出を抑制するためのものである。

オーバーコート膜５３上に、ＩＴＯ等の透明な導電材料からなる対向電極５４が形成されている。対向電極５４は一部を欠落させた複数の欠落部として複数のスリット５５を有している。スリット５５は、ストライプ状であり、第１方向ｄ１に延出している。スリット５５は、画素ＰＸに重なり、画素ＰＸを第２方向ｄ２に２等分するように位置している。上記光センサ１５はスリット５５に重なっている。

複数のスリット５５及び画素電極３４の複数の欠落部（隣合う画素電極間の隙間）は、液晶層３の複数の液晶分子３ａの配向状態を制御する配向制御部として機能している。オーバーコート膜５３及び対向電極５４上に配向膜５７が形成されている。ここでは、配向膜５７は垂直配向膜である。

アレイ基板１及び対向基板２は、柱状スペーサ３５により所定の隙間を置いて対向配置されている。ここでは、アレイ基板１及び対向基板２間の隙間は、３．５μｍである。アレイ基板１及び対向基板２は、両基板の周縁部に配設されたシール材６１により互いに接合されている。

液晶層３は、アレイ基板１及び対向基板２間に挟持されている。シール材６１の一部には液晶注入口６２が形成され、液晶注入口は封止材６３で封止されている。液晶層３は、誘電率異方性が負の液晶材料で形成されている。液晶層３は、液晶分子３ａの配向は垂直となる垂直配向型である。

第１偏光板５は、ガラス基板１０の外面に設けられている。第２偏光板６は、ガラス基板５０の外面に設けられている。

バックライトユニット７は、第２偏光板６に対して対向基板２の反対側に配置されている。バックライトユニット７は、第２偏光板６に対向配置された導光板７ａと、導光板の一側縁に対向配置された光源７ｂ及び反射板７ｃとを備えている。バックライトユニット７は、第２偏光板６に向けて光を放出する。

制御部８は、液晶表示パネルＤＰ及びバックライトユニット７に電気的に接続されている。制御部８は、液晶表示パネルＤＰ及びバックライトユニット７に駆動電圧を印加している。液晶表示パネルＤＰに駆動電圧を印加する際、制御部８は、信号線１１及び走査線１２等に駆動電圧を印加して各ＴＦＴ１６等に駆動電圧を印加する。

さらに、制御部８は、光センサ１５に接続されている。このため、制御部８は、光センサ１５によって取得した情報を取得することができる。また、制御部８は、上記取得した情報を基に液晶表示パネルＤＰを駆動し、上記情報に基づいた画像を液晶表示パネルＤＰに表示させることもできる。

光センサ１５を用いることで液晶表示装置は、例えば、図１０に示すように、アレイ基板１の外側に配置された画像読み取り対象物８０の画像を読み取ることができる。光センサ１５は対象物８０の反射光を取得するものであり、対象物８０の印刷部８１（黒色部）での反射光より、非印刷部８２（白色部）での反射光の方が大きいことを利用したものである。

その他、液晶表示装置は、外光の強度を検出することもできる。このため、液晶表示装置は、外光の強度に応じて液晶表示パネルＤＰに表示させる画像の輝度レベルを制御することもできる。

上述のように構成された液晶表示装置によれば、液晶表示パネルＤＰの表示モードはＭＶＡモードである。これにより、コントラスト等が良好で表示品位に優れ、広い視野角特性を有する液晶表示装置を得ることができる。

更に、上記液晶表示装置は液晶表示パネルＤＰに光センサ１５を形成し、光センサ機能を持たせている。そして、本実施の形態の液晶表示装置では、光センサ１５はスリット５５に重なっている。

ここで、画素ＰＸ内に光センサ１５があると光センサ１５が遮光部分になるため、光センサ１５を設けない液晶表示装置と比較して光センサ１５を設ける液晶表示装置は暗くなる。また、スリット５５の部分および近傍では、液晶分子３ａがあまり動かないため、スリット５５部分および近傍は暗くなる。このため、画素ＰＸ内において光センサ１５とスリット５５がそれぞれ異なる位置に配置されている液晶表示装置では、液晶表示パネルが暗くなるという傾向がある。

そこで、本実施の形態である液晶表示装置では、画素ＰＸにおいて暗くなる部分であるスリット５５と遮光部分になる光センサ１５を重ねて設けることで、画素ＰＸ中に光センサ１５を設けても画素ＰＸの透過表示領域の低下を抑制することができる。

また、光センサ１５周辺の対向電極５４（ＩＴＯ）を欠落させることで、光の乱反射を抑制することができ、光センサの誤作動を抑制することができる。
上記したことから、光センサ機能を有し、表示品位に優れた液晶表示装置を得ることができる。

以下においては、光センサ１５、ＴＦＴ１６及びＴＦＴ１７の構造について詳細な説明を述べる。

まず、光センサ１５について説明する。
図７に示すように、光センサ１５は、横型のＰＩＮフォトダイオードで形成されている。光センサ１５は、出力用の第１電極２６及び第２電極２７と、半導体層１８とを有している。半導体層１８は、アンダーコート膜１４上に形成されている。なお、アンダーコート膜１４は、ガラス基板１０上に絶縁材料で形成され、ガラス基板１０上に形成される素子に不純物が拡散しないようにするためのものである。

半導体層１８は、ポリシリコンで形成されている。半導体層１８は、低濃度ｎ型のカソード領域ＲＣ、高濃度ｐ型アノード領域ＲＡ及びアノード領域ＲＡと比較し低濃度の不純物がドープされている真性ベース領域（Intrisic）ＲＩ（以下、Ｉ領域ＲＩと称する）を有している。カソード領域ＲＣはｎ^＋領域、アノード領域ＲＡはｐ^＋領域、Ｉ領域ＲＩはｐ⁻領域である。

アンダーコート膜１４及び半導体層１８上に、第１絶縁膜２１及び第２絶縁膜２５が順に成膜されている。第１電極２６は、第２絶縁膜２５上に形成され、半導体層１８のカソード領域ＲＣに電気的に接続されている。第２電極２７は、第２絶縁膜２５上に形成され、半導体層１８のアノード領域ＲＡに電気的に接続されている。

なお、半導体層１８は、アモルファスシリコンか、ポリシリコンかを問わず使用することができるが、ＴＦＴ１６、１７と同一の製造工程で形成する場合にはＴＦＴのチャネル層と同一材料となる。

光センサ１５は、Ｉ領域ＲＩにおける半導体リーク電流の特性を利用し、Ｉ領域ＲＩに入射される光の量に応じた電流を出力するものである。ここで、Ｉ領域ＲＩに重なった領域において、第１絶縁膜２１上に第１遮光層２２が形成され、第２絶縁膜２５上に第２遮光層２８が形成されている。第１遮光層２２及び第２遮光層２８はバックライト光を遮光するため、Ｉ領域ＲＩにバックライト光が直接入射されることはない。

次に、ＴＦＴ１６について説明する。
図８に示すように、ＴＦＴ１６は、ｎチャネル型である。ＴＦＴ１６は、チャネル層１９と、ゲート電極２３と、ソース電極２９と、ドレイン電極３０とを有している。

チャネル層１９はアンダーコート膜１４上に形成されている。チャネル層１９は、ポリシリコンで形成されている。チャネル層１９は、ソース領域ＲＳ１と、ドレイン領域ＲＤ１と、ソース領域ＲＳ１及びドレイン領域ＲＤ１間に位置したＩ領域ＲＩと、ソース領域ＲＳ１及びＩ領域ＲＩ間並びにドレイン領域ＲＤ１及びＩ領域ＲＩ間に位置したエクステンション領域ＲＥとを有している。ソース領域ＲＳ１及びドレイン領域ＲＤ１は、ｎ^＋領域である。Ｉ領域ＲＩはｐ⁻領域である。エクステンション領域ＲＥは、ｎ⁻領域である。

ゲート電極２３は、チャネル層１９のＩ領域ＲＩに重ねて第１絶縁膜２１上に形成されている。ソース電極２９は、第２絶縁膜２５上に形成され、チャネル層１９のソース領域ＲＳ１に電気的に接続されている。ドレイン電極３０は、第２絶縁膜２５上に形成され、チャネル層１９のドレイン領域ＲＤ１に電気的に接続されている。

次に、ＴＦＴ１７について説明する。
図９に示すように、ＴＦＴ１７は、ｐチャネル型である。ＴＦＴ１７は、チャネル層２０と、ゲート電極２４と、ソース電極３１と、ドレイン電極３２とを有している。

チャネル層２０はアンダーコート膜１４上に形成されている。チャネル層２０は、ポリシリコンで形成されている。チャネル層２０は、ソース領域ＲＳ２と、ドレイン領域ＲＤ２と、ソース領域ＲＳ２及びドレイン領域ＲＤ２間に位置したＩ領域ＲＩとを有している。ソース領域ＲＳ２及びドレイン領域ＲＤ２は、ｐ^＋領域である。Ｉ領域ＲＩはｐ⁻領域である。

ゲート電極２４は、チャネル層２０のＩ領域ＲＩに重ねて第１絶縁膜２１上に形成されている。ソース電極３１は、第２絶縁膜２５上に形成され、チャネル層２０のソース領域ＲＳ２に電気的に接続されている。ドレイン電極３２は、第２絶縁膜２５上に形成され、チャネル層２０のドレイン領域ＲＤ２に電気的に接続されている。

次に、上記したように構成された光センサ１５、ＴＦＴ１６及びＴＦＴ１７の製造方法について詳細に説明する。
図７乃至図９に示すように、まず、ガラス基板１０を用意する。用意したガラス基板１０上には、ＣＶＤ（Chemical Vapor Deposition）法により、ＳｉＮ_ＸやＳｉＯ_Ｘ等からなるアンダーコート膜１４を成膜する。続いて、アモルファスシリコンを、ＰＥＣＶＤ法やスパッタリング法等により、５０Å程度の膜厚でアンダーコート膜１４上に堆積させる。次いで、アモルファスシリコン膜にレーザ光を照射し、アニールする。これにより、アモルファスシリコン膜は、再結晶化され、ポリシリコン膜が形成される。

その後、フォトリソグラフィ法等を用いてポリシリコン膜をパターニングし、半導体層１８、チャネル層１９及びチャネル層２０を形成する。続いて、半導体層１８、チャネル層１９及びチャネル層２０全体に低濃度のボロンをイオンドーピングし、それぞれにｐ⁻領域を形成する。次いで、アンダーコート膜１４、半導体層１８、チャネル層１９及びチャネル層２０上に、ＰＥＣＶＤ法やＥＣＲ−ＣＶＤ法等により、ＳｉＯ_Ｘからなる第１絶縁膜２１を成膜する。

次いで、レジストをマスクとして用い、半導体層１８及びチャネル層１９に高濃度のリンをイオンドーピングし、ｎ^＋領域を形成する。これにより、半導体層１８にｎ^＋領域であるカソード領域ＲＣが形成され、チャネル層１９にｎ^＋領域であるソース領域ＲＳ１及びドレイン領域ＲＤ１が形成される。

その後、第１絶縁膜２１上に、Ｍｏ−ＴａやＭｏ−Ｗ等を用いて金属膜を成膜し、金属膜をパターニングする。次いで、パターニングされた金属層をマスクとして用い、半導体層１８及びチャネル層２０に高濃度のボロンをイオンドーピングし、ｐ^＋領域を形成する。これにより、半導体層１８にｐ^＋領域であるアノード領域ＲＡが形成され、チャネル層２０にｐ^＋領域であるソース領域ＲＳ２及びドレイン領域ＲＤ２が形成される。この際、チャネル層２０に重なった金属層はゲート電極２４となる。

続いて、半導体層１８を覆うようにレジストマスクを形成し、チャネル層１９に重なった金属層をパターニングし、チャネル層１９に低濃度のリンをイオンドーピングし、チャネル層１９にｎ⁻領域を形成する。これにより、チャネル層１９にｎ⁻領域であるエクステンション領域ＲＥが形成される。この際、半導体層１８に重なった金属層は第１遮光層２２となり、チャネル層１９に重なった金属層はゲート電極２３となる。次いで、半導体層１８を覆うように形成したレジストマスクを除去する。

その後、半導体層１８、チャネル層１９及びチャネル層２０に注入した不純物を活性化するため、ガラス基板１０を５００℃程度でアニールした後、ガラス基板１０を水素のプラズマ中にさらす水素化を行う。

水素化に引き続き、同一のＣＶＤ装置中で、ＳｉＯ_Ｘからなる第２絶縁膜２５を、第１絶縁膜２１、第１遮光層２２、ゲート電極２３及びゲート電極２４上に成膜する。これにより、ガラス基板１０上に、アンダーコート膜１４、第１絶縁膜２１及び第２絶縁膜２５を有した絶縁層１３が形成される。

続いて、第１絶縁膜２１及び第２絶縁膜２５にコンタクトホールを形成する。その後、第２絶縁膜２５上に金属膜を成膜し、パターニングする。これにより、第２絶縁膜２５上に、第１電極２６、第２電極２７、第２遮光層２８、ソース電極２９、ドレイン電極３０、ソース電極３１及びドレイン電極３２が形成される。

上記したように、成膜やパターニングを繰り返すことにより、光センサ１５、ＴＦＴ１６及びＴＦＴ１７が形成される。なお、光センサ１５、ＴＦＴ１６及びＴＦＴ１７が形成された後、第２絶縁膜２５上に、ＳｉＮ_Ｘからなるパッシベーション膜３３が成膜される。

なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。

配向制御部は、画素電極３４の複数の欠落部及び画素電極に重なった対向電極５４の複数の欠落部（スリット５５）で形成されているが、これに限定されるものではない。画素電極３４の複数の欠落部及び対向電極５４の複数の欠落部の何れか一方又は両方が複数の突起であっても良い。例えば、対向基板２側に突起を形成する場合、突起は、対向電極５４上に形成され、アレイ基板１側に突出していれば良い。また、突起がアレイ基板１側に形成される場合、突起は対向基板２側に突出していれば良い。

なお、上記突起を形成した場合、突起に重なった領域で、液晶分子３ｍに配向不良が生じ、光が漏れ、コントラスト比が低下する問題があるが、突起に重なった光センサ１５は遮光機能を有している。このため、複数の突起で配向制御部を形成している場合、光センサ１５は、コントラスト比の低下を軽減させることができる。光センサ１５は、上記欠落部や突起等、配向制御部の構成部の一部に重なっていれば良く、これにより、上述した効果を得ることができる。

光センサ１５は、全ての画素ＰＸに重ねて設けられていなくとも良い。例えば、光センサ１５は、着色層４Ｒが設けられた複数の画素ＰＸ、又は着色層４Ｂが設けられた複数の画素ＰＸに設けられていれば良い。これにより、光センサ１５を着色層４Ｒ又は着色層４Ｂに重ねた場合、着色層４Ｇに重ねた場合に比べて光り抜けを目立たなくすることができる。

カラーフィルタ４は、対向基板２側に限らずアレイ基板１側に設けられても良い。カラーフィルタ４は、少なくともアレイ基板１及び対向基板２の何れか一方に設けられていれば良い。

光センサ１５に重なった画素ＰＸの面積は、光センサ１５から外れた画素ＰＸの面積以上であっても良い。これにより、光センサ１５に重なった画素ＰＸの透過表示領域と、光センサ１５から外れた画素ＰＸの透過表示領域とを同等のサイズにすることができる。
本発明は、ＭＶＡモードの液晶表示装置に限らず、ＶＡモードの液晶表示装置であれば上述した効果を得ることができる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］複数のスイッチング素子及び複数の光センサが形成されたアレイ基板と、
前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持され、誘電率異方性が負の液晶材料で形成された液晶層と、
前記アレイ基板及び対向基板の少なくとも何れか一方に設けられ、前記液晶層の複数の液晶分子の配向状態を制御する配向制御部と、を備え、
前記複数の光センサは、前記配向制御部に重なっている液晶表示装置。
［２］前記アレイ基板は、前記複数のスイッチング素子に電気的に接続された複数の画素電極を有し、
前記対向基板は、前記複数の画素電極に対向した対向電極を有し、
前記配向制御部は、前記画素電極の複数の欠落部及び前記画素電極に重なった前記対向電極の複数の欠落部で形成されている［１］に記載の液晶表示装置。
［３］前記配向制御部は、前記対向基板に形成され、前記アレイ基板側に突出した複数の突起で形成されている［１］に記載の液晶表示装置。
［４］前記配向制御部は、前記アレイ基板に形成され、前記対向基板側に突出した複数の突起で形成されている［１］に記載の液晶表示装置。
［５］前記アレイ基板及び対向基板の何れか一方に設けられ、赤色の着色層、緑色の着色層及び青色の着色層を有したカラーフィルタを備え、
前記複数の光センサは、前記赤色の着色層又は青色の着色層に重なっている［１］に記載の液晶表示装置。
［６］前記アレイ基板は、前記スイッチング素子を１つずつ含んだ複数の画素を有し、
前記光センサに重なった前記画素の面積は、前記光センサから外れた前記画素の面積以上である［１］に記載の液晶表示装置。

本発明の実施の形態に係る液晶表示装置を示す斜視図。 図１に示した液晶表示装置の一部を示す断面図。 図１及び図２に示したアレイ基板の一部を示す概略構成図。 図１及び図２に示した液晶表示パネルの光センサ及び配線構造を概略的に示す平面図。 上記液晶表示パネルの一部を示す拡大平面図であり、特に、光センサ、スリット及び着色層を概略的に示す図。 図５の線ＶＩ−ＶＩに沿った液晶表示装置の断面図。 上記アレイ基板に形成された光センサを示す断面図。 上記アレイ基板に形成された画素用のＴＦＴを示す断面図。 上記アレイ基板に形成された駆動回路用のＴＦＴを示す断面図。 上記液晶表示装置、特に上記光センサを用いて画像読み取り対象物の画像を読み取っている状態を示す図。

符号の説明

１…アレイ基板、２…対向基板、３…液晶層、４…カラーフィルタ、４Ｒ，４Ｇ，４Ｂ…着色層、７…バックライトユニット、８…制御部、１０…ガラス基板、１１…信号線、１２…走査線、１３…絶縁層、１４…アンダーコート膜、１５…光センサ、１６，１７…ＴＦＴ、１８…半導体層、１９，２０…チャネル層、２１…第１絶縁膜、２２…第１遮光層、２３，２４…ゲート電極、２５…第２絶縁膜、２６…第１電極、２７…第２電極、２８…第２遮光層、２９，３１…ソース電極、３０，３２…ドレイン電極、３３…パッシベーション膜、３４…画素電極、３５…柱状スペーサ、３６…配向膜、５０…ガラス基板、５１…第１遮光部、５２…第２遮光部、５３…オーバーコート膜、５４…対向電極、５５…スリット、５７…配向膜、６１…シール材、８０…対象物、８１…印刷部、８２…非印刷部、ＤＰ…液晶表示パネル、ＰＸ…画素、ｄ１…第１方向、ｄ２…第２方向、Ｒ１…表示領域、ＲＣ…カソード領域、ＲＡ…アノード領域、ＲＩ…Ｉ領域、ＲＥ…エクステンション領域、ＲＳ１，ＲＳ２…ソース領域、ＲＤ１，ＲＤ２…ドレイン領域。

Claims (4)

1. 複数のスイッチング素子、前記複数のスイッチング素子に電気的に接続された複数の画素電極及び複数の光センサが形成されたアレイ基板と、
   前記複数の画素電極に対向した対向電極を有し、前記アレイ基板に隙間を置いて対向配置された対向基板と、
   前記アレイ基板及び対向基板間に挟持され、誘電率異方性が負の液晶材料で形成された液晶層と、
   前記アレイ基板及び対向基板の少なくとも何れか一方に設けられ、前記液晶層の複数の液晶分子の配向状態を制御する配向制御部と、を備え、
   前記複数の光センサは、前記配向制御部に重なっており、
   前記配向制御部は、前記画素電極の複数の欠落部及び前記画素電極に重なった前記対向電極の複数の欠落部で形成されている液晶表示装置。
2. 複数のスイッチング素子及び複数の光センサが形成されたアレイ基板と、
   前記アレイ基板に隙間を置いて対向配置された対向基板と、
   前記アレイ基板及び対向基板間に挟持され、誘電率異方性が負の液晶材料で形成された液晶層と、
   前記アレイ基板及び対向基板の少なくとも何れか一方に設けられ、前記液晶層の複数の液晶分子の配向状態を制御する配向制御部と、を備え、
   前記複数の光センサは、前記配向制御部に重なっており、
   前記配向制御部は、前記アレイ基板に形成され、前記対向基板側に突出した複数の突起で形成されている液晶表示装置。
3. 前記アレイ基板及び対向基板の何れか一方に設けられ、赤色の着色層、緑色の着色層及び青色の着色層を有したカラーフィルタを備え、
   前記複数の光センサは、前記赤色の着色層又は青色の着色層に重なっている請求項１又は２に記載の液晶表示装置。
4. 前記アレイ基板は、前記スイッチング素子を１つずつ含んだ複数の画素を有し、
   前記光センサに重なった前記画素の面積は、前記光センサから外れた前記画素の面積以上である請求項１又は２に記載の液晶表示装置。

Images