JP2022139567A - 電気光学装置および電子機器 - Google Patents

電気光学装置および電子機器 Download PDF

Info

Publication number
JP2022139567A
JP2022139567A JP2021040015A JP2021040015A JP2022139567A JP 2022139567 A JP2022139567 A JP 2022139567A JP 2021040015 A JP2021040015 A JP 2021040015A JP 2021040015 A JP2021040015 A JP 2021040015A JP 2022139567 A JP2022139567 A JP 2022139567A
Authority
JP
Japan
Prior art keywords
electro
optical device
substrate
recess
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021040015A
Other languages
English (en)
Other versions
JP2022139567A5 (ja
Inventor
喜久哉 森田
Kikuya Morita
陽平 杉本
Yohei Sugimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2021040015A priority Critical patent/JP2022139567A/ja
Priority to CN202210236262.2A priority patent/CN115079472B/zh
Priority to US17/692,202 priority patent/US11754892B2/en
Publication of JP2022139567A publication Critical patent/JP2022139567A/ja
Publication of JP2022139567A5 publication Critical patent/JP2022139567A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

Figure 2022139567000001
【課題】表示品位の向上を図ることができる電気光学装置、および電子機器を提供すること。
【解決手段】電気光学装置は、第１方向に延在する凹部を有した基板と、第１導電層、誘電体層および第２導電層を有する積層膜と、透光性の第１絶縁膜と、遮光性の遮光膜と、透光性の第２絶縁膜と、前記第１方向に順に配置されたソース領域、チャネル領域およびドレイン領域を含む半導体層と、を備え、前記積層膜、前記第１絶縁膜、前記遮光膜、前記第２絶縁膜および前記半導体層は、前記基板から順に配置され、前記半導体層は、平面視で、前記凹部と重なり、かつ前記凹部に沿って配置される。
【選択図】図５

Description

本発明は、電気光学装置および電子機器に関する。
プロジェクター等の電子機器には、例えば、画素ごとに光学的特性を変更可能な液晶表示装置等の電気光学装置が用いられる。
特許文献１に記載の電気光学装置は、素子基板と、対向基板と、これら基板によって挟持された液晶層とを、有する。素子基板は、基材と、走査線およびデータ線等の遮光性を有する各種配線と、容量素子と、トランジスターと、画素電極とを有する。
特許文献１では、容量素子は、画素ごとに複数設けられる。画素ごとに複数の容量素子が設けられることで、容量値の増加を図ることができる。また、トランジスター、複数の容量素子、およびデータ線は、基材からこの順に配置される。トランジスターに向かって入射する光は、複数の容量素子およびデータ線等の配線構造によって遮られる。
特開２０１７－７２７４１号公報
このようなことから、従来の構成では、容量値の増加を図りつつ開口率の低下を抑制することが難しく、また、光のトランジスターへ侵入の抑制構成が複雑となり、表示品位が低下するおそれがある。
本発明の電気光学装置の一態様は、電気光学装置は、第１方向に延在する凹部を有した基板と、第１導電層、誘電体層および第２導電層を有する積層膜と、透光性の第１絶縁膜と、遮光性の遮光膜と、透光性の第２絶縁膜と、前記第１方向に順に配置されたソース領域、チャネル領域およびドレイン領域を含む半導体層と、を備え、前記積層膜、前記第１絶縁膜、前記遮光膜、前記第２絶縁膜および前記半導体層は、前記基板から順に配置され、前記半導体層は、平面視で、前記凹部と重なり、かつ前記凹部に沿って配置される。
本発明の電子機器の一態様は、前述の電気光学装置と、前記電気光学装置の動作を制御する制御部と、を有する。
実施形態に係る電気光学装置の平面図である。 図１に示す電気光学装置のＡ－Ａ線における断面図である。 図１の素子基板の電気的な構成を示す等価回路図である。 図２の素子基板の一部を示す平面図である。 図２の素子基板の一部を示す断面図である。 図２の素子基板の一部を示す断面図である。 図５に示す第１凹部の拡大断面図である。 図５および図６中のＤ－Ｄ線に対応する平面図である。 図５および図６中のＥ－Ｅ線に対応する平面図である。 第１凹部、第１素子部、走査線、半導体層およびゲート電極の平面的な位置関係を示す図である。 図５および図６中のＦ－Ｆ線に対応する平面図である。 図５および図６中のＧ－Ｇ線に対応する平面図である。 図５および図６中のＨ－Ｈ線に対応する平面図である。 素子基板の一部の製造方法の流れを示す図である。 凹部形成工程を説明するための図である。 容量素子形成工程を説明するための図である。 第１絶縁膜形成工程および走査線形成工程を説明するための図である。 第２絶縁膜形成工程および半導体層形成工程を説明するための図である。 図５に示す走査線での光の反射を説明するための図である。 電子機器の一例であるパーソナルコンピューターを示す斜視図である。 電子機器の一例であるスマートフォンを示す平面図である。 電子機器の一例であるプロジェクターを示す模式図である。
以下、添付図面を参照しながら本発明に係る好適な実施形態を説明する。なお、図面において各部の寸法または縮尺は実際と適宜に異なり、理解を容易にするために模式的に示す部分もある。また、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られない。
１．電気光学装置
１Ａ．基本構成
図１は、実施形態に係る電気光学装置１００の平面図である。図２は、図１に示す電気光学装置１００のＡ－Ａ線における断面図である。なお、図１では、対向基板３の図示を省略する。また、以下では、説明の便宜上、互いに直交するＸ軸、Ｙ軸およびＺ軸を適宜用いて説明する。また、Ｘ軸に沿う一方向をＸ１方向と表記し、Ｘ１方向とは反対の方向をＸ２方向と表記する。同様に、Ｙ軸に沿う一方向をＹ１方向と表記し、Ｙ１方向とは反対の方向をＹ２方向と表記する。Ｚ軸に沿う一方向をＺ１方向と表記し、Ｚ１方向とは反対の方向をＺ２方向と表記する。また、以下では、Ｚ１方向またはＺ２方向に見ることを「平面視」とする。なお、以下の説明において、Ｘ方向は、Ｘ１方向またはＸ２方向である。Ｙ方向は、Ｙ１方向またはＹ２方向である。Ｚ方向は、Ｚ１方向またはＺ２方向である。
図１および図２に示す電気光学装置１００は、アクティブマトリクス駆動方式の透過型の電気光学装置である。図２に示すように、電気光学装置１００は、素子基板２と、対向基板３と、枠状のシール部材４と、液晶層５とを有する。素子基板２、液晶層５および対向基板３は、この順にＺ１方向に並ぶ。また、図１に示す電気光学装置１００の平面視での形状は四角形であるが、例えば円形であってもよい。
図２に示す素子基板２は、後述の複数のＴＦＴ（Thin Film Transistor）を有する基板である。素子基板２は、透光性を有する第１基板２１と、透光性を有する積層体２２と、透光性を有する複数の画素電極２５と、透光性を有する第１配向膜２９とを有する。また、図示はしないが、素子基板２は、複数の画素電極２５を平面視で囲む複数のダミー画素電極を有する。なお、「透光性」とは、可視光に対する透過性を意味し、好ましくは可視光の透過率が５０％以上であることをいう。
第１基板２１、積層体２２、複数の画素電極２５および第１配向膜２９は、この順にＺ１方向に積層される。第１基板２１は、「基板」の例示である。第１基板２１は、透光性および絶縁性を有する平板である。第１基板２１は、例えば、ガラス基板または石英基板である。積層体２２は、透光性を有する複数の絶縁層と、当該複数の絶縁層同士の間に配置される各種配線と、を有する。第１基板２１および積層体２２については後で説明する。また、画素電極２５は、透光性および導電性を有する。画素電極２５は、液晶層５に電界を印加するために用いられる。画素電極２５は、例えば、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）およびＦＴＯ（Fluorine-doped tin oxide）等の透明導電材料を含む。第１配向膜２９は、透光性および絶縁性を有する。第１配向膜２９は、液晶層５が有する液晶分子を配向させる。第１配向膜２９は、複数の画素電極２５を覆うように配置される。第１配向膜２９の材料は、例えばポリイミドおよび酸化ケイ素等である。
対向基板３は、素子基板２に対向して配置される基板である。対向基板３は、透光性を有する第２基板３１と、透光性を有する無機絶縁層３２と、透光性を有する共通電極３３と、透光性を有する第２配向膜３４とを有する。また、図示はしないが、対向基板３は、平面視で複数の画素電極２５を囲む遮光性の見切りを有する。なお、「遮光性」とは、可視光に対する遮光性を意味し、好ましくは可視光の透過率が５０％未満であることをいい、より好ましくは１０％以下であることをいう。
第２基板３１、無機絶縁層３２、共通電極３３および第２配向膜３４は、この順にＺ２方向に積層される。第２基板３１は、透光性および絶縁性を有する平板である。第２基板３１は、例えば、ガラス基板または石英基板である。無機絶縁層３２は、透光性および絶縁性を有しており、例えば酸化ケイ素等のケイ素を含む無機材料で形成される。共通電極３３は、複数の画素電極２５に対して液晶層５を介して配置される対向電極である。共通電極３３は、液晶層５に電界を印加するために用いられる。共通電極３３は、透光性および導電性を有する。共通電極３３は、例えば、ＩＴＯ、ＩＺＯおよびＦＴＯ等の透明導電材料を含む。第２配向膜３４は、透光性および絶縁性を有する。第２配向膜３４は、液晶層５が有する液晶分子を配向させる。第２配向膜３４の材料は、例えばポリイミドおよび酸化ケイ素等である。
シール部材４は、素子基板２と対向基板３との間に配置される。シール部材４は、例えばエポキシ樹脂等の各種硬化性樹脂を含む接着剤等を用いて形成される。シール部材４は、ガラス等の無機材料で構成されるギャップ材を含んでもよい。
液晶層５は、素子基板２、対向基板３およびシール部材４によって囲まれる領域内に配置される。液晶層５は、電界に応じて光学的特性が変化する。液晶層５は、正または負の誘電異方性を有する液晶分子を含む。液晶分子の配向は、液晶層５に印加される電圧に応じて変化する。
図１に示すように、素子基板２には、複数の走査線駆動回路１１とデータ線駆動回路１２と複数の外部端子１３とが配置される。複数の外部端子１３の一部は、図示しないが、走査線駆動回路１１またはデータ線駆動回路１２から引き回される配線に接続される。また、複数の外部端子１３は、共通電位が印加させる端子を含む。当該端子は、図示しない配線および導通材を介して、対向基板３の共通電極３３に電極的に接続される。
かかる電気光学装置１００は、画像を表示する表示領域Ａ１０と、平面視で表示領域Ａ１０の外側に位置する周辺領域Ａ２０とを有する。表示領域Ａ１０には、行列状に配列される複数の画素Ｐが設けられる。複数の画素Ｐに対して複数の画素電極２５が１対１で配置される。前述の共通電極３３は、複数の画素Ｐで共通に設けられる。また、周辺領域Ａ２０は、平面視で表示領域Ａ１０を囲む。周辺領域Ａ２０には、走査線駆動回路１１およびデータ線駆動回路１２が配置される。
本実施形態では、電気光学装置１００は透過型である。具体的には、本実施形態では、図２に示すように、光ＬＬが対向基板３に入射し、対向基板３に入射した光が素子基板２から出射される間に変調することにより、画像が表示される。なお、素子基板２に入射した光が対向基板３から出射される間に変調することにより、画像が表示されてもよい。
また、電気光学装置１００は、例えば、後述するパーソナルコンピューターおよびスマートフォン等のカラー表示を行う表示装置に適用される。当該表示装置に適用される場合、電気光学装置１００に対してカラーフィルターが適宜用いられる。また、電気光学装置１００は、例えば、後述する投射型のプロジェクターに適用される。この場合、電気光学装置１００は、ライトバルブとして機能する。なお、この場合、電気光学装置１００に対してカラーフィルターが省略される。
１Ｂ．素子基板２の電気的な構成
図３は、図１の素子基板２の電気的な構成を示す等価回路図である。素子基板２の積層体２２には、図３に示す複数のトランジスター２３とｎ本の走査線２４１とｍ本のデータ線２４２とｎ本の定電位線２４３とが設けられる。ｎおよびｍはそれぞれ２以上の整数である。ｎ本の走査線２４１とｍ本のデータ線２４２との各交差に対応してトランジスター２３が配置される。各トランジスター２３は、例えばスイッチング素子として機能するＴＦＴ（thin film transistor）である。各トランジスター２３は、ゲート、ソースおよびドレインを含む。
ｎ本の走査線２４１のそれぞれはＸ１方向に延在し、ｎ本の走査線２４１はＹ１方向に等間隔で並ぶ。ｎ本の走査線２４１のそれぞれは、対応する複数のトランジスター２３のゲートに電気的に接続される。ｎ本の走査線２４１は、図１に示す走査線駆動回路１１に電気的に接続される。１～ｎ本の走査線２４１には、走査線駆動回路１１から走査信号Ｇ１、Ｇ２、…、およびＧｎが線順次で供給される。
図３に示すｍ本のデータ線２４２のそれぞれはＹ１方向に延在し、ｍ本のデータ線２４２はＸ１方向に等間隔で並ぶ。ｍ本のデータ線２４２のそれぞれは、対応する複数のトランジスター２３のソースに電気的に接続される。ｍ本のデータ線２４２は、図１に示すデータ線駆動回路１２に電気的に接続される。１～ｍ本のデータ線２４２には、データ線駆動回路１２から画像信号Ｓ１、Ｓ２、…、およびＳｍが並行に供給される。
図３に示すｎ本の走査線２４１とｍ本のデータ線２４２とは、互いに電気的に絶縁されており、平面視で格子状に配置される。隣り合う２つの走査線２４１と隣り合う２つのデータ線２４２とで囲まれる領域が画素Ｐに対応する。各画素電極２５は、対応するトランジスター２３のドレインに電気的に接続される。
ｎ本の定電位線２４３のそれぞれはＹ１方向に延在し、ｎ本の定電位線２４３はＸ１方向に等間隔で並ぶ。また、ｎ本の定電位線２４３は、ｍ本のデータ線２４２およびｎ本の走査線２４１に対して電気的に絶縁されており、これらに対して間隔をもって配置される。各定電位線２４３には、グランド電位等の固定電位が印加される。ｎ本の定電位線２４３のそれぞれは、対応する容量素子２６に電気的に接続される容量線である。各容量素子２６は、画素電極２５の電位を保持するための保持容量であり、平面視でトランジスター２３と重なって配置される。なお、複数の容量素子２６は、複数の画素電極２５に１対１で電気的に接続される。複数の容量素子２６は、複数のトランジスター２３のドレインに１対１で電気的に接続される。
走査信号Ｇ１、Ｇ２、…、およびＧｎが順次アクティブとなり、ｎ本の走査線２４１が順次選択されると、選択される走査線２４１に接続されるトランジスター２３がオン状態となる。すると、ｍ本のデータ線２４２を介して表示すべき階調に応じた大きさの画像信号Ｓ１、Ｓ２、…、およびＳｍが、選択される走査線２４１に対応する画素Ｐに取り込まれ、画素電極２５に印加される。これにより、画素電極２５と図２に共通電極３３との間に形成される液晶容量に、表示すべき階調に応じた電圧が印加され、印加される電圧に応じて液晶分子の配向が変化する。また、容量素子２６によって、印加される電圧が保持される。このような液晶分子の配向の変化によって光が変調され階調表示が可能となる。
１Ｃ．素子基板２の構造
図４は、図２の素子基板２の一部を示す平面図である。図４は、図２のＢ－Ｂ線に対応しており、表示領域Ａ１０における素子基板２の一部を示している。図４に示すように、素子基板２が有する複数の画素電極２５は、互いに離間し、行列状に配置される。画素電極２５が平面視で配置される領域は、光が透過する開口部Ａ１１である。平面視で複数の開口部Ａ１１の間に位置する枠状の領域は、遮光領域Ａ１２である。遮光領域Ａ１２には、前述の図３に示すトランジスター２３、容量素子２６および走査線２４１、データ線２４２、定電位線２４３等の各種配線が配置される。画素電極２５は、コンタクトホール２５１１を介してトランジスター２３及び容量素子２６と接続される。
図５および図６のそれぞれは、図２の素子基板２の一部を示す断面図である。図５および図６は、図４中の二点鎖線の領域Ｃの断面に対応する。図５は、主に走査線２４１の延在方向（Ｘ方向）に沿った断面図であり、図６は、主にデータ線２４２の延在方向（Ｙ方向）に沿った断面図である。走査線２４１の延在方向は「第１方向」の例示であり、データ線２４２の延在方向は「第２方向」の例示である。
前述のように、素子基板２は、第１基板２１、積層体２２、複数の画素電極２５および第１配向膜２９を有する。以下では、素子基板２について、Ｘ方向およびＹ方向の断面構成である図５および図６を参照しつつ、後述の図７～図１３を用いて説明する。
図５および図６に示す第１基板２１は、前述のように、例えばガラス基板または石英基板で構成される。第１基板２１は、第１凹部２１１、第２凹部２１２および第３凹部２１３を有する。第１凹部２１１は「凹部」の例示である。第１凹部２１１、第２凹部２１２および第３凹部２１３のそれぞれは、第１基板２１に形成された窪みであり、トランジスター２３ごとに形成される。第１凹部２１１は、データ線２４２に沿って、Ｙ方向に配置され、第２凹部２１２および第３凹部２１３は、走査線２４１に沿ってＸ方向に、第１凹部２１１に対して離間して配置される。なお、本実施形態では、第１凹部２１１、第２凹部２１２および第３凹部２１３のＺ２方向の各深さは、互いに等しい。
図７は、図５に示す第１凹部２１１の拡大断面図である。第１凹部２１１は、第１基板２１の表面が開口した形状を有し、Ｚ２方向の底面２１１１と対向する側面２１１３を備える。第１凹部２１１は、平面視で長尺状であり、Ｘ方向に幅、Ｙ方向に長さを有する（図８参照）。第１基板２１の表面と底面２１１１とのＺ２方向の距離が深さＤ１でる。また、深さＤ１は、開口２１１２から底面２１１１までのＺ１方向の長さである。幅Ｗ１は、底面２１１１のＸ１方向の長さである。また、幅Ｗ２は、開口２１１２のＸ１方向の長さである。第１凹部２１１の深さＤ１は、第１凹部２１１の底面２１１１の幅Ｗ１よりも大きい。底面２１１１は、Ｘ－Ｙ平面に沿った面である。また、深さＤ１は、第１凹部２１１の開口２１１２の幅Ｗ２よりも大きい。第１凹部２１１に容量素子２６が形成された場合の開口の距離は、幅Ｗ３である。
また、第１凹部２１１の深さＤ１と幅Ｗ１との比（Ｄ１／Ｗ１）は、例えば、１．５以上が好ましい。さらに、深さＤ１と幅Ｗ２との比（Ｄ１／Ｗ２）は、例えば、１．４以上である。
深さＤ１は、容量素子２６の特性および形成容易性によるが、例えば０．５μｍ以上２．０μｍ以下である。幅Ｗ１は、例えば０．２μｍ以上１．０μｍ以下である。幅Ｗ２は、例えば０．３μｍ以上１．５μｍ以下である。
図８は、図５および図６中のＤ－Ｄ線に対応する平面図であり、第１基板２１の第１凹部２１１、第２凹部２１２および第３凹部２１３を含む表面に、第１導電層２６１、誘電体層２６３および第２導電層２６２を含む積層膜、および絶縁層２２１が形成されている。第１凹部２１１は、平面視で、Ｙ１方向に延びる長尺状である。第２凹部２１２および第３凹部２１３のそれぞれは、Ｘ２方向およびＸ１方向に延びる。第１凹部２１１は、平面視で、第２凹部２１２および第３凹部２１３の間に離間して位置する。
第１基板２１上には容量素子２６が配置される。容量素子２６は、第１導電層２６１と、誘電体層２６３と、第２導電層２６２とを有する。第１導電層２６１、誘電体層２６３および第２導電層２６２は、Ｚ１方向にこの順に積層される。第１導電層２６１は、第１基板２１に接触する。誘電体層２６３は、第１導電層２６１と第２導電層２６２との間に配置される。第１導電層２６１、誘電体層２６３および第２導電層２６２は、Ｚ１方向にこの順に積層された膜は、「積層膜」の例示である。なお、第１導電層２６１と第１基板２１に透光層があってもよい。
容量素子２６は、Ｙ方向に延在する部分とＸ方向に延在する部分と、これらの交差部を有する。また、容量素子２６は、平面視で、第１凹部２１１、第２凹部２１２および第３凹部２１３と重なる。具体的には、容量素子２６は、第１凹部２１１、第２凹部２１２および第３凹部２１３を幅広に覆う。容量素子２６のＹ２方向の一端には、第１導電層２６１と画素電極２５等とを電気的に接続するため、誘電体層２６３および第２導電層２６２の切り欠き部２７１０が形成される。切り欠き部２７１０と第１凹部２１１は、平面視で重ならない。また、容量素子２６のＸ１方向の一端の第２導電層２６２と定電位線２４３とを電気的に接続する部分は、第２凹部２１２および第３凹部２１３と平面視で重ならない。
容量素子２６の一部は、第１凹部２１１、第２凹部２１２および第３凹部２１３内に配置される。容量素子２６は、第１基板２１のＺ１方向の面の形状に沿って形成される。したがって、容量素子２６は、第１凹部２１１、第２凹部２１２および第３凹部２１３の各形状に沿って形成される。第１導電層２６１、誘電体層２６３および第２導電層２６２がこの順で、第１基板２１の表面、底面２１１１および側面２１１３に膜厚等が均一に形成され、安定した容量素子２６が形成できる。
容量素子２６は、第１素子部２６５と、第２素子部２６６と、第３素子部２６７とを有する。第１素子部２６５は、第１凹部２１１に配置される部分であり、「トレンチ部」に相当する。第２素子部２６６は、第２凹部２１２に配置される部分である。第３素子部２６７は、第３凹部２１３に配置される部分である。
第１導電層２６１および第２導電層２６２の材料は、例えば、遮光性が低く、導電性のポリシリコン膜が望ましいが、チタン等の金属、金属酸化物または金属窒化物であってもよい。ポリシリコンである場合、例えば、当該ポリシリコンは、リン（Ｐ）等の不純物を含む。また、誘電体層２６３には、例えば、遮光性が低く、誘電率の高い窒化シリコン膜が望ましいが、酸化アルミニウム、酸化ハフニウム、酸化シリコン等の金属酸化膜、窒化シリコン等の金属窒化膜、あるいはこれらの金属酸化膜および金属窒化膜が積層された多層膜が用いられてもよい。
第１導電層２６１および第２導電層２６２の各膜厚は、例えば、０.０３μｍから０．２μｍである。誘電体層２６３の膜厚は、例えば、０．０１μｍから０．０３μｍである。積層膜として厚さは、例えば、０.１３μｍから０．２６μｍである。第１導電層２６１、誘電体層２６３および第２導電層２６２は、一括して形成可能である。積層膜の構成は、第１凹部２１１の形状に沿って均一に形成され、安定した特性の容量素子２６が形成できればよい。また、上側である第２導電層２６２の膜厚が、下側である第１導電層２６１の膜厚より大きい方が好ましい。
また、図７に示すように、容量素子２６が有する第１素子部２６５の開口２６０の幅Ｗ３は、第１凹部２１１の深さＤ１よりも小さい。また、図示の例では、幅Ｗ３は、第１凹部２１１の幅Ｗ１よりも小さい。ただし、第１凹部２１１の側面２１１３の底面２１１１に対する傾斜角度等によって、幅Ｗ３は、幅Ｗ１以上でもよい。なお、幅Ｗ３は、第１素子部２６５の開口２６０のＸ１方向の長さである。また、前述の幅Ｗ１、Ｗ２およびＷ３のそれぞれは、深さＤ１以上でもよい。
第１基板２１上には、容量素子２６を覆うように積層体２２が配置される。積層体２２は、Ｚ１方向に並ぶ複数の絶縁層２２１、２２２、２２３、２２４、２２５、２２６および２２７を有する。絶縁層２２１～２２７は、透光性および絶縁性を有する。絶縁層２２１～２２７の各材料は、例えば、酸化ケイ素および酸窒化ケイ素等のケイ素を含む無機材料である。絶縁層２２１および絶縁層２２２は、「絶縁膜」を構成する。絶縁層２２１は「第１絶縁膜」の例示であり、絶縁層２２２は「第２絶縁膜」の例示であり、絶縁層２２４は「第３絶縁膜」の例示である。絶縁層２２１および絶縁層２２１は、例えば、０．２μｍから０．６μｍの膜厚で形成される。絶縁層２２１は、第１基板２１の窪みの領域を埋め込み、埋め込んだ領域のＺ２方向の厚さは厚くなる。
積層体２２には、複数の配線等が配置される。具体的には、積層体２２には、トランジスター２３、走査線２４１、データ線２４２、定電位線２４３および容量素子２６が配置される。さらに、積層体２２には、各種配線を接続するための中継電極２７１、２７２、２７３、２７４、２７５、２７６、２７７、２７８および２７９が配置される。トランジスター２３は、ゲート電極２３２および半導体層２３１を含み、ドレイン電極として中継電極２７３、ソース電極として中継電極２７４が、それぞれ半導体層２３１に接続する。中継電極２７３は、「ドレイン電極」の例示であり、中継電極２７４は「ソース電極」の例示である。
絶縁層２２１は、容量素子２６を覆うように第１基板２１上に配置され、かつ、第１凹部２１１内、第２凹部２１２および第３凹部２１３内の各空間を埋めるように配置される。したがって、第１凹部２１１内、第２凹部２１２内および第３凹部２１３内は、絶縁層２２１で充填され、各空間内の絶縁層２２１のＺ方向の厚さは、他の領域より厚く形成されている。第１凹部２１１等の形状や絶縁層２２１の形成条件により、絶縁層２２１は、図７に示す形状とすることができるが、絶縁層２２１の第１基板２１と反対側の表面に対してＣＭＰ法等の平坦化処理を行ってもよい。
絶縁層２２１上には、走査線２４１が配置される。走査線２４１は、「遮光膜」の一例である。走査線２４１は、遮光性および導電性を有する。また、図７に示すように、走査線２４１は、容量素子２６の第１素子部２６５に向かって凹む部分２４１０を有する。走査線２４１の一部が第１凹部２１１上に形成されているため、第１凹部２１１の影響により部分２４１０が形成される。なお、絶縁層２２１のＺ１方向の面も、第１素子部２６５に向かって凹む部分を有する。
走査線２４１上には、絶縁層２２２が配置される。図７に示すように、絶縁層２２２のＺ１方向の面は、平坦な面である。絶縁層２２２が積層されることで、第１凹部２１１の影響が緩和された結果、絶縁層２２２のＺ１方向の面は、平坦な面になる。
絶縁層２２２上には、半導体層２３１が配置され、トランジスター２３が配置される。トランジスター２３は、半導体層２３１と、ゲート電極２３２と、ゲート絶縁膜２３３とを有する。ゲート電極２３２は、絶縁層２２３上に配置される。ゲート絶縁膜２３３は、ゲート電極２３２と半導体層２３１のチャネル領域２３１ａとの間に介在する。絶縁層２２３のゲート電極２３２に対応する領域がゲート絶縁膜２３３に対応する。
半導体層２３１は、ＬＤＤ（Lightly Doped Drain）構造を有する。具体的には、半導体層２３１は、チャネル領域２３１ａ、ドレイン領域２３１ｂ、ソース領域２３１ｃ、低濃度ドレイン領域２３１ｄおよび低濃度ソース領域２３１ｅを有する。チャネル領域２３１ａは、ドレイン領域２３１ｂとソース領域２３１ｃとの間に位置する。低濃度ドレイン領域２３１ｄは、チャネル領域２３１ａとドレイン領域２３１ｂとの間に位置する。低濃度ソース領域２３１ｅは、チャネル領域２３１ａとソース領域２３１ｃとの間に位置する。半導体層２３１は、例えば、ポリシリコンで形成される。チャネル領域２３１ａを除く領域には、導電性を高める不純物がドープされる。低濃度ドレイン領域２３１ｄ中の不純物濃度は、ドレイン領域２３１ｂ中の不純物濃度よりも低い。低濃度ソース領域２３１ｅ中の不純物濃度は、ソース領域２３１ｃ中の不純物濃度よりも低い。なお、例えば、低濃度ソース領域２３１ｅは、省略してもよい。
ゲート絶縁膜２３３は、例えば、熱酸化またはＣＶＤ（chemical vapor deposition）法等で成膜される酸化ケイ素膜で構成される。ゲート電極２３２は、例えば、ポリシリコンに導電性を高める不純物がドープされることにより形成される。なお、ゲート電極２３２は、金属、金属酸化物および金属化合物の導電性を有する材料を用いて形成されてもよい。
また、ゲート電極２３２は、走査線２４１に接続するためのコンタクトホール２３２１、２３２２に配置される。コンタクトホール２３２１、２３２２は、絶縁層２２２、２２３を貫通し、走査線２４１に到達する。また、絶縁層２２３上には、ゲート電極２３２の他に、中継電極２７２の一部が配置される。中継電極２７２は、容量素子２６の第２導電層２６２に接続するためのコンタクトホール２７２１に配置される。コンタクトホール２７２１は、絶縁層２２１～２２３を貫通し、第２導電層２６２に到達する。中継電極２７２は、平面視で、ゲート電極２３２に対してＸ１方向に離間して位置する。中継電極２７２の一部は、平面視で、走査線２４１に重なる。また、絶縁層２２３上には、中継電極２７１の一部が配置される。中継電極２７１は、容量素子２６の第１導電層２６１に接続するためのコンタクトホール２７１１に配置される。コンタクトホール２７１１は、絶縁層２２１～２２３を貫通し、第１導電層２６１に到達する。中継電極２７１は、平面視で、ゲート電極２３２に対してＹ２方向に離間して位置する。
図９は、図５および図６中のＥ－Ｅ線に対応する平面図である。図８の絶縁層２２１上に、走査線２４１、絶縁層２２２、半導体層２３１、絶縁層２２３、ゲート電極２３２、中継電極２７１、２７２および絶縁層２２４が形成される。
半導体層２３１は、平面視で、Ｙ１方向に沿って、ドレイン領域２３１ｂ、低濃度ドレイン領域２３１ｄ、チャネル領域２３１ａ、低濃度ソース領域２３１ｅおよびソース領域２３１ｃの順で配置される。半導体層２３１のＸ方向の幅は、例えば、０．３μｍである。半導体層２３１は、平面視で、Ｙ方向に直線状に延びる長尺状の形状である。なお、ドレイン領域２３１ｂのドレイン電極形成領域およびソース領域２３１ｃのソース電極形成領域は、幅広に形成されてもよい。
走査線２４１は、例えば、幅０．５から１μｍで、平面視で、Ｘ方向に延在する。また、走査線２４１は、幅広部で半導体層２３１と重なり、幅広部からＹ1方向およびＹ２方向に延びる突出部を備える。幅広部および突出部は、半導体層２３１を第１基板２１側から幅広に覆う。また、走査線２４１は、幅広部でコンタクトホール２３２１、２３２２を介して、ゲート電極２３２と電気的に接続される。
ゲート電極２３２は、平面視で、半導体層２３１のチャネル領域２３１ａに重なる。また、平面視で、ゲート電極２３２が配置されたコンタクトホール２３２１、２３２２との間には、低濃度ドレイン領域２３１ｄが位置し、走査線２４１と重なる。これにより、低濃度ドレイン領域２３１ｄは、Ｘ方向の両側およびＺ２方向側から遮光される。
図１０は、第１凹部２１１、第１素子部２６５、走査線２４１、半導体層２３１およびゲート電極２３２の平面的な位置関係を示す図である。なお、図７は、図１０のＪ-Ｊ線に対応する断面図である。
第１凹部２１１は、平面視で、半導体層２３１に沿って配置されており、半導体層２３１に重なる。したがって、図８に示した容量素子２６の第１素子部２６５は、平面視で、半導体層２３１に沿って配置されており、半導体層２３１に重なる。また、走査線２４１の部分２４１０は、平面視で、第１凹部２１１、第１素子部２６５、および低濃度ドレイン領域２３１ｄに重なる。
また、図示の例では、第１凹部２１１の底面２１１１の幅Ｗ１は、半導体層２３１のソース領域２３１ｃの幅Ｗ０以下である。なお、幅Ｗ１は幅Ｗ０を超えてもよい。また、幅Ｗ０は、Ｘ１方向に沿った長さである。また、ソース領域２３１ｃの幅Ｗ０とドレイン領域２３１ｂの幅は等しい。また、図示の例では、第１凹部２１１の底面２１１１の幅Ｗ１は、チャネル領域２３１ａの幅よりも小さいが、チャネル領域２３１ａの幅以上でもよい。また、詳細な図示はしないが、第１素子部２６５の開口２６０の幅Ｗ３は、ソース領域２３１ｃの幅Ｗ０以下である。なお、幅Ｗ３は幅Ｗ０を超えてもよい。
図９に示したように、絶縁層２２３上には、ゲート電極２３２の他に、中継電極２７２の一部が配置される。
中継電極２７１は、Ｙ１方向に延在し、中継電極２７３に接続される。コンタクトホール２７１１に配置される中継電極２７１は、半導体層２３１の低濃度ドレイン領域２３１ｄおよびドレイン領域２３１ｂ対して、斜め方向を含むＹ１方向に向かう光を遮光できる。
図１１は、図５および図６中のＦ－Ｆ線に対応する平面図である。絶縁層２２５は、中継電極２７３、２７４、２７５を覆うように形成される。中継電極２７３は、平面視で半導体層２３１の一部に重なる。また、中継電極２７４は、平面視で半導体層２３１の一部に重なり、かつ、中継電極２７３に対してＹ１方向に離間して配置される。また、中継電極２７５は、平面視で中継電極２７３に対してＸ１方向に離間して配置される。
中継電極２７３は、Ｙ１方向に延び、半導体層２３１のドレイン領域２３１ｂおよび低濃度ドレイン領域２３１ｄと重なる幅広部２４６を有する。
絶縁層２２４上には、中継電極２７５の一部が配置される。中継電極２７５は、中継電極２７２に接続するためのコンタクトホール２７５１に配置される。コンタクトホール２７５１は、絶縁層２２４を貫通し、中継電極２７２に到達する。
さらに、絶縁層２２４上には、中継電極２７３の一部および中継電極２７４の一部が配置される。中継電極２７３は、半導体層２３１のドレイン領域２３１ｂおよび中継電極２７１に接続するためのコンタクトホール２７３１に配置される。コンタクトホール２７３１は、絶縁層２２３、２２４を貫通し、ドレイン領域２３１ｂに到達する。また、コンタクトホール２７３１の一部は、絶縁層２２４を貫通し、中継電極２７１に到達する。また、中継電極２７４は、半導体層２３１のソース領域２３１ｃに接続するためのコンタクトホール２７４１に配置される。コンタクトホール２７４１は、絶縁層２２３および２２４を貫通し、ソース領域２３１ｃ到達する。中継電極２７３は、幅広部２４６およびコンタクトホール２７３１の部分により、半導体層２３１の低濃度ドレイン領域２３１ｄおよびドレイン領域２３１ｂに対して、斜め方向を含Ｚ２方向に向かう光を遮光できる。
絶縁層２２５は、中継電極２７３、２７４、２７５を覆って形成される。
図１２は、図５および図６中のＧ－Ｇ線の対応する平面図であり、絶縁層２２５上に、データ線２４２、および中継電極２７６、２７７が形成される。図１２に示すように、中継電極２７６は、平面視で、対応するデータ線２４２に対してＸ１方向に離間して配置される。中継電極２７７は、平面視で、対応するデータ線２４２に対してＸ２方向に離間して配置される。データ線２４２は、Ｙ方向に延在し、平面視で、半導体層２３１に重なる。例えば、データ線２４２の幅は、０．５から１μｍである。
絶縁層２２５上には、中継電極２７６の一部、中継電極２７７の一部、およびデータ線２４２が配置される。
中継電極２７６は、中継電極２７５に接続するためのコンタクトホール２７６１に配置される。コンタクトホール２７６１は、絶縁層２２５を貫通し、中継電極２７５に到達する。また、中継電極２７７は、中継電極２７３に接続するためのコンタクトホール２７７１に配置される。コンタクトホール２７７１は、絶縁層２２５を貫通し、中継電極２７３に到達する。
データ線２４２は、中継電極２７４に接続するためのコンタクトホール２４２１に配置される。コンタクトホール２４２１は、絶縁層２２５を貫通し、中継電極２７４に到達する。データ線２４２は、中継電極２７４を介して半導体層２３１のソース領域２３１ｃに電気的に接続される。
絶縁層２２６は、データ線２４２、および中継電極２７６、２７７を覆って形成される。
図１３は、図５および図６中のＨ－Ｈ線に対応する平面図であり、絶縁層２２６上に、定電位線２４３および中継電極２７８、２７９が配置される。中継電極２７８は、平面視で、対応する定電位線２４３に対してＸ１方向に突出して配置され、定電位線２４３に接続される。中継電極２７９は、平面視で、対応する定電位線２４３に対してＸ２方向に配置される。定電位線２４３は、例えば、幅０．５から１μｍでＹ方向に延在し、平面視で、データ線２４２および半導体層２３１のそれぞれに重なる。
絶縁層２２７は、定電位線２４３および中継電極２７８、２７９を覆って配置される。
絶縁層２２６上には、中継電極２７８の一部、中継電極２７９の一部、および定電位線２４３が配置される。なお、中継電極２７８は、定電位線２４３と一体で形成される。
中継電極２７８は、中継電極２７６に接続するためのコンタクトホール２７８１に配置される。コンタクトホール２７８１は、絶縁層２２６を貫通し、中継電極２７６に到達する。定電位線２４３は、中継電極２７８、２７６、２７５および中継電極２７２を介して、容量素子２６の第２導電層２６２に電気的に接続される。
中継電極２７９は、中継電極２７７に接続するためのコンタクトホール２７９１に配置される。コンタクトホール２７９１は、絶縁層２２６を貫通し、中継電極２７７に到達する。
絶縁層２２７は、定電位線２４３、および中継電極２７８、２７９を覆って形成される。
図４に示したように、絶縁層２２７上には、画素電極２５が配置される。画素電極２５は、中継電極２７９に接続するためのコンタクトホール２５１１に配置される。コンタクトホール２５１１は、絶縁層２２７を貫通し、中継電極２７９に到達するコンタクトホールの内壁面に沿って形成される。画素電極２５は、中継電極２７９、２７７および中継電極２７３を介して、半導体層２３１のドレイン領域２３１ｂに、中継電極２７９、２７７、２７３および中継電極２７１を介して、容量素子２６の第１導電層２６１に電気的に接続される。また、容量素子２６の第１導電層２６１は、中継電極２７３、２７１を介して、半導体層２３１のドレイン領域２３１ｂに電気的に接続される。
また、前述の走査線２４１、データ線２４２および定電位線２４３の各材料は、例えば、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、鉄（Ｆｅ）およびアルミニウム（Ａｌ）等の金属、チタンナイトライド等の金属窒化物ならびにタングステンシリサイド等の金属酸化物等の金属材料が挙げられる。また、走査線２４１、データ線２４２および定電位線２４３は、金属材料の単層または積層で構成される。また、中継電極２７１、２７２、中継電極２７６、２７７および中継電極２７８、２７９は、それぞれ、ゲート電極２３２、データ線２４２および定電位線２４３と同じ材料で構成される。また、中継電極２７３、２７４、２７５も上記と同様な材料で構成される。例えば、走査線２４１は、タングステンシリサイド膜は、０．１から０．４μｍの膜厚で形成される。また、データ線２４２および定電位線２４３は、０．３から０．６μｍの膜厚で形成される。
以上説明した素子基板２が有する各種配線等の構成は一例であり、図５および図６に示す構成に限定されない。例えば、走査線２４１は、トランジスター２３よりも上層に形成されてもよい。この場合、容量素子２６とトランジスター２３との間には、走査線２４１以外の遮光性を有する遮光膜が配置される。当該遮光膜は、遮光性を有すればよく、配線でもよいし、配線とは絶縁された導電膜でもよい。
１Ｄ．素子基板２の製造方法
図１４は、素子基板２の一部の製造方法の流れを示す図である。電気光学装置１００が有する素子基板２の製造方法のうち、主に、第１凹部２１１、容量素子２６、走査線２４１および半導体層２３１の製造方法が示される。
素子基板２の製造方法は、凹部形成工程Ｓ１１と、容量素子形成工程Ｓ１２と、第１絶縁膜形成工程Ｓ１３と、走査線形成工程Ｓ１４と、第２絶縁膜形成工程Ｓ１５と、半導体層形成工程Ｓ１６とを有する。
図１５は、凹部形成工程Ｓ１１を説明するための図である。凹部形成工程Ｓ１１では、図５、６および８に示したように、第１凹部２１１を有する第１基板２１が形成される。なお、第１凹部２１１の他に、第２凹部２１２および第３凹部２１３も形成される。第１凹部２１１は、例えば、石英基板上に図示しないマスクを形成し、当該マスクを介して異方性エッチングすることにより形成される。また、例えば、第１凹部２１１のアスペクト比（Ｄ１／Ｗ１）が１より大きくなるよう、第１凹部２１１は形成される。
図１６は、容量素子形成工程Ｓ１２を説明するための図である。図５、６および８に示したように、容量素子形成工程Ｓ１２では、第１凹部２１１を含む第１基板２１のＺ１方向の面に沿って容量素子２６を形成する。具体的には、例えば、まず、ＣＶＤ法によりリン等の不純物を含むポリシリコン膜の第１導電層２６１を第１凹部２１１に沿って形成する。次いで、ＣＶＤ法により窒化シリコン膜の誘電体層２６３を第１導電層２６１上に形成する。その後、ＣＶＤ法によりリン等の不純物を含むポリシリコン膜の第２導電層２６２を誘電体層２６３上に形成する。なお、第１導電層２６１および第２導電層２６２は製造容易性の観点等から、同一材料であることが好ましい。
図１７は、第１絶縁膜形成工程Ｓ１３および走査線形成工程Ｓ１４を説明するための図である。図５、図６および図８に示したように、第１絶縁膜形成工程Ｓ１３では、容量素子２６上に「第１絶縁膜」としての絶縁層２２１が形成される。絶縁層２２１は、例えば、ＣＶＤ法等により形成される。絶縁層２２１のＺ１方向の面には、第１凹部２１１に応じて凹む部分が形成される。次に、図５、図６および図９に示したように、１７に示すように、走査線形成工程Ｓ１４では、絶縁層２２１上に、走査線２４１が形成される。走査線２４１は、例えば、スパッタリング法または蒸着法により金属膜を形成し、当該金属膜に対してレジストマスクを用いてエッチングを施すことにより形成される。走査線２４１には、第１凹部２１１に応じてＺ２方向に凹む部分２４１０が形成される。
図１８は、第２絶縁膜形成工程Ｓ１５および半導体層形成工程Ｓ１６を説明するための図である。図５、図６および図９に示したように、第２絶縁膜形成工程Ｓ１５では、走査線２４１上に「第２絶縁膜」としての絶縁層２２２が形成される。絶縁層２２２は、例えば、ＣＶＤ法等により形成される。ここで、前述の工程で縦横比であるアスペクト比が１．５以上になるよう第１凹部２１１が形成される場合、当該アスペクト比が１．５未満である場合に比べ、絶縁層２２２に対してＣＭＰ法の平坦化処理を施さなくても、絶縁層２２２のＺ１方向の面の平坦性を高めることができる。よって、平坦化処理を施さなくても、絶縁層２２２のＺ１方向の面は、平坦面になる。それゆえ、素子基板２の製造工程数を減らすことができるので、製造の簡略化を図ることができる。
次に、図５、図６および図９に示したように、半導体層形成工程Ｓ１６では、絶縁層２２２上に、半導体層２３１が形成される。例えば、アモルファスシリコン膜を形成し、当該膜に対して熱処理を施すことにより結晶化したポリシリコン膜を形成する。そして、当該ポリシリコン膜に不純物を選択的に注入することにより、半導体層２３１が形成される。ここで、絶縁層２２２のＺ１方向の面が平坦性に優れているため、絶縁層２２２上に形成された半導体層２３１に、第１凹部２１１の影響による凹凸が生じるおそれが低減される。
以上、素子基板２構成および素子基板２の一部の製造方法について説明した。前述したように、電気光学装置１００は、第１凹部２１１を有する第１基板２１と、遮光性の走査線２４１と、第１導電層２６１、第２導電層２６２および誘電体層２６３を有する容量素子２６と、ソース領域２３１ｃ、チャネル領域２３１ａおよびドレイン領域２３１ｂを含む半導体層２３１を有するトランジスター２３と、を備える。そして、容量素子２６、走査線２４１およびトランジスター２３は、第１基板２１からこの順に配置される。このため、トランジスター２３の下層に容量素子２６が配置されている。したがって、従来のようにトランジスター２３の上層に容量素子２６を介してデータ線２４２等が配置されない。よって、トランジスター２３に対してデータ線２４２等を従来よりも近づけ易い。それゆえ、トランジスター２３とデータ線２４２等との間からトランジスター２３に向かうＺ２方向の光の侵入を従来よりも抑制することができる。よって、トランジスター２３に対する遮光性の向上を図ることができる。このため、トランジスター２３の動作が不安定になることを抑制し、その結果、輝度ムラ等の表示不具合が生じるおそれを抑制することができる。
また、第１基板２１は、第１凹部２１１を有しており、容量素子２６は、第１凹部２１１内に配置される第１素子部２６５を有する。容量素子２６が第１素子部２６５を有することで、複数の容量素子２６を積層せずに容量値を増加させることができる。また、複数の容量素子２６を設けずに済むため、複数の容量素子２６を接続するためのコンタクトの増加が抑制される。よって、開口率の低下を抑制することができる。このため、容量値の増加を図り、かつ、開口率の低下を抑制できるので、優れた表示品位を得ることができる。
このようなことから、本実施形態の素子基板２を有する電気光学装置１００によれば、遮光性の向上を図り、かつ、容量値を増加させつつ開口率の低下を抑制することができる。このため、従来の構成に比べ、表示品位の向上を図ることができる。
また、本実施形態では、第２素子部２６６および第３素子部２６７が設けられている。このため、これらが設けられていない場合に比べ、容量値を増加させることができる。
また、容量素子２６が第１素子部２６５を有することで、複数の容量素子２６を積層せずとも容量値の向上を図ることができるので、複数の容量素子２６を積層しなくてもよい。よって、素子基板２の製造が容易である。
さらに、第１導電層２６１および第２導電層２６２のそれぞれは、ポリシリコンを含む。このため、例えば、半導体層２３１を製造する際のアニール処理の熱で第１導電層２６１および第２導電層２６２に不具合が生じるおそれが抑制される。よって、第１導電層２６１および第２導電層２６２が例えば金属を含む場合に比べ、第１導電層２６１および第２導電層２６２を成膜することにより第１基板２１にクラック等が生じるおそれを抑制することができる。したがって、トランジスター２３の下層に容量素子２６を設けることができる。それゆえ、容量素子２６の製造が容易であり、かつ、容量素子２６の材料の選択の自由度を高めることができる。よって、本実施形態によれば、従来の構成に比べ、表示品位の向上を図ることができるとともに、電気光学装置１００の製造の容易化を図ることができる。
また、容量素子２６および絶縁層２２１は、増反射性を有することが好ましい。増反射性を有することで、第１基板２１と第１導電層２６１との界面、第１導電層２６１と誘電体層２６３との界面、誘電体層２６３と第２導電層２６２との界面、第２導電層２６２と絶縁層２２１との界面、および絶縁層２２１と走査線２４１との界面で、光ＬＬの一部を透過させるとともに、光ＬＬの他の一部を反射させることができる。このため、半導体層２３１に対する遮光性の向上を図ることができる。
特に、容量素子２６と絶縁層２２１との界面、および、絶縁層２２１と走査線２４１との界面での反射が強め合うように設定されることが好ましい。これにより、トランジスター２３よりも下層での光ＬＬの反射率およびＯＤ（Optical Density）値を高めることができる。このため、容量素子２６、絶縁層２２１および走査線２４１がトランジスター２３の下層に設けられていることで、走査線２４１のみがトランジスター２３の下層に設けられている場合に比べ、走査線２４１の厚さを過度に厚くせずにトランジスター２３に対する遮光性をより向上させることができる。また、走査線２４１の厚さを過度に厚くせずに済むので、絶縁層２２１のクラックの発生を抑制することができる。
なお、例えば、容量素子２６および絶縁層２２１の各膜厚、各材料または各屈折率を調整することにより、容量素子２６および絶縁層２２１を、増反射性を有する構成にすることができる。
また、前述のように、第１素子部２６５は、平面視で半導体層２３１に沿って配置される。このため、第１素子部２６５が沿って配置されていない場合に比べ、開口率の低下を抑制することができる。
また、走査線２４１の材料は、前述の金属材料が挙げられる。中でも、走査線２４１は、タングステン、タングステンシリサイド、またはタングステンチタンナイトライド等のタングステンを含むことが好ましい。タングステンは、金属のなからも高融点な材料である。このため、タングステンを含むことで、例えば、半導体層２３１を製造する際のアニール処理の熱で走査線２４１に不具合が生じるおそれが抑制される。
また、前述のように、走査線２４１は、平面視で第１素子部２６５に重なり、第１素子部２６５に向かって凹む部分２４１０を有する。当該部分２４１０が存在することで、部分２４１０が存在しない場合に比べ、走査線２４１のＺ２方向の面に入射する光を効率良く反射させることができる。
図１９は、図５に示す走査線２４１での光の反射を説明するための図である。例えば、対向基板３から光ＬＬが入射する構成の場合、素子基板２を透過した光の戻り光が第１基板２１から入射する場合がある。図１９に示すように、走査線２４１が第１素子部２６５に向かって凹む部分２４１０を有することで、戻り光等の光Ｌ０が部分２４１０のＺ２方向の面に対して斜めに入射する。このため、部分２４１０で第１基板２１から入射した光Ｌ０を効率良く反射させることができる。したがって、走査線２４１の半導体層２３１と平面視で重なる部分が平坦な構成である場合に比べ、走査線２４１の遮光性を高めることができる。よって、部分２４１０が存在しない場合に比べ、トランジスター２３への光の入射を効果的に抑制することができる。
なお、第１凹部２１１のアスペクト比が１．５以上であることで、走査線２４１に凹む部分２４１０が形成され易い。しかし、当該アスペクト比が１．５以上でなくてもよい。当該アスペクト比が１．５以上でなくても、部分２４１０が設けられていれば、部分２４１０が存在しない場合に比べ、トランジスター２３への光の入射を効果的に抑制することができる。
また、前述のように、絶縁層２２２の第１基板２１とは反対側の面は、平坦面である。このため、絶縁層２２２が凹凸を有する場合に比べ、絶縁層２２２上に形成される半導体層２３１に凹凸が生じるおそれを抑制することができる。また、アスペクト比（Ｄ１／Ｗ１）が１．５以上であることで、１．５未満である場合に比べ、第１凹部２１１の影響により半導体層２３１に凹みが生じるおそれを抑制することができる。
さらに、アスペクト比が１．７以上３．０以下であることがより好ましい。かかる範囲を満足することで、第１凹部２１１内に容量素子２６を形成し易く、かつ、半導体層２３１に凹みが生じるおそれを特に抑制することができる。
また、第１凹部２１１の底面２１１１の幅Ｗ１は、半導体層２３１のソース領域２３１ｃの幅Ｗ０以下であることが好ましい。このため、幅Ｗ１が幅Ｗ０を超える場合に比べ、第１凹部２１１の影響により半導体層２３１に凹凸が生じるおそれを抑制することができる。
また、第１素子部２６５は、平面視で半導体層２３１に重なる。このため、重なっていない場合に比べ、開口率の低下を抑制することができる。特に、第１素子部２６５は、平面視で、ソース領域２３１ｃ、チャネル領域２３１ａおよびドレイン領域２３１ｂに重なる。つまり、第１素子部２６５は、平面視で半導体層２３１の全てと重なる。このため、第１素子部２６５が半導体層２３１の一部と重なっている場合に比べ、開口率の低下を抑制しつつ容量値を増加させることができる。
また、容量素子２６の第１素子部２６５は、第１凹部２１１に配置されており、かつ平面視でチャネル領域２３１ａに重なっている。このため、容量素子２６が平坦面上に形成される場合に比べ、チャネル領域２３１ａと容量素子２６との距離を長くすることができる。このため、例えば第１導電層２６１および第２導電層２６２がリン等の不純物を含むポリシリコンで形成される場合、当該不純物が半導体層２３１のチャネル領域２３１ａに拡散するおそれを抑制することができる。よって、トランジスター２３の誤作動の発生が抑制される。
また、絶縁層２２１および２２２は、ケイ素を含む無機材料を含むことが好ましく、酸化ケイ素を含むことがより好ましい。特に、絶縁層２２１および２２２の材料がケイ素を含む無機材料であることで、それ以外の材料である場合に比べ、第１導電層２６１および第２導電層２６２がリン等の不純物を含むポリシリコンで形成される場合、当該不純物が半導体層２３１に拡散するおそれを抑制することができる。さらに、絶縁層２２１および２２２の材料が酸化ケイ素であることで、当該不純物が半導体層２３１に拡散するおそれを特に効果的に抑制することができる。
また、電気光学装置１００は、第１基板２１と、絶縁層２２１と、第１導電層２６１、第２導電層２６２および誘電体層２６３を有する容量素子２６と、ソース領域２３１ｃ、チャネル領域２３１ａおよびドレイン領域２３１ｂを含む半導体層２３１を有するトランジスター２３と、を備える。容量素子２６、絶縁層２２１、絶縁層２２２およびトランジスター２３は、第１基板２１からこの順に配置される。また、第１基板２１は、平面視で半導体層２３１と重なり、かつ平面視で半導体層２３１に沿って配置される第１凹部２１１を有する。容量素子２６は、第１凹部２１１内に配置され、平面視で半導体層２３１と重なり、かつ平面視で半導体層２３１に沿って配置される第１素子部２６５を有する。絶縁層２２２は、第１凹部２１１に配置される。
容量素子２６が第１素子部２６５を有することで、複数の容量素子２６を積層せずに容量値を増加させることができる。また、第１素子部２６５が設けられることがで、複数の容量素子２６を積層せずに容量値の増加を図ることができるので、素子基板２の製造が容易である。また、複数の容量素子２６を設けずに済むため、複数の容量素子２６を接続するためのコンタクトの増加が抑制される。よって、開口率の低下を抑制することができる。また、第１素子部２６５が平面視で半導体層２３１と重なることで、重なっていない場合に比べ、開口率の低下を抑制することができる。よって、容量値の増加および開口率の向上を図ることができる。それゆえ、従来よりも表示品位の向上を図ることができる。
特に、第１素子部２６５は、平面視で、ソース領域２３１ｃ、チャネル領域２３１ａおよびドレイン領域２３１ｂに重なる。つまり、第１素子部２６５は、平面視で半導体層２３１の全てと重なる。このため、第１素子部２６５が半導体層２３１の一部と重なっている場合に比べ、開口率の低下を抑制しつつ容量値を増加させることができる。さらに、本実施形態では、第２素子部２６６および第３素子部２６７が設けられているため、これらが設けられていない場合に比べ、容量値を増加させることができる。
また、容量素子２６が半導体層２３１よりも下層に存在することで、半導体層２３１上に容量素子２６を形成しなくて済む。このため、容量素子２６が半導体層２３１よりも上層に設けられている場合に比べ、半導体層２３１と各種配線との間の距離を短くし易い。よって、半導体層２３１へのＺ１方向の光の侵入をより効果的に抑制することができる。
また、第１凹部２１１のアスペクト比（Ｄ１／Ｗ１）は、１．５以上である。アスペクト比（Ｄ１／Ｗ１）が１．５以上であることで、１．５未満である場合に比べ、第１凹部２１１の影響により半導体層２３１に凹みが生じるおそれを抑制することができる。よって、前述の製造方法で説明したように、絶縁層２２２の上面を平坦化する処理を省略することができる。それゆえ、当該上面を平坦化する処理を行わなければならない場合に比べ、素子基板２の製造がより容易である。よって、従来よりも製造の簡略化を図ることができる。
また、前述のように、絶縁層２２２の上面を平坦化する処理を省略しても、絶縁層２２２の第１基板２１とは反対側の面は、平坦面である。このため、表示品位の向上および製造の簡略化を図ることができる。
また、前述のように、容量素子２６とトランジスター２３との間には、遮光性の走査線２４１が配置される。このため、走査線２４１等の遮光性を有する膜が容量素子２６とトランジスター２３との間に存在しない場合に比べ、トランジスター２３へのＺ１方向の光の入射を大幅に抑制することができる。
また、容量素子２６の第１導電層２６１および第２導電層２６２がポリシリコンで形成される場合、容量素子２６および絶縁層２２１は、増反射性を有することが好ましい。増反射性を有することで、第１基板２１と第１導電層２６１との界面、第１導電層２６１と誘電体層２６３との界面、誘電体層２６３と第２導電層２６２との界面、第２導電層２６２と絶縁層２２１との界面、および絶縁層２２１と走査線２４１との界面で、光ＬＬの一部を透過させるとともに、光ＬＬの他の一部を反射させることができる。このため、半導体層２３１に対する遮光性の向上を図ることができる。
特に、容量素子２６と絶縁層２２１との界面、および、絶縁層２２１と走査線２４１との界面での反射が強め合うように設定されることが好ましい。これにより、トランジスター２３よりも下層での光ＬＬの反射率およびＯＤ（Optical Density）値を高めることができる。このため、容量素子２６、絶縁層２２１および走査線２４１がトランジスター２３の下層に設けられていることで、走査線２４１のみがトランジスター２３の下層に設けられている場合に比べ、走査線２４１の厚さを過度に厚くせずにトランジスター２３に対する遮光性を向上させることができる。また、走査線２４１の厚さを過度に厚くせずに済むので、絶縁層２２１のクラックの発生を抑制することができる。
なお、例えば、容量素子２６および絶縁層２２１の各膜厚、各材料または各屈折率を調整することにより、容量素子２６および絶縁層２２１を、増反射性を有する構成にすることができる。
また、第１導電層２６１および第２導電層２６２がポリシリコンを含むことで、金属材料を含む場合に比べて耐熱性を向上させ易い。したがって、製造時に、第１基板２１等にクラック等の不具合の発生を抑制することができる。さらに、第１導電層２６１および第２導電層２６２の膜剥がれの発生を低減することができる。
絶縁層２２２は、好ましくは酸化ケイ素および酸窒化ケイ素等のケイ素を含む無機材料を含み、より好ましくは酸化ケイ素を含む。絶縁層２２２がケイ素を含む無機材料を含むことで、製造時に、第１基板２１等にクラック等の不具合の発生を抑制することができる。また、第１凹部２１１の空間を絶縁層２２２によって効率良く埋め込むことができる。さらに、例えば容量素子２６がリン等の不純物を含むポリシリコンで形成される場合、当該不純物が半導体層２３１に拡散するおそれを抑制することができる。
２．変形例
以上に例示した実施形態は多様に変形され得る。前述の実施形態に適用され得る具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲で適宜に併合され得る。
前述の各実施形態では、アクティブマトリクス方式の電気光学装置１００が例示されるが、これに限定されず、電気光学装置１００の駆動方式は、例えば、パッシブマトリクス方式等でもよい。
「電気光学装置」の駆動方式は、縦電界方式に限定されず、横電界方式でもよい。なお、横電界方式としては、例えばＩＰＳ（In Plane Switching）モードが挙げられる。また、縦電界方式としては、ＴＮ（Twisted Nematic）モード、ＶＡ（Virtical Alignment）、ＰＶＡモードおよびＯＣＢ（Optically Compensated Bend）モードが挙げられる。
３．電子機器
電気光学装置１００は、各種電子機器に用いることができる。
図２０は、電子機器の一例であるパーソナルコンピューター２０００を示す斜視図である。パーソナルコンピューター２０００は、各種の画像を表示する電気光学装置１００と、電源スイッチ２００１およびキーボード２００２が設置される本体部２０１０と、制御部２００３と、を有する。制御部２００３は、例えばプロセッサーおよびメモリーを含み、電気光学装置１００の動作を制御する。
図２１は、電子機器の一例であるスマートフォン３０００を示す平面図である。スマートフォン３０００は、操作ボタン３００１と、各種の画像を表示する電気光学装置１００と、制御部３００２と、を有する。操作ボタン３００１の操作に応じて電気光学装置１００に表示される画面内容が変更される。制御部３００２は、例えばプロセッサーおよびメモリーを含み、電気光学装置１００の動作を制御する。
図２２は、電子機器の一例であるプロジェクターを示す模式図である。投射型表示装置４０００は、例えば、３板式のプロジェクターである。電気光学装置１ｒは、赤色の表示色に対応する電気光学装置１００であり、電気光学装置１ｇは、緑の表示色に対応する電気光学装置１００であり、電気光学装置１ｂは、青色の表示色に対応する電気光学装置１００である。すなわち、投射型表示装置４０００は、赤、緑および青の表示色に各々対応する３個の電気光学装置１ｒ、１ｇ、１ｂを有する。制御部４００５は、例えばプロセッサーおよびメモリーを含み、電気光学装置１００の動作を制御する。
照明光学系４００１は、光源である照明装置４００２からの出射光のうち赤色成分ｒを電気光学装置１ｒに供給し、緑色成分ｇを電気光学装置１ｇに供給し、青色成分ｂを電気光学装置１ｂに供給する。各電気光学装置１ｒ、１ｇ、１ｂは、照明光学系４００１から供給される各単色光を表示画像に応じて変調するライトバルブ等の光変調器として機能する。投射光学系４００３は、各電気光学装置１ｒ、１ｇ、１ｂからの出射光を合成して投射面４００４に投射する。
以上の電子機器は、前述の電気光学装置１００と、制御部２００３、３００２または４００５と、を備える。前述の電気光学装置１００を備えることで、パーソナルコンピューター２０００、スマートフォン３０００または投射型表示装置４０００の表示品位を高めることができる。
なお、本発明の電気光学装置が適用される電子機器としては、例示した機器に限定されず、例えば、ＰＤＡ（Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、車載用の表示器、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、およびＰＯＳ（Point of sale）端末等が挙げられる。さらに、本発明が適用される電子機器としては、プリンター、スキャナー、複写機、ビデオプレーヤー、またはタッチパネルを備えた機器等が挙げられる。
以上、好適な実施形態に基づいて本発明を説明したが、本発明は前述の実施形態に限定されない。また、本発明の各部の構成は、前述の実施形態の同様の機能を発揮する任意の構成に置換でき、また、任意の構成を付加できる。
また、前述した説明では、本発明の電気光学装置の一例として液晶表示装置について説明したが、本発明の電気光学装置はこれに限定されない。例えば、本発明の電気光学装置は、イメージセンサー等にも適用することができる。
１ｂ…電気光学装置、１ｇ…電気光学装置、１ｒ…電気光学装置、２…素子基板、３…対向基板、４…シール部材、５…液晶層、１１…走査線駆動回路、１２…データ線駆動回路、１３…外部端子、２１…第１基板、２２…積層体、２３…トランジスター、２５…画素電極、２６…容量素子、２９…第１配向膜、３１…第２基板、３２…無機絶縁層、３３…共通電極、３４…第２配向膜、１００…電気光学装置、２１１…第１凹部、２１２…第２凹部、２１３…第３凹部、２２１…絶縁層、２２２…絶縁層、２２３…絶縁層、２２４…絶縁層、２２５…絶縁層、２２６…絶縁層、２２７…絶縁層、２３１…半導体層、２３１ａ…チャネル領域、２３１ｂ…ドレイン領域、２３１ｃ…ソース領域、２３１ｄ…低濃度ドレイン領域、２３１ｅ…低濃度ソース領域、２３２…ゲート電極、２３３…ゲート絶縁膜、２４１…走査線、２４２…データ線、２４３…定電位線、２５１…コンタクトホール、２６０…開口、２６１…第１導電層、２６２…第２導電層、２６３…誘電体層、２６５…第１素子部、２６６…第２素子部、２６７…第３素子部、２７１…中継電極、２７２…中継電極、２７３…中継電極、２７４…中継電極、２７５…中継電極、２７６…中継電極、２７７…中継電極、２７８…中継電極、２７９…中継電極、２０００…パーソナルコンピューター、２００１…電源スイッチ、２００２…キーボード、２００３…制御部、２０１０…本体部、２１１１…底面、２１１２…開口、２３２１…コンタクトホール、２３２２…コンタクトホール、２４１０…部分、２４２１…コンタクトホール、２７１１…コンタクトホール、２７２１…コンタクトホール、２７３１…コンタクトホール、２７４１…コンタクトホール、２７５１…コンタクトホール、２７６１…コンタクトホール、２７７１…コンタクトホール、２７８１…コンタクトホール、２７９１…コンタクトホール、３０００…スマートフォン、３００１…操作ボタン、３００２…制御部、４０００…投射型表示装置、４００１…照明光学系、４００２…照明装置、４００３…投射光学系、４００４…投射面、４００５…制御部、Ａ１０…表示領域、Ａ１１…開口部、Ａ１２…遮光領域、Ａ２０…周辺領域、Ｌ０…光、ＬＬ…光、Ｐ…画素、Ｗ１…幅、Ｗ２…幅、Ｗ３…幅、Ｗ０…幅、Ｄ１…深さ。

Claims (13)

  1. 第１方向に延在する凹部を有した基板と、
    第１導電層、誘電体層および第２導電層を有する積層膜と、
    透光性の第１絶縁膜と、
    遮光性の遮光膜と、
    透光性の第２絶縁膜と、
    前記第１方向に順に配置されたソース領域、チャネル領域およびドレイン領域を含む半導体層と、を備え、
    前記積層膜、前記第１絶縁膜、前記遮光膜、前記第２絶縁膜および前記半導体層は、前記基板から順に配置され、
    前記半導体層は、平面視で、前記凹部と重なり、かつ前記凹部に沿って配置される、
    ことを特徴する電気光学装置。
  2. 前記積層膜は、前記凹部の底面および側面に沿って配置され、
    前記第１絶縁膜は、前記凹部内を含んで配置され、
    前記ソース領域、チャネル領域およびドレイン領域は、平面視で前記底面と重なる
    請求項１に記載の電気光学装置。
  3. 前記ドレイン領域は、前記チャネル領域側に低濃度ドレイン領域を有し、
    前記凹部の底面の幅は、前記低濃度ドレイン領域の幅以下である、
    請求項１または２に記載の電気光学装置。
  4. 前記低濃度ドレイン領域は、平面視で、前記底面と重なり、かつドレイン電極と重なる、
    請求項３に記載の電気光学装置。
  5. 前記低濃度ドレイン領域の幅の両外側において、前記遮光膜に配置されたコンタクトホールに、ゲート電極が配置され、
    前記ドレイン領域に配置されたコンタクトホールに、前記ドレイン電極が配置され、
    前記ドレイン領域の前記低濃度ドレイン領域と反対側において、前記第１導電層に配置されたコンタクトホールに、前記ドレイン電極と接続した中継電極が配置される、
    請求項４に記載の電気光学装置。
  6. 前記第１方向に延在するデータ線と、
    前記第１方向および前記第１方向と交差する第２方向に延在し、前記遮光膜を有する走査線と、
    前記積層膜を有する容量素子と、
    前記半導体層を有するトランジスターと、を備え、
    前記容量素子、前記第１絶縁膜、前記遮光膜、前記第２絶縁膜および前記トランジスターは、前記基板の前記凹部から順に配置され、
    前記容量素子は、前記凹部に配置されるトレンチ部を有し、
    前記トレンチ部は、平面視で前記半導体層に沿って配置さ、
    平面視で、前記半導体層、前記データ線および前記走査線と重なる、
    請求項１から５のいずれか１項に記載の電気光学装置。
  7. 前記トレンチ部は、平面視で前記ソース領域、前記チャネル領域および前記ドレイン領域に重なる、
    請求項６に記載の電気光学装置。
  8. 前記遮光膜は、平面視で前記トレンチ部に重なり、かつ前記トレンチ部に向かって凹む部分を有する、
    請求項７に記載の電気光学装置。
  9. 前記第１絶縁膜の前記基板とは反対側の面は、平坦面である、
    請求項１から８のいずれか１項に記載の電気光学装置。
  10. 前記第２絶縁膜の前記遮光膜とは反対側の面は、平坦面である、
    請求項１から９のいずれか１項に記載の電気光学装置。
  11. 前記第１絶縁膜および前記第２絶縁膜は、ケイ素を含む無機材料を含み、
    前記第１導電層および前記第２導電層は、遮光性の低いポリシリコン膜であり、
    前記誘電体層は、遮光性の低い窒化ケイ素膜である
    請求項１から１０のいずれか１項に記載の電気光学装置。
  12. 前記遮光膜は、タングステンを含む、
    請求項１から１１のいずれか１項に記載の電気光学装置。
  13. 請求項１から１２のいずれか１項に記載の電気光学装置と、
    前記電気光学装置の動作を制御する制御部と、を有することを特徴とする電子機器。
JP2021040015A 2021-03-12 2021-03-12 電気光学装置および電子機器 Pending JP2022139567A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021040015A JP2022139567A (ja) 2021-03-12 2021-03-12 電気光学装置および電子機器
CN202210236262.2A CN115079472B (zh) 2021-03-12 2022-03-10 电光装置和电子设备
US17/692,202 US11754892B2 (en) 2021-03-12 2022-03-11 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021040015A JP2022139567A (ja) 2021-03-12 2021-03-12 電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
JP2022139567A true JP2022139567A (ja) 2022-09-26
JP2022139567A5 JP2022139567A5 (ja) 2024-01-22

Family

ID=83194715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021040015A Pending JP2022139567A (ja) 2021-03-12 2021-03-12 電気光学装置および電子機器

Country Status (3)

Country Link
US (1) US11754892B2 (ja)
JP (1) JP2022139567A (ja)
CN (1) CN115079472B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023144374A (ja) * 2022-03-28 2023-10-11 セイコーエプソン株式会社 電気光学装置、および表示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3464944B2 (ja) * 1999-07-02 2003-11-10 シャープ株式会社 薄膜トランジスタ基板、その製造方法および液晶表示装置
KR100481590B1 (ko) * 2000-04-21 2005-04-08 세이코 엡슨 가부시키가이샤 전기 광학 장치, 투사형 표시 장치 및 전기 광학 장치의제조 방법
US7027109B2 (en) * 2001-08-03 2006-04-11 Nec Corporation TFT array substrate and active-matrix addressing liquid-crystal display device
JP2004271903A (ja) 2003-03-07 2004-09-30 Sharp Corp 薄膜トランジスタ基板およびその製造方法並びに液晶表示装置
JP2004325627A (ja) * 2003-04-23 2004-11-18 Sharp Corp アクティブマトリクス基板および表示装置
JP2004334064A (ja) 2003-05-12 2004-11-25 Sharp Corp 液晶表示装置及びその製造方法
JP2004363300A (ja) 2003-06-04 2004-12-24 Sharp Corp 液晶表示装置
JP4324441B2 (ja) 2003-10-09 2009-09-02 シャープ株式会社 素子基板、表示装置
JP2006138960A (ja) * 2004-11-10 2006-06-01 Nec Corp 液晶表示装置及びその製造方法並びに投射表示装置
JP4654675B2 (ja) * 2004-12-14 2011-03-23 ソニー株式会社 液晶パネル
JP4650153B2 (ja) * 2005-08-05 2011-03-16 セイコーエプソン株式会社 電気光学装置、電子機器及び電気光学装置の製造方法
JP4702067B2 (ja) * 2006-01-16 2011-06-15 セイコーエプソン株式会社 電気光学装置、電子機器及びプロジェクタ
CN101131519A (zh) * 2006-08-24 2008-02-27 精工爱普生株式会社 电光装置用基板、电光装置以及电子设备
US7616275B2 (en) * 2007-02-07 2009-11-10 Seiko Epson Corporation Electro-optical device substrate, electro-optical device, and electronic apparatus
JP4935404B2 (ja) * 2007-02-16 2012-05-23 セイコーエプソン株式会社 電気光学装置用基板及びその製造方法、並びに電気光学装置及び電子機器
JP2010060686A (ja) * 2008-09-02 2010-03-18 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2012155197A (ja) 2011-01-27 2012-08-16 Seiko Epson Corp 電気光学装置及び電子機器
JP2015094880A (ja) 2013-11-13 2015-05-18 セイコーエプソン株式会社 電気光学装置、および電子機器
TW201539095A (zh) * 2014-04-01 2015-10-16 Seiko Epson Corp 光電裝置及電子機器
DE112016004099T5 (de) * 2015-09-11 2018-05-30 Mitsubishi Electric Corporation Dünnschichttransistorsubstrat und Verfahren zum Produzieren desselben
JP2017072741A (ja) * 2015-10-08 2017-04-13 セイコーエプソン株式会社 電気光学装置、電子機器、電気光学装置の製造方法
JP6597768B2 (ja) * 2017-12-27 2019-10-30 セイコーエプソン株式会社 電気光学装置および電子機器
US11275278B2 (en) * 2018-04-17 2022-03-15 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP7352826B2 (ja) * 2019-10-21 2023-09-29 セイコーエプソン株式会社 電気光学装置および電子機器

Also Published As

Publication number Publication date
US20220291556A1 (en) 2022-09-15
CN115079472A (zh) 2022-09-20
CN115079472B (zh) 2023-05-16
US11754892B2 (en) 2023-09-12

Similar Documents

Publication Publication Date Title
JP6690671B2 (ja) 電気光学装置および電子機器
JP4475238B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP6939857B2 (ja) 電気光学装置、および電子機器
CN115079472B (zh) 电光装置和电子设备
JP2019219603A (ja) 電気光学装置および電子機器
JP2022139554A (ja) 電気光学装置および電子機器
JP2021092680A (ja) 電気光学装置および電子機器
JP2021085900A (ja) 電気光学装置および電子機器
JP7524745B2 (ja) 電気光学装置および電子機器
JP7463872B2 (ja) 電気光学装置および電子機器
JP7563193B2 (ja) 電気光学装置および電子機器
JP7124837B2 (ja) 電気光学装置および電子機器
US20240145490A1 (en) Electro-optical device and electronic apparatus
US20240103329A1 (en) Electro-optical device and electronic apparatus
US20240085749A1 (en) Electro-optical device and electronic apparatus
US20240310671A1 (en) Electro-optical device and electronic apparatus
US20230308616A1 (en) Electro-optical device and electronic apparatus
US20240310681A1 (en) Electro-optical device and electronic apparatus
JP2024121608A (ja) 電気光学装置、および電子機器
JP2022079973A (ja) 電気光学装置、電気光学装置の製造方法および電子機器
JP2024108326A (ja) 電気光学装置、および電子機器
JP2024128542A (ja) 電気光学装置、および電子機器
JP2020126250A (ja) 電気光学装置および電子機器
JP2024065466A (ja) 電気光学装置および電子機器
JP2024064468A (ja) 電気光学装置、電気光学装置の製造方法および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240911