JP2015094880A - 電気光学装置、および電子機器 - Google Patents

Abstract

【課題】高開口率化と保持容量の確保とを両立できる電気光学装置、および電子機器を提供する。
【解決手段】液晶装置１は、対向するように配置された素子基板１０および対向基板２０と、両者の間に配置された液晶層４０と、素子基板１０の液晶層４０側に配置された凸状部１１と、容量素子４と、素子基板１０と容量素子４とを覆うように配置された絶縁層１２と、絶縁層１２上に配置され、半導体層３０ａとゲート電極３０ｇとドレイン電極３１とを有するＴＦＴ３０とを備え、容量素子４は、凸状部１１の上面１０ａおよび両側面１０ｂを覆うように配置された第１の容量電極４ａと、第１の容量電極４ａを覆うように配置された誘電体層４ｂと、誘電体層４ｂを覆うように配置された第２の容量電極４ｃとを有し、第２の容量電極４ｃは、絶縁層１２を貫通するコンタクトホールＣＨ１を介してドレイン電極３１と電気的に接続されていることを特徴とする。
【選択図】図５

Description

本発明は、電気光学装置、および電子機器に関する。

複数の画素およびスイッチング素子が配置された素子基板と、素子基板に対向するように配置された対向基板との間に電気光学物質（例えば、液晶など）を備えた電気光学装置が知られている。電気光学装置として、例えば、画素電極と、画素電極をスイッチング制御する薄膜トランジスター（スイッチング素子）とを備え、プロジェクターの液晶ライトバルブとして用いられる液晶装置などを挙げることができる。

液晶ライトバルブとして用いられる液晶装置には光源からの強力な光が入射するが、スイッチング素子を構成する半導体層に光が照射されると、光リーク電流が生じて表示画像にフリッカーや画素ムラが生じてしまう。そのため、遮光構造として、例えば、半導体層の上下方向から入射する光を遮光する構成や、上下方向に加えて斜め方向から入射する光も遮光する構成が用いられる。

また、液晶装置は、薄膜トランジスターから画素電極を介して液晶層に書き込まれた画像信号の保持特性を向上させるため、容量素子（保持容量）を備えている。容量素子は、例えば、誘電体層を間に挟んで対向するように配置された１対の電極で構成される。上述の遮光構造を強化するため、遮光性を有する導電膜で容量素子の電極を形成することにより、容量素子を遮光構造の一部とする液晶装置の構成も用いられている。

一方、液晶装置においては、より明るい表示が得られるように、遮光領域をできるだけ小さく抑えて光が透過する画素の開口領域の開口率を向上することが求められる。しかしながら、容量素子が遮光構造の一部を兼ねる構成を有する場合、開口率を向上させるために遮光領域を狭小化すると、容量素子の面積も小さくなるため、保持容量として必要な容量値を確保することが困難となる。そこで、基板に溝を設け、溝内に容量素子を形成することにより、容量素子の平面積を抑えつつ表面積を大きくすることが可能な液晶装置の構成が提案されている（例えば、特許文献１参照）。

特許文献１に記載の液晶装置は、基板と薄膜トランジスターとの間に容量素子を備えており、容量素子が遮光膜の役割を兼ねている。容量素子は、溝の底部側から順に積層された第１の導電膜と誘電体と第２の導電膜とで構成される。第１の導電膜はコンタクトホールを介して薄膜トランジスターのドレイン電極に電気的に接続されてドレイン電位となり、第２の導電膜は接地されて共通電位となる。

特開２００３−１５２０８６号公報

しかしながら、特許文献１に記載の液晶装置の構成では、溝内に容量素子が形成されるため、第１の導電膜や誘電体膜の膜厚が特に溝の底部で薄くなり、容量素子の耐圧が低下してしまうおそれがある。そして、容量素子の上層に形成される薄膜トランジスターのドレイン電極と、容量素子における下層側の第１の導電膜とがコンタクトホールを介して接続されるが、ドレイン電極と第１の導電膜との間の層に、第１の導電膜と平面視で重なるように第２の導電膜が配置されている。したがって、第２の導電膜とドレイン電極とが電気的に接触してしまうおそれがあるため、コンタクトホールを形成する領域の確保が困難である。また、共通電位となる第２の導電膜上にゲート電極が位置するため、容量カップリング作用によりゲート電位が変動して薄膜トランジスターの動作が不安定となるおそれがある。さらに、容量素子は、ゲート信号線（走査線）の延在方向に沿って配置されるが、ゲート信号線とは平面視で重ならないように配置されている（特許文献１の図１２および図１３参照）。そのため、遮光性を有する容量素子が配置される領域分だけ画素領域の開口率が低下してしまうこととなる。したがって、高開口率化と保持容量の確保とを両立できる液晶装置の構成が求められている。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］本適用例に係る電気光学装置は、第１の基板と、前記第１の基板に対向するように配置された第２の基板と、前記第１の基板と前記第２の基板との間に配置された電気光学物質層と、前記第１の基板の前記電気光学物質層側に配置された凸状部と、容量素子と、前記第１の基板と前記容量素子とを覆うように配置された第１の絶縁層と、前記第１の絶縁層上に配置され、半導体層とゲート電極とドレイン電極とを有するスイッチング素子と、を備え、前記容量素子は、前記凸状部の上面および側面を覆うように配置された第１の容量電極と、前記第１の容量電極を覆うように配置された誘電体層と、前記誘電体層を覆うように配置された第２の容量電極と、を有し、前記第２の容量電極は、前記第１の絶縁層を貫通するコンタクト部を介して前記ドレイン電極と電気的に接続されていることを特徴とする。

本適用例の構成によれば、第１の基板に配置された凸状部の上面および側面を覆うように順に積層して形成された第１の容量電極と誘電体層と第２の容量電極とで、容量素子が構成される。そのため、凸状部の高さを高くすることで容量素子の平面積（平面視における面積）を大きくすることなく容量素子の総面積を大きくできるので、容量素子が遮光性を有する場合でも、遮光領域を小さく抑えつつ必要な容量値を容易に確保することができる。そして、容量素子が溝内に配置される場合と比べて、下層側に形成される第１の容量電極や誘電体層の膜厚をより均一にできるので、容量素子の耐圧低下が抑えられる。

また、第１の容量電極の上層側に形成される第２の容量電極が、コンタクト部を介してスイッチング素子のドレイン電極と電気的に接続されるので、他方の電極（第１の容量電極）とドレイン電極との電気的な接触を回避できる。そして、ドレイン電極に接続された第２の容量電極がスイッチング素子のゲート電極側に配置されるので、スイッチング素子のゲート電位が変動して動作不安定を起こす可能性のある容量カップリング作用が抑えられる。これらにより、容量素子の特性を低下させることなく、液晶装置における高開口率化と保持容量の確保との両立を図ることができる。

［適用例２］上記適用例に係る電気光学装置であって、前記凸状部は、前記ドレイン電極と平面視で重なるように配置されていることが好ましい。

本適用例の構成によれば、容量素子が配置される凸状部がドレイン電極と平面視で重なるように配置されている。そのため、第２の容量電極とドレイン電極とを電気的に接続するコンタクト部を、ドレイン電極と平面視で重なる遮光領域内に配置できるとともに、遮光領域内におけるコンタクト部の配置の自由度が高められる。

［適用例３］上記適用例に係る電気光学装置であって、前記第１の基板および前記第２の基板は光を透過し、前記第１の絶縁層と前記半導体層との間に、第１の方向に沿って延在するように配置された導電性の遮光層を備え、前記凸状部は、前記第１の方向に沿って延在し、前記遮光層と平面視で重なるように配置されていることが好ましい。

本適用例の構成によれば、電気光学装置は、光を透過する透過型であり、容量素子と半導体層との間に、第１の方向に沿って延在する導電性の遮光層を備えている。そして、凸状部に配置された容量素子は、遮光層が延在する第１の方向に沿って延在し、遮光層と平面視で重なるように配置されている。したがって、導電性を有する遮光層と、第１の絶縁層を介して遮光層と対向する第２の容量電極との間に寄生容量が生じるため、この寄生容量が付加されることにより、容量素子の平面積が同じであっても容量素子の保持容量をより大きくすることができる。また、容量素子が遮光層と平面視で重なるように配置されているので、容量素子が配置されたことによる開口率の低下が避けられる。これにより、液晶装置における高開口率化と保持容量の確保との両立をより効果的に図ることができる。

［適用例４］本適用例に係る電子機器は、上記適用例の電気光学装置を備えていることを特徴とする。

本適用例の構成によれば、明るく安定した表示品質を有する電気光学装置を備えた電子機器を提供することができる。

本実施形態に係る液晶装置の構成を示す概略図である。 本実施形態に係る液晶装置の電気的な構成を示す等価回路図である。 本実施形態に係る液晶装置における画素の配置を示す概略平面図である。 本実施形態に係る液晶装置における画素の構成を示す概略平面図である。 図４のＡ−Ａ’線に沿った概略断面図である。 本実施形態に係る液晶装置における容量素子の構成を示す概略平面図である。 本実施形態に係る液晶装置における容量素子の構成を示す概略断面図である。 本実施形態に係る容量素子の製造方法を説明する概略断面図である。 本実施形態に係る容量素子の製造方法を説明する概略断面図である。 本実施形態に係る容量素子の製造方法を説明する概略断面図である。 本実施形態に係る電子機器としてのプロジェクターの構成を示す概略図である。 変形例１に係る容量素子の構成を示す概略平面図である。

以下、本発明を具体化した実施形態について図面を参照して説明する。使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大、縮小、あるいは誇張して表示している。また、説明に必要な構成要素以外は図示を省略する場合がある。

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。

＜電気光学装置＞
ここでは、電気光学装置として、薄膜トランジスター（Thin Film Transistor：ＴＦＴ）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投射型表示装置（プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。

まず、本実施形態に係る電気光学装置としての液晶装置について、図１および図２を参照して説明する。図１は、本実施形態に係る液晶装置の構成を示す概略図である。詳しくは、図１（ａ）は液晶装置の構成を示す概略平面図であり、図１（ｂ）は図１（ａ）のＨ−Ｈ’線に沿った概略断面図である。また、図２は、本実施形態に係る液晶装置の電気的な構成を示す等価回路図である。

図１（ａ）および（ｂ）に示すように、本実施形態に係る液晶装置１は、第１の基板としての素子基板１０と、素子基板１０に対向するように配置された第２の基板としての対向基板２０と、素子基板１０と対向基板２０との間に配置された電気光学物質層としての液晶層４０とを備えている。素子基板１０および対向基板２０には、例えばガラスや石英などの光を透過する材料からなる基板が用いられている。

素子基板１０は対向基板２０よりも一回り大きく、両基板は、額縁状に配置されたシール材４２を介して接合されている。液晶層４０は、素子基板１０と対向基板２０とシール材４２とによって囲まれた空間に封入された、電気光学物質としての正または負の誘電異方性を有する液晶で構成されている。

シール材４２は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤からなる。シール材４２には、素子基板１０と対向基板２０との間隔を一定に保持するためのスペーサー（図示省略）が混入されている。額縁状に配置されたシール材４２の内側には、対向基板２０に配置された額縁状の遮光層２１が配置されている。遮光層２１は、例えば遮光性の金属あるいは金属酸化物などからなる。

遮光層２１の内側は、複数の画素Ｐが配列された表示領域Ｅとなっている。表示領域Ｅは、液晶装置１において、実質的に表示に寄与する領域である。なお、図１（ａ），（ｂ）では図示を省略したが、表示領域Ｅ内においても、複数の画素Ｐを平面的に区画する遮光部が、例えば格子状に配置されている。

素子基板１０の１辺部のシール材４２の外側には、１辺部に沿ってデータ線駆動回路５１および複数の外部接続端子５４が配置されている。また、その１辺部に対向する他の１辺部に沿ったシール材４２の内側には、検査回路５３が配置されている。さらに、これらの２辺部と直交し互いに対向する他の２辺部に沿ったシール材４２の内側には、走査線駆動回路５２が配置されている。

検査回路５３が配置された１辺部のシール材４２の内側には、２つの走査線駆動回路５２を繋ぐ複数の配線５５が配置されている。これらデータ線駆動回路５１、走査線駆動回路５２に繋がる配線は、複数の外部接続端子５４に接続されている。また、対向基板２０の角部には、素子基板１０と対向基板２０との間で電気的導通をとるための上下導通部５６が配置されている。なお、検査回路５３の配置はこれに限定されず、データ線駆動回路５１と表示領域Ｅとの間のシール材４２の内側に沿った位置に設けてもよい。

以下の説明では、データ線駆動回路５１が配置された１辺部に沿った方向を第１方向としてのＸ方向とし、この１辺部と直交し互いに対向する他の２辺部に沿った方向を第２方向としてのＹ方向とする。図１（ａ）のＨ−Ｈ’線の方向は、Ｙ方向に沿った方向である。また、Ｘ方向およびＹ方向と直交し図１（ｂ）における上方に向かう方向をＺ方向とする。なお、本明細書では、液晶装置１の対向基板２０の表面の法線方向（Ｚ方向）から見ることを「平面視」という。

図１（ｂ）に示すように、素子基板１０の液晶層４０側には、画素Ｐ毎に配置されたスイッチング素子としてのＴＦＴ３０（図２参照）と、光を透過する画素電極１７と、信号配線（図示しない）と、画素電極１７を覆う配向膜１８とが配置されている。画素電極１７は、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの光を透過する導電膜からなる。

なお、本実施形態の素子基板１０には、ＴＦＴ３０の半導体層３０ａ（図４参照）に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。遮光構造については後述する。

対向基板２０の液晶層４０側には、遮光層２１と、層間層２２と、共通電極２３と、共通電極２３を覆う配向膜２４とが配置されている。

遮光層２１は、図１（ａ）および（ｂ）に示すように、平面視で走査線駆動回路５２、複数の配線５５や検査回路５３と重なる位置に額縁状に配置されている。遮光層２１は、対向基板２０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。

図１（ｂ）に示す層間層２２は、遮光層２１を覆うように形成されている。層間層２２は、例えば酸化シリコン（ＳｉＯ₂）などの絶縁膜で形成され、光を透過する。層間層２２は、遮光層２１などに起因する凹凸を緩和し、共通電極２３が形成される液晶層４０側の面が平坦となるように配置されている。層間層２２の形成方法としては、例えば、化学気相成長法（ＣＶＤ法：Chemical Vapor Deposition法）などを用いて成膜する方法が挙げられる。

共通電極２３は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの光を透過する導電膜からなり、層間層２２を覆うとともに、図１（ａ）に示すように対向基板２０の四隅に配置された上下導通部５６により素子基板１０側の配線に電気的に接続されている。

配向膜１８および配向膜２４は、液晶装置１の光学設計に基づいて選定される。配向膜１８および配向膜２４は、例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、ＳｉＯｘ（酸化シリコン）などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。

液晶層４０を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。例えば、ノーマリーホワイトモードの場合、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が減少する。ノーマリーブラックモードの場合、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が増加し、全体として液晶装置１からは画像信号に応じたコントラストをもつ光が射出される。

図２に示すように、表示領域Ｅには、走査線３ａとデータ線６ａとが互いに絶縁され交差するように形成されている。走査線３ａが延在する方向が第１方向としてのＸ方向であり、データ線６ａが延在する方向がＹ方向である。画素Ｐは、走査線３ａとデータ線６ａとの交差に対応して配置されている。画素Ｐのそれぞれには、画素電極１７と、スイッチング素子としてのＴＦＴ３０（Thin Film Transistor：薄膜トランジスター）とが配置されている。

ＴＦＴ３０のソース電極３２（図４参照）は、データ線６ａに電気的に接続されている。データ線６ａは、データ線駆動回路５１（図１参照）に接続されており、データ線駆動回路５１から供給される画像信号（データ信号）Ｓ１，Ｓ２，…，Ｓｎを画素Ｐに供給する。データ線駆動回路５１からデータ線６ａに供給される画像信号Ｓ１，Ｓ２，…，Ｓｎは、この順に線順次で供給してもよく、互いに隣接する複数のデータ線６ａ同士に対してグループごとに供給してもよい。

ＴＦＴ３０のゲート電極３０ｇ（図４参照）は、走査線３ａに電気的に接続されている。走査線３ａは、走査線駆動回路５２（図１参照）に接続されており、走査線駆動回路５２から供給される走査信号Ｇ１，Ｇ２，…，Ｇｍを各画素Ｐに供給する。走査線駆動回路５２は、走査線３ａに対して、走査信号Ｇ１，Ｇ２，…，Ｇｍを所定のタイミングでパルス的に線順次で供給する。ＴＦＴ３０のドレイン電極３１（図４参照）は、画素電極１７に電気的に接続されている。

画像信号Ｓ１，Ｓ２，…，Ｓｎは、ＴＦＴ３０を一定期間だけオン状態とすることにより、データ線６ａを介して画素電極１７に所定のタイミングで書き込まれる。このようにして画素電極１７を介して液晶層４０に書き込まれた所定レベルの画像信号は、対向基板２０に配置された共通電極２３（図１（ｂ）参照）との間に形成される液晶容量で一定期間保持される。

各画素Ｐの液晶に電圧信号が印加されると、印加された電圧レベルにより液晶の配向状態が変化する。これにより、液晶層４０（図１参照）に入射した光が変調されて階調表示が可能となる。

液晶容量に保持された画像信号Ｓ１，Ｓ２，…，Ｓｎがリークするのを防止するため、容量素子（蓄積容量）４が液晶容量と並列に配置されている。容量素子４を構成するため、走査線３ａに沿って第１の容量電極（容量配線）４ａが形成されている。第１の容量電極４ａは、共通電位線に接続され共通（ＣＯＭ）電位に保持されている。

なお、図１（ａ）に示した検査回路５３には、データ線６ａが接続されており、液晶装置１の製造過程において、上記画像信号を検出することで液晶装置１の動作欠陥などを確認できる構成となっているが、図２の等価回路では省略している。また、検査回路５３は、上記画像信号をサンプリングしてデータ線６ａに供給するサンプリング回路、データ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。

＜画素の配置および構成＞
次に、画素Ｐの平面的な配置について、図３を参照して説明する。図３は、本実施形態に係る液晶装置における画素の配置を示す概略平面図である。図３に示すように、液晶装置１において、画素Ｐは略矩形状の開口領域Ｔを有している。画素Ｐ毎に、略矩形状の画素電極１７が配置されている。画素電極１７は、開口領域Ｔと平面視で重なるように配置され、開口領域Ｔよりも大きく形成されている。

開口領域Ｔは、光を遮蔽する遮光領域Ｓに囲まれている。遮光領域Ｓは、Ｘ方向およびＹ方向に沿って延在する格子状に配置されている。画素電極１７の外縁部は、遮光領域Ｓと平面視で重なっている。遮光領域Ｓには、Ｘ方向に沿って延在する走査線３ａ（図４参照）と、Ｙ方向に沿って延在するデータ線６ａ（図４参照）とが配置されている。

また、遮光領域Ｓには、ドレイン電極３１および容量素子４（図４参照）が配置されている。ドレイン電極３１および容量素子４は、平面視で互いに重なるように配置されている。容量素子４は、第１の容量電極４ａおよび第２の容量電極４ｃ（図５参照）を有している。

走査線３ａ、データ線６ａ、ドレイン電極３１、第１の容量電極４ａ、および第２の容量電極４ｃは、遮光性の導電部材で形成されており、これらによって遮光領域Ｓの少なくとも一部が構成されている。なお、液晶装置１における遮光領域Ｓは、素子基板１０側に配置されたこれらの配線や電極などによって構成されるだけでなく、対向基板２０側において格子状にパターニングされた遮光層２１によって構成されていてもよい。

遮光領域Ｓの交差部付近には、ＴＦＴ３０（図４参照）が配置されている。光を遮蔽する遮光領域Ｓの交差部付近にＴＦＴ３０を設けることにより、ＴＦＴ３０の光誤動作を防止するとともに、開口領域Ｔにおける開口率を確保している。交差部付近の遮光領域Ｓの幅は、交差部付近にＴＦＴ３０やＴＦＴ３０とのコンタクト部を設けるため、他の部分に比べて広くなっている。

次に、本実施形態に係る画素Ｐの構成を、図４および図５を参照して説明する。図４は、本実施形態に係る液晶装置における画素の構成を示す概略平面図である。図５は、図４のＡ−Ａ’線に沿った概略断面図である。なお、図４では、図５に示す構成要素のうち一部の構成要素の図示を省略している。

図４に示すように、素子基板１０上には、画素Ｐ毎に略矩形状の画素電極１７が配置されている。Ｙ方向において隣り合う画素Ｐ同士の境界に沿って、すなわちＸ方向に沿って走査線３ａが配置されている。走査線３ａは、Ｘ方向に沿った略直線状の主線部分と、主線部分からＹ方向に延出しＴＦＴ３０の半導体層３０ａと平面視で重なる部分とを有している。Ｘ方向において隣り合う画素Ｐ同士の境界に沿って、すなわちＹ方向に沿って、略直線状にデータ線６ａが配置されている。

走査線３ａとデータ線６ａとが交差する領域に、ＴＦＴ３０が配置されている。ＴＦＴ３０は、半導体層３０ａを有している。半導体層３０ａは、走査線３ａおよびデータ線６ａと平面視で重なるように配置されている。

走査線３ａおよび半導体層３０ａと平面視で重なるように、ソース電極３２が配置されている。データ線６ａおよび半導体層３０ａと平面視で重なるように、ドレイン電極３１が配置されている。ドレイン電極３１は、平面視で走査線３ａとデータ線６ａとの交差部からＸ方向の両側およびＹ方向に延出する形状を有しており、走査線３ａの一部とも重なっている。

走査線３ａ、データ線６ａ、および半導体層３０ａと平面視で重なるように、容量素子４が配置されている。容量素子４は、平面視で走査線３ａとデータ線６ａとの交差部からＸ方向の両側およびＹ方向の両側に延出する＋字状の形状を有している。容量素子４は、ドレイン電極３１とも平面視で重なるように配置されている。

図５に示すように、素子基板１０には、下層側から、容量素子４と、第１の絶縁層としての絶縁層１２と、走査線３ａと、絶縁層１３ａと、ＴＦＴ３０と、絶縁層１３ｂと、ゲート電極３０ｇと、ドレイン電極３１と、ソース電極３２と、絶縁層１４と、中継電極３３と、データ線６ａと、絶縁層１５と、中継電極３４と、絶縁層１６と、画素電極１７とが配置されている。

素子基板１０の液晶層４０（図１（ｂ）参照）側の面１０ｄには、凸状部１１が配置されている。凸状部１１は、上面１０ａと側面１０ｂとを有している。容量素子４は、凸状部１１に配置されている。容量素子４は、第１の容量電極４ａと、誘電体層４ｂと、第２の容量電極４ｃとで構成される。第１の容量電極４ａは、凸状部１１の上面１０ａおよび側面１０ｂを覆うように配置されている。誘電体層４ｂは第１の容量電極４ａを覆うように配置され、さらに誘電体層４ｂを覆うように第２の容量電極４ｃが配置されている。

絶縁層１２は、素子基板１０の面１０ｄと容量素子４（第２の容量電極４ｃ）とを覆うように配置されている。絶縁層１２の上面には、平坦化処理が施されている。走査線３ａは、絶縁層１２上に配置されている。走査線３ａは、容量素子４と平面視で重なるように配置されている。したがって、走査線３ａと第２の容量電極４ｃとは、絶縁層１２を介して互いに対向するように配置されている。

走査線３ａは、例えばＡｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）などの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらを積層したものからなり、導電性と遮光性とを有している。絶縁層１３ａは、絶縁層１２と走査線３ａとを覆うように配置されている。

ＴＦＴ３０は、絶縁層１３ａ上に配置されている。ＴＦＴ３０は、半導体層３０ａと、ゲート絶縁膜３０ｂと、ゲート電極３０ｇとを備えている。ＴＦＴ３０は、例えば、ＬＤＤ（Lightly Doped Drain）構造を有している。半導体層３０ａは、例えば、単結晶シリコン膜や多結晶シリコン膜などで構成される。半導体層３０ａは、チャネル領域３０ｃと、低濃度ソース領域３０ｅと、低濃度ドレイン領域３０ｆと、高濃度ソース領域３０ｓと、高濃度ドレイン領域３０ｄとを有している。

ゲート絶縁膜３０ｂは、半導体層３０ａと絶縁層１３ａとを覆うように配置されている。ゲート電極３０ｇは、ゲート絶縁膜３０ｂを介してチャネル領域３０ｃと対向するように配置されている。ゲート電極３０ｇは、ゲート絶縁膜３０ｂと絶縁層１３ａとを貫通するコンタクトホールＣＨ８（図４参照）を介して、走査線３ａと電気的に接続されている。ゲート絶縁膜３０ｂとゲート電極３０ｇと走査線３ａとを覆うように、絶縁層１３ｂが配置されている。絶縁層１３ｂ上には、ドレイン電極３１とソース電極３２とが配置されている。

ドレイン電極３１は、半導体層３０ａの高濃度ドレイン領域３０ｄと、容量素子４とに平面視で重なるように配置されている。ドレイン電極３１は、絶縁層１３ｂとゲート絶縁膜３０ｂとを貫通するコンタクトホールＣＨ２を介して、高濃度ドレイン領域３０ｄに電気的に接続されている。また、ドレイン電極３１は、絶縁層１３ｂとゲート絶縁膜３０ｂと絶縁層１３ａと絶縁層１２とを貫通するコンタクト部としてのコンタクトホールＣＨ１を介して、容量素子４の第２の容量電極４ｃに電気的に接続されている。

したがって、容量素子４の第２の容量電極４ｃは、ドレイン電極３１に電気的に接続され、ドレイン電位に保持されている。一方、容量素子４の第１の容量電極４ａは、上述した通り、共通電位線に接続され、共通（ＣＯＭ）電位に保持されている。

上述のように第１の容量電極４ａの上層側に形成される第２の容量電極４ｃが、コンタクトホールＣＨ１を介してドレイン電極３１と電気的に接続されるので、共通電位に保持される第１の容量電極４ａとドレイン電極３１との電気的な接触を回避できる。そして、ドレイン電極３１に接続された第２の容量電極４ｃがゲート電極３０ｇ側に配置されるので、ＴＦＴ３０のゲート電位が変動して動作不安定を起こす可能性のある容量カップリング作用が抑えられる。

ソース電極３２は、半導体層３０ａの高濃度ソース領域３０ｓと平面視で重なるように配置されている。ソース電極３２は、絶縁層１３ｂとゲート絶縁膜３０ｂとを貫通するコンタクトホールＣＨ３を介して、高濃度ソース領域３０ｓに電気的に接続されている。ドレイン電極３１およびソース電極３２は、例えば走査線３ａと同様の導電性と遮光性とを有する材料からなる。絶縁層１３ｂとドレイン電極３１とソース電極３２とを覆うように絶縁層１４が配置されている。

絶縁層１４上には、中継電極３３とデータ線６ａとが配置されている。中継電極３３は、ドレイン電極３１と平面視で重なるように配置されている。中継電極３３は、絶縁層１４を貫通するコンタクトホールＣＨ４を介して、ドレイン電極３１に電気的に接続されている。データ線６ａは、ソース電極３２と平面視で重なるように配置されている。データ線６ａは、絶縁層１４を貫通するコンタクトホールＣＨ５を介して、ソース電極３２に電気的に接続されている。中継電極３３およびデータ線６ａは、例えば走査線３ａと同様の導電性と遮光性とを有する材料からなる。

絶縁層１４と中継電極３３とデータ線６ａとを覆うように絶縁層１５が配置されている。絶縁層１５上には、中継電極３４が配置されている。中継電極３４は、絶縁層１５を貫通するコンタクトホールＣＨ６を介して、中継電極３３に電気的に接続されている。絶縁層１５と中継電極３４とを覆うように絶縁層１６が配置されている。

絶縁層１６上には、画素電極１７が配置されている。画素電極１７は、その一部が中継電極３４と平面視で重なるように配置されている。画素電極１７は、絶縁層１６を貫通するコンタクトホールＣＨ７を介して、中継電極３４に電気的に接続されている。したがって、画素電極１７は、中継電極３４とコンタクトホールＣＨ６と中継電極３３とコンタクトホールＣＨ４とを介して、ドレイン電極３１に電気的に接続されている。

＜容量素子＞
次に、本実施形態に係る容量素子の構成を、図６および図７を参照して説明する。図６は、本実施形態に係る液晶装置における容量素子の構成を示す概略平面図である。図７は、本実施形態に係る液晶装置における容量素子の構成を示す概略断面図である。詳しくは、図７（ａ）は図６のＢ−Ｂ’線に沿った概略断面図であり、図７（ｂ）は図６のＣ−Ｃ’線に沿った概略断面図である。

図６には、２点鎖線で遮光領域Ｓを示している。図６に示すように、素子基板１０の凸状部１１は、平面視で遮光領域Ｓの交差部からＸ方向の両側およびＹ方向の両側に延出する＋字状の形状を有している。換言すれば、凸状部１１は、略矩形状の画素Ｐの開口領域Ｔを囲む４つの辺のそれぞれにおいて分断されている。凸状部１１のＸ方向に沿って延在する部分は、走査線３ａ（図４参照）と平面視で重なり、凸状部１１のＹ方向に沿って延在する部分は、データ線６ａ（図４参照）と平面視で重なるように配置されている。

第１の容量電極４ａは、平面視でＸ方向およびＹ方向に沿って格子状に配置されている。図６では図示を省略するが、誘電体層４ｂも、第１の容量電極４ａと平面視で重なるようにＸ方向およびＹ方向に沿って格子状に配置されている。第２の容量電極４ｃは、凸状部１１と同様に、平面視で遮光領域Ｓの交差部からＸ方向の両側およびＹ方向の両側に延出する＋字状の形状を有している。第１の容量電極４ａと誘電体層４ｂと第２の容量電極４ｃとは、平面視で凸状部１１と重なるように配置されている。

Ｘ方向において隣り合う凸状部１１同士の間、およびＹ方向において隣り合う凸状部１１同士の間には、絶縁部４ｄが配置されている。絶縁部４ｄは、第２の容量電極４ｃの＋字状に延出した部分の端部と平面視で重なるように配置されている。

第１の容量電極４ａおよび第２の容量電極４ｃは、例えば、ポリシリコンなどで形成されている。第１の容量電極４ａおよび第２の容量電極４ｃの材料は、導電性と遮光性とを有する材料であれば、金属単体、合金、金属シリサイドなどであってもよい。誘電体層４ｂの材料としては、シリコン窒化膜や、酸化ハフニウム（ＨｆＯ₂）、アルミナ（Ａｌ₂Ｏ₃）、酸化タンタル（Ｔａ₂Ｏ₃）などの単層膜やこれらを積層した積層膜を用いることができる。絶縁部４ｄは、例えば、酸化シリコン（ＳｉＯ₂）などの絶縁膜で形成される。

図７（ａ）および（ｂ）は、凸状部１１および容量素子４のうちＹ方向に沿って延在する部分の断面を示している。図７（ａ）は延在方向と交差する方向（Ｘ方向）における断面であり、図７（ｂ）は延在方向（Ｙ方向）に沿った断面である。凸状部１１および容量素子４のうちＸ方向に沿って延在する部分においても、延在方向と交差する方向（Ｙ方向）における断面は図７（ａ）と同じ断面となり、延在方向（Ｘ方向）に沿った断面は図７（ｂ）と同じ断面となる。

図７（ａ）に示すように、素子基板１０は、凸状部１１の延在方向と交差する方向の断面において形成された段差により、面１０ｄよりも高い面１０ｃを有している。凸状部１１は、素子基板１０の面１０ｃからＺ方向に突出するように配置されている。凸状部１１は、上面１０ａと側面１０ｂとを有している。

第１の容量電極４ａは、凸状部１１の上面１０ａおよび側面１０ｂを覆うように配置されている。誘電体層４ｂは、第１の容量電極４ａを覆うように配置されている。誘電体層４ｂは、素子基板１０の面１０ｃを覆っていてもよい。第２の容量電極４ｃは、誘電体層４ｂを覆うように配置されている。

図７（ｂ）に示すように、素子基板１０は、凸状部１１の延在方向に沿った断面において、隣り合う凸状部１１同士の間に面１０ｃを有している。凸状部１１は、その延在方向における端部に側面１０ｂを有している。

第１の容量電極４ａは、凸状部１１の上面１０ａおよび側面１０ｂと素子基板１０の面１０ｃとを覆うように配置されている。絶縁部４ｄは、隣り合う凸状部１１同士の間の面１０ｃにおける第１の容量電極４ａ上に配置されている。絶縁部４ｄは、隣り合う凸状部１１同士の間の面１０ｃから凸状部１１の側面１０ｂに亘るまでの第１の容量電極４ａ上に配置されていてもよい。誘電体層４ｂは、第１の容量電極４ａと絶縁部４ｄとを覆うように配置されている。

第２の容量電極４ｃは、誘電体層４ｂを覆うように配置されている。第２の容量電極４ｃおよび誘電体層４ｂは、隣り合う凸状部１１同士の間において絶縁部４ｄ上で分断されている。したがって、絶縁部４ｄ上には、第２の容量電極４ｃおよび誘電体層４ｂの延在方向における端部が配置されている。

このような構成によれば、凸状部１１の高さを高くすることで側面１０ｂの面積を大きくできるため、容量素子４の平面積（上面１０ａの面積）を大きくすることなく容量素子４の総面積を大きくできる。これにより、容量素子４が遮光性を有する場合でも、遮光領域Ｓを小さく抑えつつ必要な容量値を容易に確保することができる。そして、特許文献１に記載の液晶装置のように容量素子が溝内に配置される場合と比べて、下層側に形成される第１の容量電極４ａや誘電体層４ｂの膜厚をより均一にできるので、容量素子４の耐圧低下が抑えられる。

また、容量素子４が配置される凸状部１１がドレイン電極３１（図４参照）と平面視で重なるように配置されている。そのため、第２の容量電極４ｃとドレイン電極３１とを電気的に接続するコンタクトホールＣＨ１（図４参照）を、ドレイン電極３１と平面視で重なる遮光領域Ｓ内に配置できるとともに、遮光領域Ｓ内におけるコンタクトホールＣＨ１の配置の自由度が高められる。

さらに、容量素子４は、遮光性を有する走査線３ａ（図４参照）が延在するＸ方向に沿って延在し、走査線３ａと平面視で重なるように配置されている。したがって、走査線３ａと、絶縁層１２を介して走査線３ａと対向する第２の容量電極４ｃとの間に寄生容量が生じるため、この寄生容量が付加されることにより、容量素子４の保持容量をより大きくすることができる。

そして、容量素子４が遮光性を有する走査線３ａと平面視で重なるように配置されているので、容量素子４が配置されたことによる開口領域Ｔの開口率の低下が避けられる。これにより、液晶装置１における高開口率化と容量素子（保持容量）４の確保との両立をより効果的に図ることができる。

＜容量素子の製造方法＞
続いて、本実施形態に係る容量素子の製造方法を、図８、図９、および図１０を参照して説明する。図８、図９、および図１０は、本実施形態に係る容量素子の製造方法を説明する概略断面図である。詳しくは、図８および図９の各図に示す断面は図７（ａ）に示す断面に相当し、図１０の各図に示す断面は図７（ｂ）に示す断面に相当する。

図８（ａ）に示すように、素子基板１０の上面１０ａを覆うようにマスク層７０を形成し、マスク層７０に開口部７０ａを形成する。開口部７０ａは、例えば、マスク層７０上層にレジスト層を設けてパターニングし、レジスト層をエッチング用マスクとして異方性エッチング（ドライエッチング）処理を施すことにより、マスク層７０のうち後の工程で形成される凸状部１１に対応する部分以外の部分を除去する。

これにより、開口部７０ａ内に素子基板１０の上面１０ａが露出し、マスク層７０のうち後の工程で形成される凸状部１１に対応する部分、すなわち、遮光領域Ｓに対応する部分が上面１０ａ上に残される。また、マスク層７０のうち後の工程で絶縁部４ｄ（図６参照）が形成される部分も除去され、この部分にも素子基板１０の上面１０ａが露出する。

次に、図８（ｂ）に示すように、マスク層７０を介して素子基板１０に異方性エッチング（ドライエッチング）処理を施す。これにより、マスク層７０の開口部７０ａ内において素子基板１０がエッチングされて、面１０ｃを底面とする凹部が形成される。また、後の工程で絶縁部４ｄが形成される部分にも面１０ｃを底面とする凹部が形成される（図１０（ａ）参照）。素子基板１０にこれらの凹部が形成された結果、相対的に面１０ｃから突出し、上面１０ａと側面１０ｂとを有する凸状部１１が形成される。

異方性エッチング処理の後、図８（ｃ）に示すように、素子基板１０からマスク層７０を除去する。これにより、凸状部１１の上面１０ａが露出する。

次に、図８（ｄ）に示すように、凸状部１１を覆う第１の容量電極４ａを形成する。まず、ＣＶＤ法などを用いて、素子基板１０の面１０ｃと、凸状部１１の上面１０ａおよび側面１０ｂとを覆うように、第１の容量電極４ａとなる電極膜を形成する。

そして、その電極膜をパターニングして、電極膜のうち凸状部１１を覆う部分以外の部分を除去する。ただし、電極膜のうち凸状部１１の延在方向において隣り合う凸状部１１同士の間の部分は除去せず残すものとする（図１０（ａ）参照）。これにより、平面視で遮光領域Ｓと重なるように格子状の第１の容量電極４ａが形成される。電極膜が除去された部分には、素子基板１０の面１０ｃが露出する。

次に、図９（ａ）に示すように、ＣＶＤ法などを用いて、素子基板１０の面１０ｃと第１の容量電極４ａとを覆うように絶縁部４ｄとなる絶縁膜を形成する。図１０（ａ）には、この絶縁膜を形成した状態における凸状部１１の延在方向に沿った断面を示している。

次に、図１０（ｂ）に示すように、その絶縁膜をパターニングして、形成した絶縁膜のうち、凸状部１１の延在方向において隣り合う凸状部１１同士の間の部分以外の部分を除去する。これにより、遮光領域Ｓにおいて面１０ｃ上に位置する絶縁部４ｄが形成される。

なお、絶縁部４ｄは、隣り合う凸状部１１同士の間の面１０ｃから凸状部１１の側面１０ｂに亘るまでの第１の容量電極４ａ上に配置されていてもよい。また、絶縁部４ｄを酸化シリコン（ＳｉＯ₂）などの光を透過する材料で形成する場合、絶縁部４ｄが遮光領域Ｓから透過領域Ｔにはみ出して配置されていてもよい。図９（ｂ）に示すように、凸状部１１の延在方向と交差する方向の断面においては、絶縁膜が除去されるので、絶縁部４ｄは配置されない。
次に、図９（ｃ）および図１０（ｃ）に示すように、ＣＶＤ法などを用いて、絶縁部４ｄを覆うように誘電体層４ｂを形成する。

次に、図１０（ｃ）に示すように、ＣＶＤ法などを用いて、第１の容量電極４ａと絶縁部４ｄとを覆うように、誘電体層４ｂとなる誘電体膜を形成する。そして、その誘電体膜を覆うように第２の容量電極４ｃとなる電極膜を形成する。図９（ｃ）には、この電極膜を形成した状態における凸状部１１の延在方向と交差する方向の断面を示している。

次に、図１０（ｄ）に示すように、第２の容量電極４ｃとなる電極膜および誘電体層４ｂとなる誘電体膜をパターニングして、その電極膜および誘電体膜のうち、凸状部１１の延在方向において隣り合う凸状部１１同士の間の部分と、開口領域Ｔと平面視で重なる部分（図９（ｄ）参照）とを除去する。この工程では、第２の容量電極４ｃが隣り合う凸状部１１同士の間で確実に分断できるように、絶縁部４ｄの上面側が窪むまでこの部分の電極膜および誘電体膜を除去する。これにより、誘電体層４ｂも分断される。

また、これにより、図９（ｄ）に示すように、凸状部１１の延在方向と交差する方向の断面では、第２の容量電極４ｃとなる電極膜および誘電体層４ｂとなる誘電体膜のうち、画素Ｐの開口領域Ｔと平面視で重なる部分が除去される。このとき、素子基板１０も開口領域Ｔと平面視で重なる領域における面１０ｃ側の一部が除去され段差が形成されて、面１０ｃから窪んだ面１０ｄが形成される。この結果、遮光領域Ｓと平面視で重なるように、凸状部１１に容量素子４が形成される。

本実施形態に係る液晶装置１の構成によれば、以下の効果が得られる。

（１）素子基板１０に配置された凸状部１１の上面１０ａおよび両側面１０ｂを覆うように順に積層して形成された第１の容量電極４ａと誘電体層４ｂと第２の容量電極４ｃと絶縁部４ｄとで、容量素子４が構成されている。そのため、凸状部１１の高さを高くすることで容量素子４の平面積（平面視における面積）を大きくすることなく容量素子４の総面積を大きくできるので、容量素子４が遮光性を有する場合でも、遮光領域Ｓを小さく抑えつつ必要な容量値を容易に確保することができる。そして、特許文献１に記載の液晶装置のように容量素子が溝内に配置される場合と比べて、下層側に形成される第１の容量電極４ａや誘電体層４ｂの膜厚をより均一にできるので、容量素子４の耐圧低下が抑えられる。

また、第１の容量電極４ａの上層側に形成される第２の容量電極４ｃが、コンタクトホールＣＨ１を介してＴＦＴ３０のドレイン電極３１と電気的に接続されるので、特許文献１に記載の液晶装置のような第１の容量電極４ａとドレイン電極３１とが電気的に接触するリスクを回避できる。そして、ドレイン電極３１に接続された第２の容量電極４ｃがＴＦＴ３０のゲート電極３０ｇ側に配置されるので、ゲート電位が変動して動作不安定を起こす可能性のある容量カップリング作用が抑えられる。これらにより、容量素子４の特性を低下させることなく、液晶装置１における高開口率化と保持容量の確保との両立を図ることができる。

（２）容量素子４が配置される凸状部１１がドレイン電極３１と平面視で重なるように配置されている。そのため、第２の容量電極４ｃとドレイン電極３１とを電気的に接続するコンタクトホールＣＨ１を、ドレイン電極３１と平面視で重なる遮光領域Ｓ内に配置できるとともに、遮光領域Ｓ内におけるコンタクトホールＣＨ１の配置の自由度が高められる。

（３）液晶装置１は、光を透過する透過型であり、容量素子４と半導体層３０ａとの間に、Ｘ方向に沿って延在する導電性の遮光層としての走査線３ａを備えている。そして、凸状部１１に配置された容量素子４（第２の容量電極４ｃ）は、走査線３ａが延在するＸ方向に沿って延在し、走査線３ａと平面視で重なるように配置されている。したがって、走査線３ａと、絶縁層１３ａを介して走査線３ａと対向する第２の容量電極４ｃとの間に寄生容量が生じるため、この寄生容量が付加されることにより、容量素子４の平面積が同じであっても容量素子４の保持容量をより大きくすることができる。また、容量素子４が走査線３ａと平面視で重なるように配置されているので、容量素子４が配置されたことによる開口率の低下が避けられる。これにより、液晶装置１における高開口率化と容量素子（保持容量）４の確保との両立をより効果的に図ることができる。

＜電子機器＞
次に、本実施形態に係る電子機器について図１１を参照して説明する。図１１は、本実施形態に係る電子機器としてのプロジェクターの構成を示す概略図である。

図１１に示すように、本実施形態に係る電子機器としてのプロジェクター（投射型表示装置）１００は、偏光照明装置１１０と、光分離素子としての２つのダイクロイックミラー１０４，１０５と、３つの反射ミラー１０６，１０７，１０８と、５つのリレーレンズ１１１，１１２，１１３，１１４，１１５と、３つの液晶ライトバルブ１２１，１２２，１２３と、光合成素子としてのクロスダイクロイックプリズム１１６と、投射レンズ１１７とを備えている。

偏光照明装置１１０は、例えば超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１０１と、インテグレーターレンズ１０２と、偏光変換素子１０３とを備えている。ランプユニット１０１と、インテグレーターレンズ１０２と、偏光変換素子１０３とは、システム光軸Ｌｘに沿って配置されている。

ダイクロイックミラー１０４は、偏光照明装置１１０から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１０５は、ダイクロイックミラー１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。

ダイクロイックミラー１０４で反射した赤色光（Ｒ）は、反射ミラー１０６で反射した後にリレーレンズ１１５を経由して液晶ライトバルブ１２１に入射する。ダイクロイックミラー１０５で反射した緑色光（Ｇ）は、リレーレンズ１１４を経由して液晶ライトバルブ１２２に入射する。ダイクロイックミラー１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１１１，１１２，１１３と２つの反射ミラー１０７，１０８とで構成される導光系を経由して液晶ライトバルブ１２３に入射する。

光変調素子としての透過型の液晶ライトバルブ１２１，１２２，１２３は、クロスダイクロイックプリズム１１６の色光ごとの入射面に対してそれぞれ対向するように配置されている。液晶ライトバルブ１２１，１２２，１２３に入射した色光は、映像情報（映像信号）に基づいて変調され、クロスダイクロイックプリズム１１６に向けて射出される。

クロスダイクロイックプリズム１１６は、４つの直角プリズムが貼り合わされて構成されており、その内面には赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが＋字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１１７によってスクリーン１３０上に投射され、画像が拡大されて表示される。

液晶ライトバルブ１２１は、本実施形態の液晶装置１が適用されたものである。液晶ライトバルブ１２１は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２，１２３も同様である。

本実施形態に係るプロジェクター１００の構成によれば、複数の画素Ｐが高精細に配置されていても、高開口率化と保持容量の確保との両立が図られた液晶装置１を備えているので、品質が高く明るいプロジェクター１００を提供することができる。

上述した実施形態は、あくまでも本発明の一態様を示すものであり、本発明の範囲内で任意に変形および応用が可能である。変形例としては、例えば、以下のようなものが考えられる。

（変形例１）
上記実施形態に係る液晶装置１は、平面視で＋字状の形状を有する容量素子４を備えた構成であったが、本発明はこのような形態に限定されない。容量素子は、例えば、平面視でＬ字状などの異なる形状を有していてもよい。図１２は、変形例１に係る容量素子の構成を示す概略平面図である。上記実施形態と共通する構成要素については、同一の符号を付しその説明を省略する。

図１２に示すように、変形例１に係る容量素子４Ａは、平面視でＬ字状に配置された凸状部１１Ａに配置された、第１の容量電極４ａと誘電体層４ｂ（図示しない）と第２の容量電極４ｃとで構成されている。凸状部１１Ａは、遮光領域Ｓの交差部からＸ方向に延出する部分とＹ方向に延出する部分とで構成される。第１の容量電極４ａは、凸状部１１Ａを覆うように、Ｘ方向およびＹ方向に沿って格子状に配置されている。誘電体層４ｂおよび第２の容量電極４ｃは、第１の容量電極４ａを覆い、平面視で凸状部１１Ａと重なるように配置されている。容量素子４Ａがこのような形状を有していても、上記実施形態と同様の効果が得られる。

（変形例２）
上記の実施形態の電子機器（プロジェクター１００）では、液晶装置１が適用された３枚の液晶ライトバルブ１２１，１２２，１２３を備えていたが、本発明はこのような形態に限定されない。電子機器は、２枚以下の液晶ライトバルブ（液晶装置１）を備えた構成であってもよいし、４枚以上の液晶ライトバルブ（液晶装置１）を備えた構成であってもよい。

（変形例３）
上記実施形態に係る液晶装置１を適用可能な電子機器は、プロジェクター１００に限定されない。液晶装置１は、例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として好適に用いることができる。

１…液晶装置（電気光学装置）、３ａ…走査線（遮光層）、４…容量素子、４ａ…第１の容量電極、４ｂ…誘電体層、４ｃ…第２の容量電極、１０…素子基板（第１の基板）、１０ｄ…面、１１…凸状部、１０ａ…上面、１０ｂ…側面、１２…絶縁層（第１の絶縁層）、２０…対向基板（第２の基板）、３０…ＴＦＴ（スイッチング素子）、３０ａ…半導体層、３０ｇ…ゲート電極、３１…ドレイン電極、４０…液晶層（電気光学物質層）、１００…プロジェクター（電子機器）、ＣＨ１…コンタクトホール（コンタクト部）。

Claims (4)

1. 第１の基板と、
   前記第１の基板に対向するように配置された第２の基板と、
   前記第１の基板と前記第２の基板との間に配置された電気光学物質層と、
   前記第１の基板の前記電気光学物質層側に配置された凸状部と、
   容量素子と、
   前記第１の基板と前記容量素子とを覆うように配置された第１の絶縁層と、
   前記第１の絶縁層上に配置され、半導体層とゲート電極とドレイン電極とを有するスイッチング素子と、を備え、
   前記容量素子は、
   前記凸状部の上面および側面を覆うように配置された第１の容量電極と、
   前記第１の容量電極を覆うように配置された誘電体層と、
   前記誘電体層を覆うように配置された第２の容量電極と、を有し、
   前記第２の容量電極は、前記第１の絶縁層を貫通するコンタクト部を介して前記ドレイン電極と電気的に接続されていることを特徴とする電気光学装置。
2. 請求項１に記載の電気光学装置であって、
   前記凸状部は、前記ドレイン電極と平面視で重なるように配置されていることを特徴とする電気光学装置。
3. 請求項１または２に記載の電気光学装置であって、
   前記第１の基板および前記第２の基板は光を透過し、
   前記第１の絶縁層と前記半導体層との間に、第１の方向に沿って延在するように配置された導電性の遮光層を備え、
   前記凸状部は、前記第１の方向に沿って延在し、前記遮光層と平面視で重なるように配置されていることを特徴とする電気光学装置。
4. 請求項１から３のいずれか一項に記載の電気光学装置を備えていることを特徴とする電子機器。

Images