JP2018136477A - 電気光学装置、電子機器 - Google Patents

Abstract

【課題】画素の薄膜トランジスターにおける光リーク電流の発生を抑制し、従来よりも明るい表示が可能な電気光学装置を提供すること。
【解決手段】電気光学装置としての液晶装置の素子基板１０において、画素Ｐごとの薄膜トランジスター（ＴＦＴ）３０は、第１走査線３ａとデータ線６との交差部にＹ方向（第２の方向）に沿って配置され、ＬＤＤ領域としての接合領域３０ｆを挟む第１チャネル領域３０ｃ及び第２チャネル領域３０ｈを有する半導体層３０ａと、第１チャネル領域３０ｃ及び第２チャネル領域３０ｈに対してゲート絶縁膜を介して対向配置されると共に、第１走査線３ａと平面視で重なるゲート電極３０ｇと、第１走査線３ａとゲート電極３０ｇとが平面視で重なる領域において、Ｘ方向（第１の方向）に半導体層３０ａを挟んで配置され、第１走査線３ａとゲート電極３０ｇとを電気的に接続させる一対のコンタクトホール３３，３４とを有する。
【選択図】図５

Description

本発明は、画素にスイッチング素子としての薄膜トランジスターを備えた電気光学装置、電気光学装置を備えた電子機器に関する。

電気光学装置として例えば投射型表示装置（プロジェクター）の光変調手段として用いられるアクティブ駆動型の液晶装置が知られている。アクティブ駆動型の液晶装置は、画素ごとの画素電極をスイッチング制御するための薄膜トランジスターを備えている。このような液晶装置では、直視型の液晶装置に比べて光源から大きな光量の光が画素に入射するため、薄膜トランジスターにおける光リーク電流の発生を抑制して安定した駆動状態を実現することが求められる。

例えば、特許文献１や特許文献２には、半導体層のチャネル領域に対してゲート絶縁膜を介して対向する部分と、半導体層を挟んで両側に延設された部分とを有するゲート電極を備えた薄膜トランジスターが開示されている。当該ゲート電極の上記延設された部分に、半導体層の下層に設けられた配線パターン（走査線）との接続を図るコンタクトホールが設けられている。薄膜トランジスターの半導体層は、チャネル領域を挟んでキャリア不純物が低濃度に注入された低濃度ソース／ドレイン領域を有するＬＤＤ（Lightly Doped Drain）構造となっている。したがって、チャネル領域及び低濃度ソース／ドレイン領域に対して、ゲート電極と配線パターン（走査線）とが遮光膜として機能して、半導体層に対して上下方向だけでなく斜め方向から入射する光が遮光され、光リーク電流が生じ難い遮光構造となっている。

また、例えば、特許文献３には、データ線と走査線との交差部に対応して設けられた薄膜トランジスターが、半導体層と、半導体層と複数個所で交差する複数のゲート電極と、半導体層の各チャネル領域の少なくとも片側にＰ型の低濃度ドープ領域が形成されたＬＤＤ部とを有するＰ型トランジスターで構成され、当該薄膜トランジスターの厚さ方向両側に遮光手段を備えた液晶装置が開示されている。特許文献２の液晶装置によれば、マルチゲート化することで、１つのチャネル領域の両側の電圧が低下してオフリーク電流が低減される。さらに、ＬＤＤ構造を採用することでオフ電流が低減される。したがって、半導体層の上下に遮光手段を備えて半導体層に入射する光を遮光することにより、光リーク電流の発生を確実に抑えることができるとしている。

特開２００６−１７１１３６号公報 特開２００９−４３８７１号公報 特開２００４−３４２９２３号公報

しかしながら、上記特許文献１及び上記特許文献２の薄膜トランジスターの遮光構造では、ゲート電極と配線パターン（走査線）との電気的な接続を図るコンタクトホールを半導体層を挟んで両側に延設されたゲート電極の部分に設けているため、上記特許文献１では信号線に比べて配線パターンとしての走査線の幅が大きくなっている。また、上記特許文献２では、上記コンタクトホールに対応させて走査線の一部を拡張している。したがって、上記特許文献１及び上記特許文献２では、信号線と走査線とにより区画される画素の開口領域が狭くなる形態となっている。

また、上記特許文献３の薄膜トランジスターの遮光手段は、半導体層の上方と下方とに設けられているものの、半導体層の側面に斜め方向から入射する光を確実に遮光できるとは言い難い。また、データ線の本線と走査線の本線とにより区画された領域内に薄膜トランジスターが配置されているため、透過型の液晶装置では、上記特許文献１や上記特許文献２と同様にやはり開口領域が狭くなる形態となっている。

つまり、上記特許文献１〜特許文献３では、光リーク電流の発生を抑制するために各種の遮光手段が採用されているものの、画素の開口領域が犠牲となっている。したがって、例えば高精細な表示を実現しようとして画素ピッチを小さくすると、画素における開口率（画素領域に対する開口領域の割合）の影響を受け易くなり、透過型の液晶装置では、明るい表示を実現することが困難である。

すなわち、画素の薄膜トランジスターにおける光リーク電流の発生を抑制すると共に、従来よりも明るい表示を可能とする画素の開口率を実現する手段が求められているという課題がある。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例］本適用例に係る電気光学装置は、第１の方向に延在する第１走査線と、前記第１の方向と交差する第２の方向に延在するデータ線と、前記第１走査線と前記データ線との交差部に、画素ごとに設けられた薄膜トランジスターと、を備え、前記薄膜トランジスターは、前記第２の方向に沿って配置され、ＬＤＤ領域を挟む第１チャネル領域及び第２チャネル領域を有する半導体層と、前記第１チャネル領域及び前記第２チャネル領域に対してゲート絶縁膜を介して対向配置されると共に、前記第１走査線と平面視で重なるゲート電極と、前記第１走査線と前記ゲート電極とが平面視で重なる領域において、前記第１の方向に前記半導体層を挟んで配置され、前記第１走査線と前記ゲート電極とを電気的に接続させる一対のコンタクトホールとを有する。

本適用例によれば、薄膜トランジスターは、第１走査線とデータ線との交差部に設けられ、マルチゲート構造であることからリーク電流が流れ難い。また、ゲート電極と第１走査線とのコンタクトホールは、第２の方向に沿って上記交差部に配置された半導体層を挟んで配置されることから、第１走査線とデータ線とにより区画される開口領域が薄膜トランジスターの配置によって狭くならない。加えてＬＤＤ領域が含まれる半導体層の側面に斜め方向から入射する光を一対のコンタクトホールで遮光することができる。すなわち、光リーク電流の発生を抑制すると共に、明るい表示を可能とする画素の開口率を確保することが可能な薄膜トランジスターの遮光構造を備えた電気光学装置を提供することができる。

上記適用例に記載の電気光学装置において、前記ゲート電極は、前記第１の方向に配列する複数の画素に跨って配置された第２走査線であることが好ましい。
この構成によれば、第２走査線の一部をゲート電極として利用することから、第１走査線に第２走査線を電気的に加えることで、走査線における時定数を小さくすることができる。すなわち、高い周波数での走査信号を伝送しても、走査における遅延が生じ難く適正な表示を実現することができる。

上記適用例に記載の電気光学装置において、前記ゲート電極に層間絶縁膜を介して対向配置され、前記第１の方向に延在して少なくとも前記ＬＤＤ領域に平面視で重なる第３走査線を有することがより好ましい。
この構成によれば、ゲート電極に対して層間絶縁膜を介して第３走査線が配置されているので、第１チャネル領域と第２チャネル領域に挟まれたＬＤＤ領域に対して上方から入射する光をゲート電極ではなく、第３走査線によって遮光することができる。また、第３走査線を加えることによって走査線の実質的な時定数をさらに低下させて、走査における遅延をより抑制し適正な表示を実現することができる。

上記適用例に記載の電気光学装置において、前記第３走査線は、前記一対のコンタクトホール内に落とし込まれた部分を有することが好ましい。
この構成によれば、一対のコンタクトホールにおける遮光性をより高めることができる。言い換えれば、一対のコンタクトホールを遮光性がやや劣る導電膜を用いて構成しても、第３走査線によって遮光性を補うことができる。

上記適用例に記載の電気光学装置において、前記半導体層は、前記第２の方向に順に設けられた、第１ソース・ドレイン領域と、第１ＬＤＤ領域と、前記第１チャネル領域と、第２ＬＤＤ領域と、前記第２ＬＤＤ領域よりも注入されたイオンの濃度が高い高濃度領域と、第３ＬＤＤ領域と、前記第２チャネル領域と、第４ＬＤＤ領域と、第２ソース・ドレイン領域とを有するとしてもよい。
この構成によれば、高濃度領域はＬＤＤ領域に比べてイオン注入時に欠陥が生じ易いので、半導体層を流れる電子が高濃度領域の欠陥でトラップされて、光リーク電流が流れ難くなる。

［適用例］本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備えることを特徴とする。
本適用例によれば、画素の薄膜トランジスターにおいて光リーク電流の発生が抑制され安定した駆動状態が得られると共に、明るい表示が可能な電気光学装置を備えた電子機器を提供することができる。

第１実施形態の液晶装置の構成を示す概略平面図。 図１に示す液晶装置のＨ−Ｈ’線に沿った概略断面図。 第１実施形態の液晶装置の電気的な構成を示す等価回路図。 画素の配置を示す概略平面図。 素子基板におけるＴＦＴ及び配線などの配置を示す概略平面図。 図５のＡ−Ａ’線に沿った素子基板の構造を示す概略断面図。 図５のＢ−Ｂ’線に沿った素子基板の構造を示す概略断面図。 従来例の液晶装置の素子基板におけるＴＦＴ及び配線などの配置を示す概略平面図。 図８のＣ−Ｃ’線に沿った従来例の素子基板の構造を示す概略断面図。 図８のＤ−Ｄ’線に沿った従来例の素子基板の構造を示す概略断面図。 第２実施形態の液晶装置における素子基板の構造を示す概略断面図。 電子機器としての投射型表示装置の構成を示す概略図。

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。

本実施形態では、電気光学装置として画素ごとに薄膜トランジスター（Thin Film Transistor；以降、ＴＦＴと称す）を備えたアクティブ駆動型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調手段（液晶ライトバルブ）として好適に用いることができるものである。

（第１実施形態）
＜電気光学装置＞
まず、本実施形態の電気光学装置としての液晶装置の構成について、図１〜図３を参照して説明する。図１は液晶装置の構成を示す概略平面図、図２は図１に示す液晶装置のＨ−Ｈ’線に沿った概略断面図、図３は液晶装置の電気的な構成を示す等価回路図である。

図１及び図２に示すように、本実施形態の電気光学装置としての液晶装置１００は、互いに対向配置された素子基板１０及び対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０の基材１０ｓ及び対向基板２０の基材２０ｓは、透光性を有する例えば石英基板やガラス基板などが用いられる。なお、本明細書における透光性とは、可視光波長領域の光を少なくとも８５％以上透過可能な性質を言う。また、本明細書における遮光性とは、可視光波長領域の光を少なくとも９５％以上遮光可能な性質を言う。

素子基板１０は、対向基板２０よりも一回り大きい。素子基板１０と対向基板２０とは、対向基板２０の外縁部に沿って額縁状に配置されたシール材６０を介して貼り合わされ、その隙間に正または負の誘電異方性を有する液晶が封入されて、液晶層５０が構成されている。シール材６０は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材６０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。

シール材６０の内側には、複数の画素Ｐがマトリックス状に配列した表示領域Ｅが設けられている。また、対向基板２０には、シール材６０と表示領域Ｅとの間に表示領域Ｅを取り囲む見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは金属酸化物などで構成されている。なお、表示領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。

素子基板１０には、複数の外部接続端子１０４が配列した端子部が設けられている。素子基板１０の上記端子部に沿った第１の辺部とシール材６０との間にデータ線駆動回路１０１が設けられている。また、第１の辺部に対向する第２の辺部に沿ったシール材６０と表示領域Ｅとの間に検査回路１０３が設けられている。さらに、第１の辺部と直交し互いに対向する第３の辺部及び第４の辺部に沿ったシール材６０と表示領域Ｅとの間に走査線駆動回路１０２が設けられている。第２の辺部のシール材６０と検査回路１０３との間には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。

これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、第１の辺部に沿って配置された複数の外部接続端子１０４に接続されている。以降、第１の辺部に沿った方向をＸ方向とし、第３の辺部及び第４の辺部に沿った方向をＹ方向として説明する。また、本明細書では、Ｘ方向およびＹ方向と直交し、対向基板２０の法線方向から見ることを「平面視」あるいは「平面的」という。なお、Ｘ方向が本発明における第１の方向に相当し、Ｙ方向が本発明における第２の方向に相当するものである。

図２に示すように、素子基板１０は、基材１０ｓ、並びに基材１０ｓの液晶層５０側の面に形成されたＴＦＴ３０や画素電極１５、及び画素電極１５を覆う配向膜１８などを有している。ＴＦＴ３０や画素電極１５は、画素Ｐの構成要素である。画素Ｐの詳細は後述する。

対向基板２０は、基材２０ｓ、並びに基材２０ｓの液晶層５０側の面に順に積層された見切り部２１、平坦化層２２、共通電極２３、及び配向膜２４などを有している。

見切り部２１は、図１に示すように表示領域Ｅを取り囲むと共に、平面的に走査線駆動回路１０２、検査回路１０３と重なる位置に設けられている。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮り、周辺回路が光によって誤動作することを防止する役割を有している。また、不必要な迷光が表示領域Ｅに入射しないように遮光して、表示領域Ｅの表示における高いコントラストを確保している。

平坦化層２２は、例えばシリコン酸化物などの無機材料からなり、透光性を有して見切り部２１を覆うように設けられている。このような平坦化層２２は、例えばプラズマＣＶＤ法などを用いて形成されたシリコン酸化膜であり、平坦化層２２上に形成される共通電極２３の表面凹凸を緩和可能な程度の膜厚を有している。

共通電極２３は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明導電膜からなり、平坦化層２２を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続されている。

画素電極１５を覆う配向膜１８及び共通電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて設定されており、シリコン酸化物などの無機材料の斜め蒸着膜（無機配向膜）が採用されている。配向膜１８，２４は、無機配向膜の他にポリイミドなどの有機配向膜を採用してもよい。

このような液晶装置１００は透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。

次に、図３を参照して、液晶装置１００の電気的な構成について説明する。液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する信号配線としての複数の走査線３及び複数のデータ線６と、複数の容量線７とを有する。

走査線３とデータ線６とで区分された領域には、画素電極１５と、ＴＦＴ３０と、保持容量１６とが設けられ、これらが画素Ｐの画素回路を構成している。

走査線３はＴＦＴ３０のゲートに電気的に接続され、データ線６はＴＦＴ３０のソースに電気的に接続され、画素電極１５はＴＦＴ３０のドレインに電気的に接続されている。

データ線６は、データ線駆動回路１０１（図１参照）に接続されている。画像信号Ｄ１，Ｄ２，…，Ｄｎは、データ線駆動回路１０１からデータ線６を経由して各画素Ｐに供給される。走査線３は、走査線駆動回路１０２（図１参照）に接続されている。走査信号ＳＣ１，ＳＣ２，…，ＳＣｍは、走査線駆動回路１０２から走査線３を経由して各画素Ｐに供給される。

データ線駆動回路１０１から供給される画像信号Ｄ１〜Ｄｎは、この順に線順次でデータ線６に供給してもよく、互いに隣り合う複数のデータ線６同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線３に対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。

液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６から供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極１５に書き込まれる構成となっている。そして、画素電極１５を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極１５と共通電極２３との間で一定期間保持される。

保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極１５と共通電極２３との間に形成される液晶容量と並列に容量素子としての保持容量１６が接続されている。保持容量１６は、ＴＦＴ３０のドレインと容量線７との間に設けられている。

なお、図１に示した検査回路１０３には、データ線６が接続されており、液晶装置１００の製造過程において、上記画像信号を検出することで液晶装置１００の動作欠陥などを確認できる構成となっているが、図３の等価回路では省略している。

また、検査回路１０３は、上記画像信号をサンプリングしてデータ線６に供給するサンプリング回路、データ線６に所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。

次に、液晶装置１００における画素Ｐの構成について、図４を参照して説明する。図４は画素の配置を示す概略平面図である。
図４に示すように、液晶装置１００における画素Ｐは、例えば平面視で略四角形（略正方形）の開口領域を有する。開口領域は、Ｘ方向とＹ方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。

Ｘ方向に延在する非開口領域には、図３に示した走査線３が設けられている。走査線３は遮光性の導電部材が用いられており、走査線３によって非開口領域の一部が構成されている。

同じく、Ｙ方向に延在する非開口領域には、図３に示したデータ線６や容量線７が設けられている。データ線６や容量線７も遮光性の導電部材が用いられており、これらによって非開口領域の一部が構成されている。

非開口領域の交差部付近には、図３に示したＴＦＴ３０や保持容量１６が設けられている。遮光性を有する非開口領域の交差部にＴＦＴ３０や保持容量１６を設けることにより、ＴＦＴ３０の光リーク電流の発生を抑制すると共に、画素Ｐの開口率（画素領域に対する開口領域の割合）が５０％以上となるように素子基板１０における各構成の配置や構造が工夫されている。

画素Ｐごとに画素電極１５が設けられている。画素電極１５は平面視で略正方形であり、画素電極１５の外縁部が非開口領域と重なるようにして開口領域に設けられている。

本実施形態の液晶装置１００は、透過型であって、対向基板２０側から光が入射することを前提として、素子基板１０には、画素Ｐに入射した光をＴＦＴ３０に入射させないようにする遮光構造が導入されている。

本実施形態の液晶装置１００は、後述する投射型表示装置（液晶プロジェクター）の光変調手段（液晶ライトバルブ）として用いられることから、Ｘ方向及びＹ方向における画素Ｐの配置ピッチが例えば５μｍ未満の場合、画素電極１５が配置される画素Ｐにおいて５０％以上の開口率を確保する観点から、非開口領域のＸ方向及びＹ方向の幅は、１μｍ〜１．５μｍ未満に設定される。以降、素子基板１０の各構成の配置と構造について説明する。

＜素子基板の各構成の配置と構造＞
図５は素子基板におけるＴＦＴ及び配線などの配置を示す概略平面図、図６は図５のＡ−Ａ’線に沿った素子基板の構造を示す概略断面図、図７は図５のＢ−Ｂ’線に沿った素子基板の構造を示す概略断面図である。

図５に示すように、素子基板１０においてＴＦＴ３０は、Ｘ方向に延在する走査線３と、Ｙ方向に延在するデータ線６との交差部に対応して画素Ｐごとに設けられている。ＴＦＴ３０は、例えば、高温ポリシリコンからなる半導体層３０ａを有し、半導体層３０ａは上記交差部においてデータ線６に沿って配置されている。半導体層３０ａは、例えばＰ（リン）イオンなどの不純物イオンが濃度を変えて注入されてなる、第１ソース・ドレイン領域３０ｓ、接合領域３０ｅ、第１チャネル領域３０ｃ、接合領域３０ｆ、第２チャネル領域３０ｈ、接合領域３０ｉ、第２ソース・ドレイン領域３０ｄを有するＬＤＤ構造となっている。第１チャネル領域３０ｃと第２チャネル領域３０ｈの間に挟まれた接合領域３０ｆは、本発明の薄膜トランジスターにおけるＬＤＤ領域の一例である。

また、本実施形態では、Ｙ方向に隣り合う画素ＰにおけるＴＦＴ３０の半導体層３０ａは、第１ソース・ドレイン領域３０ｓをデータ線６に電気的に接続させるためのコンタクトホール３１を共有すべく、相互の第１ソース・ドレイン領域３０ｓが繋がった状態となっている。２つの半導体層３０ａが繋がった状態における両端部には、第２ソース・ドレイン領域３０ｄと保持容量１６及び画素電極１５とを電気的に接続させるためのコンタクトホール３２が設けられている。

素子基板１０の詳しい構造については後述するが、走査線３は、第１走査線３ａと第２走査線３ｂとを含んで構成されており、基材１０ｓ上において、半導体層３０ａは、第１走査線３ａと第２走査線３ｂとの間に配置されている。

第１走査線３ａは、Ｘ方向に延在する本線部と、データ線６との交差部において本線部からコンタクトホール３２と重なる位置まで延びる突出部３ｄと、同じくデータ線６との交差部において本線部からコンタクトホール３１の手前まで延びる突出部３ｅとを有している。

第２走査線３ｂは、第１走査線３ａと同じくＸ方向に延在する本線部と、データ線６との交差部において本線部からコンタクトホール３２側に突出する突出部３ｆと、同じくデータ線６との交差部において本線部からコンタクトホール３１側に突出する突出部３ｇとを有している。また、第２走査線３ｂの本線部には、平面視で接合領域３０ｆと重ならないように開口部３ｈが設けられている。突出部３ｇは、平面視で第１チャネル領域３０ｃと重なっており、重なった部分がゲート電極３０ｇとして機能している。また、突出部３ｆは、平面視で第２チャネル領域３０ｈと重なっており、重なった部分が同じくゲート電極３０ｇとして機能している。つまり、ＴＦＴ３０は、半導体層３０ａに対して２つのゲート電極３０ｇが重なるマルチゲート構造となっている。

走査線３として機能する第１走査線３ａと第２走査線３ｂとは、上記交差部付近において、Ｘ方向に半導体層３０ａの接合領域３０ｆを挟んで設けられた一対のコンタクトホール３３，３４により電気的に接続されている。

本実施形態において、走査線３のＹ方向の幅Ｌ１と、データ線６のＸ方向の幅Ｌ２とは、同じ長さとなるように設定されている。また、Ｙ方向に隣り合う走査線３の本線部間の距離Ｌ３と、Ｘ方向に隣り合うデータ線６の本線部間の距離Ｌ４とは、同じ長さとなるように設定されている。つまり、走査線３とデータ線６とで規定される画素Ｐの開口領域は、平面視で正方形である。

図６に示すように、基材１０ｓ上には、まず第１走査線３ａが形成される。第１走査線３ａは、例えば遮光性の導電膜からなる。遮光性の導電膜としては、後述する半導体層３０ａの高温（おおよそ１０００℃）での形成を考慮して、高温でも物性が変化し難い、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）などの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができる。本実施形態では、Ｗ−Ｓｉ（タングステンシリサイド）が用いられている。

第１走査線３ａを覆って例えば酸化シリコン（ＳｉＯ₂）からなる下地絶縁膜１１ａが形成される。そして、下地絶縁膜１１ａ上に半導体層３０ａが形成される。半導体層３０ａは前述したように例えば高温ポリシリコン（Ｐｏｌｙ−Ｓｉ）からなりＬＤＤ構造を有している。半導体層３０ａ及び下地絶縁膜１１ａを覆うようにゲート絶縁膜１１ｂが形成される。ゲート絶縁膜１１ｂは、例えば、酸化シリコンや、酸化シリコンよりも高い誘電率を有する酸化アルミニウム（Ａｌ₂Ｏ₃）、酸化ハフニウム（ＨｆＯ₂）、酸化ジルコニウム（ＺｒＯ₂）などの高誘電率膜が用いられる。

半導体層３０ａをＸ方向に挟んだ位置に、ゲート絶縁膜１１ｂと下地絶縁膜１１ａとを貫通する一対の貫通孔が形成され、一対の貫通孔の内部を被覆してゲート絶縁膜１１ｂを覆う、例えば導電性のポリシリコンからなる導電膜が形成される。この導電膜をパターニングして第２走査線３ｂ及び一対のコンタクトホール３３，３４が形成される。第２走査線３ｂには、半導体層３０ａの接合領域３０ｆと重なる部分に開口部３ｈが形成されると共に、図５に示したように第１チャネル領域３０ｃと平面視で重なる突出部３ｇと、第２チャネル領域３０ｈと平面視で重なる突出部３ｆとが形成される。

第２走査線３ｂ及びゲート絶縁膜１１ｂを覆って例えば酸化シリコンからなる第１層間絶縁膜１１ｃが形成される。第１層間絶縁膜１１ｃが一対のコンタクトホール３３，３４を被覆した部分には凹部が生ずる。このような第１層間絶縁膜１１ｃを覆う低抵抗配線用の例えばアルミニウムからなる導電膜が成膜され、この導電膜をパターニングして第３走査線３ｃが形成される。第３走査線３ｃは、第１層間絶縁膜１１ｃの上記凹部を被覆することから、第３走査線３ｃには一対のコンタクトホール３３，３４内に落とし込まれた部分３ｉが形成される。なお、第１層間絶縁膜１１ｃを貫通する貫通孔が形成された後に、低抵抗配線用の導電膜が成膜される。当該貫通孔を導電膜が被覆することで、第２走査線３ｂと第３走査線３ｃとを電気的に接続させるコンタクトホール（図６では図示を省略）が形成される。つまり、本実施形態では、第１走査線３ａと第２走査線３ｂと第３走査線３ｃとによって走査線３が構成されている。なお、本実施形態における第１層間絶縁膜１１ｃが本発明における層間絶縁膜の一例である。

第３走査線３ｃを覆って例えば酸化シリコンからなる第２層間絶縁膜１２が形成される。第２層間絶縁膜１２は、凹凸を有する第３走査線３ｃを覆うことからその表面にも凹凸が生ずる。そこで、本実施形態では、第２層間絶縁膜１２に例えばＣＭＰ（Chemical Mechanical Polishing）処理などの平坦化処理を施して凹凸を緩和する。平坦化処理が施された第２層間絶縁膜１２を覆って例えば窒化チタン（ＴｉＮ）などの導電膜が成膜され、この導電膜をパターニングして第１容量電極１６ａが形成される。

次に、第１容量電極１６ａを覆う例えば酸化シリコンなどからなる絶縁膜１３ａが形成される。絶縁膜１３ａは、第１容量電極１６ａの外縁部に重なると共に、第１容量電極１６ａ上に開口部を有するようにパターニングされる。このような、第１容量電極１６ａと絶縁膜１３ａとを覆って誘電体膜と例えば窒化チタン（ＴｉＮ）などの導電膜とが順に積層される。この積層膜を一括パターニングして、誘電体層１６ｂと第２容量電極１６ｃとが形成される。また、第２容量電極１６ｃは、図３に示した容量線７として機能するようにパターニングされる。これによって誘電体層１６ｂを介して対向配置された第１容量電極１６ａと第２容量電極１６ｃとを有する保持容量１６ができあがる。なお、上記誘電体膜としては、酸化シリコンよりも高い誘電率を有する酸化アルミニウム（Ａｌ₂Ｏ₃）、酸化ハフニウム（ＨｆＯ₂）、酸化ジルコニウム（ＺｒＯ₂）などの高誘電率膜を用いることが好ましく、これらの高誘電率膜の中から少なくとも２種を選択して交互に積層することにより上記誘電体膜を構成することがさらに好ましい。第１容量電極１６ａの外縁部は絶縁膜１３ａによって覆われているため、上記誘電体膜と導電膜とを一括パターニングしても、第１容量電極１６ａがエッチングによって浸食されない。

保持容量１６を覆って例えば酸化シリコンからなる第３層間絶縁膜１３ｂが形成される。第３層間絶縁膜１３ｂを覆って例えばアルミニウムなどの低抵抗配線用の導電膜が成膜され、この導電膜をパターニングしてデータ線６が形成される。データ線６を覆って例えば酸化シリコンからなる第４層間絶縁膜１４が形成される。なお、図６には図示していないが、第４層間絶縁膜１４を覆って例えばＩＴＯやＩＺＯなどからなる透明導電膜が成膜され、この透明導電膜をパターニングして画素電極１５が形成される。

次に、図６では説明できなかった素子基板１０の構造に係る構成について図７を参照して説明する。
図７に示すように、下地絶縁膜１１ａ上に形成された半導体層３０ａは、第１ソース・ドレイン領域３０ｓ、接合領域３０ｅ、第１チャネル領域３０ｃ、接合領域３０ｆ、第２チャネル領域３０ｈ、接合領域３０ｉ、第２ソース・ドレイン領域３０ｄを有している。

半導体層３０ａの第１ソース・ドレイン領域３０ｓの端部及び第２ソース・ドレイン領域３０ｄの端部と、下地絶縁膜１１ａとの間には下地層３０ｊが設けられている。下地層３０ｊは、例えば高温ポリシリコンなどを用いて形成される。下地層３０ｊを形成することにより、半導体層３０ａの第１ソース・ドレイン領域３０ｓの端部及び第２ソース・ドレイン領域３０ｄの端部が嵩上げされ、コンタクトホール３１，３２を形成する際に、上記端部がエッチングされて電気的な接続が損なわれることを防止している。

半導体層３０ａの第１チャネル領域３０ｃに対してゲート絶縁膜１１ｂを介して対向する位置に、第２走査線３ｂの突出部３ｇが形成される。同じく、半導体層３０ａの第２チャネル領域３０ｈに対してゲート絶縁膜１１ｂを介して対向する位置に、第２走査線３ｂの突出部３ｆが形成される。

第３走査線３ｃは、平面視で、半導体層３０ａの接合領域３０ｅ、第１チャネル領域３０ｃ、接合領域３０ｆ、第２チャネル領域３０ｈ、接合領域３０ｉと重なるようにパターニングされる。

第２層間絶縁膜１２、第１層間絶縁膜１１ｃ、ゲート絶縁膜１１ｂを貫通して、第１ソース・ドレイン領域３０ｓと第２ソース・ドレイン領域３０ｄとに至る貫通孔が形成される。これらの貫通孔を埋めるようにして第２層間絶縁膜１２を覆う例えば窒化チタン（ＴｉＮ）などからなる導電膜が成膜される。この導電膜をパターニングして、第１ソース・ドレイン領域３０ｓに接続されるコンタクトホール３１と中継層１６ｄとが形成される。同時に、第２ソース・ドレイン領域３０ｄに接続されるコンタクトホール３２と第１容量電極１６ａとが形成される。

第１容量電極１６ａの外縁部と重なるように絶縁膜１３ａがパターニング形成される。第１容量電極１６ａ及び絶縁膜１３ａを覆うように誘電体膜と導電膜とが積層され、この積層膜を一括パターニングして、誘電体層１６ｂと、容量線７として機能する第２容量電極１６ｃとが形成される。

保持容量１６を覆う例えば酸化シリコンからなる第３層間絶縁膜１３ｂが形成される。第３層間絶縁膜１３ｂを貫通して中継層１６ｄに至る貫通孔が形成され、この貫通孔を被覆するように第３層間絶縁膜１３ｂを覆う例えばアルミニウムなどの低抵抗配線用の導電膜が形成される。この導電膜をパターニングして、データ線６と、データ線６と中継層１６ｄとを接続させるコンタクトホール３５とが形成される。そして、データ線６を覆う例えば酸化シリコンからなる第４層間絶縁膜１４が形成される。

なお、素子基板１０における配線構造は、これに限定されるものではなく、例えば、基材１０ｓ上において、ＴＦＴ３０に近い側にデータ線６を配置し、データ線６よりも上層に保持容量１６を配置してもよい。また例えば、第２容量電極１６ｃに対して別に容量線７を設けて電気的に接続させてもよい。

次に、従来例の液晶装置における素子基板の構成を図８〜図１０を参照して説明し、本実施形態の液晶装置１００と比較することにより、本実施形態の具体的な効果について説明する。図８は従来例の液晶装置の素子基板におけるＴＦＴ及び配線などの配置を示す概略平面図、図９は図８のＣ−Ｃ’線に沿った従来例の素子基板の構造を示す概略断面図、図１０は図８のＤ−Ｄ’線に沿った従来例の素子基板の構造を示す概略断面図である。従来例の液晶装置は、本実施形態の液晶装置１００に対して、ＴＦＴ３０における半導体層３０ａの構成、走査線３、走査線３に係るコンタクトホール３３，３４の構成を異ならせたものである。したがって、液晶装置１００における素子基板１０の構成と同じ構成には同じ符号を付して詳細な説明は省略する。

図８に示すように、従来例の液晶装置１５０の素子基板１０ＸにおいてＴＦＴ３０Ｘは、Ｘ方向に延在する走査線３と、Ｙ方向に延在するデータ線６との交差部に対応して画素Ｐごとに設けられている。ＴＦＴ３０Ｘは、例えば、高温ポリシリコンからなる半導体層３０ａｘを有し、半導体層３０ａｘは上記交差部においてデータ線６に沿って配置されている。半導体層３０ａｘは、例えばＰ（リン）イオンなどの不純物イオンが濃度を変えて注入されてなる、第１ソース・ドレイン領域３０ｓ、接合領域３０ｅ、チャネル領域３０ｃ、接合領域３０ｆ、第２ソース・ドレイン領域３０ｄを有するＬＤＤ構造となっている。

また、従来例の素子基板１０Ｘも本実施形態の素子基板１０と同様に、Ｙ方向に隣り合う画素ＰにおけるＴＦＴ３０の半導体層３０ａｘは、第１ソース・ドレイン領域３０ｓをデータ線６に電気的に接続させるためのコンタクトホール３１を共有すべく、相互の第１ソース・ドレイン領域３０ｓが繋がった状態となっている。２つの半導体層３０ａｘが繋がった状態における両端部には、第２ソース・ドレイン領域３０ｄと保持容量１６及び画素電極１５とを電気的に接続させるためのコンタクトホール３２が設けられている。

走査線３は、第１走査線３ａと第２走査線３ｂとを含んで構成されており、基材１０ｓ上において、半導体層３０ａｘは、第１走査線３ａと第２走査線３ｂとの間に配置されている。

第１走査線３ａは、Ｘ方向に延在する本線部と、データ線６との交差部において本線部から平面視でコンタクトホール３２と重なる位置まで延びる突出部３ｄと、同じくデータ線６との交差部において本線部から平面視でコンタクトホール３１の手前まで延びる突出部３ｅとを有している。また、第１走査線３ａは上記交差部においてＸ方向及びＹ方向の幅が拡張された拡張部３ｊを有している。

第２走査線３ｂは、第１走査線３ａと同じくＸ方向に延在する本線部と、平面視で第１チャネル領域３０ｃと重なりゲート電極３０ｇとして機能する部分と、平面視で第１走査線３ａの上記拡張部３ｊと重なり、半導体層３０ａｘをＸ方向に挟んで延設された一対の拡張部３ｋとを有している。本実施形態のＴＦＴ３０が２つのゲート電極３０ｇを有するマルチゲート構造であるのに対して、従来例のＴＦＴ３０Ｘは１つのゲート電極３０ｇを有するシングルゲート構造となっている。

走査線３として機能する第１走査線３ａと第２走査線３ｂとの電気的な接続を図る一対のコンタクトホール３３，３４は、第１走査線３ａの拡張部３ｊと第２走査線３ｂの一対の拡張部３ｋとが重なり合う部分に設けられている。また、一対のコンタクトホール３３，３４は、Ｘ方向において半導体層３０ａｘの接合領域３０ｅ、チャネル領域３０ｃ、接合領域３０ｆを挟むように設けられている。

図９に示すように、半導体層３０ａｘは下地絶縁膜１１ａ上に設けられ、ゲート絶縁膜１１ｂによって覆われている。半導体層３０ａｘをＸ方向に挟んだ位置に、ゲート絶縁膜１１ｂと下地絶縁膜１１ａとを貫通する一対の貫通孔が形成され、一対の貫通孔の内部を被覆してゲート絶縁膜１１ｂを覆う、例えば導電性のポリシリコンからなる導電膜が形成される。この導電膜をパターニングして第２走査線３ｂ及び一対のコンタクトホール３３，３４が形成される。

第２走査線３ｂ及びゲート絶縁膜１１ｂを覆って例えば酸化シリコンからなる第１層間絶縁膜１１ｃが形成される。第１層間絶縁膜１１ｃが一対のコンタクトホール３３，３４を被覆した部分には凹部が生ずる。このような第１層間絶縁膜１１ｃを覆う低抵抗配線用の例えばアルミニウムからなる導電膜が成膜され、この導電膜をパターニングして第３走査線３ｃが形成される。従来例の第３走査線３ｃもまた、第１層間絶縁膜１１ｃの上記凹部を被覆することから、第３走査線３ｃには一対のコンタクトホール３３，３４内に落とし込まれた部分３ｉを有する。図９には示していないが、第２走査線３ｂと第３走査線３ｃとは電気的に接続される。つまり、従来例も本実施形態と同様に、第１走査線３ａと第２走査線３ｂと第３走査線３ｃとによって走査線３が構成されている。

素子基板１０Ｘにおける第３走査線３ｃよりも上層の配線構造は、素子基板１０と同じであるため詳細な説明は省略する。

図１０に示すように、従来例のＴＦＴ３０Ｘにおける半導体層３０ａｘは、第１ソース・ドレイン領域３０ｓ、接合領域３０ｅ、チャネル領域３０ｃ、接合領域３０ｆ、第２ソース・ドレイン領域３０ｄを有している。

半導体層３０ａｘの第１ソース・ドレイン領域３０ｓの端部及び第２ソース・ドレイン領域３０ｄの端部と、下地絶縁膜１１ａとの間には下地層３０ｊが設けられている。下地層３０ｊは、例えば高温ポリシリコンなどを用いて形成される。

半導体層３０ａｘのチャネル領域３０ｃに対してゲート絶縁膜１１ｂを介して対向する位置に、第２走査線３ｂ（ゲート電極３０ｇ）が形成される。

第３走査線３ｃは、平面視で、半導体層３０ａｘの第１ソース・ドレイン領域３０ｓの一部、接合領域３０ｅ、チャネル領域３０ｃ、接合領域３０ｆ、第２ソース・ドレイン領域３０ｄの一部と重なるようにパターニングされる。

高温ポリシリコンを用いて半導体層３０ａを形成し、イオン注入してＬＤＤ構造を形成すると、半導体層３０ａのチャネル領域は高温ポリシリコンの結晶粒内や粒界に多くの欠陥を含むことになる。
従来例の半導体層３０ａｘは１つのチャネル領域を有しているのに対して、本実施形態の半導体層３０ａは２つのチャネル領域を有している。したがって、半導体層３０ａに入射した光によって例えば第１ソース・ドレイン領域３０ｓにキャリアが生じたとしても、従来例の半導体層３０ａｘに比べてキャリアがチャネル領域に含まれる高温ポリシリコンの欠陥に捕捉（トラップ）される確率が高くなる。つまり、入射した光によって励起されたキャリアが半導体層３０ａを移動することによって生ずる光リーク電流の発生が抑制される。

図８に戻り、従来例のＴＦＴ３０Ｘでは、第１走査線３ａとゲート電極３０ｇとして機能する第２走査線３ｂとの電気的な接続を図る一対のコンタクトホール３３，３４が第１走査線３ａの拡張部３ｊと第２走査線３ｂの一対の拡張部３ｋとが重なり合う部分に設けられている。したがって、本実施形態の画素Ｐの開口領域に比べて、従来例の画素Ｐは、一対のコンタクトホール３３，３４を設けるに際して開口領域が犠牲になっている。

例えば、画素Ｐの配置ピッチを４μｍとし、走査線３の本線部の幅Ｌ１及びデータ線６の本線部の幅Ｌ２をそれぞれ１μｍとする。従来例において第１走査線３ａの拡張部３ｊにおける開口領域側へのＹ方向のはみ出し量Ｌ５を０．５００μｍとし、Ｘ方向のはみ出し量Ｌ６を０．５７５μｍとすると、従来例の画素Ｐにおける開口率（画素領域の大きさに対する開口領域の大きさの割合）は、およそ４９％となる。これに対して、本実施形態の画素Ｐでは、第１走査線３ａに拡張部３ｊが設けられていないため、開口率がおよそ５６％となり、７％ほど開口率が改善される。

本実施形態の液晶装置１００によれば、以下の効果が得られる。
（１）ＴＦＴ３０をマルチゲート化することにより、シングルゲートに比べて光リーク電流の発生を抑制することができる。また、第１走査線３ａとゲート電極３０ｇとして機能する第２走査線３ｂとの電気的な接続を図る一対のコンタクトホール３３，３４を第１走査線３ａの本線部と重なり合う領域内に設けることによって、開口領域を犠牲にすることなく従来例に比べて高い画素Ｐの開口率を実現することができる。
また、半導体層３０ａにおいて第１チャネル領域３０ｃと第２チャネル領域３０ｈとの間に挟まれた接合領域３０ｆ（ＬＤＤ領域）に向かって上方から入射する光は、第３走査線３ｃによって遮光される。つまり、第１チャネル領域３０ｃと第２チャネル領域３０ｈとの間に挟まれた接合領域３０ｆ（ＬＤＤ領域）では、光によって励起されるキャリアの発生が抑制される。
言い換えれば、ＴＦＴ３０をマルチゲート化することにより、少なくとも第１チャネル領域３０ｃと第２チャネル領域３０ｈとの間の接合領域３０ｆ（ＬＤＤ領域）に入射する光を確実に遮光して光による励起でキャリアが生ずることを防ぐことができれば、他の接合領域３０ｅ，３０ｉに光が入射して励起されたキャリアが生じても、２つのチャネル領域３０ｃ，３０ｈの高温ポリシリコンに含まれる欠陥によってキャリアを捕捉（トラップ）することができるので、確実に光リーク電流の発生を抑制できる。本実施形態では、接合領域３０ｆに対する遮光手段として、下層に設けられた第１走査線３ａと、上層に設けられた第３走査線３ｃと、同層に設けられた一対のコンタクトホール３３，３４とを挙げることができる。一対のコンタクトホール３３，３４は接合領域３０ｆに対して側方から入射する光を遮光可能な位置に設ければよいので、一対のコンタクトホール３３，３４を設ける範囲を従来例に比べて小さくすることができる。

（２）走査線３は、第１走査線３ａと第２走査線３ｂと第３走査線３ｃとにより構成されていることから、配線における時定数を下げることができ、走査信号における遅延の発生を低減できる。加えて、第３走査線３ｃは、一対のコンタクトホール３３，３４に落とし込まれた部分３ｉを有していることから、一対のコンタクトホール３３，３４の遮光性をより向上させることができる。なお、第２走査線３ｂと第３走査線３ｃとの電気的な接続を図るコンタクトホールを半導体層３０ａの延在方向に設けることにより、半導体層３０ａに対する遮光性をさらに改善することも可能である。

（第２実施形態）
次に、第２実施形態の電気光学装置としての液晶装置について、図１１を参照して説明する。図１１は第２実施形態の液晶装置における素子基板の構造を示す概略断面図である。なお、図１１は上記第１実施形態の液晶装置１００の素子基板１０の構造を示す図７に対応した図である。第２実施形態の液晶装置は、上記第１実施形態の液晶装置１００に対してＴＦＴ３０における半導体層３０ａのＬＤＤ構造の構成を異ならせたものであり、他の構成は液晶装置１００と同じである。したがって、液晶装置１００（素子基板１０）と同じ構成には同じ符号を付して詳細な説明は省略する。

図１１に示すように、本実施形態の電気光学装置としての液晶装置２００は、画素ＰごとにＴＦＴ３０Ｙを備えた素子基板１０Ｙを有している。素子基板１０Ｙは、基材１０ｓと、基材１０ｓ上に設けられた、第１走査線３ａ、ＴＦＴ３０Ｙ、ゲート電極３０ｇとして機能する第２走査線の突出部３ｆ，３ｇと、第３走査線３ｃと、保持容量１６と、データ線６とを有している。

ＴＦＴ３０Ｙの半導体層３０ａｙは、例えば高温ポリシリコンからなり、例えばＰ（リン）イオンなどの不純物イオンが濃度を変えて注入されてなる、第１ソース・ドレイン領域３０ｓ、接合領域３０ｅ、第１チャネル領域３０ｃ、接合領域３０ｆ、高濃度領域３０ｋ、接合領域３０ｍ、第２チャネル領域３０ｈ、接合領域３０ｉ、第２ソース・ドレイン領域３０ｄを有するＬＤＤ構造となっている。高濃度領域３０ｋは、隣接する接合領域３０ｆや接合領域３０ｍに比べて不純物イオンの濃度が２桁以上は高くなっている。
なお、接合領域３０ｅが本発明における第１ＬＤＤ領域の一例であり、接合領域３０ｆが本発明における第２ＬＤＤ領域の一例であり、接合領域３０ｍが本発明の第３ＬＤＤ領域の一例であり、接合領域３０ｉが本発明の第４ＬＤＤ領域の一例である。

つまり、ＴＦＴ３０Ｙはマルチゲート化されていると共に、２つのチャネル領域３０ｃ，３０ｈの間に高濃度領域３０ｋが形成された半導体層３０ａｙを有している。前述したように、半導体層３０ａｙにおけるイオン注入時の高温ポリシリコンの欠陥は、不純物イオンの注入量が多いほど増える傾向にある。したがって、２つのチャネル領域３０ｃ，３０ｈの間に高濃度領域３０ｋを設けることにより、入射した光の励起により生ずるキャリアをより高い確率で捕捉（トラップ）することができる。すなわち、より光リーク電流の発生が抑制された液晶装置２００を提供することができる。

（第３実施形態）
＜電子機器＞
上記各実施形態の電気光学装置としての液晶装置が適用された電子機器について、投射型表示装置を例に挙げて図１２を参照して説明する。図１２は電子機器としての投射型表示装置の構成を示す概略図である。

図１２に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、を備えている。また、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、を備えている。さらに、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７と、を備えている。

偏光照明装置１１００は、例えば超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。

ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。

ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。

液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。

液晶ライトバルブ１２１０は、上記第１実施形態の液晶装置１００（図１参照）が適用されたものである。液晶装置１００の色光の入射側と射出側とにクロスニコルに配置された一対の偏光素子が隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。

このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、上記第１実施形態の液晶装置１００が用いられており、画素ＰのＴＦＴ３０における光リーク電流の発生が抑制された構成となっているので、明るい表示を投射可能であると共に安定した駆動状態が得られる投射型表示装置１０００を提供することができる。なお、液晶ライトバルブ１２１０，１２２０，１２３０として、上記第２実施形態の液晶装置２００を採用しても同様な効果が得られる。

本発明は、上記した実施形態に限られるものではなく、請求の範囲および明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。

（変形例１）第２走査線３ｂがゲート電極３０ｇとして機能するように構成することに限定されない。半導体層３０ａの第１チャネル領域３０ｃと第２チャネル領域３０ｈとにゲート絶縁膜１１ｂを介して対向するようにゲート電極３０ｇを画素Ｐごとに独立して設けてもよい。

（変形例２）素子基板１０は、第３走査線３ｃを除いた構成としてもよい。第３走査線３ｃを除いたとしても、半導体層３０ａにおける第１チャネル領域３０ｃと第２チャネル領域３０ｈとの間の接合領域３０ｆに対して上方から入射する光は、半導体層３０ａの上層に設けられた保持容量１６あるいはデータ線６によって遮光することができる。

（変形例３）上記各実施形態の薄膜トランジスターとその配線構造とが適用される電気光学装置は、透過型の液晶装置１００，２００に限定されない。画素電極１５に反射性を付与した反射型の液晶装置にも適用することができる。

（変形例４）上記各実施形態の薄膜トランジスターとその配線構造とが適用される電気光学装置は、液晶装置に限定されない。例えば、画素Ｐごとに有機ＥＬ素子などの発光素子を有する有機ＥＬ装置に対して適用してもよい。

（変形例５）上記各実施形態の液晶装置が適用される電子機器は、上記第３実施形態の投射型表示装置１０００に限定されない。例えば、液晶装置１００の対向基板２０において、少なくとも赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応するカラーフィルターを有し、投射型表示装置を単板構成としてもよい。また、例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や、ＨＭＤ（ヘッドマウントディスプレイ）、電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として上記各実施形態の液晶装置を好適に用いることができる。

３ａ…第１走査線、３ｂ…第２走査線、３ｃ…第３走査線、３ｉ…第３走査線の一対のコンタクトホール内に落とし込まれた部分、１１ｂ…ゲート絶縁膜、１１ｃ…層間絶縁膜としての第１層間絶縁膜、３０…薄膜トランジスター（ＴＦＴ）、３０ａ…半導体層、３０ｃ…第１チャネル領域、３０ｄ…第２ソース・ドレイン領域、３０ｅ…第１ＬＤＤ領域としての接合領域、３０ｆ…ＬＤＤ領域あるいは第２ＬＤＤ領域としての接合領域、３０ｇ…ゲート電極、３０ｈ…第２チャネル領域、３０ｉ…第４ＬＤＤ領域としての接合領域、３０ｋ…高濃度領域、３０ｍ…第３ＬＤＤ領域としての接合領域、３０ｓ…第１ソース・ドレイン領域、３３，３４…一対のコンタクトホール、１００…電気光学装置としての液晶装置、１０００…電子機器としての投射型表示装置、Ｐ…画素。

Claims (6)

1. 第１の方向に延在する第１走査線と、
   前記第１の方向と交差する第２の方向に延在するデータ線と、
   前記第１走査線と前記データ線との交差部に、画素ごとに設けられた薄膜トランジスターと、を備え、
   前記薄膜トランジスターは、前記第２の方向に沿って配置され、ＬＤＤ領域を挟む第１チャネル領域及び第２チャネル領域を有する半導体層と、前記第１チャネル領域及び前記第２チャネル領域に対してゲート絶縁膜を介して対向配置されると共に、前記第１走査線と平面視で重なるゲート電極と、
   前記第１走査線と前記ゲート電極とが平面視で重なる領域において、前記第１の方向に前記半導体層を挟んで配置され、前記第１走査線と前記ゲート電極とを電気的に接続させる一対のコンタクトホールとを有する、電気光学装置。
2. 前記ゲート電極は、前記第１の方向に配列する複数の前記画素に跨って配置された第２走査線である、請求項１に記載の電気光学装置。
3. 前記ゲート電極に層間絶縁膜を介して対向配置され、前記第１の方向に延在して少なくとも前記ＬＤＤ領域に平面視で重なる第３走査線を有する、請求項１または２に記載の電気光学装置。
4. 前記第３走査線は、前記一対のコンタクトホール内に落とし込まれた部分を有する、請求項３に記載の電気光学装置。
5. 前記半導体層は、前記第２の方向に順に設けられた、第１ソース・ドレイン領域と、第１ＬＤＤ領域と、前記第１チャネル領域と、第２ＬＤＤ領域と、前記第２ＬＤＤ領域よりも注入されたイオンの濃度が高い高濃度領域と、第３ＬＤＤ領域と、前記第２チャネル領域と、第４ＬＤＤ領域と、第２ソース・ドレイン領域とを有する、請求項１乃至４のいずれか一項に記載の電気光学装置。
6. 請求項１乃至５のいずれか一項に記載の電気光学装置を備えた、電子機器。

Images