JP2018040969A - 電気光学装置、電子機器 - Google Patents

電気光学装置、電子機器 Download PDF

Info

Publication number
JP2018040969A
JP2018040969A JP2016175292A JP2016175292A JP2018040969A JP 2018040969 A JP2018040969 A JP 2018040969A JP 2016175292 A JP2016175292 A JP 2016175292A JP 2016175292 A JP2016175292 A JP 2016175292A JP 2018040969 A JP2018040969 A JP 2018040969A
Authority
JP
Japan
Prior art keywords
electrode
layer
wiring
shield layer
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016175292A
Other languages
English (en)
Other versions
JP6816417B2 (ja
Inventor
彰太郎 井澤
Shotaro Izawa
彰太郎 井澤
伊藤　智
Satoshi Ito
智 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2016175292A priority Critical patent/JP6816417B2/ja
Priority to US15/694,447 priority patent/US10120250B2/en
Publication of JP2018040969A publication Critical patent/JP2018040969A/ja
Application granted granted Critical
Publication of JP6816417B2 publication Critical patent/JP6816417B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】画素構成要素間の電気的な相互作用を防止可能なシールド構造を備えた電気光学装置を提供すること。
【解決手段】電気光学装置としての液晶装置１００は、素子基板１０の基材１０ｓ上において、ＴＦＴ３０のゲート電極３０ｇとドレイン電極１１８ａとの間に設けられた第１シールド層１１６と、ドレイン電極１１８ａと信号線としてのデータ線６との間に設けられた第２シールド層１２２とを有し、ドレイン電極１１８ａの一部と第１誘電体層１２１と第２シールド層１２２とにより第１保持容量１６Ａが構成されている。
【選択図】図６

Description

本発明は、電気光学装置、電子機器に関する。
電気光学装置として、画素をスイッチング制御して表示を行うアクティブ駆動型の例えば液晶装置が知られている。このようなアクティブ駆動型の液晶装置では、基板上において、画素ごとに、画素電極とスイッチング素子として例えば薄膜トランジスターとが形成されると共に、薄膜トランジスターに接続される走査線、信号線、保持容量などが形成される。したがって、基板上にはこれらの画素構成要素を含む複数の配線層が設けられる。一方で、複数の配線層に設けられた画素構成要素間あるいは画素構成要素と他の電気的構成要素との間において、電気的な相互作用が生じて表示に影響を及ぼすおそれがあり、これを改善する必要があった。
例えば、特許文献１には、薄膜トランジスターに接続される走査線を第１の絶縁体を介して、導電性のシールド電極で覆った液晶表示装置が開示されている。液晶表示装置は、画素電極に対して液晶層を挟んで配置される共通電極を有している。シールド電極には、共通電極と同じ電位が印加されるとしている。特許文献１の液晶表示装置によれば、シールド電極により液晶層に対して走査線が静電シールドされるので、走査線の電位に関わって液晶層に直流電位が印加され、液晶層の寿命が短くなるといった信頼性に係る不具合が改善されるとしている。
また、特許文献１には、薄膜トランジスターのソース・ドレインとなる半導体層と、ゲート絶縁膜と、シールド電極とを重ね合せて配置することで保持容量部を構成する例が示されている。
また、例えば、特許文献２には、基板上において、データ線よりも上層側であって且つ画素電極よりも下層側に透明導電材料により形成されたシールド層を備えた電気光学装置が開示されている。シールド層は複数の画素に亘って連続的に形成されるとしている。特許文献２の電気光学装置によれば、データ線と画素電極とに重なるようにシールド層が形成されているので、データ線と画素電極との容量結合に起因するクロストークを防止することができるとしている。また、特許文献２には、薄膜トランジスターのゲート電極とシールド層との間に設けられた蓄積容量が示されている。蓄積容量の下部容量電極は、画素ごとに設けられ、薄膜トランジスターの半導体層と画素電極とに接続されている。
特開２００２−１３１７６８号公報 特開２００９−１５７０２５号公報
しかしながら、複数の配線層に設けられた画素構成要素間あるいは画素構成要素と他の電気的構成要素との間の電気的な相互作用を抑制しようとして、特許文献１に記載の走査線に対するシールド電極や、特許文献２に記載のデータ線に対するシールド層を導入しつつ、表示品質に係る保持容量部（蓄積容量）を確保しようとすると、基板上における複数の配線層の構造がより複雑になるという課題がある。
とりわけ、透過型の液晶装置では、画素構成要素のうち画素電極以外の遮光性の導電材料を用いて形成される画素構成要素は、表示の明るさに係る開口率を考慮して非開口領域に配置する必要がある。したがって、特許文献１や特許文献２のシールド構造や容量構造を導入することによって開口率を低下させない工夫が必要となるという課題もある。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
［適用例］本適用例に係る電気光学装置は、複数の画素ごとの画素電極及び薄膜トランジスターと、走査線と、信号線とが設けられた素子基板を備えた電気光学装置であって、前記素子基板上において、前記薄膜トランジスターのゲート電極と前記信号線との間に配置されたドレイン電極と、前記ゲート電極と前記ドレイン電極との間に配置され、固定電位が与えられる第１シールド層と、前記ドレイン電極と前記信号線との間に配置され、前記ドレイン電極の一部に接して設けられた第１誘電体層と、前記第１誘電体層に接する第２シールド層と、前記第２シールド層と前記画素電極との間に配置され、前記固定電位が与えられる固定電位配線と、を備え、前記第２シールド層は、前記固定電位配線に接続され、前記ドレイン電極と前記第１誘電体層と前記第２シールド層とにより第１保持容量が構成されていることが好ましい。
薄膜トランジスターは、ゲート電極に与えられる電位を高レベル（Ｈｉｇｈ）と低レベル（Ｌｏｗ）との間で切り替えることでオン（ＯＮ）／オフ（ＯＦＦ）される。
本適用例によれば、ゲート電極とドレイン電極との間に固体電位が与えられる第１シールド層が配置されることで、ゲート電極の電位の切り替えによってドレイン電極の電位が変動する現象（プッシュダウンと呼ばれる）の発生を防止することができる。
また、ドレイン電極と信号線との間に同じく固定電位が与えられる第２シールド層が配置されることで、信号線に与えられる画像信号に係る電位によってドレイン電極の電位が変動することにより生ずるクロストークを防止することができる。
また、ドレイン電極の一部と第１誘電体層と第２シールド層とにより第１保持容量が構成される。
すなわち、２つのシールド層によりドレイン電極の電位の変動を防止すると共に、保持容量を確保し、優れた表示品質を実現可能な電気光学装置を提供することができる。加えて、２つのシールド層や第１保持容量を含む複数の配線層を設けても、素子基板における配線構造が複雑になることを避けることができる。
［適用例］本適用例に係る電気光学装置は、複数の画素ごとの画素電極及び薄膜トランジスターと、走査線と、信号線とが設けられた素子基板を備えた電気光学装置であって、前記素子基板上において、前記薄膜トランジスターのゲート電極と前記信号線との間に配置されたドレイン電極と、前記ゲート電極と前記ドレイン電極との間に配置され、固定電位が与えられる第１シールド層と、前記ドレイン電極と前記信号線との間に配置され、前記ドレイン電極の一部に接して設けられた第１誘電体層と、前記ドレイン電極と前記第１誘電体層との間に配置された絶縁性の突起部と、前記第１誘電体層に接する第２シールド層と、前記第２シールド層と前記画素電極との間に配置され、前記固定電位が与えられる固定電位配線と、を備え、前記第２シールド層は、前記素子基板の平面視で前記突起部と重なる部分において前記固定電位配線に接続され、前記ドレイン電極と前記第１誘電体層と前記第２シールド層とにより第１保持容量が構成されていることが好ましい。
本適用例によれば、ゲート電極とドレイン電極との間に固体電位が与えられる第１シールド層が配置されることで、ゲート電極の電位の切り替えによってドレイン電極の電位が変動する現象（プッシュダウンと呼ばれる）の発生を防止することができる。
また、ドレイン電極と信号線との間に同じく固定電位が与えられる第２シールド層が配置されることで、信号線に与えられる画像信号に係る電位によってドレイン電極の電位が変動することにより生ずるクロストークを防止することができる。
また、ドレイン電極の一部と第１誘電体層と第２シールド層とにより第１保持容量が構成される。加えて、ドレイン電極と第１誘電体層との間に配置された絶縁性の突起部と重なる第２シールド層の部分で固定電位配線との電気的な接続が行われる。したがって、突起部と重ならない第２シールド層の部分と固定電位配線とを例えばコンタクトホールで接続する場合に比べて、接続に係るコンタクトホールの深さを浅くすることができる。コンタクトホールの深さが浅くなれば、コンタクトホールのアスペクト比の関係から、素子基板の平面視におけるコンタクトホールの大きさを小さくすることができる。コンタクトホールは表示に影響を及ぼさない非開口領域に形成する必要があることから、コンタクトホールの大きさを小さくできることは、非開口領域が狭くても容易にコンタクトホールを設けることが可能となる。したがって、このような２つのシールド層と第１保持容量とを素子基板に設けても、画素において所望の開口率を確保することが可能である。
すなわち、２つのシールド層によりドレイン電極の電位の変動を防止すると共に、保持容量を確保し、優れた表示品質を実現可能な電気光学装置を提供することができる。加えて、２つのシールド層や第１保持容量を含む複数の配線層を設けても、素子基板における配線構造が複雑になることを避け、明るい表示が可能な電気光学装置を提供することができる。
上記適用例に記載の電気光学装置において、前記走査線は、第１の方向に延在し、前記走査線の一部が前記ゲート電極であって、前記第１シールド層は、前記基板の平面視で前記走査線と重なって前記第１の方向に延在していることが好ましい。
この構成によれば、第１シールド層はゲート電極として機能する走査線と重なって第１の方向に延在しているため、ドレイン電極の電位のプッシュダウンを確実に防止できる。
上記適用例に記載の電気光学装置において、前記信号線は、前記第１の方向と交差する第２の方向に延在し、前記固定電位配線は、前記素子基板の平面視で前記信号線と重なって前記第２の方向に延在していることが好ましい。
この構成によれば、信号線と画素電極との間には固定電位配線が存在するので、信号線の電位によって画素電極の電位が変動することを防止することができる。
上記適用例に記載の電気光学装置において、前記固定電位配線と前記画素電極との間の層間絶縁膜に設けられたトレンチ部と、少なくとも前記トレンチ部を覆う第１容量電極と、前記第１容量電極に接する第２誘電体層と、前記第２誘電体層に接する第２容量電極とによりなる第２保持容量とを備え、前記トレンチ部の底部において、前記第１容量電極と前記固定電位配線とが接続し、前記ドレイン電極に対して、前記第２容量電極を介して前記画素電極が接続されていることが好ましい。
この構成によれば、第１保持容量に加えて第２保持容量を備えることにより、画素電極の電位の変動をより抑えることができる。さらに、第２保持容量は、固定電位配線と画素電極との間の層間絶縁膜に設けられたトレンチ部を含んで設けられるので、第１容量電極を平板状とする場合に比べて、非開口領域が狭くなっても所望の電気容量を確保し易くなる。
上記適用例に記載の電気光学装置において、前記素子基板の複数の前記画素電極に対して液晶層を挟んで対向配置される共通電極を有する対向基板をさらに備え、前記共通電極に与えられる電位と前記固定電位とが同電位であることが好ましい。
この構成によれば、第１シールド層や第２シールド層に与える固定電位を共通電極の電位と共用化できることから、電気回路における構成を簡素化できる。
［適用例］本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備えることが好ましい。
本適用例によれば、優れた表示品質を実現可能な電気光学装置を備えていることから、見栄えのよい電子機器を提供することができる。
第１実施形態の電気光学装置としての液晶装置の構成を示す概略平面図。 図１に示す液晶装置のＨ−Ｈ’線に沿った概略断面図。 液晶装置の電気的な構成を示す等価回路図。 画素の配置を示す概略平面図。 図４のＡ−Ａ’線に沿った素子基板の構造を示す概略断面図。 図４のＢ−Ｂ’線に沿った素子基板の構造を示す概略断面図。 走査線に係る配線の配置を示す概略平面図。 第１シールド層の配置を示す概略平面図。 第２シールド層及び第１保持容量の配置を示す概略平面図。 データ線の配置を示す概略平面図。 固定電位配線の配置を示す概略平面図。 第２保持容量の配置を示す概略平面図。 第２容量電極及び画素電極の配置を示す概略平面図。 第１シールド層と引き回し配線との接続状態を示す概略平面図。 図１４のＣ−Ｃ’線に沿った第１シールド層と引き回し配線との接続構造を示す概略断面図。 第１シールド層と中継層との接続方法の一例を示す概略断面図。 第１シールド層と中継層との接続方法の他の例を示す概略断面図。 第２実施形態の電子機器としての投射型表示装置の構成を示す概略図。
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
本実施形態では、電気光学装置として画素ごとに薄膜トランジスター（Thin Film Transistor；以降ＴＦＴと称す）を備えたアクティブ駆動型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
（第１実施形態）
＜電気光学装置＞
まず、本実施形態の電気光学装置としての液晶装置の構成について、図１〜図３を参照して説明する。図１は液晶装置の構成を示す概略平面図、図２は図１に示す液晶装置のＨ−Ｈ’線に沿った概略断面、図３は液晶装置の電気的な構成を示す等価回路図である。
図１及び図２に示すように、本実施形態の液晶装置１００は、互いに対向配置された素子基板１０及び対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０の基材１０ｓ及び対向基板２０の基材２０ｓは、透光性を有する例えば石英基板やガラス基板などが用いられている。なお、本明細書における透光性とは、可視光領域の波長の光を少なくとも８５％以上透過可能な性質を言う。
素子基板１０は、対向基板２０よりも一回り大きい。素子基板１０と対向基板２０とは、対向基板２０の外縁部に沿って額縁状に配置されたシール材４０を介して貼り合わされ、その隙間に正または負の誘電異方性を有する液晶が封入されて、液晶層５０が構成されている。シール材４０は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
シール材４０の内側には、複数の画素Ｐがマトリックス状に配列した表示領域Ｅ１が設けられている。また、対向基板２０には、シール材４０と表示領域Ｅ１との間に表示領域Ｅ１を取り囲む見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは金属酸化物などで構成されている。なお、表示領域Ｅ１は、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。
素子基板１０には、複数の外部接続端子１０４が配列した端子部が設けられている。素子基板１０の上記端子部に沿った第１の辺部とシール材４０との間にデータ線駆動回路１０１が設けられている。また、第１の辺部に対向する第２の辺部に沿ったシール材４０と表示領域Ｅとの間に検査回路１０３が設けられている。さらに、第１の辺部と直交し互いに対向する第３の辺部及び第４の辺部に沿ったシール材４０と表示領域Ｅ１との間に走査線駆動回路１０２が設けられている。第２の辺部のシール材４０と検査回路１０３との間には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。
これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、第１の辺部に沿って配置された複数の外部接続端子１０４に接続されている。以降、第１の辺部に沿った方向をＸ方向とし、第３の辺部及び第４の辺部に沿った方向をＹ方向として説明する。また、本明細書では、Ｘ方向およびＹ方向と直交する方向から素子基板１０や対向基板２０を見ることを「平面視」あるいは「平面的」という。なお、Ｘ方向が本発明における第１の方向に相当し、Ｙ方向が本発明における第２の方向に相当するものである。
図２に示すように、素子基板１０は、基材１０ｓ、並びに基材１０ｓの液晶層５０側の面に形成されたＴＦＴ３０や画素電極１５、及び画素電極１５を覆う配向膜１８などを有している。ＴＦＴ３０や画素電極１５は、画素Ｐの構成要素である。画素Ｐの詳細は後述する。
対向基板２０は、基材２０ｓ、並びに基材２０ｓの液晶層５０側の面に順に積層された見切り部２１、平坦化層２２、共通電極２３、及び配向膜２４などを有している。
見切り部２１は、図１に示すように表示領域Ｅ１を取り囲むと共に、平面的に走査線駆動回路１０２、検査回路１０３と重なる位置に設けられている。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮り、周辺回路が光によって誤動作することを防止する役割を有している。また、不必要な迷光が表示領域Ｅ１に入射しないように遮光して、表示領域Ｅ１の表示における高いコントラストを確保している。
平坦化層２２は、例えばシリコン酸化物などの無機材料からなり、透光性を有して見切り部２１を覆うように設けられている。このような平坦化層２２は、例えばプラズマＣＶＤ法などを用いて形成されたシリコン酸化膜であり、平坦化層２２上に形成される共通電極２３の表面凹凸を緩和可能な程度の膜厚を有している。
共通電極２３は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明導電膜からなり、平坦化層２２を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続されている。
画素電極１５を覆う配向膜１８及び共通電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて設定されており、シリコン酸化物などの無機材料の斜め蒸着膜（無機配向膜）が採用されている。配向膜１８，２４は、無機配向膜の他にポリイミドなどの有機配向膜を採用してもよい。
このような液晶装置１００は透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
次に、図３を参照して、液晶装置１００の電気的な構成について説明する。液晶装置１００は、少なくとも表示領域Ｅ１において互いに絶縁されて直交する複数の走査線３及び複数のデータ線６と、固定電位配線７とを有する。なお、データ線６が本発明における信号線に相当するものである。
走査線３とデータ線６とで区分された領域には、画素電極１５と、ＴＦＴ３０と、保持容量１６とが設けられ、これらが画素Ｐの画素回路を構成している。
走査線３はＴＦＴ３０のゲートに電気的に接続され、データ線６はＴＦＴ３０の第１ソース・ドレイン領域に電気的に接続され、画素電極１５はＴＦＴ３０の第２ソース・ドレイン領域に電気的に接続されている。
データ線６は、データ線駆動回路１０１（図１参照）に接続されている。画像信号Ｄ１，Ｄ２，…，Ｄｎは、データ線駆動回路１０１からデータ線６を経由して各画素Ｐに供給される。走査線３は、走査線駆動回路１０２（図１参照）に接続されている。走査信号ＳＣ１，ＳＣ２，…，ＳＣｍは、走査線駆動回路１０２から走査線３を経由して各画素Ｐに供給される。
データ線駆動回路１０１から供給される画像信号Ｄ１〜Ｄｎは、この順に線順次でデータ線６に供給してもよく、互いに隣り合う複数のデータ線６同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線３に対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６から供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極１５に書き込まれる構成となっている。そして、画素電極１５を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極１５と共通電極２３との間で一定期間保持される。
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極１５と共通電極２３との間に形成される液晶容量と並列に保持容量１６が接続されている。詳しくは後述するが、本実施形態では、保持容量１６は、第１保持容量１６Ａと第２保持容量１６Ｂとを含んで構成されている（図５参照）。
なお、図１に示した検査回路１０３には、データ線６が接続されており、液晶装置１００の製造過程において、上記画像信号を検出することで液晶装置１００の動作欠陥などを確認できる構成となっているが、図３の等価回路では省略している。
また、画素Ｐの画素回路の駆動に係るデータ線駆動回路１０１や走査線駆動回路１０２を含む周辺回路は、上記画像信号をサンプリングしてデータ線６に供給するサンプリング回路、データ線６に所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。
次に、液晶装置１００における画素Ｐの構成について、図４を参照して説明する。図４は画素の配置を示す概略平面図である。
図４に示すように、液晶装置１００における画素Ｐは、例えば平面視で略四角形の開口領域を有する。開口領域は、Ｘ方向とＹ方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。
Ｘ方向に延在する非開口領域には、図３に示した走査線３が設けられている。走査線３は遮光性の導電部材が用いられており、走査線３によって非開口領域の一部が構成されている。
同じく、Ｙ方向に延在する非開口領域には、図３に示したデータ線６や固定電位配線７が設けられている。データ線６や固定電位配線７も遮光性の導電部材が用いられており、これらによって非開口領域の一部が構成されている。
ＴＦＴ３０は、非開口領域の交差部に跨ってＹ方向に延在する非開口領域と重なるように設けられている。詳しい素子基板１０の構造については後述するが、交差部付近にＴＦＴ３０を設ける関係上、Ｘ方向に延在する非開口領域のＹ方向における幅は、Ｙ方向に延在する非開口領域のＸ方向の幅に比べて広くなっている。遮光性を有する非開口領域の交差部付近にＴＦＴ３０を設けることにより、開口領域における開口率を確保している。
画素Ｐごとに画素電極１５が設けられている。画素電極１５は平面視で略正方形であり、画素電極１５の外縁が非開口領域と重なるようにして開口領域に設けられている。
本実施形態の液晶装置１００は、透過型であって、対向基板２０側から光が入射することを前提として、素子基板１０には、ＴＦＴ３０に入射する光を遮光して、ＴＦＴ３０の光リーク電流の発生を抑制可能な遮光構造が取り入れられている。また、画素ＰのＴＦＴ３０などの構成要素に係る電気的な相互作用で画素Ｐの表示に不具合が生じないように、素子基板１０における構造が工夫されている。以降、本発明に係る素子基板１０の構造について説明する。
＜素子基板の構造＞
図５は図４のＡ−Ａ’線に沿った素子基板の構造を示す概略断面図、図６は図４のＢ−Ｂ’線に沿った素子基板の構造を示す概略断面図である。詳しくは、図４のＡ−Ａ’線は非開口領域の交差部をＸ方向に横切ると共に、画素電極１５のコンタクトホール１３６を横切る線分である。図４のＢ−Ｂ’線は非開口領域に配置されたＴＦＴ３０をＹ方向に横切る線分である。なお、図５及び図６は、素子基板１０の構造をわかり易く説明するための概略断面図であって、厳密に上記Ａ−Ａ’線やＢ−Ｂ’線に沿った断面図ではない。
図５及び図６に示すように、素子基板１０の基材１０ｓ上には、まず、例えば、Ｔｉ、Ｃｒ、Ｍｏ、Ｔａ、Ｗ、などの高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、あるいは導電性ポリシリコンなどからなる遮光部１１１が形成される。遮光部１１１は、基材１０ｓ側から入射する戻り光を遮光すると共に、対向基板２０側から入射する入射光を反射させないという観点から、金属シリサイドを用いて形成することが好ましく、本実施形態では遮光部１１１はＷＳｉ（タングステンシリサイド）を用いて形成されている。遮光部１１１の膜厚は例えばおよそ２００ｎｍである。
次に、遮光部１１１を覆う第１層間絶縁膜１１２が形成される。第１層間絶縁膜１１２は、例えば酸化シリコンを用いて形成される。第１層間絶縁膜１１２の膜厚は例えばおよそ４５０ｎｍである。
続いて、第１層間絶縁膜１１２上にＴＦＴ３０の半導体層３０ａが形成される。半導体層３０ａは例えばポリシリコンからなり、不純物イオンが選択的に注入されて、図６に示すように、第１ソース・ドレイン領域３０ｄ、チャネル領域３０ｃ、第２ソース・ドレイン領域３０ｓを含むＬＤＤ（Lightly Doped Drain）構造が構築されている。半導体層３０ａの膜厚は例えばおよそ４０ｎｍである。
次に、半導体層３０ａを覆うゲート絶縁膜１１３が形成される。ゲート絶縁膜１１３は例えば酸化シリコンを用いて形成される。ゲート絶縁膜１１３の膜厚は例えばおよそ９０ｎｍである。
図５に示すように、第１層間絶縁膜１１２及びゲート絶縁膜１１３を貫通して遮光部１１１に至る溝状の貫通孔が形成される。この貫通孔を埋めるように導電膜を成膜してパターニングすることにより、配線１１４と一対のコンタクトホール１１２ａ，１１２ｂとが形成される。これにより、遮光部１１１と配線１１４とが電気的に接続されて走査線３として機能する。ＴＦＴ３０の半導体層３０ａに側方から入射する光は、半導体層３０ａを挟んで形成された一対のコンタクトホール１１２ａ，１１２ｂによって遮光される。
図６に示すように、配線１１４の一部は、ゲート絶縁膜１１３を介して半導体層３０ａのチャネル領域３０ｃと対向するように形成され、ゲート電極３０ｇとして機能する。
配線１１４つまりゲート電極３０ｇに用いられる導電膜としては、例えば導電性ポリシリコン膜に金属シリサイド膜を積層したものが挙げられる。配線１１４の膜厚は例えばおよそ２００ｎｍである。
そして、ＴＦＴ３０のゲート電極３０ｇ、ゲート絶縁膜１１３を覆う第２層間絶縁膜１１５が形成される。第２層間絶縁膜１１５は例えば酸化シリコンを用いて形成され、膜厚は例えばおよそ３００ｎｍである。
第２層間絶縁膜１１５上に導電膜を成膜してパターニングすることにより、第１シールド層１１６が形成される。図６に示すように、第１シールド層１１６は、第２層間絶縁膜１１５を挟んでゲート電極３０ｇと重なるように形成される。第１シールド層１１６は例えばＴｉＮなどの金属窒化膜が用いられ、膜厚はおよそ１５０ｎｍである。
次に、第１シールド層１１６及び第２層間絶縁膜１１５を覆う第３層間絶縁膜１１７が形成される。第３層間絶縁膜１１７は例えば酸化シリコンを用いて形成され、膜厚は例えばおよそ４００ｎｍである。
図６に示すように、ゲート絶縁膜１１３及び第２層間絶縁膜１１５並びに第３層間絶縁膜１１７には、半導体層３０ａの第１ソース・ドレイン領域３０ｄ及び第２ソース・ドレイン領域３０ｓと重なる位置において半導体層３０ａに至る貫通孔が形成され、該貫通孔の内部を埋めるように、第３層間絶縁膜１１７上に導電膜を成膜してパターニングすることにより、ドレイン電極１１８ａとコンタクトホール１１５ａとが一体的に形成されると共に、ソース電極１１８ｂとコンタクトホール１１５ｂとが一体的に形成される。
ドレイン電極１１８ａやソース電極１１８ｂに用いられる導電膜としては、低抵抗配線材料である例えば、Ａｌ（アルミニウム）、Ｔｉ（チタン）などの金属やその金属化合物が挙げられる。本実施形態では、上記導電膜は、基材１０ｓ側から、Ｔｉ（チタン）層／ＴｉＮ（窒化チタン）層／Ａｌ（アルミニウム）層／ＴｉＮ（窒化チタン）層の４層構造となっている。Ｔｉ層の膜厚は例えばおよそ２０ｎｍ、先のＴｉＮ層の膜厚は例えば５０ｎｍ、Ａｌ層の膜厚は例えば３００ｎｍ、後のＴｉＮ層の膜厚は例えば１５０ｎｍである。
図５及び図６に示すように、第１シールド層１１６は、基材１０ｓ上において、ゲート電極３０ｇ（配線１１４）とドレイン電極１１８ａとの間に配置されている。なお、同層に形成されたドレイン電極１１８ａとソース電極１１８ｂとを含む配線を、説明上で配線１１８と呼ぶこともある。
次に、配線１１８と第３層間絶縁膜１１７とを覆う第４層間絶縁膜１１９が形成される。第４層間絶縁膜１１９は例えば酸化シリコンを用いて形成され、膜厚は例えばおよそ２００ｎｍである。また、図５に示すように、第４層間絶縁膜１１９上に高さがおよそ４００ｎｍの２つの突起部１１９ａ，１１９ｂが形成される。２つの突起部１１９ａ，１１９ｂもまた例えば酸化シリコンを用いて形成される。さらに、図５及び図６に示すように、ドレイン電極１１８ａと重なる第４層間絶縁膜１１９の一部を除去して、第４層間絶縁膜１１９に開口部１１９ｃが形成される。
このような突起部１１９ａ，１１９ｂ、開口部１１９ｃが設けられた第４層間絶縁膜１１９の具体的な形成方法としては、まず、配線１１８を覆うように膜厚がおよそ６００ｎｍの酸化シリコン膜を形成する。２つの突起部１１９ａ，１１９ｂに対応する部分を除いて、この酸化シリコン膜を２００ｎｍまでエッチングして薄くする。これにより、２つの突起部１１９ａ，１１９ｂが出来上がる。さらに、開口部１１９ｃに対応する部分以外をレジストにより被覆して酸化シリコン膜をエッチングすることにより、酸化シリコン膜に開口部１１９ｃを形成する。
次に、突起部１１９ａ，１１９ｂ、開口部１１９ｃが形成された第４層間絶縁膜１１９を覆って、誘電体膜と導電膜とをこの順に成膜した積層膜を形成する。そして、この積層膜のうち突起部１１９ａと開口部１１９ｃとに重なる部分を残して他の部分を除去するように積層膜を一括パターニングする。上記誘電体膜は例えば酸化アルミニウム（Ａｌ2Ｏ3）膜と酸化ハフニム（ＨｆＯ2）膜とをこの順に繰り返し積層した多層膜を挙げることができ、膜厚は例えば３４ｎｍである。上記導電膜は例えば窒化チタン（ＴｉＮ）膜であって、膜厚は例えば２００ｎｍである。これにより、図５に示すように、突起部１１９ａと開口部１１９ｃとを含む領域に上記誘電体膜からなる第１誘電体層１２１と、上記導電膜からなる第２シールド層１２２とが形成される。第４層間絶縁膜１１９の開口部１１９ｃでは、ドレイン電極１１８ａと第２シールド層１２２とが第１誘電体層１２１を介して対向配置され、第１保持容量１６Ａが構成される。
次に、第２シールド層１２２と、突起部１１９ｂを含む第４層間絶縁膜１１９を覆う第５層間絶縁膜１２３が形成される。第５層間絶縁膜１２３は、例えば酸化シリコン膜であって、膜厚は例えば６００ｎｍである。
次に、第５層間絶縁膜１２３を覆う導電膜が成膜され、これをパターニングして、図５及び図６に示すように、配線１２４ａと中継層１２４ｂとが形成される。詳しくは後述するが配線１２４ａはデータ線６として機能するものであり、中継層１２４ｂは、ドレイン電極１１８ａと画素電極１５とを電気的に接続させるために機能するものである。配線１２４ａ及び中継層１２４ｂを構成する導電膜としては、例えば、基材１０ｓ側から、ＴｉＮ層／Ａｌ層／ＴｉＮ層の３層構造が挙げられ、先のＴｉＮ層の膜厚は例えば５０ｎｍ、Ａｌ層の膜厚は例えば３５０ｎｍ、後のＴｉＮ層の膜厚は例えば２００ｎｍである。
次に、配線１２４ａ及び中継層１２４ｂと、第５層間絶縁膜１２３を覆う第６層間絶縁膜１２５が形成される。第６層間絶縁膜１２５は、例えば酸化シリコン膜であって、それまでに形成されたＴＦＴ３０を含む下層の配線層を覆うことにより表面に凹凸が生ずる。したがって、この後に形成される配線層の平坦性を確保する観点から、第６層間絶縁膜１２５の表面の凹凸を緩和あるいは除去する平坦化処理が施される。平坦化処理としては、化学的機械的研磨処理（Chemical Mechanical Polish；ＣＭＰ処理）や、ＣＭＰ処理とエッチングとを組み合わせた処理が挙げられる。第６層間絶縁膜１２５の膜厚は、最も薄い部分で例えば９００ｎｍである。
次に、第４層間絶縁膜１１９の突起部１１９ａに重なる第２シールド層１２２の部分に至るように、第５層間絶縁膜１２３及び第６層間絶縁膜１２５を貫通する貫通孔が形成される。また、中継層１２４ｂに至るように第６層間絶縁膜１２５を貫通する貫通孔が形成される。そして、これらの貫通孔の内部を被覆するように第６層間絶縁膜１２５を覆う導電膜を成膜し、これをパターニングして、第２シールド層１２２に接続するコンタクトホール１２６及び配線１２８ａと、中継層１２４ｂに接続するコンタクトホール１２７及び中継層１２８ｂが形成される。第２シールド層１２２にコンタクトホール１２６を介して接続される配線１２８ａは、図３に示した等価回路における固定電位配線７として機能するものである。配線１２８ａ及び中継層１２８ｂを構成する導電膜としては、例えば、基材１０ｓ側から、Ａｌ層／ＴｉＮ層の２層構造が挙げられ、Ａｌ層の膜厚は例えば２００ｎｍ、ＴｉＮ層の膜厚は例えば２００ｎｍである。
次に、配線１２８ａと、中継層１２８ｂと、第６層間絶縁膜１２５とを覆う第７層間絶縁膜１２９が形成される。また、図５に示すように、第７層間絶縁膜１２９には、配線１２８ａに至るトレンチ部（溝部）１２９ａと、画素電極１５側に突出する断面が台形状の突出部１３４と、が形成される。このようなトレンチ部１２９ａや突出部１３４の形成方法は、上述した第４層間絶縁膜１１９における突起部１１９ａ，１１９ｂや開口部１１９ｃの形成方法と同様である。すなわち、所定の膜厚（例えば１０００ｎｍ）で成膜された酸化シリコン膜を選択的にエッチングすることにより、トレンチ部１２９ａや突出部１３４を形成する。本実施形態におけるトレンチ部１２９ａの深さは例えばおよそ６００ｎｍであり、第７層間絶縁膜１２９上の突出部１３４の高さは例えば４００ｎｍである。なお、詳しくは後述するが、突出部１３４はその一部が画素電極１５のコンタクトホール１３６と重なるように形成される。また、第７層間絶縁膜１２９が本発明の固定電位配線と画素電極との間の層間絶縁膜の一例である。
次に、トレンチ部１２９ａと、突出部１３４の上記一部とを少なくとも覆う第１容量電極１３１が形成される。第１容量電極１３１は、例えばＴｉＮなどの金属窒化膜からなり、膜厚は例えば５０ｎｍである。そして、第１容量電極１３１に接してこれを覆う第２誘電体層１３２が形成される。第２誘電体層１３２は、例えば、酸化アルミニウム（Ａｌ2Ｏ3）膜と酸化ハフニウム（ＨｆＯ2）膜とをこの順に繰り返し積層した多層膜を挙げることができ、膜厚は例えば３４ｎｍである。さらに、第２誘電体層１３２に接してこれを覆う第２容量電極１３３が形成される。第２容量電極１３３は、例えばＴｉＮなどの金属窒化膜からなり、膜厚は例えば３００ｎｍである。これにより、第１容量電極１３１と第２容量電極１３３との間に挟まれた第２誘電体層１３２を有する第２保持容量１６Ｂが構成される。すなわち、図３に示した保持容量１６は、第１保持容量１６Ａと第２保持容量１６Ｂとを含んで構成されている。
次に、第２保持容量１６Ｂと、第７層間絶縁膜１２９とを覆う第８層間絶縁膜１３５が形成される。第８層間絶縁膜１３５は、例えば酸化シリコン膜である。図５に示すように、第８層間絶縁膜１３５は、突出部１３４上の第２保持容量１６Ｂを覆って形成されることから、表面に凹凸が生ずる。この後に、第８層間絶縁膜１３５上に形成される画素電極１５が平坦な状態となるように、第８層間絶縁膜１３５には例えば前述したＣＭＰ処理などの平坦化処理が施される。平坦化処理後の第８層間絶縁膜１３５の最も厚い部分の膜厚は例えば４００ｎｍである。
次に、図５に示すように、突出部１３４上の第２容量電極１３３に至るように第８層間絶縁膜１３５に貫通孔が形成される。そして、当該貫通孔の内部を被覆するように、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）を用いて透明導電膜が成膜され、これをパターニングして画素電極１５とコンタクトホール１３６とが形成される。これにより、画素電極１５がコンタクトホール１３６を介して第２容量電極１３３に接続される。画素電極１５をなす透明導電膜の膜厚は、可視光波長範囲において少なくとも８５％以上の透過率が得られるように光透過性を考慮して設定され、例えば１４０ｎｍである。
上述した素子基板１０の構造において、Ａｌ、Ｔｉ、ＴｉＮなどからなる配線や中継層は、例えば低抵抗配線材料を用いたスパッタ法により成膜された導電膜をパターニングして得られる。低抵抗配線材料であるＡｌは光反射性を有するため、Ａｌよりも光反射性が低く、Ａｌとの密着性に優れたＴｉＮで覆うことが好ましい。これにより、配線や中継層に入射した光が反射して迷光となることを抑制できる。
また、第１〜第８層間絶縁膜を構成する酸化シリコン膜は、例えばプラズマＣＶＤ法により成膜される。なお、第１〜第８層間絶縁膜は、単層であることに限定されず、異なる種類の絶縁膜が積層されたものであってもよい。例えば、突起部１１９ａ，１１９ｂは第４層間絶縁膜１１９と異なる絶縁材料により構成されていてもよい。突出部１３４についても同様に第７層間絶縁膜１２９と異なる絶縁材料により構成されていてもよい。
次に、素子基板１０の各配線層における配線などの平面的な配置について、図７〜図１３を参照して説明する。図７は走査線に係る配線の配置を示す概略平面図、図８は第１シールド層の配置を示す概略平面図、図９は第２シールド層及び第１保持容量の配置を示す概略平面図、図１０はデータ線の配置を示す概略平面図である。図１１は固定電位配線の配置を示す概略平面図、図１２は第２保持容量の配置を示す概略平面図、図１３は第２容量電極及び画素電極の配置を示す概略平面図である。なお、各図面を正面から見て、Ｘ方向の向きを左側、右側と表現したり、Ｙ方向の向きを上側、下側と表現したりすることがある。
図７に示すように、遮光部１１１は、Ｘ方向に延在する本線部１１１ａと、Ｘ方向に所定の間隔をおいて本線部１１１ａからＹ方向の上側に突出する突出部１１１ｂと、同じくＸ方向に所定の間隔をおいて本線部１１１ａからＹ方向の下側に突出する突出部１１１ｃと、を有している。本線部１１１ａからＹ方向に突出した２つの突出部１１１ｂ，１１１ｃと重なるようにＴＦＴ３０の半導体層３０ａが配置されている。
Ｙ方向の上下に所定の間隔をおいて２つの遮光部１１１が配置されることで、遮光部１１１によって画素ＰがＸ方向とＹ方向とにおいてほぼ区画された状態となっている。
配線１１４は、遮光部１１１の本線部１１１ａと平面視で重なるようにＸ方向に延在する本線部１１４ａと、Ｘ方向に所定の間隔をおいて本線部１１４ａからＹ方向の上側に突出する突出部１１４ｂと、を有している。Ｙ方向における本線部１１１ａの幅と本線部１１４ａの幅はほぼ同じである。また、配線１１４の本線部１１４ａは、Ｙ方向において突出部１１４ｂと反対側の部分に切欠き部１１４ｃが形成されている。
配線１１４は、前述したように素子基板１０の基材１０ｓ上において、ＴＦＴ３０の半導体層３０ａの上方に配置され、平面視で半導体層３０ａと重なった配線１１４の部分がＴＦＴ３０のゲート電極３０ｇとして機能する。
Ｙ方向に延在する半導体層３０ａを挟んでＸ方向の左側において、遮光部１１１の本線部１１１ａと配線１１４の本線部１１４ａとに平面視で重なる位置に、略四角形のコンタクトホール１１２ａが設けられている。同じく、Ｙ方向に延在する半導体層３０ａを挟んでＸ方向の右側において、遮光部１１１の本線部１１１ａと配線１１４の本線部１１４ａとに平面視で重なる位置に、略四角形のコンタクトホール１１２ｂが設けられている。これにより、遮光部１１１と配線１１４とが画素Ｐごとに設けられた２つのコンタクトホール１１２ａ，１１２ｂにより電気的に接続され、走査線３として機能する。
図８に示すように、第１シールド層１１６は、配線１１４の本線部１１４ａと平面視で重なるようにＸ方向に延在している。Ｙ方向における第１シールド層１１６の幅と本線部１１４ａの幅はほぼ同じである。本線部１１４ａに形成された切欠き部１１４ｃと同じ位置において、第１シールド層１１６にも切欠き部１１６ｃが形成されている。つまり、配線１１４の本線部１１４ａと第１シールド層１１６とが平面視で確実に重なる構成となっている。なお、第１シールド層１１６は配線１１４の突出部１１４ｂとは重なっていない。言い換えれば、第１シールド層１１６は、ゲート電極３０ｇと部分的に重なった状態となっている。
図９に示すように、ドレイン電極１１８ａは、Ｘ方向においてＴＦＴ３０の半導体層３０ａを跨ぐように配置され、且つ半導体層３０ａの第１ソース・ドレイン領域３０ｄと平面視で重なるようにＴ字状に形成されている。第１ソース・ドレイン領域３０ｄの端部に設けられたコンタクトホール１１５ａにより、第１ソース・ドレイン領域３０ｄとドレイン電極１１８ａとが電気的に接続されている。
第４層間絶縁膜１１９の開口部１１９ｃは、平面視でドレイン電極１１８ａと重なり、半導体層３０ａを跨ぐように形成されている。Ｘ方向において、開口部１１９ｃの右側に突起部１１９ａが配置され、開口部１１９ｃの左側に突起部１１９ｂが配置されている。
第１保持容量１６Ａを構成する第１誘電体層１２１及び第２シールド層１２２は、平面視で突起部１１９ａと開口部１１９ｃとに重なると共に、第１ソース・ドレイン領域３０ｄにも重なるように配置されている。第２シールド層１２２は、平面視で突起部１１９ｂと重なっていない。本実施形態における開口部１１９ｃの面積は例えばおよそ３．７５μｍ2であって、開口部１１９ｃのドレイン電極１１８ａと第１誘電体層１２１と第２シールド層１２２とにより構成される第１保持容量１６Ａの容量値は、およそ１５ｆＦ（フェムトファラッド）である。
ドレイン電極１１８ａと同層に形成されるソース電極１１８ｂは、平面視で半導体層３０ａの第２ソース・ドレイン領域３０ｓと重なって配置され、第２ソース・ドレイン領域３０ｓの端部に設けられたコンタクトホール１１５ｂにより、第２ソース・ドレイン領域３０ｓとソース電極１１８ｂとが電気的に接続されている。
なお、図９において、平面視における突起部１１９ａ，１１９ｂ及び開口部１１９ｃの形状は四角形であるが、これに限定されるものではなく、例えば、突起部１１９ａ，１１９ｂは円形や楕円形であってもよい。
図１０に示すように、データ線６として機能する配線１２４ａは、平面視でＴＦＴ３０と重なるようにＹ方向に延在している。ソース電極１１８ｂとの間に設けられたコンタクトホール１２３ａによってソース電極１１８ｂと配線１２４ａとが電気的に接続されている。ソース電極１１８ｂはコンタクトホール１１５ｂによって第２ソース・ドレイン領域３０ｓに接続されていることから、データ線６として機能する配線１２４ａは第２ソース・ドレイン領域３０ｓに電気的に接続される。
配線１２４ａと同層に形成される中継層１２４ｂは、Ｘ方向においてＴＦＴ３０の左側に配置されると共に、平面視でドレイン電極１１８ａと重なって配置されている。中継層１２４ｂには、ドレイン電極１１８ａとの電気的な接続を図るためのコンタクトホール１２３ｂが設けられる。
図１１に示すように、固定電位配線７として機能する配線１２８ａは、データ線６として機能する配線１２４ａと平面視で重なっており、Ｙ方向に延在している。また、第４層間絶縁膜１１９の突起部１１９ａと平面視で重なるようにＸ方向に突出した突出部を有する。配線１２８ａは、突起部１１９ａと平面視で重なる位置に設けられたコンタクトホール１２６により下層の第２シールド層１２２と電気的に接続される（図５参照）。
配線１２８ａと同層に形成される中継層１２８ｂは、Ｘ方向において配線１２８ａの左側で、第４層間絶縁膜１１９の突起部１１９ｂと平面視で重なる位置に設けられている。また、中継層１２８ｂは、突起部１１９ｂと平面視で重なる位置に設けられたコンタクトホール１２７により下層の中継層１２４ｂと電気的に接続される（図５参照）。
図１２に示すように、第７層間絶縁膜１２９のトレンチ部１２９ａは、平面視で配線１２８ａと重なると共に、Ｘ方向において左側に延びる部分とＹ方向において下側に延びる部分とを有するように設けられている。また、第７層間絶縁膜１２９の突出部１３４は、画素Ｐの開口領域に設けられた本体部１３４ａと、本体部１３４ａに連続し配線１２８ａと重なって設けられた張り出し部１３４ｂとを有している。張り出し部１３４ｂは平面視でトレンチ部１２９ａとは重なっていない。開口領域に本体部１３４ａを設けることで突出部１３４の上方に形成される画素電極１５の平坦性を確保している。
第２保持容量１６Ｂを構成する、第１容量電極１３１、第２誘電体層１３２のそれぞれは、平面視で配線１２８ａと重なると共に、トレンチ部１２９ａと、突出部１３４のうち張り出し部１３４ｂの一部とに重なるように設けられている。本実施形態におけるトレンチ部１２９ａを含めた第１容量電極１３１の実質的な面積は例えば１４．７６μｍ2であって、第２保持容量１６Ｂの容量値は例えば５９ｆＦ（フェムトファラッド）である。第２保持容量１６Ｂの容量値は、トレンチ部１２９ａが無い場合の容量値に比べておよそ３倍の値となっている。
図１３に示すように、第２保持容量１６Ｂを構成する第２容量電極１３３は、図１２に示した、第１容量電極１３１と平面視で重なると共に、Ｘ方向に延びて下層の中継層１２８ｂと重なるように配置されている。中継層１２８ｂと重なる位置にコンタクトホール１３７が設けられ、第２容量電極１３３は、コンタクトホール１３７により中継層１２８ｂと電気的に接続されている。
画素電極１５は、Ｘ方向とＹ方向とに所定の間隔で配置された４つの第２容量電極１３３と外縁部が重なるようにして、画素Ｐの開口領域に配置されている。図１２に示した突出部１３４の張り出し部１３４ｂと平面視で重なる位置にコンタクトホール１３６が設けられている。画素電極１５は、コンタクトホール１３６により第２容量電極１３３と電気的に接続されている。
＜第１シールド層と引き回し配線との電気的な接続＞
次に、第１シールド層１１６と固定電位が与えられる引き回し配線との電気的な接続について、図１４〜図１７を参照して説明する。図１４は第１シールド層と引き回し配線との接続状態を示す概略平面図、図１５は図１４のＣ−Ｃ’線に沿った第１シールド層と引き回し配線との接続構造を示す概略断面図である。図１６は第１シールド層と中継層との接続方法の一例を示す概略断面図、図１７は第１シールド層と中継層との接続方法の他の例を示す概略断面図である。
図１４に示すように、表示領域Ｅ１においてＸ方向に延在する第１シールド層１１６は、表示領域Ｅ１から周辺領域Ｅ２に引き出されている。また、周辺領域Ｅ２に引き出された第１シールド層１１６のＹ方向の幅は、表示領域Ｅ１における第１シールド層１１６のＹ方向の幅よりも広くなっている。周辺領域Ｅ２には、Ｙ方向に所定の間隔で配列する複数の第１シールド層１１６のそれぞれに平面視で重なる中継層１１８ｃと、複数の第１シールド層１１６に跨ってＹ方向に延在する引き回し配線１２４ｃとが設けられている。
周辺領域Ｅ２に引き出された第１シールド層１１６と中継層１１８ｃとの電気的な接続を図る２つのコンタクトホール１４１が、Ｙ方向に間隔を置いて設けられている。中継層１１８ｃと引き回し配線１２４ｃとの電気的な接続を図る２つのコンタクトホール１４２，１４３がＸ方向に間隔を置いて設けられている。さらに、引き回し配線１２４ｃと上層の配線との電気的な接続を図るコンタクトホール１４４が、Ｘ方向において上記２つのコンタクトホール１４２，１４３の右側に設けられている。
第１シールド層１１６と中継層１１８ｃとの電気的な接続に係る２つのコンタクトホール１４１の平面的な大きさは、他のコンタクトホール１４２，１４３，１４４よりも小さい。例えば、他のコンタクトホール１４２，１４３，１４４は、一辺がおよそ１μｍの四角形（正方形）であって、コンタクトホール１４１は、一辺がおよそ０．６μｍの四角形（正方形）である。なお、コンタクトホール１４１，１４２，１４３，１４４の平面形状は四角形（正方形）であることに限定されず、例えば円形であってもよい。
図１５に示すように、素子基板１０の基材１０ｓ上には、遮光部１１１、第１層間絶縁膜１１２、ゲート絶縁膜１１３、配線１１４、第２層間絶縁膜１１５、第１シールド層１１６がこの順に設けられている。ここまでは、先に説明した画素Ｐにおける配線構造と同じである。周辺領域Ｅ２では、第１シールド層１１６を覆う第３層間絶縁膜１１７に貫通孔が設けられ、当該貫通孔の内部を被覆するように導電膜が成膜される。この導電膜をパターニングして中継層１１８ｃとコンタクトホール１４１とが形成される。なお、前述したように第３層間絶縁膜１１７は、例えば酸化シリコン膜からなり、膜厚はおよそ４００ｎｍである。
中継層１１８ｃを覆う第４層間絶縁膜１１９と第５層間絶縁膜１２３とが形成され、中継層１１８ｃと重なる位置において２つの貫通孔が第４層間絶縁膜１１９と第５層間絶縁膜１２３とを貫通して形成される。２つの貫通孔の内部を被覆するようにして導電膜が成膜され、この導電膜をパターニングして引き回し配線１２４ｃと２つのコンタクトホール１４２，１４３とが形成される。なお、前述したように第４層間絶縁膜１１９及び第５層間絶縁膜１２３は例えば酸化シリコン膜からなり、第４層間絶縁膜１１９の膜厚はおよそ２００ｎｍであり、第５層間絶縁膜１２３の膜厚はおよそ６００ｎｍである。
引き回し配線１２４ｃを覆う第６層間絶縁膜１２５が形成され、引き回し配線１２４ｃと重なる位置に第６層間絶縁膜１２５を貫通する貫通孔が形成される。この貫通孔の内部を被覆するように導電膜が成膜され、この導電膜をパターニングして配線１２８ｃとコンタクトホール１４４とが形成される。なお、配線１２８ｃは、固定電位配線７として機能する配線１２８ａと同層において形成され、配線１２８ａと配線１２８ｃとは接続されている。また、前述したように第６層間絶縁膜１２５は例えば酸化シリコン膜からなり、膜厚はおよそ９００ｎｍである。また、配線１２８ｃを覆う第７層間絶縁膜１２９が形成される。図１５では、第７層間絶縁膜１２９よりも上層についての図示を省略しているが、先に説明した素子基板１０の構造と同じである。
本実施形態では、共通電極２３に与えられるＬＣＣＯＭ電位と同じ電位が引き回し配線１２４ｃに与えられる。すなわち、第１シールド層１１６と、固定電位配線７として機能する配線１２８ａとには固定電位としてのＬＣＣＯＭ電位が与えられる。
上述したように、第４層間絶縁膜１１９及び第５層間絶縁膜１２３を貫通するコンタクトホール１４２，１４３の深さや第６層間絶縁膜１２５を貫通するコンタクトホール１４４の深さは、第４層間絶縁膜１１９を貫通するコンタクトホール１４１の深さよりも深い。したがって、これらのコンタクトホール１４１，１４２，１４３，１４４を安定的に形成するには、平面的な大きさと深さとのアスペクト比を考慮して、深さが浅いコンタクトホール１４１に比べて、コンタクトホール１４２，１４３，１４４の平面的な大きさを大きくする必要がある。
コンタクトホール１４２，１４３，１４４の平面的な大きさを大きくすれば、コンタクトホール１４２，１４３，１４４における接続抵抗を小さくできる。一方で、コンタクトホール１４１の平面的な大きさをコンタクトホール１４２，１４３，１４４に比べて小さくすることは可能だが、接続抵抗が大きくなるという課題がある。そのため、コンタクトホール１４１の大きさを例えばコンタクトホール１４２，１４３，１４４と同じ大きさとすることが考えられる。
ところが、コンタクトホール１４１の大きさを例えばコンタクトホール１４２，１４３，１４４と同じ大きさとすると、次のような問題が生ずるおそれがある。図５に示したように、ドレイン電極１１８ａ（配線１１８）を覆う第４層間絶縁膜１１９には、突起部１１９ａ，１１９ｂが設けられる。第４層間絶縁膜１１９及び突起部１１９ａ，１１９ｂは、前述したように膜厚が６００ｎｍとなるように成膜された例えば酸化シリコン膜をエッチングしてパターニングすることで形成される。したがって、周辺領域Ｅ２におけるコンタクトホール１４１を覆う第４層間絶縁膜１１９も同じプロセスを経て形成される。
図１６に示すように、中継層１１８ｃ及びコンタクトホール１４１を覆うように膜厚が例えば６００ｎｍの酸化シリコン膜１１９ｄを形成すると、コンタクトホール１４１を覆う部分にボイド１１９ｖが発生するおそれがある。酸化シリコン膜１１９ｄをエッチングして、残留する酸化シリコン膜１１９ｅの膜厚を例えば２００ｎｍとすると、ボイド１１９ｖが開口する。ボイド１１９ｖが開口した状態で、エッチングによる残渣や副生成物などを取り除く目的で、例えばＤＨＦ（Diluted HF）などの剥離液を用いた表面処理を行うと、コンタクトホール１４１内において剥離液により酸化シリコン膜がエッチングされ、露出した導電膜もまた剥離液によりエッチングされるおそれがある。すなわち、第１シールド層１１６と中継層１１８ｃとの電気的な接続を保てなくなるおそれがある。
そこで、本実施形態では、図１４に示すように、コンタクトホール１４１の大きさをコンタクトホール１４２，１４３，１４４よりも小さくして、ボイド１１９ｖの発生を抑えると共に、第１シールド層１１６と中継層１１８ｃとの電気的な接続を確実とするために、複数（本実施形態では２つ）のコンタクトホール１４１を設けた。さらに、図１６に示すように、エッチング後の酸化シリコン膜１１９ｅに再び酸化シリコン膜１１９ｆを堆積させることで、仮にボイド１１９ｖが発生したとしても酸化シリコン膜１１９ｆでボイド１１９ｖを塞ぐ構成とした。
このようなボイド１１９ｖと表面処理とに起因する不具合を防止する方法としては、図１６に示したように、酸化シリコン膜１１９ｆを再び堆積させる方法に限らず、例えば、図１７に示すように、酸化シリコン膜１１９ｄを選択的にエッチングすることで、図５に示したように画素Ｐにおいて突起部１１９ａ，１１９ｂを形成したように、コンタクトホール１４１上に突起部１１９ｇを有する第４層間絶縁膜１１９を形成するとしてもよい。突起部１１９ｇによってボイド１１９ｖが開口することを防ぐことができる。
なお、このようなボイド１１９ｖと表面処理とに起因する不具合は、中継層１１８ｃと同層に形成される、ドレイン電極１１８ａに係るコンタクトホール１１５ａや、ソース電極１１８ｂに係るコンタクトホール１１５ｂにおいても発生するおそれがある。コンタクトホール１１５ａ，１１５ｂは、非開口領域に設けられることから、画素Ｐの開口率を確保する観点で、必然的にコンタクトホール１１５ａ，１１５ｂの平面的な大きさが制約される。本実施形態のコンタクトホール１１５ａ，１１５ｂの平面形状は、１辺が０．６μｍ以下の四角形（正方形）となっている。つまり、コンタクトホール１１５ａ，１１５ｂにおいてボイド１１９ｖが発生し難くなっている。本実施形態では、画素Ｐにおけるコンタクトホール１１５ａ，１１５ｂの大きさと、周辺領域Ｅ２における中継層１１８ｃに係るコンタクトホール１４１の大きさとをほぼ同じとしてボイド１１９ｖの発生を防いでいる。
上記実施形態の液晶装置１００によれば、以下の効果が得られる。
（１）素子基板１０の基材１０ｓ上において、ゲート電極３０ｇ（配線１１４）とドレイン電極１１８ａとの間に固体電位が与えられる第１シールド層１１６が配置されることで、ゲート電極３０ｇの電位の切り替えによってドレイン電極１１８ａの電位が変動するプッシュダウンの発生を防止することができる。例えば、フルハイビジョンや４Ｋなどに対応して液晶装置１００の表示領域Ｅ１に配置される画素Ｐの数が増えると、一定の走査期間内にゲート電極３０ｇに与えられる走査信号ＳＣ１，ＳＣ２，…，ＳＣｍがより高速になるため、プッシュダウンの発生を確実に防止できる効果は特に有効である。
また、ドレイン電極１１８ａと信号線としてのデータ線６（配線１２４ａ）との間に同じく固定電位が与えられる第２シールド層１２２が配置されることで、データ線６（配線１２４ａ）に与えられる画像信号に係る電位によってドレイン電極１１８ａの電位が変動することにより生ずるクロストークを防止することができる。
また、ドレイン電極１１８ａを覆う第４層間絶縁膜１１９に開口部１１９ｃが設けられ、開口部１１９ｃにおいて、ドレイン電極１１８ａの一部と第１誘電体層１２１と第２シールド層１２２とにより第１保持容量１６Ａが構成されている。加えて、ドレイン電極１１８ａと第１誘電体層１２１との間に配置された絶縁性の突起部１１９ａと重なる第２シールド層１２２の部分で固定電位配線７として機能する配線１２８ａとの電気的な接続が行われている。したがって、突起部１１９ａと重ならない第２シールド層１２２の部分と配線１２８ａとを例えばコンタクトホールで接続する場合に比べて、接続に係るコンタクトホール１２６の深さを浅くすることができる。コンタクトホール１２６の深さが浅くなれば、コンタクトホール１２６のアスペクト比の関係から、素子基板１０の平面視におけるコンタクトホール１２６の大きさを小さくすることができる。コンタクトホール１２６は表示に影響を及ぼさない非開口領域に形成する必要があることから、コンタクトホール１２６の大きさを小さくできることは、非開口領域が狭くても容易にコンタクトホール１２６を設けることが可能となる。したがって、このような２つのシールド層１１６，１２２と第１保持容量１６Ａとを素子基板１０に設けても、画素Ｐにおいて所望の開口率を確保することが可能である。
すなわち、２つのシールド層１１６，１２２によりドレイン電極１１８ａの電位の変動を防止すると共に、第１保持容量１６Ａを確保し、優れた表示品質を実現可能な電気光学装置としての液晶装置１００を提供することができる。加えて、２つのシールド層１１６，１２２や第１保持容量１６Ａを含む複数の配線層を設けても、素子基板１０における配線構造が複雑になることを避け、明るい表示が可能な液晶装置１００を提供することができる。
（２）第１シールド層１１６は、素子基板１０の平面視で配線１１４と重なって第１の方向としてのＸ方向に延在している。これによれば、第１シールド層１１６はゲート電極３０ｇとして機能する配線１１４と重なってＸ方向に延在しているため、ドレイン電極１１８ａの電位のプッシュダウンを確実に防止できる。
（３）データ線６として機能する配線１２４ａは、Ｘ方向と交差する第２の方向としてのＹ方向に延在し、固定電位配線７として機能する配線１２８ａは、素子基板１０の平面視で配線１２４ａと重なってＹ方向に延在している。これによれば、データ線６（配線１２４ａ）と画素電極１５との間には固定電位配線７（配線１２８ａ）が存在するので、データ線６（配線１２４ａ）の電位によって画素電極１５の電位が変動することを防止することができる。
（４）固定電位配線７（配線１２８ａ）と画素電極１５との間の第７層間絶縁膜１２９には、トレンチ部１２９ａが形成されている。そして、平面視で配線１２８ａと重なると共に、少なくともトレンチ部１２９ａと重なる第１容量電極１３１と、第１容量電極１３１に接する第２誘電体層１３２と、第２誘電体層１３２に接する第２容量電極１３３とにより第２保持容量１６Ｂが構成されている。トレンチ部１２９ａの底部において、第１容量電極１３１と固定電位配線７（配線１２８ａ）とが接続し、ドレイン電極１１８ａに対して、第２容量電極１３３を介して画素電極１５が接続されている。これによれば、第１保持容量１６Ａに加えて第２保持容量１６Ｂを備えることにより、保持容量１６の電気容量を確保して、画素電極１５の電位の変動をより抑えることができる。さらに、第２保持容量１６Ｂは、固定電位配線７（配線１２８ａ）と画素電極１５との間の第７層間絶縁膜１２９に設けられたトレンチ部１２９ａと、突出部１３４のうち張り出し部１３４ｂの一部とに重なって設けられているので、第１容量電極１３１を平板状とする場合に比べて、非開口領域が狭くなっても所望の電気容量を確保し易くなる。
（５）素子基板１０の複数の画素電極１５に対して液晶層５０を挟んで対向配置される共通電極２３を有する対向基板２０を有し、共通電極２３に与えられるＬＣＣＯＭ電位と同じ電位が第１シールド層１１６や第２シールド層１２２に与えられる。したがって、固定電位を共通電極２３の電位と共用化できることから、電気回路における構成を簡素化できる。
（６）周辺領域Ｅ２において、第１シールド層１１６と固定電位が与えられる引き回し配線１２４ｃとを電気的に接続させるにあたり、中継層１１８ｃと第１シールド層１１６との間の第３層間絶縁膜１１７に設けられるコンタクトホール１４１の大きさは、周辺領域Ｅ２に設けられる他のコンタクトホール１４２，１４３，１４４の大きさよりも小さい。具体的には、コンタクトホール１４１は一辺が０．６μｍ以下の四角形（正方形）であって、中継層１１８ｃを覆う第４層間絶縁膜１１９の形成に係るエッチング処理や剥離処理によって、コンタクトホール１４１内の中継層１１８ｃがエッチングされ難くなり、接続不良の発生を防ぐことができる。
（７）画素電極１５と第２容量電極１３３との電気的な接続を図るコンタクトホール１３６は、第７層間絶縁膜１２９に設けられた突出部１３４上に配置されている。したがって、コンタクトホール１３６を平面視で突出部１３４以外の部分に設ける場合に比べて、コンタクトホール１３６の深さを浅くできる。つまり、コンタクトホール１３６の大きさと深さとのアスペクト比を考慮すると、コンタクトホール１３６の大きさを小さくすることができる。すなわち、コンタクトホール１３６に起因する画素電極１５の凹凸を小さくすることができることから、画素電極１５と共通電極２３との間に挟持される液晶層５０における配向の乱れを低減することができる。
（第２実施形態）
＜電子機器＞
次に、本実施形態の電気光学装置としての液晶装置１００が適用された電子機器としての投射型表示装置について、図１８を参照して説明する。図１８は投射型表示装置の構成を示す概略図である。
図１８に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、を備えている。また、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、を備えている。さらに、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７と、を備えている。
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
液晶ライトバルブ１２１０は、上記第１実施形態の液晶装置１００（図１参照）が適用されたものである。液晶装置１００の色光の入射側と射出側とにクロスニコルに配置された一対の偏光素子が隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、上記第１実施形態の液晶装置１００が用いられているので、ＴＦＴ３０におけるドレイン電極１１８ａのプッシュダウンや画素Ｐのクロストークなどが低減され、見栄えのよい表示状態が得られる投射型表示装置１０００を提供することができる。
本発明は、上記した実施形態に限られるものではなく、請求の範囲および明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置および該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
（変形例１）素子基板１０及び対向基板２０の構成は、これに限定されない。液晶装置１００を液晶ライトバルブとして用いる場合、素子基板１０及び対向基板２０のうち少なくとも一方の基板において、画素Ｐに入射する光を有効利用するためのマイクロレンズやプリズムなどの光学要素を備えていてもよい。
（変形例２）素子基板１０において、ドレイン電極１１８ａとゲート電極３０ｇとの間に第１シールド層１１６を設け、ドレイン電極１１８ａとデータ線６（配線１２４ａ）との間に第２シールド層１２２を設ける構成、及び第２シールド層１２２を利用して第１保持容量１６Ａを構成することは、液晶装置１００に適用されることに限定されず、例えば、画素Ｐに発光素子としての有機エレクトロルミネッセンス（ＥＬ）素子を備えた電気光学装置にも適用可能である。
（変形例３）上記第１実施形態の液晶装置１００が適用される電子機器は、上記第２実施形態の投射型表示装置１０００に限定されない。例えば、液晶装置１００の対向基板２０において、少なくとも赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応するカラーフィルターを有し、投射型表示装置１０００を単板構成としてもよい。また、例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や、ＨＭＤ（ヘッドマウントディスプレイ）、電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として液晶装置１００を好適に用いることができる。
３…走査線、６…信号線としてのデータ線、７…固定電位配線、１０…素子基板、１０ｓ…基材、１５…画素電極、１６Ａ…第１保持容量、１６Ｂ…第２保持容量、２０…対向基板、２３…共通電極、３０…薄膜トランジスター（ＴＦＴ）、３０ｇ…ゲート電極、５０…液晶層、１００…電気光学装置としての液晶装置、１１６…第１シールド層、１１８ａ…ドレイン電極、１１９ａ…突起部、１２１…第１誘電体層、１２２…第２シールド層、１２９…層間絶縁膜としての第７層間絶縁膜、１３１…第１容量電極、１３２…第２誘電体層、１３３…第２容量電極、１０００…電子機器としての投射型表示装置、Ｐ…画素。

Claims (7)

  1. 複数の画素ごとの画素電極及び薄膜トランジスターと、走査線と、信号線とが設けられた素子基板を備えた電気光学装置であって、
    前記素子基板上において、
    前記薄膜トランジスターのゲート電極と前記信号線との間に配置されたドレイン電極と、
    前記ゲート電極と前記ドレイン電極との間に配置され、固定電位が与えられる第１シールド層と、
    前記ドレイン電極と前記信号線との間に配置され、前記ドレイン電極の一部に接して設けられた第１誘電体層と、前記第１誘電体層に接する第２シールド層と、
    前記第２シールド層と前記画素電極との間に配置され、前記固定電位が与えられる固定電位配線と、を備え、
    前記第２シールド層は、前記固定電位配線に接続され、
    前記ドレイン電極と前記第１誘電体層と前記第２シールド層とにより第１保持容量が構成されている、電気光学装置。
  2. 複数の画素ごとの画素電極及び薄膜トランジスターと、走査線と、信号線とが設けられた素子基板を備えた電気光学装置であって、
    前記素子基板上において、
    前記薄膜トランジスターのゲート電極と前記信号線との間に配置されたドレイン電極と、
    前記ゲート電極と前記ドレイン電極との間に配置され、固定電位が与えられる第１シールド層と、
    前記ドレイン電極と前記信号線との間に配置され、前記ドレイン電極の一部に接して設けられた第１誘電体層と、
    前記ドレイン電極と前記第１誘電体層との間に配置された絶縁性の突起部と、
    前記第１誘電体層に接する第２シールド層と、
    前記第２シールド層と前記画素電極との間に配置され、前記固定電位が与えられる固定電位配線と、を備え、
    前記第２シールド層は、前記素子基板の平面視で前記突起部と重なる部分において前記固定電位配線に接続され、
    前記ドレイン電極と前記第１誘電体層と前記第２シールド層とにより第１保持容量が構成されている、電気光学装置。
  3. 前記走査線は、第１の方向に延在し、前記走査線の一部が前記ゲート電極であって、
    前記第１シールド層は、前記基板の平面視で前記走査線と重なって前記第１の方向に延在している、請求項１または２に記載の電気光学装置。
  4. 前記信号線は、前記第１の方向と交差する第２の方向に延在し、
    前記固定電位配線は、前記素子基板の平面視で前記信号線と重なって前記第２の方向に延在している、請求項３に記載の電気光学装置。
  5. 前記固定電位配線と前記画素電極との間の層間絶縁膜に設けられたトレンチ部と、
    少なくとも前記トレンチ部を覆う第１容量電極と、前記第１容量電極に接する第２誘電体層と、前記第２誘電体層に接する第２容量電極とによりなる第２保持容量とを備え、
    前記トレンチ部の底部において、前記第１容量電極と前記固定電位配線とが接続し、
    前記ドレイン電極に対して、前記第２容量電極を介して前記画素電極が接続されている、請求項１乃至４のいずれか一項に記載の電気光学装置。
  6. 前記素子基板の複数の前記画素電極に対して液晶層を挟んで対向配置される共通電極を有する対向基板をさらに備え、
    前記共通電極に与えられる電位と前記固定電位とが同電位である、請求項１乃至５のいずれか一項に記載の電気光学装置。
  7. 請求項１乃６のいずれか一項に記載の電気光学装置を備えた、電子機器。
JP2016175292A 2016-09-08 2016-09-08 電気光学装置、電子機器 Active JP6816417B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016175292A JP6816417B2 (ja) 2016-09-08 2016-09-08 電気光学装置、電子機器
US15/694,447 US10120250B2 (en) 2016-09-08 2017-09-01 Electro-optical device, electrical apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016175292A JP6816417B2 (ja) 2016-09-08 2016-09-08 電気光学装置、電子機器

Publications (2)

Publication Number Publication Date
JP2018040969A true JP2018040969A (ja) 2018-03-15
JP6816417B2 JP6816417B2 (ja) 2021-01-20

Family

ID=61280696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016175292A Active JP6816417B2 (ja) 2016-09-08 2016-09-08 電気光学装置、電子機器

Country Status (2)

Country Link
US (1) US10120250B2 (ja)
JP (1) JP6816417B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020034822A (ja) * 2018-08-31 2020-03-05 セイコーエプソン株式会社 電気光学装置、電子機器
US10884307B2 (en) 2018-06-22 2021-01-05 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2021043314A (ja) * 2019-09-10 2021-03-18 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法および電子機器
US11347121B2 (en) 2019-03-14 2022-05-31 Seiko Epson Corporation Electro-optical device and electronic apparatus

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878537B (zh) * 2017-05-12 2021-02-12 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板和显示装置
CN109557735B (zh) * 2018-11-12 2020-12-29 惠科股份有限公司 一种显示面板、制造方法和显示装置
CN110034131B (zh) * 2019-04-17 2022-01-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
US11088078B2 (en) * 2019-05-22 2021-08-10 Nanya Technology Corporation Semiconductor device and method for manufacturing the same
CN110190069B (zh) * 2019-05-22 2021-08-03 武汉华星光电技术有限公司 阵列基板及其制备方法
CN114779543B (zh) * 2022-04-02 2023-09-26 Tcl华星光电技术有限公司 显示面板及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003177389A (ja) * 2001-12-13 2003-06-27 Sharp Corp 液晶表示装置及びその製造方法
JP2004158518A (ja) * 2002-11-05 2004-06-03 Sharp Corp アクティブマトリクス基板および表示装置
JP2007057847A (ja) * 2005-08-24 2007-03-08 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器及び接続構造
JP2008233463A (ja) * 2007-03-20 2008-10-02 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2009048063A (ja) * 2007-08-22 2009-03-05 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP2016035596A (ja) * 2015-12-01 2016-03-17 セイコーエプソン株式会社 電気光学装置、及び電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3391349B2 (ja) 2001-07-09 2003-03-31 セイコーエプソン株式会社 液晶表示装置
JP4197016B2 (ja) * 2006-07-24 2008-12-17 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
JP5018336B2 (ja) * 2007-08-22 2012-09-05 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2009157025A (ja) 2007-12-26 2009-07-16 Seiko Epson Corp 電気光学装置及び電子機器
JP5217752B2 (ja) * 2008-08-05 2013-06-19 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3199691U (ja) 2015-06-25 2015-09-03 セイコーエプソン株式会社 電気光学装置および電子機器
JP3199692U (ja) 2015-06-25 2015-09-03 セイコーエプソン株式会社 電気光学装置および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003177389A (ja) * 2001-12-13 2003-06-27 Sharp Corp 液晶表示装置及びその製造方法
JP2004158518A (ja) * 2002-11-05 2004-06-03 Sharp Corp アクティブマトリクス基板および表示装置
JP2007057847A (ja) * 2005-08-24 2007-03-08 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器及び接続構造
JP2008233463A (ja) * 2007-03-20 2008-10-02 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2009048063A (ja) * 2007-08-22 2009-03-05 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP2016035596A (ja) * 2015-12-01 2016-03-17 セイコーエプソン株式会社 電気光学装置、及び電子機器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10884307B2 (en) 2018-06-22 2021-01-05 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2020034822A (ja) * 2018-08-31 2020-03-05 セイコーエプソン株式会社 電気光学装置、電子機器
US11119376B2 (en) 2018-08-31 2021-09-14 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11347121B2 (en) 2019-03-14 2022-05-31 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11754895B2 (en) 2019-03-14 2023-09-12 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2021043314A (ja) * 2019-09-10 2021-03-18 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法および電子機器
JP7367414B2 (ja) 2019-09-10 2023-10-24 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法および電子機器
US11978745B2 (en) 2019-09-10 2024-05-07 Seiko Epson Corporation Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus

Also Published As

Publication number Publication date
US20180067368A1 (en) 2018-03-08
US10120250B2 (en) 2018-11-06
JP6816417B2 (ja) 2021-01-20

Similar Documents

Publication Publication Date Title
JP6816417B2 (ja) 電気光学装置、電子機器
JP5834705B2 (ja) 電気光学装置、及び電子機器
JP2013080040A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP6417847B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP3197990U (ja) 電気光学装置、及び電子機器
JP6044358B2 (ja) 電気光学装置用基板、電気光学装置、および電子機器
JP2017072741A (ja) 電気光学装置、電子機器、電気光学装置の製造方法
JP5794013B2 (ja) 電気光学装置および電子機器
JP2014212191A (ja) 半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器
JP2018101067A (ja) 電気光学装置、電子機器
JP2012215747A (ja) 電気光学装置、電子機器、電気光学装置の製造方法
JP6696539B2 (ja) 電気光学装置、電子機器
JP2018136477A (ja) 電気光学装置、電子機器
JP5948777B2 (ja) 液晶装置、液晶装置の製造方法、及び電子機器
JP2015094880A (ja) 電気光学装置、および電子機器
JP2014102268A (ja) マイクロレンズアレイ基板、電気光学装置、および電子機器
JP5919890B2 (ja) 電気光学装置、及び電子機器
JP5609583B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
US10656455B2 (en) Electro-optical device, transmissive liquid crystal display device, and electronic device
JP2013182144A (ja) 電気光学装置、及び電子機器
JP2014149335A (ja) 電気光学装置用基板、電気光学装置、および電子機器
US9335593B2 (en) Electro-optic device comprising a data line disposed between a transistor and a capacitor and electronic apparatus
JP6714879B2 (ja) 電気光学装置、電子機器
JP2017083679A (ja) 表示装置および電子機器
JP6402999B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20180906

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190902

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20200803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201207

R150 Certificate of patent or registration of utility model

Ref document number: 6816417

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150