JP2021043314A - 電気光学装置、電気光学装置の製造方法および電子機器 - Google Patents

電気光学装置、電気光学装置の製造方法および電子機器 Download PDF

Info

Publication number
JP2021043314A
JP2021043314A JP2019164874A JP2019164874A JP2021043314A JP 2021043314 A JP2021043314 A JP 2021043314A JP 2019164874 A JP2019164874 A JP 2019164874A JP 2019164874 A JP2019164874 A JP 2019164874A JP 2021043314 A JP2021043314 A JP 2021043314A
Authority
JP
Japan
Prior art keywords
electro
wiring layer
electrode
optical device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019164874A
Other languages
English (en)
Other versions
JP7367414B2 (ja
Inventor
伊藤　智
Satoshi Ito
智 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2019164874A priority Critical patent/JP7367414B2/ja
Priority to US17/015,174 priority patent/US11978745B2/en
Publication of JP2021043314A publication Critical patent/JP2021043314A/ja
Application granted granted Critical
Publication of JP7367414B2 publication Critical patent/JP7367414B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】製造工程の簡素化を図ることができる電気光学装置、電気光学装置の製造方法および電子機器を提供する。【解決手段】表示領域Ａ１０に配置される画素電極と、第１配線層２６６ｂと、第２配線層２６３と、第１配線層と第２配線層との間に配置される絶縁層２７５と、表示領域に配置され、第１電極２５１、容量絶縁膜２５２および第２電極２５３をこの順で絶縁層における第２配線層側の面上に積層して含み、第１電極が第２配線層に接続される容量２５０と、表示領域の外側Ａ２０に配置され、絶縁層を貫通し、第１配線層における絶縁層側の面と、第２配線層における絶縁層側とは反対側の面とのそれぞれに接続する導電体２６７ａと、を有する、電気光学装置。【選択図】図５

Description

本発明は、電気光学装置、電気光学装置の製造方法および電子機器に関する。
プロジェクター等の電子機器には、ライトバルブである液晶装置等の電気光学装置が用いられる。この種の電気光学装置は、例えば、特許文献１に開示されるように、画素電極と、画素電極の電位を保持する保持容量と、を有する。
特許文献１では、絶縁膜上に第１容量電極、誘電体層および第２容量電極をこの順に積層することで、保持容量が形成される。当該絶縁膜には、当該絶縁膜よりも下層に位置する固定電位の配線に至るトレンチ部が形成される。当該第１容量電極は、当該トレンチ部を介して当該配線に接続される。
特開２０１８−４０９６９号公報
特許文献１に記載の装置では、前述のトレンチ部を第１容量電極の形成前に形成しなければならない。このため、第１容量電極の形成後に当該絶縁膜に当該トレンチ部とは別のコンタクトを形成する場合、当該コンタクトを当該トレンチ部とは別工程で形成する必要があり、この結果、製造工程が複雑化するという課題がある。
本発明の電気光学装置の一態様は、表示領域に配置される画素電極と、第１配線層と、第２配線層と、前記第１配線層と前記第２配線層との間に配置される絶縁層と、前記表示領域に配置され、第１電極、容量絶縁膜および第２電極をこの順で前記絶縁層における前記第２配線層側の面上に積層して含み、前記第１電極が前記第２配線層に接続される容量と、前記表示領域の外側に配置され、前記絶縁層を貫通し、前記第１配線層における前記絶縁層側の面と、前記第２配線層における前記絶縁層側とは反対側の面とのそれぞれに接続する導電体と、を有する。
本発明の電気光学装置の製造方法の一態様は、第１配線層上に絶縁層を形成し、前記絶縁層上に第２配線層および第１電極を形成し、前記第１電極上に容量絶縁膜を形成し、前記絶縁層に、前記第１配線層に至る貫通孔を形成し、前記容量絶縁膜上に第２電極を形成し、かつ、前記貫通孔を介して前記第１配線層と前記第２配線層とを接続する導電体を形成する。
実施形態に係る電気光学装置の概略平面図である。 図１中のＡ−Ａ線断面図である。 素子基板の電気的な構成を示す等価回路図である。 素子基板の層構成を模式的に示す断面図である。 素子基板の容量および導電体を示す断面図である。 図５に示す導電体、第１配線層および第２配線層を示す平面図である。 実施形態に係る電気光学装置の製造方法の流れを示す図である。 第１絶縁層形成工程を説明するための断面図である。 第１配線層形成工程を説明するための断面図である。 第２絶縁層形成工程を説明するための断面図である。 第２配線層形成工程を説明するための断面図である。 保護膜形成工程を説明するための断面図である。 容量絶縁膜形成工程を説明するための断面図である。 貫通孔形成工程を説明するための断面図である。 導電体形成工程を説明するための断面図である。 電子機器の一例であるパーソナルコンピューターを示す斜視図である。 電子機器の一例であるスマートフォンを示す斜視図である。 電子機器の一例であるプロジェクターを示す模式図である。
以下、添付図面を参照しながら本発明に係る好適な実施形態を説明する。なお、図面において各部の寸法または縮尺は実際と適宜に異なり、理解を容易にするために模式的に示す部分もある。また、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られない。
１．電気光学装置
１−１．電気光学装置１００の基本構成
図１は、実施形態に係る電気光学装置１００の概略平面図である。図２は、図１中のＡ−Ａ線断面図である。なお、以下では、説明の便宜上、互いに直交するＸ軸、Ｙ軸およびＺ軸を適宜用いて説明する。また、Ｘ軸に沿う一方向をＸ１方向といい、Ｘ１方向とは反対の方向をＸ２方向という。同様に、Ｙ軸に沿う一方向をＹ１方向といい、Ｙ１方向とは反対の方向をＹ２方向という。Ｚ軸に沿う一方向をＺ１方向といい、Ｚ１方向とは反対の方向をＺ２方向という。
図１および図２に示す電気光学装置１００は、アクティブマトリクス駆動方式の透過型の液晶表示装置である。図２に示すように、電気光学装置１００は、透光性を有する素子基板２００と、透光性を有する対向基板３００と、枠状のシール部材４００と、液晶層５００とを有する。シール部材４００は、素子基板２００と対向基板３００との間に配置される。液晶層５００は、素子基板２００、対向基板３００およびシール部材４００によって囲まれる領域内に配置される。ここで、素子基板２００、液晶層５００および対向基板３００は、Ｚ軸に沿って並ぶ。素子基板２００または対向基板３００の厚さ方向がＺ軸に沿う。以下では、Ｚ１方向またはＺ２方向からみることを「平面視」という。
本実施形態の電気光学装置１００では、光ＬＬが、素子基板２００に入射し、液晶層５００を透過して対向基板３００から出射される。なお、光ＬＬは可視光である。「透光性」とは、可視光に対する透過性を意味し、好ましくは可視光の透過率が５０％以上であることをいう。また、図１に示す電気光学装置１００は、平面視で四角形状をなすが、電気光学装置１００の平面視形状は、これに限定されず、例えば、円形等であってもよい。
素子基板２００は、複数の画素電極２２０が個別電極として設けられる基板である。より具体的には、図２に示すように、素子基板２００は、第１基体２１０と、複数の画素電極２２０と、第１配向膜２３０と、を有する。第１基体２１０は、透光性および絶縁性を有する平板で構成される。画素電極２２０は、透光性を有しており、例えばＩＴＯ（Indium Tin Oxide）またはＩＺＯ（Indium Zinc Oxide）等の透明導電材料で構成される。第１配向膜２３０は、素子基板２００において最も液晶層５００側に位置しており、液晶層５００の液晶分子を配向させる。第１配向膜２３０の構成材料としては、例えばポリイミドおよび酸化ケイ素等が挙げられる。なお、素子基板２００の詳細な構成については、後で説明する。
対向基板３００は、対向電極３３０が共通電極として設けられる基板である。より具体的には、図２に示すように、対向基板３００は、第２基体３１０と、絶縁層３２０と、対向電極３３０と、第２配向膜３４０と、を有する。第２基体３１０、絶縁層３２０、対向電極３３０および第２配向膜３４０は、この順に並ぶ。このうち第２配向膜３４０が最も液晶層５００側に位置する。第２基体３１０は、透光性および絶縁性を有する平板で構成される。第２基体３１０は、例えば、ガラスまたは石英等で構成される。対向電極３３０は、例えばＩＴＯまたはＩＺＯ等の透明導電材料で構成される。また、第２配向膜３４０は、液晶層５００の液晶分子を配向させる。第２配向膜３４０の構成材料としては、例えばポリイミドおよび酸化ケイ素等が挙げられる。
シール部材４００は、例えばエポキシ樹脂等の各種硬化性樹脂を含む接着剤等を用いて形成される枠状の部材である。シール部材４００は、素子基板２００および対向基板３００のそれぞれに対して固着される。シール部材４００の周方向での一部には、液晶分子を含む液晶材をシール部材４００の内側に注入するための注入口４１０が形成される。注入口４１０は、各種樹脂材料を用いて形成される封止材４２０により封止される。
液晶層５００は、複数の画素電極２２０と対向電極３３０との間に配置され、電界に応じて光学的特性が変化する電気光学層である。より具体的には、液晶層５００は、正または負の誘電異方性を有する液晶分子を含む。液晶層５００は、液晶分子が第１配向膜２３０および第２配向膜３４０の双方に接するように素子基板２００および対向基板３００によって挟持される。液晶層５００が有する液晶分子の配向は、液晶層５００に印加される電圧に応じて変化する。液晶層５００は、印加される電圧に応じて光ＬＬを変調させることで階調表示を可能とする。
図１に示すように、素子基板２００における対向基板３００側の面には、複数の走査線駆動回路１１０と信号線駆動回路１２０と、複数の外部端子１３０とが配置される。複数の外部端子１３０は、固定電位が供給される外部端子１３０ａおよび１３０ｂを含む。外部端子１３０ａは、「第１外部接続端子」の一例であり、外部端子１３０ｂは、「第２外部接続端子」の一例である。外部端子１３０には、走査線駆動回路１１０および信号線駆動回路１２０のそれぞれから引き回される引回し配線１４０が接続される。なお、外部端子１３０ｂを「第１外部接続端子」とし、外部端子１３０ａを「第２外部接続端子」として捉えてもよい。
以上の構成の電気光学装置１００は、画像を表示する表示領域Ａ１０と、表示領域Ａ１０を平面視で囲む周辺領域Ａ２０と有する。表示領域Ａ１０には、行列状に配列される複数の画素Ｐが設けられる。１つの画素Ｐに対して１つの画素電極２２０が配置される。周辺領域Ａ２０には、走査線駆動回路１１０および信号線駆動回路１２０等が配置される。
１−２．素子基板２００の電気的な構成
図３は、素子基板２００の電気的な構成を示す等価回路図である。図３に示すように、素子基板２００には、ｎ本の走査線２６１とｍ本の信号線２６２とｎ本の容量線２６３とが設けられる。ｎおよびｍはそれぞれ２以上の整数である。ｎ本の走査線２６１とｍ本の信号線２６２との各交差に対応してスイッチング素子であるＴＦＴ２４０が配置される。図示しないが、ＴＦＴ２４０は、平面視で走査線２６１または信号線２６２に重なる位置に配置される。
ｎ本の走査線２６１は、それぞれＹ軸に沿って延びており、Ｘ軸に沿って等間隔で並ぶ。走査線２６１は、対応するＴＦＴ２４０のゲートに電気的に接続される。また、ｎ本の走査線２６１は、図１に示す走査線駆動回路１１０に電気的に接続される。ｎ本の走査線２６１には、走査線駆動回路１１０から走査信号Ｇ１、Ｇ２、…、およびＧｎが線順次で供給される。
図３に示すｍ本の信号線２６２は、それぞれＸ軸に沿って延びており、Ｙ軸に沿って等間隔で並ぶ。信号線２６２は、対応するＴＦＴ２４０のソースに電気的に接続される。また、ｍ本の信号線２６２は、図１に示す信号線駆動回路１２０に電気的に接続される。ｍ本の信号線２６２には、図１に示す信号線駆動回路１２０から画像信号Ｓ１、Ｓ２、…、およびＳｍが並行に供給される。
図３に示すｎ本の走査線２６１とｍ本の信号線２６２とは、互いに電気的に絶縁されており、平面視で格子状に配置される。隣り合う２つの走査線２６１と隣り合う２つの信号線２６２とで囲まれる領域が画素Ｐに対応する。画素電極２２０は、ＴＦＴ２４０のドレインに電気的に接続される。図示しないが、画素電極２２０は、平面視で、隣り合う２つの走査線２６１と隣り合う２つの信号線２６２とで囲まれる領域に重なる範囲にわたって配置される。
ｎ本の容量線２６３は、それぞれＹ軸に沿って延びており、Ｘ軸に沿って等間隔で並ぶ。また、ｎ本の容量線２６３は、複数の信号線２６２および複数の走査線２６１に対して電気的に絶縁されており、これらに対して間隔を隔てて配置される。容量線２６３には、グランド電位等の固定電位が印加される。また、容量線２６３と画素電極２２０との間には、液晶容量に保持される電荷のリークを防止するために蓄積容量２５０が液晶容量と並列に接続される。蓄積容量２５０は、「容量」の一例である。図示しないが、蓄積容量２５０は、平面視で走査線２６１または信号線２６２に重なる位置に配置される。
走査信号Ｇ１、Ｇ２、…、およびＧｎが順次アクティブとなり、ｎ本の走査線２６１が順次選択されると、選択される走査線２６１に接続されるＴＦＴ２４０がオン状態となる。すると、ｍ本の信号線２６２を介して表示すべき階調に応じた大きさの画像信号Ｓ１、Ｓ２、…、およびＳｍが、選択される走査線２６１に対応する画素Ｐに取り込まれ、画素電極２２０に印加される。これにより、画素電極２２０と図２に示す対向基板３００が有する対向電極３３０との間に形成される液晶容量に、表示すべき階調に応じた電圧が印加され、印加される電圧に応じて液晶分子の配向が変化する。また、蓄積容量２５０によって、印加される電圧が保持される。このような液晶分子の配向の変化によって光ＬＬが変調され階調表示が可能となる。
１−３．素子基板の詳細な説明
図４は、素子基板２００の層構成を模式的に示す断面図である。図４では、１つの画素Ｐに関する構成について前述の表示領域Ａ１０および周辺領域Ａ２０の一部が代表的に図示される。なお、図４では、理解を容易にするために各部の構成が模式的に示される。
図４に示すように、素子基板２００は、前述の構成要素のほか、絶縁積層体２７０と複数の遮光体２６４とドレイン配線２６５ａとソース配線２６５ｂと複数の配線２６５ｃ、２６５ｄ、２６６ａ、２６６ｂ、２６６ｃ、２６７ｂおよび２６７ｃと導電体２６７ａとを有する。
第１基体２１０、絶縁積層体２７０および第１配向膜２３０は、この順に積層される。第１基体２１０と絶縁積層体２７０との間には、複数の遮光体２６４が配置される。絶縁積層体２７０と第１配向膜２３０との間には、複数の画素電極２２０が配置される。絶縁積層体２７０の層間には、複数のＴＦＴ２４０と複数の蓄積容量２５０とドレイン配線２６５ａとソース配線２６５ｂと複数の配線２６５ｃ、２６５ｄ、２６６ａ、２６６ｂ、２６６ｃ、２６７ｂおよび２６７ｃと導電体２６７ａとが適宜に配置される。なお、第１基体２１０または第１配向膜２３０と絶縁積層体２７０との間には、画素Ｐごとにレンズ面を有するレンズアレイが設けられてもよい。当該レンズアレイは、例えば、当該レンズ面が形成される界面を有し、屈折率の異なる２層の積層体で構成される。
複数の遮光体２６４のそれぞれは、遮光性を有する膜である。図示しないが、複数の遮光体２６４は、平面視でＴＦＴ２４０に重なって行列状に配置される。このため、第１基体２１０からＴＦＴ２４０に入射する光を遮光体２６４により低減することができる。本実施形態の遮光体２６４は、遮光性だけでなく、導電性を有する。遮光体２６４の構成材料としては、例えば、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、鉄（Ｆｅ）またはアルミニウム（Ａｌ）等の金属、合金および金属シリサイド等が挙げられる。これらの中でも、タングステンが好ましい。タングステンは、各種金属の中でも、耐熱性に優れ、かつ、例えば製造時の熱処理によってもＯＤ（Optical Density）値が低下し難い。このため、遮光体２６４がタングステンを含むことで、遮光体２６４によってＴＦＴ２４０への光の入射を特に効果的に防ぐことができる。以上の遮光体２６４は、公知の成膜法により形成される。なお、遮光体２６４は、第１基体２１０に設けられる凹部内に配置されてもよい。当該凹部は、例えばダマシン法により形成される。
絶縁積層体２７０は、透光性および絶縁性を有する層の積層体である。絶縁積層体２７０は、絶縁層２７１、２７２、２７３、２７４、２７５および２７６を有する。これらの膜は、この順で、第１基体２１０側から第１配向膜２３０側に向けて積層される。絶縁層２７１、２７２、２７３、２７４、２７５および２７６のそれぞれは、例えば、酸化シリコン等で構成される。以上の絶縁層２７１、２７２、２７３、２７４、２７５および２７６は、それぞれ、例えば熱酸化法またはＣＶＤ（chemical vapor deposition）法等を用いて形成される。
絶縁層２７１と絶縁層２７２との間には、ＴＦＴ２４０が配置される。絶縁層２７２と絶縁層２７３との間には、走査線２６１が配置される。絶縁層２７３と絶縁層２７４との間には、ドレイン配線２６５ａ、ソース配線２６５ｂ、配線２６５ｃおよび配線２６５ｄが配置される。絶縁層２７４と絶縁層２７５との間には、信号線２６２、配線２６６ａ、２６６ｂおよび２６６ｃが配置される。配線２６６ｂは、「第１配線層」の一例である。絶縁層２７５と絶縁層２７６との間には、蓄積容量２５０、容量線２６３、導電体２６７ａ、配線２６７ｂおよび２６７ｃが配置される。
ＴＦＴ２４０は、半導体層２４１とゲート電極２４２とゲート絶縁膜２４３とを有する。これらは、この順で、絶縁層２７１側から絶縁層２７２側に向かって積層される。半導体層２４１は、図示しないが、ソース領域、ドレイン領域およびチャネル領域を有する。チャネル領域は、ソース領域とドレイン領域の間に位置する。半導体層２４１は、例えば、ポリシリコンを成膜して形成され、チャネル領域を除く領域には、導電性を高める不純物がドープされる。ゲート電極２４２は、平面視で半導体層２４１のチャネル領域に重なる。ゲート電極２４２は、例えば、ポリシリコンに導電性を高める不純物がドープされることにより形成される。なお、ゲート電極２４２は、金属、金属シリサイドまたは金属化合物の導電性を有する材料で構成されてもよい。ゲート絶縁膜２４３は、ゲート電極２４２と半導体層２４１のチャネル領域との間に介在する。ゲート絶縁膜２４３は、例えば、熱酸化またはＣＶＤ法等により成膜されるシリコン酸化膜で構成される。
ＴＦＴ２４０のゲート電極２４２には、走査線２６１が接続される。本実施形態の走査線２６１は、ゲート電極２４２だけでなく、前述の導電性を有する遮光体２６４にも接続される。このため、遮光体２６４は、ゲート電極２４２とともにＴＦＴ２４０のゲート電極として機能する。走査線２６１は、配線２６５ｄ、２６６ｃおよび２６７ｃを介して、外部端子１３０に電気的に接続される。
ＴＦＴ２４０のソースには、ソース配線２６５ｂが接続される。ソース配線２６５ｂは、信号線２６２に接続される。図示しないが、信号線２６２は、走査線２６１と同様に、走査線２６１とは異なる配線２６５ｄ、２６６ｃおよび２６７ｃを介して、走査線２６１とは異なる外部端子１３０に電気的に接続される。一方、ＴＦＴ２４０のドレインには、ドレイン配線２６５ａが接続される。ドレイン配線２６５ａは、配線２６６ａを介して、蓄積容量２５０に接続される。
蓄積容量２５０は、第１電極２５１と容量絶縁膜２５２と第２電極２５３とを有する。これらは、この順で、絶縁層２７５側から絶縁層２７６側に向けて積層される。第１電極２５１および第２電極２５３は、それぞれ、例えば、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、鉄（Ｆｅ）またはアルミニウム（Ａｌ）等の金属、合金あるいは金属シリサイド等を成膜して形成される。具体的には、例えば、第１電極２５１おおよび第２電極２５３は、それぞれ、窒化チタン膜、アルミニウム膜および窒化チタン膜の積層体で構成される。また、容量絶縁膜２５２は、例えば、ＡＬＤ（Atomic Layer Deposition）法等で成膜される酸化ハフニウム膜と酸化アルミニウム膜との積層膜で構成される。なお、容量絶縁膜２５２は、シリコン酸化膜で構成されてもよい。
蓄積容量２５０の第１電極２５１には、第２配線層の一例である容量線２６３が接続される。本実施形態の容量線２６３は、第１電極２５１と一体である。容量線２６３は、外部端子１３０ａに電気的に接続される。また、容量線２６３は、導電体２６７ａ、配線２６６ｂおよび２６７ｂを介して、外部端子１３０ｂにも電気的に接続される。このため、外部端子１３０ａからの固定電位と外部端子１３０ｂからの固定電位とのそれぞれの変動を低減することができる。導電体２６７ａは、表示領域Ａ１０の外側、すなわち、周辺領域Ａ２０に配置される。配線２６６ｂは、配線２６５ｃに接続される。配線２６５ｃは、図示しないシールド配線等の固定電位線に接続される。一方、蓄積容量２５０の第２電極２５３には、配線２６６ａおよび画素電極２２０のそれぞれに接続される。なお、導電体２６７ａおよびこれに関連する構成については、後に詳述する。
前述の走査線２６１、信号線２６２、容量線２６３、ドレイン配線２６５ａ、ソース配線２６５ｂ、複数の配線２６５ｃ、２６５ｄ、２６６ａ、２６６ｂ、２６６ｃ、２６７ｂ、２６７ｃおよび導電体２６７ａの各構成材料としては、例えば、タングステン、チタン、クロム、鉄またはアルミニウム等の金属、金属窒化物および金属シリサイド等が挙げられる。具体的には、例えば、走査線２６１、信号線２６２、容量線２６３、ドレイン配線２６５ａ、ソース配線２６５ｂ、複数の配線２６５ｃ、２６５ｄ、２６６ａ、２６６ｂ、２６６ｃ、２６７ｂ、２６７ｃおよび導電体２６７ａは、それぞれ、窒化チタン膜、アルミニウム膜および窒化チタン膜の積層体で構成される。これらの配線は、アルミニウム膜を含むことで、窒化チタン膜のみで構成される場合に比べ、低抵抗化を図ることができる。なお、これらの配線間のコンタクト部は、前述の配線とは別体でもよい。この場合、当該コンタクト部の構成材料としては、例えば、アルミニウムまたはタングステン等の金属が挙げられる。
１−４．導電体２６７ａの詳細な説明
図５は、素子基板２００の蓄積容量２５０および導電体２６７ａを示す断面図である。図５では、蓄積容量２５０の一部と導電体２６７ａおよびその周辺構造とが概略的に図示される。図６は、図５に示す導電体２６７ａ、容量線２６３および配線２６６ｂを示す平面図である。
図５に示すように、固定電位の配線２６６ｂと容量線２６３との間に配置される絶縁層２７５には、貫通孔２７７が設けられる。貫通孔２７７は、配線２６６ｂと容量線２６３とを電気的に接続するためのコンタクトホールである。貫通孔２７７は、図６に示すように、平面視で配線２６６ａに重なる位置に設けられる。本実施形態では、容量線２６３に貫通孔２６８が設けられており、貫通孔２７７は、平面視で貫通孔２６８の内側に位置する。図６では、貫通孔２６８および２７７のそれぞれの平面視形状が四角形である。なお、貫通孔２６８および２７７のそれぞれの平面視形状は、四角形に限定されず、例えば、円形等であってもよい。また、貫通孔２６８および２７７の平面視形状は、互いに異なってもよい。
前述のように、容量線２６３は、蓄積容量２５０の第１電極２５１と一体である。容量線２６３は、第１電極２５１と同一材料で構成されており、第１電極２５１と同一の成膜工程で一括形成される。このため、容量線２６３および第１電極２５１を別々の成膜工程で形成する場合に比べて、電気光学装置１００の製造工程が簡素化される。
図５に示すように、導電体２６７ａは、前述の貫通孔２６８および２７７を通じて、配線２６６ｂと容量線２６３とを接続する。この接続により、導電体２６７ａを介して配線２６６ｂと容量線２６３とが電気的に接続される。ここで、導電体２６７ａは、配線２６６ｂおよび容量線２６３のそれぞれのＺ１方向を向く面に接続する。図６に示すように、導電体２６７ａは、平面視で貫通孔２６８の全域を覆う範囲にわたり設けられる。そして、導電体２６７ａは、貫通孔２６８または２７７の全周にわたって容量線２６３に接続する。図６では、導電体２６７ａの平面視形状は、四角形である。なお、導電体２６７ａの平面視形状は、四角形に限定されず、例えば、円形等であってもよい。また、導電体２６７ａの平面視形状は、貫通孔２６８または２７７の平面視形状と異なってもよい。
導電体２６７ａは、蓄積容量２５０の第２電極２５３と同一材料で構成されており、後に詳述するように、第２電極２５３と同一の成膜工程で一括形成される。このため、導電体２６７ａおよび第２電極２５３を別々の成膜工程で形成する場合に比べて、電気光学装置１００の製造工程が簡素化される。また、容量線２６３および第１電極２５１の一括形成後に導電体２６７ａおよび第２電極２５３が一括形成されることから、導電体２６７ａと容量線２６３との間には、容量絶縁膜２５２の一部が配置される。また、導電体２６７ａと容量線２６３との間には、導電体２６７ａの形成時における他層の保護のための保護膜２７８の一部も配置される。なお、保護膜２７８については、後述の電気光学装置１００の製造方法の説明において詳述する。また、導電体２６７ａと容量線２６３との間の容量絶縁膜２５２は、省略してもよい。
以上の電気光学装置１００は、前述のように、画素電極２２０と、「第１配線層」の一例である配線２６６ｂと、「第２配線層」の一例である容量線２６３と、絶縁層２７５と、「容量」の一例である蓄積容量２５０と、導電体２６７ａと、を有する。画素電極２２０は、表示領域Ａ１０に配置される。絶縁層２７５は、配線２６６ｂと容量線２６３との間に配置される。蓄積容量２５０は、表示領域Ａ１０に配置され、第１電極２５１、容量絶縁膜２５２および第２電極２５３をこの順で絶縁層２７５における容量線２６３側の面上に積層して含み、第１電極２５１が容量線２６３に接続される。導電体２６７ａは、表示領域Ａ１０の外側に配置され、絶縁層２７５を貫通し、配線２６６ｂにおける絶縁層２７５側の面と、容量線２６３における絶縁層２７５側とは反対側の面とのそれぞれに接続する。
以上の電気光学装置では、配線２６６ｂにおける導電体２６７ａとの接続面と容量線２６３における導電体２６７ａとの接続面との双方が配線２６６ｂ、絶縁層２７５および容量線２６３の積層順における後方であるＺ１方向を向く。このため、導電体２６７ａを容量線２６３の形成後に形成することがきる。また、導電体２６７ａを貫通させるための絶縁層２７５の貫通孔２７７を容量線２６３の形成後に他の孔と同一工程で形成することができる。したがって、配線２６６ｂと容量線２６３との電気的接続のための貫通孔２７７とは別の孔を絶縁層２７５に設ける場合、電気光学装置１００の製造工程を簡素化することができる。また、導電体２６７ａを第２電極２５３と同一工程で形成することができ、この点でも、電気光学装置１００の製造工程を簡素化することができる。しかも、導電体２６７ａが表示領域Ａ１０の外側に配置されるため、導電体２６７ａを第２電極２５３と同一工程で形成しても、導電体２６７ａを表示領域Ａ１０に配置する場合に比べて、導電体２６７ａの形成が容易であるという利点がある。
ここで、電気光学装置１００は、「第１外部接続端子」の一例である外部端子１３０ａと、「第２外部接続端子」の一例である外部端子１３０ｂと、を有し、これらのそれぞれは、表示領域Ａ１０の外側に配置される。外部端子１３０ａは、配線２６６ｂに接続される。一方、外部端子１３０ｂは、外部端子１３０ａとは別系統で容量線２６３に接続される。このため、配線２６６ｂおよび容量線２６３のそれぞれに外部から個別に電位を供給することができる。前述のように、導電体２６７ａを介して配線２６６ｂと容量線２６３とが接続されるので、外部端子１３０ａおよび１３０ｂのそれぞれから電位を供給しても、これらの電位の変動を低減することができる。
配線２６６ｂおよび容量線２６３には、共通の電位が供給される。このため、配線２６６ｂに供給される電位と容量線２６３に供給される電位との差を低減することができる。
本実施形態の当該共通の電位は、固定電位である。このため、蓄積容量２５０の第１電極２５１に固定電位を供給することができる。
また、容量線２６３は、第１電極２５１と一体である。このため、容量線２６３と第１電極２５１とを同一の成膜工程で一括して形成することができる。
また、電気光学装置１００は、「スイッチング素子」の一例であるＴＦＴ２４０と、走査線２６１と、を有する。ＴＦＴ２４０は、蓄積容量２５０を介して画素電極２２０に電気的に接続される。走査線２６１は、ＴＦＴ２４０に電気的に接続され、金属で構成される。第２電極２５３は、走査線２６１と同一の材料で構成される。このため、走査線２６１と第２電極２５３とを同一の成膜装置を用いて形成することができる。この結果、この点でも、電気光学装置１００の製造工程を簡素化することができる。
容量線２６３には、貫通孔２６８が設けられる。導電体２６７ａは、絶縁層２７５の厚さ方向からみて貫通孔２６８の内側で配線２６６ｂに接続する。また、導電体２６７ａは、貫通孔２６８の周方向に沿って容量線２６３に接続する。このため、貫通孔２６８を用いない場合に比べて、導電体２６７ａの平面視での面積を小さくしながら、導電体２６７ａと配線２６６ｂとの接続面積を大きくすることができる。
１−５．電気光学装置１００の製造方法
図７は、実施形態に係る電気光学装置１００の製造方法の流れを示す図である。図７では、電気光学装置１００の製造工程のうち、絶縁層２７４の形成から第２電極２５３および導電体２６７ａの形成までの製造工程が代表的に示される。なお、電気光学装置１００における他の構造は、公知の方法により製造できる。
図７に示すように、電気光学装置１００の製造方法は、第１絶縁層形成工程Ｓ１０と第１配線層形成工程Ｓ２０と第２絶縁層形成工程Ｓ３０と第２配線層形成工程Ｓ４０と保護膜形成工程Ｓ５０と容量絶縁膜形成工程Ｓ６０と貫通孔形成工程Ｓ７０と導電体形成工程Ｓ８０とを含む。以下、各工程を順に説明する。
図８は、第１絶縁層形成工程Ｓ１０を説明するための断面図である。第１絶縁層形成工程Ｓ１０では、図８に示すように、絶縁層２７４が形成される。絶縁層２７４の形成には、例えば、ＣＶＤ（chemical vapor deposition）法等の蒸着法が用いられる。また、絶縁層２７４には、必要に応じて、ＣＭＰ（chemical mechanical polishing）法等による平坦化処理が施される。なお、図８では、図示を省略するが、絶縁層２７４の形成前には、絶縁層２７４よりも第１基体２１０側の層が第１基体２１０上に順次形成され、絶縁層２７４は、絶縁層２７３上に形成される。
図９は、第１配線層形成工程Ｓ２０を説明するための断面図である。第１配線層形成工程Ｓ２０では、図９に示すように、絶縁層２７４上に配線２６６ｂが形成される。配線２６６ｂの形成には、例えば、スパッタリング法またはＣＶＤ法等の蒸着法が用いられる。より具体的には、当該蒸着法により金属膜を形成し、レジストマスクを用いて当該金属膜をエッチングすることにより、配線２６６ｂが得られる。
図示しないが、第１配線層形成工程Ｓ２０では、配線２６６ｂのほか、配線２６６ａ、２６６ｂ、２６６および信号線２６２が絶縁層２７４上に一括形成される。
図１０は、第２絶縁層形成工程Ｓ３０を説明するための断面図である。第２絶縁層形成工程Ｓ３０では、図１０に示すように、配線２６６ｂを覆うように絶縁層２７４上に絶縁層２７５が形成される。絶縁層２７５の形成には、絶縁層２７４の形成と同様、例えば、ＣＶＤ（chemical vapor deposition）法等の蒸着法が用いられる。また、絶縁層２７５には、必要に応じて、ＣＭＰ（chemical mechanical polishing）法等による平坦化処理が施される。
図１１は、第２配線層形成工程Ｓ４０を説明するための断面図である。第２配線層形成工程Ｓ４０では、図１１に示すように、絶縁層２７５上に容量線２６３および第１電極２５１が形成される。容量線２６３および第１電極２５１の形成には、例えば、スパッタリング法またはＣＶＤ法等の蒸着法が用いられる。より具体的には、例えば、当該蒸着法により金属膜を形成し、レジストマスクを用いて当該金属膜をエッチングすることにより、容量線２６３および第１電極２５１が得られる。当該金属膜は、例えば、窒化チタン膜、アルミニウム膜および窒化チタン膜を順次成膜することで得られる積層体である。
図１２は、保護膜形成工程Ｓ５０を説明するための断面図である。保護膜形成工程Ｓ５０では、図１２に示すように、容量線２６３の一部と貫通孔２６８の内側における絶縁層２７５の一部とを露出させるように絶縁層２７５上に保護膜２７８が形成される。保護膜２７８は、後述の導電体形成工程Ｓ８０におけるエッチングから容量線２６３等を保護する膜である。保護膜２７８の形成には、絶縁層２７４の形成と同様、例えば、ＣＶＤ（chemical vapor deposition）法等の蒸着法が用いられる。より具体的には、例えば、当該蒸着法によりシリコン酸化膜を形成し、レジストマスクを用いて当該シリコン酸化膜をエッチングすることにより、保護膜２７８が得られる。
図１３は、容量絶縁膜形成工程Ｓ６０を説明するための断面図である。容量絶縁膜形成工程Ｓ６０では、図１３に示すように、第１電極２５１上および保護膜２７８上に容量絶縁膜２５２が形成される。容量絶縁膜２５２の形成には、例えば、ＡＬＤ法等が用いられる。より具体的には、例えば、ＡＬＤ法等により酸化ハフニウム膜と酸化アルミニウム膜との積層膜を形成し、レジストマスクを用いて当該積層膜をエッチングすることにより、容量絶縁膜２５２が得られる。当該積層膜には、必要に応じて、耐圧を向上させるための熱処理が施される。
図１４は、貫通孔形成工程Ｓ７０を説明するための断面図である。貫通孔形成工程Ｓ７０では、図１４に示すように、絶縁層２７５に貫通孔２７７が形成される。貫通孔２７７の形成には、例えば、フッ素系のエッチングガスによるドライエッチングが用いられる。
図示しないが、貫通孔形成工程Ｓ７０では、絶縁層２７５に、貫通孔２７７のほか、配線２６６ａと蓄積容量２５０の第２電極２５３との接続に用いるコンタクトホール、配線２６６ｂと配線２６７ｂとの接続に用いるコンタクトホール、および、配線２６６ｃと配線２６７ｃとの接続に用いるコンタクトホールが一括形成される。
図１５は、導電体形成工程Ｓ８０を説明するための断面図である。導電体形成工程Ｓ８０では、図１５に示すように、第２電極２５３および導電体２６７ａが形成される。第２電極２５３および導電体２６７ａの形成には、例えば、スパッタリング法またはＣＶＤ法等の蒸着法が用いられる。より具体的には、例えば、当該蒸着法により金属膜を形成し、レジストマスクを用いて当該金属膜をエッチングすることにより、第２電極２５３および導電体２６７ａが得られる。当該金属膜は、例えば、窒化チタン膜、アルミニウム膜および窒化チタン膜を順次成膜することで得られる積層体である。
図示しないが、導電体形成工程Ｓ８０では、第２電極２５３および導電体２６７ａのほか、配線２６７ｂおよび２６７ｃが一括形成される。
以上のように、電気光学装置１００の製造方法は、第２絶縁層形成工程Ｓ３０と第２配線層形成工程Ｓ４０と容量絶縁膜形成工程Ｓ６０と貫通孔形成工程Ｓ７０と導電体形成工程Ｓ８０とを含み、これらをこの順で実行する。
第２絶縁層形成工程Ｓ３０は、第１配線層である配線２６６ｂ上に絶縁層２７５を形成する。第２配線層形成工程Ｓ４０は、絶縁層２７５上に、第２配線層である容量線２６３と、第１電極２５１とを形成する。容量絶縁膜形成工程Ｓ６０は、第１電極２５１上に容量絶縁膜２５２を形成する。貫通孔形成工程Ｓ７０は、絶縁層２７５に、配線２６６ｂに至る貫通孔２７７を形成する。導電体形成工程Ｓ８０は、容量絶縁膜２５２上に第２電極２５３を形成し、かつ、貫通孔２７７を介して配線２６６ｂと容量線２６３とを接続する導電体２６７ａを形成する。
以上の電気光学装置１００の製造方法では、配線２６６ｂと容量線２６３との電気的接続のための貫通孔２７７とは別の孔を絶縁層２７５に設ける場合においても、電気光学装置１００の製造工程を簡素化することができる。
２．電子機器
電気光学装置１００は、各種電子機器に用いることができる。
図１６は、電子機器の一例であるパーソナルコンピューター２０００を示す斜視図である。パーソナルコンピューター２０００は、各種の画像を表示する電気光学装置１００と、電源スイッチ２００１およびキーボード２００２が設置される本体部２０１０と、制御部２００３と、を有する。制御部２００３は、例えばプロセッサーおよびメモリーを含み、電気光学装置１００の動作を制御する。
図１７は、電子機器の一例であるスマートフォン３０００を示す斜視図である。スマートフォン３０００は、操作ボタン３００１と、各種の画像を表示する電気光学装置１００と、制御部３００２と、を有する。操作ボタン３００１の操作に応じて電気光学装置１００に表示される画面内容が変更される。制御部３００２は、例えばプロセッサーおよびメモリーを含み、電気光学装置１００の動作を制御する。
図１８は、電子機器の一例であるプロジェクターを示す模式図である。投射型表示装置４０００は、例えば、３板式のプロジェクターである。電気光学装置１ｒは、赤色の表示色に対応する電気光学装置１００であり、電気光学装置１ｇは、緑の表示色に対応する電気光学装置１００であり、電気光学装置１ｂは、青色の表示色に対応する電気光学装置１００である。すなわち、投射型表示装置４０００は、赤、緑および青の表示色に各々対応する３個の電気光学装置１ｒ、１ｇ、１ｂを有する。制御部４００５は、例えばプロセッサーおよびメモリーを含み、電気光学装置１００の動作を制御する。
照明光学系４００１は、光源である照明装置４００２からの出射光のうち赤色成分ｒを電気光学装置１ｒに供給し、緑色成分ｇを電気光学装置１ｇに供給し、青色成分ｂを電気光学装置１ｂに供給する。各電気光学装置１ｒ、１ｇ、１ｂは、照明光学系４００１から供給される各単色光を表示画像に応じて変調するライトバルブ等の光変調器として機能する。投射光学系４００３は、各電気光学装置１ｒ、１ｇ、１ｂからの出射光を合成して投射面４００４に投射する。
以上の電子機器は、前述の電気光学装置１００と、制御部２００３、３００２または４００５と、を備える。以上の電子機器では、前述のように、電気光学装置１００の製造工程を簡素化できることから、パーソナルコンピューター２０００、スマートフォン３０００または投射型表示装置４０００の低コスト化を図ることができる。
なお、本発明の電気光学装置が適用される電子機器としては、例示した機器に限定されず、例えば、ＰＤＡ（Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、車載用の表示器、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、およびＰＯＳ（Point of sale）端末等が挙げられる。さらに、本発明が適用される電子機器としては、プリンター、スキャナー、複写機、ビデオプレーヤー、またはタッチパネルを備えた機器等が挙げられる。
３．変形例
以上、好適な実施形態に基づいて本発明を説明したが、本発明は前述の実施形態に限定されない。また、本発明の各部の構成は、前述の実施形態の同様の機能を発揮する任意の構成に置換でき、また、任意の構成を付加できる。
前述の形態では、配線２６６ｂが第１配線層であり、容量線２６３が第２配線層である場合が例示されるが、これに限定されない。第１配線層は、容量よりも下層に位置する配線であればよい。また、第２配線層は、第１配線層よりも上層に位置し、かつ、容量の第１電極に接続される配線であればよい。
前述の形態では、導電体２６７ａが貫通孔２７７の全周にわたり容量線２６３に接続する構成が例示されるが、これに限定されない。例えば、導電体２６７ａが貫通孔２７７の周方向での一部のみで容量線２６３に接続してもよい。また、容量線２６３の貫通孔２６８を省略してもよく、この場合、容量線２６３の側面を跨るように導電体２６７ａを配置すればよい。
また、電気光学装置１００への光ＬＬの入射方向は、前述の形態における方向と反対方向でもよい。
また、前述の説明では、本発明の電気光学装置の一例として液晶表示装置について説明したが、本発明の電気光学装置はこれに限定されない。例えば、本発明の電気光学装置は、イメージセンサー等にも適用することができる。また、例えば、有機ＥＬ（electro luminescence）、無機ＥＬまたは発光ポリマー等の発光素子を用いた表示パネルに対しても前述の実施形態と同様に本発明が適用され得る。また、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを用いた電気泳動表示パネルに対しても前述の実施形態と同様に本発明が適用され得る。
また、前述の説明では、スイッチング素子の一例はＴＦＴであるが、スイッチング素子は、これに限定されず、例えば、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）等であってもよい。
また、前述の形態では、アクティブマトリクス駆動方式の電気光学装置１００が例示されるが、これに限定されず、電気光学装置の駆動方式は、例えば、パッシブマトリクス駆動方式等でもよい。
１ｂ…電気光学装置、１ｇ…電気光学装置、１ｒ…電気光学装置、１００…電気光学装置、１３０ａ…外部端子、１３０ｂ…外部端子、２２０…画素電極、２５０…蓄積容量、２５１…第１電極、２５２…容量絶縁膜、２５３…第２電極、２６１…走査線、２６３…容量線、２６６ｂ…配線、２６７ａ…導電体、２６８…貫通孔、２７５…絶縁層、２７７…貫通孔、２０００…パーソナルコンピューター、２００３…制御部、３０００…スマートフォン、３００２…制御部、４０００…投射型表示装置、４００５…制御部、Ａ１０…表示領域、Ａ２０…周辺領域。

Claims (10)

  1. 表示領域に配置される画素電極と、
    第１配線層と、
    第２配線層と、
    前記第１配線層と前記第２配線層との間に配置される絶縁層と、
    前記表示領域に配置され、第１電極、容量絶縁膜および第２電極をこの順で前記絶縁層における前記第２配線層側の面上に積層して含み、前記第１電極が前記第２配線層に接続される容量と、
    前記表示領域の外側に配置され、前記絶縁層を貫通し、前記第１配線層における前記絶縁層側の面と、前記第２配線層における前記絶縁層側とは反対側の面とのそれぞれに接続する導電体と、を有する、
    電気光学装置。
  2. 前記第１配線層および前記第２配線層には、共通の電位が供給される、
    請求項１に記載の電気光学装置。
  3. 前記共通の電位は、固定電位である、
    請求項２に記載の電気光学装置。
  4. 前記表示領域の外側に配置され、前記第１配線層に接続される第１外部接続端子と、
    前記表示領域の外側に配置され、前記第１外部接続端子とは別系統で前記第２配線層に接続される第２外部接続端子と、を有する、
    請求項１から３のいずれか１項に記載の電気光学装置。
  5. 前記第２配線層は、前記第１電極と一体である、
    請求項１から４のいずれか１項に記載の電気光学装置。
  6. 前記容量を介して前記画素電極に電気的に接続されるスイッチング素子と、
    前記スイッチング素子に電気的に接続され、金属で構成される走査線と、を有し、
    前記第２電極は、前記走査線と同一の材料で構成される、
    請求項１から５のいずれか１項に記載の電気光学装置。
  7. 前記第２配線層には、貫通孔が設けられており、
    前記導電体は、前記絶縁層の厚さ方向からみて前記貫通孔の内側で前記第１配線層に接続する、
    請求項１から６のいずれか１項に記載の電気光学装置。
  8. 前記導電体は、前記貫通孔の周方向に沿って前記第２配線層に接続する、
    請求項７に記載の電気光学装置。
  9. 第１配線層上に絶縁層を形成し、
    前記絶縁層上に第２配線層および第１電極を形成し、
    前記第１電極上に容量絶縁膜を形成し、
    前記絶縁層に、前記第１配線層に至る貫通孔を形成し、
    前記容量絶縁膜上に第２電極を形成し、かつ、前記貫通孔を介して前記第１配線層と前記第２配線層とを接続する導電体を形成する、
    電気光学装置の製造方法。
  10. 請求項１から８のいずれか１項に記載の電気光学装置と、
    前記電気光学装置の動作を制御する制御部と、を有する、
    電子機器。
JP2019164874A 2019-09-10 2019-09-10 電気光学装置、電気光学装置の製造方法および電子機器 Active JP7367414B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019164874A JP7367414B2 (ja) 2019-09-10 2019-09-10 電気光学装置、電気光学装置の製造方法および電子機器
US17/015,174 US11978745B2 (en) 2019-09-10 2020-09-09 Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019164874A JP7367414B2 (ja) 2019-09-10 2019-09-10 電気光学装置、電気光学装置の製造方法および電子機器

Publications (2)

Publication Number Publication Date
JP2021043314A true JP2021043314A (ja) 2021-03-18
JP7367414B2 JP7367414B2 (ja) 2023-10-24

Family

ID=74851192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019164874A Active JP7367414B2 (ja) 2019-09-10 2019-09-10 電気光学装置、電気光学装置の製造方法および電子機器

Country Status (2)

Country Link
US (1) US11978745B2 (ja)
JP (1) JP7367414B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002006773A (ja) * 2000-06-19 2002-01-11 Advanced Display Inc アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
US20080246042A1 (en) * 2007-04-03 2008-10-09 Au Optronics Corp. Pixel structure and method for forming the same
JP2010085813A (ja) * 2008-10-01 2010-04-15 Seiko Epson Corp 電気光学装置及び電子機器
JP2013073033A (ja) * 2011-09-28 2013-04-22 Seiko Epson Corp 電気光学装置、及び電子機器
US20170343873A1 (en) * 2016-05-27 2017-11-30 Wuhan China Star Optoelectronics Technology Co., Ltd. ARRAY SUBSTRATE, LIQUID CRYSTAL DISPLAY PANEL and LIQUID CRYSTAL DISPLAY DEVICE
JP2018040969A (ja) * 2016-09-08 2018-03-15 セイコーエプソン株式会社 電気光学装置、電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
US6005648A (en) 1996-06-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Display device
JPH1010581A (ja) 1996-06-25 1998-01-16 Semiconductor Energy Lab Co Ltd 表示装置
JP2009122256A (ja) 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器
JP2009122253A (ja) 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器
JP5233618B2 (ja) 2008-12-01 2013-07-10 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101749265B1 (ko) * 2010-04-30 2017-06-21 삼성디스플레이 주식회사 어레이 기판 및 그 제조 방법
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
JP6999272B2 (ja) * 2017-01-20 2022-01-18 株式会社ジャパンディスプレイ 表示装置
US11302719B2 (en) * 2018-12-03 2022-04-12 Panasonic Liquid Crystal Display Co., Ltd. Thin film transistor substrate and display panel

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002006773A (ja) * 2000-06-19 2002-01-11 Advanced Display Inc アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
US20080246042A1 (en) * 2007-04-03 2008-10-09 Au Optronics Corp. Pixel structure and method for forming the same
JP2010085813A (ja) * 2008-10-01 2010-04-15 Seiko Epson Corp 電気光学装置及び電子機器
JP2013073033A (ja) * 2011-09-28 2013-04-22 Seiko Epson Corp 電気光学装置、及び電子機器
US20170343873A1 (en) * 2016-05-27 2017-11-30 Wuhan China Star Optoelectronics Technology Co., Ltd. ARRAY SUBSTRATE, LIQUID CRYSTAL DISPLAY PANEL and LIQUID CRYSTAL DISPLAY DEVICE
JP2018040969A (ja) * 2016-09-08 2018-03-15 セイコーエプソン株式会社 電気光学装置、電子機器

Also Published As

Publication number Publication date
US11978745B2 (en) 2024-05-07
US20210074739A1 (en) 2021-03-11
JP7367414B2 (ja) 2023-10-24

Similar Documents

Publication Publication Date Title
JP6690671B2 (ja) 電気光学装置および電子機器
US12055829B2 (en) Electro-optical device and electronic apparatus
JP6939857B2 (ja) 電気光学装置、および電子機器
JP6662414B2 (ja) 電気光学装置および電子機器
JP6791283B2 (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP6665888B2 (ja) 電気光学装置および電子機器
JP7052844B2 (ja) 電気光学装置および電子機器
JP7367414B2 (ja) 電気光学装置、電気光学装置の製造方法および電子機器
JP2021092680A (ja) 電気光学装置および電子機器
JP7140296B2 (ja) 電気光学装置および電子機器
JP2021043244A (ja) 電気光学装置および電子機器
JP2021085901A (ja) 電気光学装置、電気光学装置の製造方法および電子機器
JP7207387B2 (ja) 電気光学装置および電子機器
JP7463872B2 (ja) 電気光学装置および電子機器
JP6908086B2 (ja) 電気光学装置、電気光学装置の製造方法および電子機器
JP7524745B2 (ja) 電気光学装置および電子機器
JP6835122B2 (ja) 電気光学装置および電子機器
JP2024065466A (ja) 電気光学装置および電子機器
JP2023147678A (ja) 電気光学装置および電子機器
JP2020126250A (ja) 電気光学装置および電子機器
JP2023147679A (ja) 電気光学装置および電子機器
JP2023147695A (ja) 電気光学装置及び電子機器
JP2022079973A (ja) 電気光学装置、電気光学装置の製造方法および電子機器
JP2021043275A (ja) 電気光学装置および電子機器
JP2020170145A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20200811

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210914

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20211101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230925

R150 Certificate of patent or registration of utility model

Ref document number: 7367414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150