JP6044358B2 - 電気光学装置用基板、電気光学装置、および電子機器 - Google Patents

電気光学装置用基板、電気光学装置、および電子機器 Download PDF

Info

Publication number
JP6044358B2
JP6044358B2 JP2013006992A JP2013006992A JP6044358B2 JP 6044358 B2 JP6044358 B2 JP 6044358B2 JP 2013006992 A JP2013006992 A JP 2013006992A JP 2013006992 A JP2013006992 A JP 2013006992A JP 6044358 B2 JP6044358 B2 JP 6044358B2
Authority
JP
Japan
Prior art keywords
insulating layer
scanning line
electro
recess
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013006992A
Other languages
English (en)
Other versions
JP2014137526A (ja
Inventor
伊藤　智
智 伊藤
広之 及川
広之 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013006992A priority Critical patent/JP6044358B2/ja
Priority to US14/154,776 priority patent/US9082854B2/en
Publication of JP2014137526A publication Critical patent/JP2014137526A/ja
Application granted granted Critical
Publication of JP6044358B2 publication Critical patent/JP6044358B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、電気光学装置用基板、電気光学装置、および電子機器に関する。
複数の画素およびスイッチング素子が設けられた素子基板と、素子基板に対向配置された対向基板との間に電気光学物質（例えば、液晶など）を備えた電気光学装置が知られている。電気光学装置として、例えば、プロジェクターの液晶ライトバルブとして用いられる液晶装置などを挙げることができる。
液晶ライトバルブには光源からの強力な光が入射するが、スイッチング素子を構成する半導体層に光が照射されると、光リーク電流が生じて表示画像にフリッカーや画素ムラが生じてしまう。そのため、例えば、半導体層の上層に位置するデータ線と下層に位置する走査線とで、半導体層の上下方向から入射する光を遮光する構造が用いられる。
液晶ライトバルブにおいては、光が透過する画素領域の開口率の向上が求められるが、開口率を向上させるために遮光層を狭小化すると、遮光層の脇から半導体層に対して斜め方向に光が入射し易くなる。そこで、平面視で半導体層の両側の走査線と重なる領域に、半導体層の上層に位置する絶縁層から下層に位置する走査線まで到達する溝を設け、遮光性を有するゲート電極を溝内にも設けることで、半導体層に斜め方向から入射する光を遮光する技術が開示されている（例えば、特許文献１参照）。
特開２００８−７７０３０号公報
しかしながら、ゲート電極となる導電膜を形成する工程では、上記溝の内部に亘って導電膜を成膜することが難しく、部分的に導電膜がない部分が生じる場合がある。また、ゲート電極を形成した後に、半導体層に注入された不純物を活性化するためのアニール処理を行う際に、ゲート電極が高温に晒されることでゲート電極を構成する材料のＯＤ（Optical Density）値が低下すると、ゲート電極の遮光性が低下することとなる。そうすると、半導体層に斜め方向から入射する光の遮光が不十分となり、スイッチング素子における光リーク電流の増大や光誤動作が生じて、フリッカーや表示ムラなど起こし液晶装置の表示品質が低下してしまうという課題がある。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
［適用例１］本適用例に係る電気光学装置用基板は、半導体層とゲート電極とを有するスイッチング素子を備えた電気光学装置用基板であって、基板と、前記基板の上面の側に、第１方向に延在するように設けられた遮光性を有する走査線と、前記基板と前記走査線とを覆う第１絶縁層と、前記第１絶縁層上に、平面視で前記走査線と重なるように設けられた前記半導体層と、前記第１絶縁層と前記半導体層とを覆う第２絶縁層と、前記第１絶縁層と前記第２絶縁層とを貫通し、平面視で前記第１方向と交差する第２方向に前記半導体層を挟むように、前記半導体層の両側に設けられた凹部と、前記第２絶縁層上に平面視で前記走査線および前記半導体層のチャネル領域と重なるように設けられ、前記凹部の内部において前記走査線に電気的に接続された前記ゲート電極と、前記第２絶縁層と前記ゲート電極と前記凹部とを覆う第３絶縁層と、前記第３絶縁層上に、前記第２方向に延在するとともに、平面視で前記走査線、前記半導体層、前記ゲート電極、および前記凹部と重なるように設けられた遮光性を有するデータ線と、を備え、前記凹部は、平面視で前記走査線と重なる第１凹部と、前記第１凹部から前記走査線の外側に延在する第２凹部と、を有していることを特徴とする。
本適用例の構成によれば、第２絶縁層を介して半導体層の上層に設けられたゲート電極が、半導体層の上層に位置する第２絶縁層と半導体層の下層に位置する第１絶縁層とを貫通する凹部において走査線に電気的に接続されているので、ゲート電極により半導体層の側方を遮光できる。また、凹部は平面視で走査線と重なる第１凹部と走査線の外側に延在する第２凹部とを有しているので、凹部が走査線と重なる第１凹部のみに設けられている場合に比べて、第２凹部の内部に第３絶縁層と遮光性を有するデータ線とを回り込ませて形成することが可能となる。したがって、データ線によりゲート電極よりも外側で半導体層の側方を遮光することが可能となる。これにより、半導体層の側方をゲート電極とデータ線とで遮光できるので、半導体層に斜め方向から入射する光を遮光して、入射光に対して安定した駆動状態が得られるスイッチング素子を備えた表示品質が高い電気光学装置を提供できる。
［適用例２］上記適用例に係る電気光学装置用基板であって、前記第２凹部は、平面視で前記第２方向に沿って延びる部分を含むことが好ましい。
本適用例の構成によれば、第２凹部が、データ線が延在する第２方向に沿って延びる部分を含むので、データ線を第２凹部の内部に入り込ませ易くすることができる。これにより、半導体層に斜め方向から入射する光を確実に遮光することができる。
［適用例３］上記適用例に係る電気光学装置用基板であって、前記第２凹部は、前記第１絶縁層と前記第２絶縁層とを貫通するとともに前記基板の前記上面から窪んでおり、前記ゲート電極は、前記第１凹部において前記走査線上に形成され、前記第２凹部において前記走査線よりも下方まで形成されていることが好ましい。
本適用例の構成によれば、第２凹部が基板の上面から窪んでおり、第１凹部において走査線上に形成されるゲート電極が第２凹部において走査線よりも下方まで形成されているので、ゲート電極により半導体層の側方を走査線よりも下方まで遮光できる。これにより、半導体層に斜め方向から入射する光をより確実に遮光することができる。
［適用例４］上記適用例に係る電気光学装置用基板であって、前記データ線は、前記第２凹部において前記走査線よりも下方まで形成されていることが好ましい。
本適用例の構成によれば、データ線が第２凹部において走査線よりも下方まで形成されているので、ゲート電極とデータ線とにより半導体層の側方を走査線よりも下方まで遮光できる。これにより、半導体層に斜め方向から入射する光をより一層確実に遮光することができる。
［適用例５］本適用例に係る電気光学装置は、複数の画素電極と、前記複数の画素電極の各々に対応するスイッチング素子と、が設けられた第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板と前記第２基板との間に設けられた電気光学物質層と、を備え、前記第１基板が、上記適用例の電気光学装置用基板であることを特徴とする。
本適用例の構成によれば、電気光学装置が備える第１基板が上記適用例の電気光学装置用基板を備えている。したがって、入射光に対して安定した駆動状態が得られるスイッチング素子を備えているので、安定した表示品質を有する電気光学装置を提供できる。
［適用例６］本適用例に係る電子機器は、上記適用例の電気光学装置を備えていることを特徴とする。
本適用例の構成によれば、安定した表示品質を有する電気光学装置を備えた電子機器を提供することができる。
第１の実施形態に係る液晶装置の構成を示す概略図である。 第１の実施形態に係る液晶装置の電気的な構成を示す等価回路図である。 第１の実施形態に係る液晶装置における画素の配置を示す概略平面図である。 第１の実施形態に係る液晶装置における画素の構成を示す概略平面図である。 図４のＡ−Ａ’線で切った画素の構造を示す概略断面図である。 第１の実施形態に係る液晶装置における非開口領域の交差部の構造を示す図である。 第２の実施形態に係る電子機器としてのプロジェクターの構成を示す概略図である。 従来の非開口領域の交差部の構造の一例を示す図である。
以下、本発明を具体化した実施形態について図面を参照して説明する。使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大、縮小、あるいは誇張して表示している。また、説明に必要な構成要素以外は図示を省略する場合がある。
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
（第１の実施形態）
＜電気光学装置＞
ここでは、電気光学装置として、薄膜トランジスター（Thin Film Transistor：ＴＦＴ）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投射型表示装置（プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
まず、第１の実施形態に係る電気光学装置としての液晶装置について、図１および図２を参照して説明する。図１は、第１の実施形態に係る液晶装置の構成を示す概略図である。詳しくは、図１（ａ）は液晶装置の構成を示す概略平面図であり、図１（ｂ）は図１（ａ）のＨ−Ｈ’線に沿った概略断面図である。また、図２は、第１の実施形態に係る液晶装置の電気的な構成を示す等価回路図である。
図１（ａ）および（ｂ）に示すように、第１の実施形態に係る液晶装置１は、電気光学装置用基板としての素子基板１０と、素子基板１０に対向配置された対向基板２０と、素子基板１０と対向基板２０との間に配置された電気光学物質層としての液晶層４０とを備えている。素子基板１０および対向基板２０には、例えばガラスや石英などの光透過性を有する材料からなる基板が用いられている。
素子基板１０は対向基板２０よりも一回り大きく、両基板は、額縁状に配置されたシール材４２を介して接合されている。液晶層４０は、素子基板１０と対向基板２０とシール材４２とによって囲まれた空間に封入された、電気光学物質としての正または負の誘電異方性を有する液晶で構成されている。
シール材４２は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤からなる。シール材４２には、素子基板１０と対向基板２０との間隔を一定に保持するためのスペーサー（図示省略）が混入されている。額縁状に配置されたシール材４２の内側には、対向基板２０に設けられた額縁状の遮光層２１が配置されている。遮光層２１は、例えば遮光性の金属あるいは金属酸化物などからなる。
遮光層２１の内側は、複数の画素Ｐが配列された表示領域Ｅとなっている。表示領域Ｅは、液晶装置１において、実質的に表示に寄与する領域である。なお、図１（ａ），（ｂ）では図示を省略したが、表示領域Ｅ内においても、複数の画素Ｐを平面的に区画する遮光部が、例えば格子状に設けられている。
素子基板１０の１辺部のシール材４２の外側には、１辺部に沿ってデータ線駆動回路５１および複数の外部接続端子５４が設けられている。また、その１辺部に対向する他の１辺部に沿ったシール材４２の内側には、検査回路５３が設けられている。さらに、これらの２辺部と直交し互いに対向する他の２辺部に沿ったシール材４２の内側には、走査線駆動回路５２が設けられている。
検査回路５３が設けられた１辺部のシール材４２の内側には、２つの走査線駆動回路５２を繋ぐ複数の配線５５が設けられている。これらデータ線駆動回路５１、走査線駆動回路５２に繋がる配線は、複数の外部接続端子５４に接続されている。また、対向基板２０の角部には、素子基板１０と対向基板２０との間で電気的導通をとるための上下導通部５６が設けられている。なお、検査回路５３の配置はこれに限定されず、データ線駆動回路５１と表示領域Ｅとの間のシール材４２の内側に沿った位置に設けてもよい。
以下の説明では、データ線駆動回路５１が設けられた１辺部に沿った方向を第１方向としてのＸ方向とし、この１辺部と直交し互いに対向する他の２辺部に沿った方向を第２方向としてのＹ方向とする。図１（ａ）のＨ−Ｈ’線の方向は、Ｙ方向に沿った方向である。また、Ｘ方向およびＹ方向と直交し図１（ｂ）における上方に向かう方向をＺ方向とする。なお、本明細書では、液晶装置１の対向基板２０の表面の法線方向（Ｚ方向）から見ることを「平面視」という。
図１（ｂ）に示すように、素子基板１０の液晶層４０側の面である上面１０ａの側には、画素Ｐ毎に設けられたスイッチング素子としてのＴＦＴ３０（図２参照）と、光透過性を有する画素電極１５と、信号配線（図示しない）と、画素電極１５を覆う配向膜１８とが設けられている。画素電極１５は、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの光透過性を有する導電膜からなる。
なお、本実施形態の素子基板１０には、ＴＦＴ３０の半導体層３０ａ（図４参照）に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。遮光構造については後述する。
対向基板２０の液晶層４０側には、遮光層２１と、層間層２２と、共通電極２３と、共通電極２３を覆う配向膜２４とが設けられている。
遮光層２１は、図１（ａ）および（ｂ）に示すように、平面的に走査線駆動回路５２、複数の配線５５や検査回路５３と重なる位置に額縁状に設けられている。遮光層２１は、対向基板２０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。
図１（ｂ）に示す層間層２２は、遮光層２１を覆うように形成されている。層間層２２は、例えば酸化シリコン（ＳｉＯ2）などの絶縁膜で形成され、光透過性を有している。層間層２２は、遮光層２１などに起因する凹凸を緩和し、共通電極２３が形成される液晶層４０側の面が平坦となるように設けられている。層間層２２の形成方法としては、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて成膜する方法が挙げられる。
共通電極２３は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの光透過性を有する導電膜からなり、層間層２２を覆うとともに、図１（ａ）に示すように対向基板２０の四隅に設けられた上下導通部５６により素子基板１０側の配線に電気的に接続されている。
配向膜１８および配向膜２４は、液晶装置１の光学設計に基づいて選定される。配向膜１８および配向膜２４は、例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、ＳｉＯｘ（酸化シリコン）などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。
液晶層４０を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。例えば、ノーマリーホワイトモードの場合、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が減少する。ノーマリーブラックモードの場合、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が増加し、全体として液晶装置１からは画像信号に応じたコントラストをもつ光が射出される。
図２に示すように、表示領域Ｅには、走査線３ａとデータ線６ａとが互いに絶縁され交差するように形成されている。走査線３ａが延在する方向が第１方向としてのＸ方向であり、データ線６ａが延在する方向が第２方向としてのＹ方向である。画素Ｐは、走査線３ａとデータ線６ａとの交差に対応して設けられている。画素Ｐのそれぞれには、画素電極１５と、スイッチング素子としてのＴＦＴ３０（Thin Film Transistor：薄膜トランジスター）とが設けられている。
ＴＦＴ３０のソース電極３１（図４参照）は、データ線６ａに電気的に接続されている。データ線６ａは、データ線駆動回路５１（図１参照）に接続されており、データ線駆動回路５１から供給される画像信号（データ信号）Ｓ１、Ｓ２、…、Ｓｎを画素Ｐに供給する。データ線駆動回路５１からデータ線６ａに供給される画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次で供給してもよく、互いに隣接する複数のデータ線６ａ同士に対してグループごとに供給してもよい。
ＴＦＴ３０のゲート電極３０ｇ（図４参照）は、走査線３ａに電気的に接続されている。走査線３ａは、走査線駆動回路５２（図１参照）に接続されており、走査線駆動回路５２から供給される走査信号Ｇ１、Ｇ２、…、Ｇｍを各画素Ｐに供給する。走査線駆動回路５２は、走査線３ａに対して、走査信号Ｇ１、Ｇ２、…、Ｇｍを所定のタイミングでパルス的に線順次で供給する。ＴＦＴ３０のドレイン電極３２（図４参照）は、画素電極１５に電気的に接続されている。
画像信号Ｓ１、Ｓ２、…、Ｓｎは、ＴＦＴ３０を一定期間だけオン状態とすることにより、データ線６ａを介して画素電極１５に所定のタイミングで書き込まれる。このようにして画素電極１５を介して液晶層４０に書き込まれた所定レベルの画像信号は、対向基板２０に設けられた共通電極２３（図１（ｂ）参照）との間に形成される液晶容量で一定期間保持される。
保持された画像信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防止するため、データ線６ａに沿って平行するように形成された容量線３ｂと画素電極１５との間に保持容量１６が形成され、液晶容量と並列に配置されている。このように、各画素Ｐの液晶に電圧信号が印加されると、印加された電圧レベルにより液晶の配向状態が変化する。これにより、液晶層４０（図１参照）に入射した光が変調されて階調表示が可能となる。
なお、図１（ａ）に示した検査回路５３には、データ線６ａが接続されており、液晶装置１の製造過程において、上記画像信号を検出することで液晶装置１の動作欠陥などを確認できる構成となっているが、図２の等価回路では省略している。また、検査回路５３は、上記画像信号をサンプリングしてデータ線６ａに供給するサンプリング回路、データ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。
次に、画素Ｐの平面的な配置について、図３および図４を参照して説明する。図３は、第１の実施形態に係る液晶装置における画素の配置を示す概略平面図である。図４は、第１の実施形態に係る液晶装置における画素の構成を示す概略平面図である。
図３に示すように、液晶装置１における画素Ｐは、例えば平面的に略四角形の開口領域を有する。開口領域は、Ｘ方向とＹ方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。
Ｘ方向に延在する非開口領域には、図２に示した走査線３ａが設けられている。走査線３ａは遮光性の導電部材が用いられており、走査線３ａによって非開口領域の少なくとも一部が構成されている。
Ｙ方向に延在する非開口領域には、図２に示したデータ線６ａと容量線３ｂとが設けられている。データ線６ａおよび容量線３ｂも遮光性の導電部材が用いられており、これらによって非開口領域の少なくとも一部が構成されている。
非開口領域は、素子基板１０側に設けられた上記信号線類によって構成されるだけでなく、対向基板２０側において格子状にパターニングされた遮光層２１によっても構成することができる。
非開口領域の交差部付近には、図２に示したＴＦＴ３０や保持容量１６が設けられている。遮光性を有する非開口領域の交差部付近にＴＦＴ３０を設けることにより、ＴＦＴ３０の光誤動作を防止するとともに、開口領域における開口率を確保している。交差部付近の非開口領域の幅は、交差部付近にＴＦＴ３０や保持容量１６を設ける関係上、他の部分に比べて広くなっている。
図４に示すように、ＴＦＴ３０は、各画素Ｐに対応して、Ｘ方向に延在する走査線３ａとＹ方向に延在するデータ線６ａとの交差部に設けられている。ＴＦＴ３０は、半導体層３０ａとゲート電極３０ｇとソース電極３１とドレイン電極３２とを有している。
半導体層３０ａは、ソース領域３０ｓと、ドレイン領域３０ｄと、チャネル領域３０ｃと、ソース領域３０ｓとチャネル領域３０ｃとの間に設けられた接合領域３０ｅと、チャネル領域３０ｃとドレイン領域３０ｄとの間に設けられた接合領域３０ｆと、を有するＬＤＤ（Lightly Doped Drain）構造を有している。半導体層３０ａは、走査線３ａとデータ線６ａとの交差部を通過してＸ方向に沿って延在し、平面視で走査線３ａと重なるように配置されている。なお、半導体層３０ａがＬＤＤ構造を有していない構成であってもよい。
走査線３ａは、データ線６ａとの交差部において、平面視でＹ方向両側に張り出した張出し部を有している。ゲート電極３０ｇは、Ｙ方向において半導体層３０ａを跨ぐように設けられている。ゲート電極３０ｇは、平面視で半導体層３０ａのチャネル領域３０ｃと重なっている。ゲート電極３０ｇのＹ方向における両端部は、半導体層３０ａを間に挟んで互いに対向するとともに、Ｘ方向に沿って延在するように設けられている。また、ゲート電極３０ｇのＹ方向における両端部は、平面視で走査線３ａの張出し部と重なっている。
半導体層３０ａのＹ方向における両端側には、平面視で半導体層３０ａを間に挟んで互いに対向しゲート電極３０ｇのＹ方向における両端部と重なるように、凹部７および凹部８が配置されている。凹部７は第１凹部７ａと第２凹部７ｂとで構成され、凹部８は第１凹部８ａと第２凹部８ｂとで構成される。凹部７および凹部８は、コンタクトホールとしての役割を果たす。ゲート電極３０ｇは、凹部７および凹部８の内部において走査線３ａに電気的に接続されている。凹部７および凹部８を含む非開口領域の交差部の構造については後述する。
データ線６ａは、走査線３ａとの交差部においてＸ方向に拡張された拡張部と、拡張部から半導体層３０ａのソース領域３０ｓ側に張り出すようにＸ方向に沿って延在する張出し部とを有している。データ線６ａの拡張部は、平面視でゲート電極３０ｇと重なっている。データ線６ａの張出し部は、平面視で走査線３ａおよび半導体層３０ａと重なっている。
半導体層３０ａのソース領域３０ｓ側の端部と平面視で重なるように、コンタクトホールＣＨ１が設けられている。データ線６ａはコンタクトホールＣＨ１を介して半導体層３０ａのソース領域３０ｓに電気的に接続されており、コンタクトホールＣＨ１を含む部分がソース電極３１となっている。
半導体層３０ａのドレイン領域３０ｄ側の端部と平面視で重なるように、コンタクトホールＣＨ２が設けられており、コンタクトホールＣＨ２を含む部分がドレイン電極３２となっている。また、コンタクトホールＣＨ２に隣り合うように、コンタクトホールＣＨ３が設けられている。コンタクトホールＣＨ２とコンタクトホールＣＨ３とは、島状に設けられた中継電極６ｂによって電気的に接続している。
画素電極１５は、走査線３ａやデータ線６ａと外縁部が重なるように設けられている。本実施形態では、画素電極１５は、走査線３ａと重なる位置に設けられた２つのコンタクトホールＣＨ３およびコンタクトホールＣＨ４と第１容量電極１６ｂとを介して、ドレイン電極３２に電気的に接続されている。
保持容量１６は、遮光性の第１容量電極１６ｂと、第１容量電極１６ｂに対向するように配置された透光性の第２容量電極１６ａとを有している。
第１容量電極１６ｂは、走査線３ａの張出し部と重なる部分と、張出し部と重なる部分から走査線３ａの延在方向とデータ線６ａの延在方向とに延びる部分とを有しており、非開口領域（図３参照）に配置されている。第１容量電極１６ｂは、画素Ｐ毎に独立して島状に設けられている。１つの画素Ｐを囲むようにして、画素Ｐの第１容量電極１６ｂと隣り合う画素Ｐの第１容量電極１６ｂとが配置され、遮光性の非開口領域を構成している。
第２容量電極１６ａは、第１容量電極１６ｂと平面的に重なるとともに、図示を省略するが、Ｙ方向において複数の画素Ｐに跨って設けられた本線部と本線部からＸ方向に突出した突出部とを有している。本線部および突出部は第１容量電極１６ｂおよびデータ線６ａや走査線３ａとほぼ同等の幅で設けられている。第２容量電極１６ａは、画素電極１５と第１容量電極１６ｂとが電気的に接続されるコンタクトホールＣＨ４を含む領域を除いて、第１容量電極１６ｂと重なるように設けられている。
また、図４では図示を省略するが、非開口領域内に走査線３ａやデータ線６ａと平面的に重なるように、遮光性のシールド層３５（図５参照）が形成されている。したがって、ＴＦＴ３０の半導体層３０ａは、平面的に走査線３ａ、データ線６ａ、シールド層３５、第１容量電極１６ｂ、第２容量電極１６ａが重なりあった非開口領域に設けられて遮光されている。
続いて、画素Ｐの構造について、図５を参照して説明する。図５は、図４のＡ−Ａ’線で切った画素の構造を示す概略断面図である。図５に示すように、素子基板１０上には、走査線３ａと、ＴＦＴ３０と、データ線６ａと、保持容量１６と、画素電極１５とが設けられている。
走査線３ａは、素子基板１０の上面１０ａに形成されている。走査線３ａは、例えばＡｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）などの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらを積層したものからなり、導電性と遮光性とを有している。
素子基板１０の上面１０ａと走査線３ａとを覆うように、第１絶縁層としての下地絶縁層１１ａが形成されている。下地絶縁層１１ａは、例えば酸化シリコンなどからなる。半導体層３０ａは、下地絶縁層１１ａ上に島状に形成されている。半導体層３０ａは、例えば多結晶シリコン膜からなり、不純物イオンが注入されて、前述したソース領域３０ｓ、接合領域３０ｅ、チャネル領域３０ｃ、接合領域３０ｆ、ドレイン領域３０ｄを有するＬＤＤ構造が形成されている。
下地絶縁層１１ａと半導体層３０ａとを覆うように、第２絶縁層としてのゲート絶縁層１１ｂが形成されている。さらに、ゲート絶縁層１１ｂ上には、ゲート絶縁層１１ｂを間に挟んでチャネル領域３０ｃに対向する位置に、ゲート電極３０ｇが形成されている。
ゲート絶縁層１１ｂとゲート電極３０ｇとを覆うように、第３絶縁層としての層間絶縁層１１ｃが形成されている。半導体層３０ａのソース領域３０ｓ側の端部と重なる位置に、層間絶縁層１１ｃとゲート絶縁層１１ｂとを貫通するコンタクトホールＣＨ１が形成されている。また、ドレイン領域３０ｄ側の端部と重なる位置には、層間絶縁層１１ｃとゲート絶縁層１１ｂとを貫通するコンタクトホールＣＨ２が形成されている。
層間絶縁層１１ｃ上には、データ線６ａと中継電極６ｂとが形成されている。データ線６ａおよび中継電極６ｂは、例えばＡｌ、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏなどの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらを積層したものからなり、導電性と遮光性とを有している。
データ線６ａおよび中継電極６ｂは、同じ材料を用いて導電膜を成膜し、これをパターニングすることによって得られる。また、データ線６ａおよび中継電極６ｂを形成する材料でコンタクトホールＣＨ１を埋めることによりソース電極３１が形成され、コンタクトホールＣＨ２を埋めることによりドレイン電極３２が形成されている。
データ線６ａと中継電極６ｂとを覆うように層間絶縁層１２が形成されている。層間絶縁層１２は、例えばシリコンの酸化物や窒化物からなる。層間絶縁層１２には、ＴＦＴ３０が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施されている。平坦化処理の方法としては、例えば化学的研磨処理（Chemical Mechanical Polishing；ＣＭＰ処理）やスピンコート処理などが挙げられる。
層間絶縁層１２上には、走査線３ａやデータ線６ａと平面的に重なるようにパターニングされたシールド層３５が形成されている。シールド層３５は、例えばＡｌなどの遮光性の導電部材からなり、侵入する電磁波を遮蔽してＴＦＴ３０を保護している。
シールド層３５と層間絶縁層１２とを覆うように層間絶縁層１３が形成されている。層間絶縁層１３は、例えばシリコンの酸化物や窒化物からなる。層間絶縁層１３にも、層間絶縁層１２と同様に平坦化処理が施されていてもよい。
中継電極６ｂと重なる位置に、層間絶縁層１３と層間絶縁層１２とを貫通するコンタクトホールＣＨ３が形成されている。層間絶縁層１３上には、平面視で中継電極６ｂおよびコンタクトホールＣＨ３と重なるように、第１容量電極１６ｂが形成されている。
第１容量電極１６ｂは、例えばＡｌ、ＴｉＮ（窒化チタン）などからなる単層膜あるいはこれらが積層された多層膜からなり、導電性と遮光性とを有している。第１容量電極１６ｂは、コンタクトホールＣＨ３の内部にも形成されている。これにより、第１容量電極１６ｂは、コンタクトホールＣＨ３を介して中継電極６ｂに電気的に接続され、ドレイン電極３２に電気的に接続されている。
層間絶縁層１３と第１容量電極１６ｂの外縁部分とを覆うように、保護層３７が形成されている。保護層３７は、例えば、シリコンの酸化物からなる保護膜を成膜し、この保護膜のうち誘電体層１６ｃが形成される領域を除くようにパターニングすることで形成される。保護膜を部分的に除去してパターニングする方法としては、例えば成膜された保護膜を部分的にドライエッチングする方法や、予め除去したい第１容量電極１６ｂの表面をレジストなどによってマスキングした状態で保護膜を成膜した後にレジストを除去するリフトオフ法などが挙げられる。
誘電体層１６ｃは、第１容量電極１６ｂと重なるように形成されている。誘電体層１６ｃは、例えば、第１容量電極１６ｂと保護層３７とを覆うように成膜した誘電体膜のうち、第１容量電極１６ｂのコンタクトホールＣＨ４と重なる部分を除くようにパターニングすることで形成される。誘電体膜としては、シリコン窒化膜や、酸化ハフニウム（ＨｆＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ3）などの単層膜、またはこれらの単層膜のうち少なくとも２種の単層膜を積層した多層膜を用いることができる。
さらに、誘電体層１６ｃ上には、誘電体層１６ｃとほぼ重なるように第２容量電極１６ａが形成されている。第１容量電極１６ｂが保護層３７と誘電体層１６ｃとによって覆われているので、例えば、第１容量電極１６ｂと第２容量電極１６ａとがともに同じ材料で構成されていたとしても、第２容量電極１６ａをパターニングする際に第１容量電極１６ｂがエッチングされてしまうなどの不具合を防止できる。
第１容量電極１６ｂおよび第２容量電極１６ａと、これらの電極に挟まれた誘電体層１６ｃとにより、保持容量１６が構成される。保持容量１６と保護層３７とを覆うように、層間絶縁層１４が形成されている。層間絶縁層１４は、例えばシリコンの酸化物や窒化物からなる。層間絶縁層１４にも、層間絶縁層１３と同様に平坦化処理が施されていてもよい。
第１容量電極１６ｂと重なる位置に、層間絶縁層１４を貫通するコンタクトホールＣＨ４が形成されている。画素電極１５は、層間絶縁層１４上に、平面視で第１容量電極１６ｂおよびコンタクトホールＣＨ４と重なるように形成されている。画素電極１５は、ＩＴＯなどの透明導電膜で成膜され、コンタクトホールＣＨ４の内部にも形成されている。これにより、画素電極１５は、コンタクトホールＣＨ４を介して第１容量電極１６ｂに電気的に接続され、コンタクトホールＣＨ３と中継電極６ｂとを介してドレイン電極３２に電気的に接続されている。
上述したように、第１容量電極１６ｂは、ＴＦＴ３０のドレイン電極３２に電気的に接続されるとともに、画素電極１５に電気的に接続されている。また、上述したように、第２容量電極１６ａの本線部は、データ線６ａの延在方向（Ｙ方向）において複数の画素Ｐに跨るように形成され、等価回路（図２参照）における容量線３ｂとしても機能している。第２容量電極１６ａには固定電位が与えられる。これにより、ＴＦＴ３０のドレイン電極３２を介して画素電極１５に与えられた電位を第２容量電極１６ａと第１容量電極１６ｂとの間において保持することができる。
次に、非開口領域の交差部の構造について、従来の交差部の構造と比較して説明する。図６は、第１の実施形態に係る液晶装置における非開口領域の交差部の構造を示す図である。詳しくは、図６（ａ）は交差部の構造を示す概略平面図であり、図６（ｂ）は図６（ａ）のＢ−Ｂ’線で切った概略断面図である。また、図８は、従来の非開口領域の交差部の構造の一例を示す図である。詳しくは、図８（ａ）は従来の交差部の構造の一例を示す概略平面図であり、図８（ｂ）は図８（ａ）のＢ−Ｂ’線で切った概略断面図である。なお、図６（ａ），（ｂ）および図８（ａ），（ｂ）では、層間絶縁層１２よりも上層の構成要素の図示を省略している。
まず、図６を参照して、本実施形態に係る非開口領域の交差部の構造を説明する。図６（ａ）に示すように、凹部７と凹部８とは、平面視で半導体層３０ａを間に挟んで、Ｙ方向において互いに対向するように配置されている。
凹部７は、平面視で走査線３ａと重なる第１凹部７ａと、第１凹部７ａから走査線３ａの外側に延在する第２凹部７ｂとを有している。第２凹部７ｂは、平面視でデータ線６ａと重なるように、Ｙ方向に沿って半導体層３０ａとは反対側に延びる部分を有している。
凹部８は、平面視で走査線３ａと重なる第１凹部８ａと、第１凹部８ａから走査線３ａの外側に延在する第２凹部８ｂとを有している。第２凹部８ｂは、平面視でデータ線６ａと重なるように、Ｙ方向に沿って半導体層３０ａとは反対側に延びる部分を有している。したがって、凹部７および凹部８は、平面視で凸形状となっている。
図６（ｂ）に示すように、第１凹部７ａおよび第１凹部８ａは、ゲート絶縁層１１ｂと下地絶縁層１１ａとを貫通して走査線３ａに到達している。第２凹部７ｂおよび第２凹部８ｂは、ゲート絶縁層１１ｂと下地絶縁層１１ａとを貫通するとともに素子基板１０の上面１０ａから窪んで形成されている。
このような構成の凹部７，８は、例えば、凹部７，８の領域に対応した開口部を有するマスクを用いたドライエッチング処理やウエットエッチング処理により形成することができる。なお、凹部７，８を形成するエッチング処理の際は、走査線３ａの形成材料に対して素子基板１０の材料のエッチング選択比が格段に高くなるようなエッチングガスやエッチング液を用いることが望ましい。
このようにすれば、平面視で走査線３ａと重なる領域において、走査線３ａが露出するまでゲート絶縁層１１ｂと下地絶縁層１１ａとをエッチングして第１凹部７ａおよび第１凹部８ａを形成できる。また、走査線３ａと重ならない領域においては、ゲート絶縁層１１ｂと下地絶縁層１１ａとをエッチングし、さらに素子基板１０の上面１０ａの側の一部をエッチングして第２凹部７ｂおよび第２凹部８ｂを形成することができる。
ゲート電極３０ｇは、第１凹部７ａから第２凹部７ｂの一部に亘って形成され、第１凹部８ａから第２凹部８ｂの一部に亘って形成されている。より具体的には、ゲート電極３０ｇは、第１凹部７ａおよび第１凹部８ａにおいて走査線３ａ上に形成されている。また、ゲート電極３０ｇは、第１凹部７ａから第２凹部７ｂの第１凹部７ａ側の壁部に沿って走査線３ａよりも下方まで連続して形成され、第１凹部８ａから第２凹部８ｂの第１凹部８ａ側の壁部に沿って走査線３ａよりも下方まで連続して形成されている。
したがって、ゲート電極３０ｇは、第１凹部７ａおよび第１凹部８ａにおいて走査線３ａの上面に接するとともに、第２凹部７ｂおよび第２凹部８ｂにおいて走査線３ａの側面に接している。なお、ゲート電極３０ｇは、第２凹部７ｂおよび第２凹部８ｂの壁部に沿って底部に到達するまで形成されていてもよい。
層間絶縁層１１ｃは、第１凹部７ａから第２凹部７ｂと第１凹部８ａから第２凹部８ｂとに亘り、ゲート電極３０ｇを覆って形成されている。層間絶縁層１１ｃは、第２凹部７ｂおよび第２凹部８ｂにおいては、壁部に沿って底部まで回り込んで形成されている。
データ線６ａは、層間絶縁層１１ｃを覆って形成されており、第２凹部７ｂの内部および第２凹部８ｂの内部に回り込むことで、間に層間絶縁層１１ｃを介してゲート電極３０ｇに沿うように走査線３ａよりも下方まで形成されている。これにより、半導体層３０ａ（チャネル領域３０ｃおよび接合領域３０ｆ）を挟んでＹ方向における両側の側方が、走査線３ａよりも下方までゲート電極３０ｇとデータ線６ａとにより二重に遮光される。
上述したように、ＴＦＴ３０の半導体層３０ａは、走査線３ａ、データ線６ａ、シールド層３５、第１容量電極１６ｂ、第２容量電極１６ａが重なりあった非開口領域に設けられて平面的に遮光されるとともに、ゲート電極３０ｇとデータ線６ａとにより側方も遮光される。すなわち、画素Ｐに色々な方向から光が入射したとしても、半導体層３０ａの少なくともチャネル領域３０ｃおよび接合領域３０ｆには光が入射しない立体的な遮光構造が採用されている。
一方、図８（ａ）に示すように、従来の非開口領域の交差部には、コンタクトホールとして機能する凹部７７，７８が半導体層３０ａの両側に配置されている。走査線３ａは、例えば、データ線６ａとの交差部において、Ｘ，Ｙ方向に拡張された平面視で四角形の拡張部を有している。凹部７７，７８は、例えば平面視でＸ方向が長い矩形状（長方形）であり、走査線３ａの拡張部の領域内に設けられている。したがって、凹部７７，７８のＹ方向における長さは、本実施形態の凹部７，８のＹ方向における長さと比べて小さい。
図８（ｂ）に示すように、凹部７７，７８はゲート絶縁層１１ｂと下地絶縁層１１ａとを貫通して走査線３ａに到達している。ゲート電極３０ｇは、凹部７７，７８の内部に回り込むように形成され、凹部７７，７８の内部で走査線３ａに接している。
層間絶縁層１１ｃは、ゲート電極３０ｇを覆って形成されている。層間絶縁層１１ｃは、凹部７７，７８のＹ方向における長さ（幅）が本実施形態の凹部７，８と比べて小さいため、凹部７７，７８におけるゲート電極３０ｇが形成されていない部分を埋めるように形成されている。
データ線６ａは、凹部７７，７８の内部が層間絶縁層１１ｃで埋められているため、凹部７７，７８の内部に回り込むことなく、層間絶縁層１１ｃを覆って形成されている。また、データ線６ａが凹部７７，７８の内部に回り込んだとしても、ゲート電極３０ｇとの間に層間絶縁層１１ｃが介在するため、凹部７７，７８の底部（走査線３ａ）まで到達することはない。
このように、従来の非開口領域の交差部の構造では、ＴＦＴ３０の半導体層３０ａは、走査線３ａおよびデータ線６ａと、図８では図示を省略するが、シールド層３５、第１容量電極１６ｂ、第２容量電極１６ａとが重なりあった非開口領域に設けられて平面的に遮光される。
しかしながら、ＴＦＴ３０の半導体層３０ａの側方の遮光は、ゲート電極３０ｇのみによるものとなる。したがって、凹部７７，７８の内部に導電膜を製膜してゲート電極３０ｇを形成する際に部分的に導電膜がない部分が生じた場合や、アニール処理によってゲート電極３０ｇの遮光性が低下した場合、半導体層３０ａに斜め方向から入射する光の遮光が不十分となる。そうすると、ＴＦＴ３０における光リーク電流の増大や光誤動作が生じて、フリッカーや表示ムラなど起こし液晶装置の表示品質が低下してしまうという課題がある。
これに対して、図６（ａ），（ｂ）に示すように、本実施形態の非開口領域の交差部の構造によれば、凹部７，８は、平面視で走査線３ａと重なる第１凹部７ａ，８ａと、第１凹部７ａ，８ａから走査線３ａの外側に拡張された第２凹部７ｂ，８ｂとを有している。そして、第２凹部７ｂ，８ｂは、データ線６ａが延在するＹ方向に沿って延在する部分を含むので、従来の非開口領域の交差部の構造と比べて、データ線６ａを容易に第２凹部７ｂ，８ｂの内部に入り込ませて形成することができる。
また、第２凹部７ｂ，８ｂは素子基板１０の上面１０ａから窪んで形成されており、ゲート電極３０ｇとデータ線６ａとが第２凹部７ｂ，８ｂにおいて走査線３ａよりも下方まで形成されているので、ＴＦＴ３０の半導体層３０ａの側方を走査線３ａよりも下方までゲート電極３０ｇとデータ線６ａとで遮光できる。すなわち、ＴＦＴ３０の半導体層３０ａを平面的に遮光するだけでなく側方も遮光する立体的な遮光構造により、半導体層３０ａに斜め方向から入射する光を確実に遮光できる。これにより、入射光に対して安定した駆動状態が得られるＴＦＴ３０を備えた表示品質が高い液晶装置１を提供できる。
（第２の実施形態）
＜電子機器＞
次に、第２の実施形態に係る電子機器について図７を参照して説明する。図７は、第２の実施形態に係る電子機器としてのプロジェクターの構成を示す概略図である。
図７に示すように、第２の実施形態に係る電子機器としてのプロジェクター（投射型表示装置）１００は、偏光照明装置１１０と、光分離素子としての２つのダイクロイックミラー１０４，１０５と、３つの反射ミラー１０６，１０７，１０８と、５つのリレーレンズ１１１，１１２，１１３，１１４，１１５と、３つの液晶ライトバルブ１２１，１２２，１２３と、光合成素子としてのクロスダイクロイックプリズム１１６と、投射レンズ１１７とを備えている。
偏光照明装置１１０は、例えば超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１０１と、インテグレーターレンズ１０２と、偏光変換素子１０３とを備えている。ランプユニット１０１と、インテグレーターレンズ１０２と、偏光変換素子１０３とは、システム光軸Ｌに沿って配置されている。
ダイクロイックミラー１０４は、偏光照明装置１１０から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１０５は、ダイクロイックミラー１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
ダイクロイックミラー１０４で反射した赤色光（Ｒ）は、反射ミラー１０６で反射した後にリレーレンズ１１５を経由して液晶ライトバルブ１２１に入射する。ダイクロイックミラー１０５で反射した緑色光（Ｇ）は、リレーレンズ１１４を経由して液晶ライトバルブ１２２に入射する。ダイクロイックミラー１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１１１，１１２，１１３と２つの反射ミラー１０７，１０８とで構成される導光系を経由して液晶ライトバルブ１２３に入射する。
光変調素子としての透過型の液晶ライトバルブ１２１，１２２，１２３は、クロスダイクロイックプリズム１１６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１，１２２，１２３に入射した色光は、映像情報（映像信号）に基づいて変調され、クロスダイクロイックプリズム１１６に向けて射出される。
クロスダイクロイックプリズム１１６は、４つの直角プリズムが貼り合わされて構成されており、その内面には赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１１７によってスクリーン１３０上に投射され、画像が拡大されて表示される。
液晶ライトバルブ１２１は、第１の実施形態の液晶装置１が適用されたものである。液晶ライトバルブ１２１は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２，１２３も同様である。
第２の実施形態に係るプロジェクター１００の構成によれば、複数の画素Ｐが高精細に配置されていても、光が透過する画素領域の開口率が高くＴＦＴ３０における光リーク電流の発生を抑止できる液晶装置１を備えているので、品質が高く明るいプロジェクター１００を提供することができる。
上述した実施形態は、あくまでも本発明の一態様を示すものであり、本発明の範囲内で任意に変形および応用が可能である。変形例としては、例えば、以下のようなものが考えられる。
（変形例１）
上記実施形態に係る液晶装置１は、画素電極１５および共通電極２３が光透過性を有する導電膜で形成された透過型の液晶装置であったが、本発明はこのような形態に限定されない。液晶装置１の画素電極１５または共通電極２３をアルミニウムなどの光反射性を有する導電膜で形成して、反射型の液晶装置としてもよい。画素電極１５を光反射性導電膜で形成すれば、対向基板２０側から入射した光が、素子基板１０側（画素電極１５）で反射して対向基板２０側から射出される間に光変調される。共通電極２３を光反射性導電膜で形成すれば、素子基板１０側から入射した光が、対向基板２０側（共通電極２３）で反射して素子基板１０側から射出される間に光変調される。
（変形例２）
上記の実施形態の電子機器（プロジェクター１００）では、液晶装置１が適用された３枚の液晶ライトバルブ１２１，１２２，１２３を備えていたが、本発明はこのような形態に限定されない。電子機器は、２枚以下の液晶ライトバルブ（液晶装置１）を備えた構成であってもよいし、４枚以上の液晶ライトバルブ（液晶装置１）を備えた構成であってもよい。
（変形例３）
上記実施形態に係る液晶装置１を適用可能な電子機器は、プロジェクター１００に限定されない。液晶装置１は、例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として好適に用いることができる。
１…液晶装置（電気光学装置）、３ａ…走査線、６ａ…データ線、７，８…凹部、７ａ，８ａ…第１凹部、７ｂ，８ｂ…第２凹部、１０…素子基板（電気光学装置用基板、第１基板）、１０ａ…上面、１１ａ…下地絶縁層（第１絶縁層）、１１ｂ…ゲート絶縁層（第２絶縁層）、１１ｃ…層間絶縁層（第３絶縁層）、１５…画素電極、２０…対向基板（第２基板）、３０…ＴＦＴ（スイッチング素子）、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｇ…ゲート電極、４０…液晶層（電気光学物質層）、１００…プロジェクター（電子機器）。

Claims (6)

  1. 半導体層とゲート電極とを有するスイッチング素子を備えた電気光学装置用基板であって、
    基板と、
    前記基板の上面の側に、第１方向に延在するように設けられた遮光性を有する走査線と、
    前記基板と前記走査線とを覆う第１絶縁層と、
    前記第１絶縁層上に、平面視で前記走査線と重なるように設けられた前記半導体層と、
    前記第１絶縁層と前記半導体層とを覆う第２絶縁層と、
    前記第１絶縁層と前記第２絶縁層とを貫通し、平面視で前記第１方向と交差する第２方向に前記半導体層を挟むように、前記半導体層の両側に設けられた凹部と、
    前記第２絶縁層上に平面視で前記走査線および前記半導体層のチャネル領域と重なるように設けられ、前記凹部の内部において前記走査線に電気的に接続された前記ゲート電極と、
    前記第２絶縁層と前記ゲート電極と前記凹部とを覆う第３絶縁層と、
    前記第３絶縁層上に、前記第２方向に延在するとともに、平面視で前記走査線、前記半導体層、前記ゲート電極、および前記凹部と重なるように設けられた遮光性を有するデータ線と、を備え、
    前記凹部は、平面視で前記走査線と重なる第１凹部と、前記第１凹部から前記走査線の外側に延在する第２凹部と、を有していることを特徴とする電気光学装置用基板。
  2. 請求項１に記載の電気光学装置用基板であって、
    前記第２凹部は、平面視で前記第２方向に沿って延びる部分を含むことを特徴とする電気光学装置用基板。
  3. 請求項２に記載の電気光学装置用基板であって、
    前記第２凹部は、前記第１絶縁層と前記第２絶縁層とを貫通するとともに前記基板の前記上面から窪んでおり、
    前記ゲート電極は、前記第１凹部において前記走査線上に形成され、前記第２凹部において前記走査線よりも下方まで形成されていることを特徴とする電気光学装置用基板。
  4. 請求項３に記載の電気光学装置用基板であって、
    前記データ線は、前記第２凹部において前記走査線よりも下方まで形成されていることを特徴とする電気光学装置用基板。
  5. 複数の画素電極と、前記複数の画素電極の各々に対応するスイッチング素子と、が設けられた第１基板と、
    前記第１基板に対向配置された第２基板と、
    前記第１基板と前記第２基板との間に設けられた電気光学物質層と、を備え、
    前記第１基板が、請求項１から４のいずれか一項に記載の電気光学装置用基板であることを特徴とする電気光学装置。
  6. 請求項５に記載の電気光学装置を備えていることを特徴とする電子機器。
JP2013006992A 2013-01-18 2013-01-18 電気光学装置用基板、電気光学装置、および電子機器 Expired - Fee Related JP6044358B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013006992A JP6044358B2 (ja) 2013-01-18 2013-01-18 電気光学装置用基板、電気光学装置、および電子機器
US14/154,776 US9082854B2 (en) 2013-01-18 2014-01-14 Electrooptic device substrate for shielding light from switching element, electrooptic device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013006992A JP6044358B2 (ja) 2013-01-18 2013-01-18 電気光学装置用基板、電気光学装置、および電子機器

Publications (2)

Publication Number Publication Date
JP2014137526A JP2014137526A (ja) 2014-07-28
JP6044358B2 true JP6044358B2 (ja) 2016-12-14

Family

ID=51207040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013006992A Expired - Fee Related JP6044358B2 (ja) 2013-01-18 2013-01-18 電気光学装置用基板、電気光学装置、および電子機器

Country Status (2)

Country Link
US (1) US9082854B2 (ja)
JP (1) JP6044358B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818880B2 (en) * 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
TWI578509B (zh) * 2015-07-23 2017-04-11 友達光電股份有限公司 畫素結構
KR102573853B1 (ko) * 2016-09-20 2023-09-01 삼성디스플레이 주식회사 발광 표시 장치
JP6597768B2 (ja) 2017-12-27 2019-10-30 セイコーエプソン株式会社 電気光学装置および電子機器
KR20200110573A (ko) * 2019-03-15 2020-09-24 삼성디스플레이 주식회사 표시 장치
JP7409115B2 (ja) * 2020-01-30 2024-01-09 セイコーエプソン株式会社 電気光学装置、および電子機器
EP4115233A4 (en) * 2020-03-02 2024-04-17 LEIA Inc. ANIMATED STATIC MULTI-VIEW DISPLAY DEVICE AND METHOD
JP7533122B2 (ja) 2020-10-27 2024-08-14 セイコーエプソン株式会社 電気光学装置、電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4349406B2 (ja) 2006-08-24 2009-10-21 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
JP4225347B2 (ja) 2006-12-15 2009-02-18 セイコーエプソン株式会社 電気光学装置及び電子機器
US8259248B2 (en) 2006-12-15 2012-09-04 Seiko Epson Corporation Electrooptic device and electronic device
US8144281B2 (en) * 2007-08-09 2012-03-27 Seiko Epson Corporation Electro-optical device having a light shielding film with first, second, and third portions
JP5104140B2 (ja) 2007-09-10 2012-12-19 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2010191163A (ja) 2009-02-18 2010-09-02 Seiko Epson Corp 電気光学装置及び電子機器
JP5663904B2 (ja) 2010-03-08 2015-02-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
JP2011203288A (ja) * 2010-03-24 2011-10-13 Seiko Epson Corp 電気光学装置及び電子機器
JP5609583B2 (ja) * 2010-11-19 2014-10-22 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
JP2012155198A (ja) * 2011-01-27 2012-08-16 Seiko Epson Corp 電気光学装置及び電子機器

Also Published As

Publication number Publication date
JP2014137526A (ja) 2014-07-28
US9082854B2 (en) 2015-07-14
US20140203285A1 (en) 2014-07-24

Similar Documents

Publication Publication Date Title
JP5834705B2 (ja) 電気光学装置、及び電子機器
JP6044358B2 (ja) 電気光学装置用基板、電気光学装置、および電子機器
JP6891502B2 (ja) 電気光学装置、電子機器
JP5794013B2 (ja) 電気光学装置および電子機器
JP2018101067A (ja) 電気光学装置、電子機器
JP5919636B2 (ja) 電気光学装置、電子機器、電気光学装置の製造方法
JP2012078624A (ja) 電気光学装置、電子機器
JP2015094880A (ja) 電気光学装置、および電子機器
US11081588B2 (en) Electro-optical device and electronic apparatus
JP2018136478A (ja) 電気光学装置、電気光学装置の製造方法、および電子機器
US11119376B2 (en) Electro-optical device and electronic apparatus
JP5919890B2 (ja) 電気光学装置、及び電子機器
JP5609583B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP2013182144A (ja) 電気光学装置、及び電子機器
JP2017083679A (ja) 表示装置および電子機器
JP5754207B2 (ja) 液晶装置および電子機器
JP6044700B2 (ja) 電気光学装置、及び電子機器
JP2012181308A (ja) 電気光学装置および電子機器
JP5849605B2 (ja) 電気光学装置、及び電子機器
JP5975141B2 (ja) 電気光学装置および電子機器
JP2016080809A (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP2020119999A (ja) 電気光学装置、電子機器
JP2012252033A (ja) 電気光学装置および電子機器
JP2012220753A (ja) 電気光学装置および電子機器
JP2016090827A (ja) 電気光学装置、電気光学装置の製造方法、電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160609

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161031

R150 Certificate of patent or registration of utility model

Ref document number: 6044358

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees