JP5663904B2 - 電気光学装置及びその製造方法、並びに電子機器 - Google Patents

電気光学装置及びその製造方法、並びに電子機器 Download PDF

Info

Publication number
JP5663904B2
JP5663904B2 JP2010050233A JP2010050233A JP5663904B2 JP 5663904 B2 JP5663904 B2 JP 5663904B2 JP 2010050233 A JP2010050233 A JP 2010050233A JP 2010050233 A JP2010050233 A JP 2010050233A JP 5663904 B2 JP5663904 B2 JP 5663904B2
Authority
JP
Japan
Prior art keywords
light
shielding film
insulating film
region
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010050233A
Other languages
English (en)
Other versions
JP2011186108A5 (ja
JP2011186108A (ja
Inventor
孝史 江上
孝史 江上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010050233A priority Critical patent/JP5663904B2/ja
Priority to US13/040,389 priority patent/US8130333B2/en
Publication of JP2011186108A publication Critical patent/JP2011186108A/ja
Publication of JP2011186108A5 publication Critical patent/JP2011186108A5/ja
Application granted granted Critical
Publication of JP5663904B2 publication Critical patent/JP5663904B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Electromagnetism (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、例えば液晶装置等の電気光学装置、及びその製造方法、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
この種の電気光学装置の一例である液晶装置として、例えば投射型表示装置の光変調手段（即ち、ライトバルブ）として用いられるものがある。ライトバルブには光源からの強力な光が入射するが、この際、ライトバルブ内のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を構成する半導体層に光が照射されると、光リーク電流が生じてしまい、表示画像にフリッカや画素ムラが生じてしまうという問題点がある。このような問題点に対し、入射光を遮る遮光手段として積層構造中に遮光膜が設けられることがある。
ここで、ＴＦＴはその製造工程において、半導体層にゲート電極をマスクとして不純物を注入することにより、自己整合的に形成されるものがある。例えば、特許文献１では、このようなＴＦＴにおいて、ゲート電極を、遮光性を有する導電性材料から形成すると共に、当該ゲート電極を半導体層に沿って設けられた溝を埋めるように設けることによって、半導体層に斜め方向から入射する光を遮光する技術が開示されている。また、特許文献２には、ゲート電極が、半導体層を自己整合的に形成する際にマスクとして機能する第１層と、半導体層への光源光の照射を防ぐために第１層に比べて広く形成された第２層とから構成することによって、ＴＦＴの自己整合的な形成を可能としつつ、ＴＦＴの遮光性を向上させる技術が開示されている。
特開２００８−７７０３０号公報 特開２００７−１４２３２０号公報
しかしながら、特許文献１及び特許文献２に開示されたＴＦＴは、その製造工程において、遮光膜として機能するゲート電極を形成した後に、半導体層に注入された不純物を活性化するためのアニール処理を行う必要がある。ゲート電極は例えばチタンナイトライド（ＴｉＮ）、タングステンシリサイド（ＷＳｉ）等などの比較的ＯＤ（Ｏｐｔｉｃａｌ Ｄｅｎｓｉｔｙ）値の高い遮光性材料から形成されるが、これらの材料はアニール処理によって高温に曝されるとＯＤ値が低下し、遮光性が低下してしまう。そのため、特許文献１及び特許文献２に開示されたＴＦＴでは、その製造工程及び構造上の特長から、遮光膜として機能するゲート電極の遮光性が、アニール処理によって低下してしまい、光リーク電流を十分に低減することが困難であるという技術的問題点がある。

本発明は、例えば上記問題点に鑑みてなされたものであり、自己整合的に形成可能なトランジスターにおいて、遮光性能を向上させることにより、光リーク電流を抑制可能な電気光学装置及びその製造方法、並びに電子機器を提供することを課題とする。
本発明の一態様の電気光学装置は、基板と、データ線と、前記データ線に交差する走査線と、画素電極と、（ｉ）前記データ線と電気的に接続された第１ソース・ドレイン領域、前記画素電極と電気的に接続された第２ソース・ドレイン領域、並びに前記第１ソース・ドレイン領域と前記第２ソース・ドレイン領域との間に配置されたチャネル領域を有する半導体層と、（ｉｉ）前記チャネル領域にゲート絶縁膜を介して対向するように配置されたゲート電極と、を有するトランジスターと、前記ゲート電極の上に配置される第１絶縁膜を介して前記ゲート電極と重なる部分を有するように配置され、前記第１絶縁膜を貫通するように配置された第１コンタクトホールを介して前記ゲート電極に電気的に接続された第１遮光膜と、前記半導体層と前記基板との間に配置される第２絶縁膜を介して前記半導体層に対向するように配置されており、前記第１絶縁膜、前記ゲート絶縁膜及び前記第２絶縁膜を貫通するように配置された第２コンタクトホールを介して前記第１遮光膜と電気的に接続された第２遮光膜と、を備え、前記第２遮光膜は前記走査線を兼ね、前記第１遮光膜の側から前記第２遮光膜の側を見たとき、前記第１遮光膜が配置される領域は前記第２遮光膜が配置される領域に含まれることを特徴とする。
上記の本発明に係る電気光学装置は、基板と、データ線と、前記データ線に交差する走査線と、画素電極と、（ｉ）前記データ線と電気的に接続された第１ソース・ドレイン領域、前記画素電極と電気的に接続された第２ソース・ドレイン領域、並びに前記第１ソース・ドレイン領域と前記第２ソース・ドレイン領域との間に配置されたチャネル領域を有する半導体層と、（ｉｉ）前記チャネル領域にゲート絶縁膜を介して対向するように配置されたゲート電極と、を有するトランジスターと、前記ゲート電極の上に配置される第１絶縁膜を介して前記ゲート電極と重なる部分を有するように配置され、前記第１絶縁膜を貫通するように配置された第１コンタクトホールを介して前記ゲート電極に電気的に接続された第１遮光膜と、前記半導体層と前記基板との間に配置される第２絶縁膜を介して前記半導体層に対向するように配置されており、前記第１絶縁膜、前記ゲート絶縁膜及び前記第２絶縁膜を貫通するように配置された第２コンタクトホールを介して前記第１遮光層と電気的に接続された第２遮光膜と、を備えることを特徴とする。
上記の本発明に係る電気光学装置は、基板上に、互いに交差するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応する画素毎に設けられた画素電極と、（ｉ）前記データ線と電気的に接続された第１ソース・ドレイン領域、前記画素電極と電気的に接続された第２ソース・ドレイン領域、並びに前記第１ソース・ドレイン領域及び前記第２ソース・ドレイン領域間に設けられたチャネル領域を有する半導体層と、（ｉｉ）前記チャネル領域にゲート絶縁膜を介して対向するように配置されたゲート電極を有するトランジスターと、前記ゲート電極より上側絶縁膜を介して上層側に前記ゲート電極と重なる部分を有して形成されると共に、前記上側絶縁膜に開孔された第１コンタクトホールを介して前記ゲート電極に電気的に接続された上側遮光膜と、前記半導体層より下側絶縁膜を介して下層側に形成されており、前記上側絶縁膜、前記ゲート絶縁膜及び前記下側絶縁膜を貫通するように開孔された第２コンタクトホールを介して前記上側遮光層と電気的に接続された下側遮光膜とを備える。

本発明の電気光学装置によれば、例えば、データ線から画素電極へ画像信号が制御され、所謂アクティブマトリックス方式による画像表示が可能となる。画像信号は、データ線及び画素電極間に電気的に接続されたトランジスターがオン又はオフされることによって、所定のタイミングでデータ線からトランジスターを介して画素電極に供給される。画素電極は、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明導電材料からなる透明電極であり、基板上に互いに交差するように設けられたデータ線及び走査線の交差に対応して、基板上において表示領域となるべき領域に例えばマトリックス状に複数設けられている。
トランジスターは、半導体層及びゲート電極を有してなる。半導体層は、第１ソース・ドレイン領域、第２ソース・ドレイン領域及びチャネル領域を有する。第１ソース・ドレイン領域はデータ線と電気的に接続されており、第２ソース・ドレイン領域は画素電極と電気的に接続されている。トランジスターは、オンオフのスイッチング動作に応じて、データ線から第１ソース・ドレイン領域に供給される画像信号を、第２ソース・ドレイン領域に電気的に接続された画素電極に出力する。
ゲート電極は、ゲート絶縁膜を介して対向するように配置されている。ゲート電極は、例えば、基板上で平面的に見て、チャネル領域に重なるように形成されている。そのため、本発明に係る電気光学装置の製造時において、ゲート電極は、イオンプランテーション法などによって半導体層に不純物を注入する際にマスクとして機能する。
本発明に係る上側遮光膜は、ゲート電極より上側絶縁膜を介して上層側に形成されている。そのため、半導体層に対して上層側から入射しようとする光源光を遮光することができ、半導体層における光リーク電流の発生を抑制することができる。本発明では特に、上側遮光膜は、基板上で平面的に見て、ゲート電極と重なる部分を有して形成されているため、より効果的に光リーク電流の発生を抑制することができる。
上側遮光膜は、ゲート電極との間に設けられた上側絶縁膜に開孔された第１コンタクトホールを介してゲート電極に電気的に接続されている。そのため、上側遮光膜はゲート電極と同電位が印加され、言い換えれば、上側遮光膜はゲート電極の一部としても機能する。
本発明に係る下側遮光膜は、半導体層より下側絶縁膜を介して下層側に形成されている。そのため、半導体層に対して下層側から入射しようとする光源光を遮光することができ、半導体層における光リーク電流の発生を抑制することができる。
下側遮光膜は、第２コンタクトホールを介して前記上側遮光層と電気的に接続されている。第２コンタクトホールは、上側絶縁膜、ゲート絶縁膜及び下側絶縁膜を貫通するように開孔されており、第２コンタクトホールの内壁に沿って上側遮光膜が形成されることによって、上側遮光膜が中継層としてゲート電極と下側遮光膜とを電気的に接続している。
ここで、上側遮光膜は第２コンタクトホールの内壁に沿って形成されるため、半導体層に対して側面側から入射しようとする光源光を遮光することができる。つまり、上側遮光膜のうち、第２のコンタクトホール内に設けられた部分が、壁状の遮光体として機能し、斜めに入射して半導体層に到達する入射光を遮光することができ、半導体層の遮光性をより一層向上することができる。
基板上にこのような積層構造を有する本発明に係る電気光学装置では、その製造時において、トランジスターを形成する際に、半導体層に注入された不純物を活性化するためのアニール処理を完了した後に、上側遮光膜を形成することが可能である。そのため、上側遮光膜は製造時に高温に曝されることがなく、そのＯＤ値も低下しない。その結果、良好な遮光性を有する上側遮光膜を備えるため、半導体層における光リーク電流の発生を効果的に抑制することができる。尚、本発明に係る電気光学装置の製造方法については後に詳述する。
以上説明したように、本発明によれば、自己整合的に形成可能なトランジスターを備えつつ、良好な遮光性能を有する電気光学装置を実現することが可能となる。
本発明の電気光学装置の一の態様では、前記ゲート電極及び前記上側遮光膜は、同じ材料から形成されている。
この態様によれば、ゲート電極に電気的に接続されている上側遮光膜は、ゲート電極と同じ材料から形成されている。そのため、ゲート電極及び上側遮光膜間の接合部のつきまわりを良好に形成することができ、当該接合部における接触抵抗を抑えることができる。
本発明の電気光学装置の他の態様では、前記半導体層は、前記第２ソース・ドレイン領域及び前記チャネル領域間に形成された接合領域を有し、前記上側遮光膜は、前記第１接合領域を囲むように形成されている。
この態様によれば、半導体層は接合領域を有する。接合領域は、具体的には例えば、トランジスターがＰＮＰ型トランジスター又はＮＰＮ型トランジスター（即ち、Ｎチャネル型トランジスター又はＰチャネル型トランジスター）として形成された場合のＰＮ接合領域を意味する。或いは、トランジスターがＬＤＤ構造を有する場合のＬＤＤ領域（即ち、イオンプランテーション法等の不純物打ち込みによって半導体層に不純物を打ち込んでなる不純物領域）を意味する。
本願発明者の研究によれば、接合領域に光が照射されると、トランジスターに光リーク電流が生じてしまうことが判明している。従って、上述の如く、接合領域を囲むように上側遮光膜を形成することによって、半導体層の遮光を強化し、光リーク電流の発生を効果的に抑制することができる。
尚、第１ソース・ドレイン領域及びチャネル領域間にも接合領域を設けてもよい。この場合、本願発明者の研究によれば、第１ソース・ドレイン領域及びチャネル領域間に形成された接合領域に光が照射された場合に比べ、第２ソース・ドレイン領域及びチャネル領域間に形成された接合領域に光が照射された場合の方が、トランジスターに光リーク電流が生じやすいことが判明している。従って、上述の如く、第２ソース・ドレイン領域及びチャネル領域間に形成された接合領域を重点的に囲むように上側遮光膜を形成することによって、効果的にリーク電流を抑制しつつ、必要以上の開口率の低下を防止することもできる。
本発明の電気光学装置の他の態様では、前記第２コンタクトホールは、前記基板上で平面的に見て、前記上側遮光膜が前記チャネル領域に重なる部分の脇から、前記半導体層に沿って形成されている。
この態様によれば、典型的には基板上で平面的に見て、或いは３次元的に見て、ゲート電極は、半導体層のチャネル領域に重なる部分の脇から、半導体層に沿って形成されている（以下、半導体層の長手方向に沿って、突出する部分を適宜「突出部」と称する）。
ここに、「チャネル領域に重なる脇」とは、両脇を意味してよい、即ち、一対の突出部が長手状に延びる半導体層の両側に突出してもよい。或いは、「チャネル領域に重なる脇」とは、片脇を意味してよい。また、「チャネル領域に重なる脇」とは、半導体層の長手方向に交わる方向にチャネル領域から距離があいており、突出部は、その根元側で半導体層から距離を隔てたまま突出していることを意味する。
更に、突出部は、ソース領域へ向う側にのみ半導体層の両脇又は片脇から突出していてもよいし、ドレイン領域へ向う側にのみ半導体層の両脇又は片脇から突出していてもよい。或いは、突出部は、ソース領域及びドレイン領域の各々へ向う側に突出していてもよい。即ち、突出部は、一つの半導体層が有する４つの脇から最大で４つまで突出していてもよい。
本発明の電気光学装置の他の態様では、前記上側遮光膜は、２以上のＯＤ値を有する。
この態様によれば、製造時において、トランジスターを形成する際に、半導体層に注入された不純物を活性化するためのアニール処理を完了した後に、上側遮光膜を形成することが可能である。従って、上側遮光膜は、半導体層に対して行われるアニール処理の影響を受けずに済むため、ＯＤ値が２以上という良好な遮光性を有する。
本発明の電気光学装置の他の態様では、前記第１コンタクトホールは、前記第２コンタクトホールと一体的に形成されている。
この態様によれば、第１コンタクトホールと第２コンタクトホールとの間に隙間が生じない。そのため、第１コンタクトホール及び第２コンタクトホールを埋めるように形成された上側遮光膜は、半導体層に対して一体的に壁状の遮光膜として機能し、遮光性能をより一層向上させることができる。
本発明の電気光学装置の製造方法は上記課題を解決するために、基板上に、互いに交差するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応する画素毎に設けられた画素電極と、（ｉ）前記データ線と電気的に接続された第１ソース・ドレイン領域、前記画素電極と電気的に接続された第２ソース・ドレイン領域、並びに前記第１ソース・ドレイン領域及び前記第２ソース・ドレイン領域間に設けられたチャネル領域を有する半導体層と、（ｉｉ）前記チャネル領域にゲート絶縁膜を介して対向するように配置されたゲート電極を有するトランジスターとを備える電気光学装置の製造方法であって、前記基板上に、下側遮光膜を形成する第１工程と、前記下側遮光膜上に下側絶縁膜を形成する第２工程と、前記下側絶縁膜上に、前記半導体層、前記ゲート絶縁膜及びゲート電極を形成する第３工程と、前記ゲート電極をマスクとして前記半導体層に不純物を注入し、アニール処理を行うことにより、前記注入された不純物を活性化させる第４工程と、前記第４工程の後に、前記ゲート電極上に上側絶縁膜を形成し、該上側絶縁膜に第１コンタクトホールを形成する第５工程と、前記下側絶縁膜、前記ゲート絶縁膜及び前記上側絶縁膜を貫通するように第２コンタクトホールを形成する第６工程と、前記基板上で平面的に見て、前記第１コンタクトホール及び第２コンタクトホールを介して、前記上側遮光膜と前記ゲート電極が電気的に接続されるように上側遮光膜を形成する第６工程とを備える。
本発明によれば、上述の電気光学装置（各種態様を含む）を好適に製造することができる。
本発明では特に、基板上に上側遮光膜を形成する第５工程の前に、第４工程においてアニール処理を行う。そのため、上側遮光膜はアニール処理によって高温に曝されることがない。具体的に説明すると、上述の背景技術では、その構造上の制約から、アニール処理が行われる前に基板上に上側遮光膜を形成する必要があるため、上側遮光膜がアニール処理によって高温に曝され、十分な遮光性を得ることが困難である。一方、本発明では、上側遮光膜が形成する前の段階でアニール処理を完了できるため、十分な遮光性を有する（典型的には、ＯＤ値が２以上という高い値を有する）上側遮光膜を備えた電気光学装置を製造することができる。
尚、第６工程において、上側遮光膜はゲート電極と同じ材料を含んで形成してもよい。また、前記第１コンタクトホール及び前記第２コンタクトホールは、同時に形成してもよい。前記第１コンタクトホール及び前記第２コンタクトホールは、一体的に形成してもよい。
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品質な画像を表示可能な、投射型表示装置、テレビ、携帯電話、電子手帳、携帯オーディオプレーヤ、ワードプロセッサ、デジタルカメラ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル等の各種電子機器を実現できる。
本発明の作用及び他の利得は次に説明する実施するための形態から明らかにされる。
本発明の実施形態に係る液晶装置の全体構成を示す平面図である。 図１のＨ−Ｈ´線断面図である。 本発明の実施形態に係る液晶装置の複数の画素部の等価回路図である。 本実施形態に係る液晶装置のゲート電極の平面形状を示す平面図である。 図４のＡ−Ａ´線断面図である。 図４のＢ−Ｂ´線断面図である。 本実施形態に係る液晶装置の製造方法の各工程における図５及び図６に示す断面の構成を、順を追って示す工程断面図である。 本実施形態に係る液晶装置の製造方法の各工程における図５及び図６に示す断面の構成を、図７と共に順を追って示す工程断面図である。 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
以下図面を参照しながら、本発明に係る電気光学装置及びその製造方法、並びに電子機器の各実施形態を説明する。尚、本実施形態では、電気光学装置の一例として、駆動回路内蔵型のＴＦＴアクティブマトリックス駆動方式の液晶装置を挙げる。
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側からみた平面図であり、図２は、図１のＨ−Ｈ´線断面図である。
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０及び対向基板２０が対向配置されている。ＴＦＴアレイ基板１０は、例えば、石英基板、ガラス基板、シリコン基板等の透明基板からなり、対向基板２０は、例えば、石英基板、ガラス基板等の透明基板からなる。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素１００ｃが設けられた領域に対応する、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂や熱硬化樹脂、又は紫外線・熱併用型硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。尚、ギャップ材を、シール材５２に混入されるものに加えて若しくは代えて、画像表示領域１０ａ又は画像表示領域１０ａの周辺に位置する周辺領域に、配置するようにしてもよい。
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。
ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。更に、外部回路接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成される。この積層構造の詳細な構成については図２では図示を省略してあるが、この積層構造の上に、ＩＴＯ等の透明材料からなる画素電極９ａが、画素毎に所定のパターンで島状に形成されている。
画素電極９ａは、後述する対向電極２１に対向するように、ＴＦＴアレイ基板１０上の画像表示領域１０ａに形成されている。ＴＦＴアレイ基板１０における液晶層５０の面する側の表面、即ち画素電極９ａ上には、配向膜１６が画素電極９ａを覆うように形成されている。
対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば対向基板２０における対向面上に平面的に見て、格子状に形成されている。対向基板２０において、遮光膜２３によって非開口領域が規定され、遮光膜２３によって区切られた領域が、例えばプロジェクタ用のランプや直視用のバックライトから出射された光を透過させる開口領域となる。尚、遮光膜２３をストライプ状に形成し、該遮光膜２３と、ＴＦＴアレイ基板１０側に設けられたデータ線等の各種構成要素とによって、非開口領域を規定するようにしてもよい。
遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して形成されている。遮光膜２３上に、画像表示領域１０ａにおいてカラー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図２には図示しないカラーフィルタが形成されるようにしてもよい。対向基板２０の対向面上における、対向電極２１上には、配向膜２２が形成されている。
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路７等に加えて、複数のデータ線６ａ
に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図３を参照して説明する。ここに図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリックス状に形成された複数の画素における各種素子、配線等の等価回路図である。
図３において、画像表示領域１０ａを構成するマトリックス状に形成された複数の画素の夫々には、画素電極９ａ、及び本発明に係る「トランジスター」の一例としてのＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、液晶装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
ＴＦＴ３０のゲートに走査線１１が電気的に接続されており、液晶装置は、所定のタイミングで、走査線１１にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１（図２参照）との間に形成される液晶容量と並列に蓄積容量７０が付加されている。蓄積容量７０は、画像信号の供給に応じて各画素電極９ａの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量７０の一方の電極は、画素電極９ａと並列してＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線３００に接続されている。蓄積容量７０によれば、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。尚、蓄積容量７０は、後述するように、ＴＦＴ３０へ入射する光を遮る内蔵遮光膜としても機能する。
次に、本実施形態に係る液晶装置のゲート電極の形状について図４乃至図６を参照して説明する。ここに、図４は、本実施形態に係る液晶装置のゲート電極の平面形状を示す平面図である。図５は、図４のＡ−Ａ´線断面図であり、図６は、図４のＢ−Ｂ´線断面図である。
尚、図４乃至図６では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、図４乃至図６では、説明の便宜上、導電性遮光膜７１０より上層側の構成要素の図示を省略している。
図４において、走査線１１はＸ方向に沿って延びており、ここでは図示しない、データ線６ａは、走査線１１と互いに交差するように、Ｙ方向に沿って延びている。走査線１１及びデータ線６ａが互いに交差する箇所の各々には画素スイッチング用のＴＦＴ３０が設けられている。
走査線１１、データ線６ａ、導電性遮光膜７１０及びＴＦＴ３０は、ＴＦＴアレイ基板１０上で平面的に見て、画素電極９ａ（図示せず）に対応する各画素の開口領域（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を囲む非開口領域内に配置されている。即ち、これらの走査線１１、データ線６ａ、導電性遮光膜７１０及びＴＦＴ３０は、表示の妨げとならないように、非開口領域内に配置されている。
図４及び図６において、ＴＦＴ３０は、半導体層１ａ及びゲート電極３１を含んで構成されている。
半導体層１ａは、例えばポリシリコンからなり、Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ´、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソース・ドレイン領域１ｄ及び画素電極側ソース・ドレイン領域１ｅからなる。即ち、ＴＦＴ３０はＬＤＤ構造を有している。ここで、データ線側ソース・ドレイン領域１ｂは本発明に係る「第１ソース・ドレイン領域」の一例であり、画素電極側ソース・ドレイン領域１ｅは本発明に係る「第２ソース・ドレイン領域」の一例である。また、画素電極側ＬＤＤ領域１ｃは、本発明に係る「接合領域」の一例である。
データ線側ソース・ドレイン領域１ｄ及び画素電極側ソース・ドレイン領域１ｅは、チャネル領域１ａ´を基準として、Ｙ方向に沿ってほぼミラー対称に形成されている。データ線側ＬＤＤ領域１ｂは、チャネル領域１ａ´及びデータ線側ソース・ドレイン領域１ｄ間に形成されている。画素電極側ＬＤＤ領域１ｃは、チャネル領域１ａ´及び画素電極側ソース・ドレイン領域１ｅ間に形成されている。
データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃはそれぞれ、データ線側ソース・ドレイン領域１ｄ及び画素電極側ソース・ドレイン領域１ｅよりも不純物の少ない低濃度な不純物領域として形成されている。このような不純物領域によれば、ＴＦＴ３０の非動作時において、ソース・ドレイン領域に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。本実施形態では特に、ＴＦＴ３０は、ゲート電極３１をマスクとしてイオンプランテーション法などにより不純物を高濃度に打ち込むことにより形成された自己整合型のトランジスターである。
図５及び図６に示すように、ゲート電極３１は、半導体層１ａよりも上層側に配置され、例えばチタンナイトライド（ＴｉＮ）、タングステンシリサイド（ＷＳｉ）等の比較的ＯＤ値の高い遮光性の導電材料からなる。ゲート電極３１は半導体層１ａに不純物を打ち込む際にマスクとして機能するため、図４に示すように、Ｙ方向における長さはチャネル領域１ａ´の長さと一致している。尚、ゲート電極３１及び半導体層１ａ間は、本発明に係る「ゲート絶縁膜」の一例としての絶縁膜２（図５及び図６参照）によって絶縁されている。
図５及び図６に示すように、導電性遮光膜７１０は、ＴＦＴアレイ基板１０上のＴＦＴ３０よりも、本発明に係る「上側絶縁膜」の一例としての層間絶縁膜４１（図６参照）を介して上層側に配置されており、ゲート電極３１と同じ材料、例えばチタンナイトライド（ＴｉＮ）、タングステンシリサイド（ＷＳｉ）等の比較的ＯＤ値の高い遮光性の導電材料からなる。
図４に示すように、導電性遮光膜７１０は、画素電極側ＬＤＤ領域１ｃの両側に沿うように延設された延設部７１０ａを有している。言い換えれば、導電性遮光膜７１０は、ゲート電極３１に重なると共に画素電極側ＬＤＤ領域１ｃをその両側から部分的に囲むような状態（即ち、いわば逆Ｕ字形状）を有している。尚、導電性遮光膜７１０は本発明に係る「上側遮光膜」の一例である。また、図４及び図５に示すように、絶縁膜２及び下地絶縁膜１２には、本発明に係る「第２コンタクトホール」の一例である溝８１０が形成されている。
図６に示すように、導電性遮光膜７１０は、層間絶縁膜４１に形成されたコンタクトホール８２０を介してゲート電極３１に電気的に接続されている。そのため、導電性遮光膜７１０はデート電極３１と同電位が印加される。尚、コンタクトホール８２０は本発明に係る「第１コンタクトホール」の一例である。
図４に示すように、本実施形態では特に、溝部８１０とコンタクトホール８２０とは一体的に形成されているため、溝部８１０とコンタクトホール８２０との間には隙間が生じない。従って、溝部８１０とコンタクトホール８２０を埋めるように形成された導電性遮光膜７１０は、半導体層１ａに対して一体的に壁状の遮光膜として機能し、遮光性能をより一層向上させることができる。
ここで、下地絶縁膜１２は、本発明に係る「下側絶縁膜」の一例である。尚、下地絶縁膜１２は、走査線１１からＴＦＴ３０を絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性の劣化を防止する機能を有する。
溝８１０は、絶縁膜２及び下地絶縁膜１２を貫通して、走査線１１に達するまで掘られており、溝８１０に形成された導電性遮光膜７１０は走査線１１と電気的に接続されている。そのため、溝８１０に形成された導電性遮光膜７１０は、３次元的に見て、半導体層１ａにおける画素電極側ＬＤＤ領域１ｃに沿った、壁状の遮光体として形成されている。
従って、画素電極側ＬＤＤ領域１ｃに対して斜めに入射する入射光（即ち、図４におけるＸ方向或いはＹ方向に沿った成分を有する入射光）を、溝８１０に形成された導電性遮光膜７１０によって遮ることができる。つまり、画素電極側ＬＤＤ領域１ｃの近傍に配置された壁状の遮光体として形成される溝８１０に形成された導電性遮光膜７１０によって、画素電極側ＬＤＤ領域１ｃに対して斜めに入射する入射光に対する遮光性能を強化することができる。この結果、半導体層１ａにおける光リーク電流を抑制し、画像表示におけるフリッカや画素ムラを低減することができる。
尚、溝８１０を画素電極側ＬＤＤ領域１ｃの片側（即ち、図５中の左側又は右側）のみに設けて、導電性遮光膜７１０を画素電極側ＬＤＤ領域１ｃの片側のみに形成してもよい。この場合にも画素電極側ＬＤＤ領域１ｃに対して斜めに入射する入射光に対する遮光性能を相応に強化することができる。但し、遮光性能を強化するという観点からは、本実施形態のように、画素電極側ＬＤＤ領域１ｃの両側に導電性遮光膜７１０を形成することが望ましい。
図５及び図６に示すように、走査線１１は、半導体層１ａよりも下地絶縁膜１２を介して下層側に配置されており、例えばタングステン（Ｗ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）等の高融点金属材料等の遮光性の導電材料からなる。走査線１１は、ＴＦＴアレイ基板１０上で平面的に見て、Ｘ方向に沿うように、ストライプ状にパターニングされた本線部１１ｘと、該本線部１１ｘからＹ方向に沿って延在する延在部１１ｙとを有している。
図４に示すように、走査線１１は、ＴＦＴ３０のチャネル領域１ａ´、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソース・ドレイン領域１ｄ及び画素電極側ソース・ドレイン領域１ｅに対向する領域を含むように形成されている。よって、走査線１１によって、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してＴＦＴ３０のチャネル領域１ａ´を殆ど或いは完全に遮光できる。即ち、走査線１１は、走査信号を供給する配線として機能すると共に戻り光に対するＴＦＴ３０の遮光膜として機能することが可能である。従って、液晶装置の動作時に、ＴＦＴ３０における光リーク電流は低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。
また、図４に示すように、導電性遮光膜７１０は、画素電極側ＬＤＤ領域１ｃを囲むように形成されている。このため、導電性遮光膜７１０、ゲート電極３１及び走査線１１によって、画素電極側ＬＤＤ領域１ｃに向かう入射光の大部分を遮ることができる。
ここで、本願発明者は、ＴＦＴ３０の動作時に、画素電極側ＬＤＤ領域１ｃにおいて、データ線側ＬＤＤ領域１ｂに比べて光リーク電流が相対的に発生しやすいと結論づけている。即ち、ＴＦＴ３０の動作時に、画素電極側ＬＤＤ領域１ｃに光が照射された場合には、データ線側ＬＤＤ領域１ｂに光が照射された場合よりも、ＴＦＴ３０における光リーク電流が発生しやすいと結論づけている。従って、上述の如く、導電性遮光膜７１０を形成することによって、光リーク電流が相対的に生じ易い画素電極側ＬＤＤ領域１ｃに対する遮光性能を高めることができ、ＴＦＴ３０に流れる光リーク電流を効果的に低減できる。
図６に示すように、導電性遮光膜７１０の上層側には層間絶縁膜４２を介して、データ線側ソース・ドレイン領域１ｄと、コンタクトホール８１を介して、電気的に接続されている中継電極７２０と、画素電極側ソース・ドレイン領域１ｅと、コンタクトホール８３を介して、電気的に接続されている中継電極７３０とが形成されている。
このような中継電極７２０及び７３０を設けることによって、該中継電極７２０及び７３０の上層側に配置される、例えばデータ線６ａや画素電極９ａ等と、半導体層１ａとの間における電気抵抗を低減したり、断線を防止することができる。
以上説明したように、このような積層構造を有する液晶装置では、その製造時において、ＴＦＴ３０を形成する際に、半導体層１ａに注入された不純物を活性化するためのアニール処理を完了した後に、導電性遮光膜７１０を形成することが可能である。そのため、導電性遮光膜７１０は製造時に高温に曝されることがなく、そのＯＤ値も低下しない。その結果、良好な遮光性を有する導電性遮光膜７１０を備えるため、半導体層１ａにおける光リーク電流の発生を効果的に抑制することができる。
＜製造方法＞
次に、図７及び図８を参照しながら、上述した本実施形態の液晶装置の製造方法を説明する。図７及び図８は、製造方法の各工程における図５及び図６に示す断面の構成を、順を追って示す工程断面図である。
図７（ａ）において、例えばシリコン基板、石英基板、ガラス基板等の基板１０を用意する。ここで、好ましくはＮ2（窒素）等の不活性ガス雰囲気下、約８５０〜１３００℃、より好ましくは１０００℃の高温で熱処理し、後に実施される高温プロセスにおいて基板１０に生じる歪みが少なくなるように前処理しておく。
続いて、このように処理された基板１０の全面に、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリング法などにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光層を形成した後、例えばフォトリソグラフィ法及びエッチング処理により、図４に示したようなパターンの走査線１１を形成する。
続いて、走査線１１の上に、例えば、常圧又は減圧ＣＶＤ法等により窒化シリコン膜、酸化シリコン膜等からなる下地絶縁層１２を形成する。そして、下地絶縁層１２の上に、半導体層１ａとなるポリシリコン膜を固相成長させ、例えばフォトリソグラフィ法及びエッチング処理を施すことにより、図４に示した所定パターンを有する半導体層１ａを形成する。半導体層１ａ上にはゲート絶縁膜となる絶縁膜２を形成する。
絶縁膜２上には、チタンナイトライド（ＴｉＮ）、タングステンシリサイド（ＷＳｉ）等の比較的ＯＤ値の高い遮光性の導電材料からゲート電極３１となるべき導電層を形成する。当該導電層は、例えばフォトリソグラフィ法及びエッチング処理を施すことにより、図４に示した所定パターンを有するゲート電極３１として形成される。
続いて図７（ｂ）に示すように、ゲート電極３１上にレジスト膜６０を形成し、当該レジスト膜６０をマスクとして上層側から、例えばイオンプランテーション法によって不純物を打ち込む。ＴＦＴアレイ基板１０上で平面的に見て、レジスト膜６０に重なる領域には、レジスト膜６０によって不純物が遮られ、データ線側ソース・ドレイン領域１ｄ及び画素電極側ソース・ドレイン領域１ｅに相当する領域とその他の領域との間に、打ち込まれる不純物の濃度差を形成する。
続いて、図７（ｃ）に示すように、レジスト膜６０を除去した上で、ゲート電極３１をマスクとして上層側から、例えばイオンプランテーション法によって不純物を打ち込むことによって、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソース・ドレイン領域１ｄ、画素電極側ソース・ドレイン領域１ｅ及びチャネル領域１ａ´を自己整合的に形成する。

その後、不純物が打ち込まれた半導体層１ａにアニール処理を施すことによって、半導体層１ａに打ち込まれた不純物の活性化を行い、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソース・ドレイン領域１ｄ、画素電極側ソース・ドレイン領域１ｅ及びチャネル領域１ａ´を形成する。
続いて、図７（ｄ）に示すように、ＴＦＴ３０上に層間絶縁膜４１を積層し、溝８１０及びコンタクトホール８２０を例えばフォトリソグラフィ法及びエッチング処理を施すことにより、開孔する。溝８１０は、その底部に走査線１１の表面が露出するように深く形成される。また、コンタクトホール８２０は、その底部にゲート電極３１の表面が露出するように深く形成される。
続いて、図８（ｅ）に示すように、上層側から溝８１０及びコンタクトホール８２０を埋めるように（即ち、少なくとも内壁を覆うように）導電性遮光膜７１０になるべき導電膜を形成する。当該導電膜は、例えばチタンナイトライド（ＴｉＮ）、タングステンシリサイド（ＷＳｉ）等の比較的ＯＤ値の高い遮光性の導電材料から形成される。当該導電膜は、例えばフォトリソグラフィ法及びエッチング処理を施すことにより、図４乃至図６に示した所定パターンを有する導電性遮光膜７１０として形成される。

このように、導電性遮光膜７１０は半導体層１ａに施されるアニール処理が完了した後に形成されるため、高温に曝されることはない。そのため、例えばチタンナイトライド（ＴｉＮ）、タングステンシリサイド（ＷＳｉ）等の遮光性材料のＯＤを低下させることがない。従って、遮光性に優れた導電性遮光膜７１０を形成することができ、半導体層１ａにおける光リーク電流の発生を効果的に抑制することが可能となる。
続いて図８（ｆ）に示すように、導電性遮光膜７１０の上層側には層間絶縁膜４２を形成し、当該層間絶縁膜４２にコンタクトホール８１及び８３を開孔する。そして、コンタクトホール８１及び８３を埋めるように中継電極７２０及び７３０を形成することにより、本実施形態に係る液晶装置が完成する。
＜電子機器＞
次に、図９を参照しながら、上述した液晶装置を電子機器の一例であるプロジェクタに適用した場合を説明する。上述した液晶装置は、プロジェクタのライトバルブとして用いられている。図９は、プロジェクタの構成例を示す平面図である。
図９に示すように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等の構成を有しており、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像は、液晶パネル１１１０Ｇによる表示像に対して左右反転することが必要となる。
尚、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
尚、図９を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板及び電気光学装置、並びに電子機器もまた本発明の技術的範囲に含まれるものである。
１ａ…半導体層、１ａ´…チャネル領域、１ｂ…データ線側ＬＤＤ領域、１ｃ…画素電極側ＬＤＤ領域、１ｄ…データ線側ソース・ドレイン領域、１ｅ…画素電極側ソース・ドレイン領域、２…絶縁膜、１１…走査線、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１２…下地絶縁膜、２０…対向基板、２１…対向電極、３１…ゲート電極、４１、４２…層間絶縁膜、５０…液晶層、７１０…導電性遮光膜、８１０…溝

Claims (11)

  1. 基板と、
    データ線と、
    前記データ線に交差する走査線と、
    画素電極と、
    （ｉ）前記データ線と電気的に接続された第１ソース・ドレイン領域、前記画素電極と電気的に接続された第２ソース・ドレイン領域、並びに前記第１ソース・ドレイン領域と前記第２ソース・ドレイン領域との間に配置されたチャネル領域を有する半導体層と、（ｉｉ）前記チャネル領域にゲート絶縁膜を介して対向するように配置されたゲート電極と、を有するトランジスターと、
    前記ゲート電極の上に配置される第１絶縁膜を介して前記ゲート電極と重なる部分を有するように配置され、前記第１絶縁膜を貫通するように配置された第１コンタクトホールを介して前記ゲート電極に電気的に接続された第１遮光膜と、
    前記半導体層と前記基板との間に配置される第２絶縁膜を介して前記半導体層に対向するように配置されており、前記第１絶縁膜、前記ゲート絶縁膜及び前記第２絶縁膜を貫通するように配置された第２コンタクトホールを介して前記第１遮光膜と電気的に接続された第２遮光膜と、
    を備え、
    前記第２遮光膜は前記走査線を兼ね、
    前記第１遮光膜の側から前記第２遮光膜の側を見たとき、前記第１遮光膜が配置される領域は前記第２遮光膜が配置される領域に含まれることを特徴とする電気光学装置。
  2. 前記ゲート電極と前記第１遮光膜とは、同じ材料を含んでいることを特徴とする請求項１に記載の電気光学装置。
  3. 前記半導体層は、
    前記第２ソース・ドレイン領域と前記チャネル領域との間に配置された接合領域を有し、
    前記第１遮光膜は、前記接合領域を囲むように配置されていることを特徴とする請求項１または２に記載の電気光学装置。
  4. 前記第２コンタクトホールは、平面視して、前記第１遮光膜が前記チャネル領域に重な
    る部分の脇から、前記半導体層に沿って形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
  5. 前記第１遮光膜は、２以上のＯＤ値を有することを特徴とする請求項１乃至４のいずれか一項に記載の電気光学装置。
  6. 前記第１コンタクトホールは、前記第２コンタクトホールと一体的に形成されていることを特徴とする請求項１乃至５のいずれか一項に記載の電気光学装置。
  7. 基板の上に第２遮光膜を形成する第１工程と、
    前記第２遮光膜の上に第２絶縁膜を形成する第２工程と、
    前記第２絶縁膜の上に、半導体層、ゲート絶縁膜及びゲート電極を形成する第３工程と、
    前記ゲート電極をマスクとして前記半導体層に不純物を注入し、アニール処理を行うことにより、注入された前記不純物を活性化させる第４工程と、
    前記第４工程の後に、前記ゲート電極の上に第１絶縁膜を形成し、該第１絶縁膜に第１コンタクトホールを形成する第５工程と、
    前記第２絶縁膜、前記ゲート絶縁膜及び前記第１絶縁膜を貫通するように第２コンタクトホールを形成する第６工程と、
    平面視して、前記第１コンタクトホール及び前記第２コンタクトホールを介して、第１遮光膜と前記ゲート電極が電気的に接続されるように前記第１遮光膜を形成する第６工程と、
    を備え、
    前記第１遮光膜の側から前記第２遮光膜の側を見たとき、前記第１遮光膜が配置される領域は前記第２遮光膜が配置される領域に含まれることを特徴とする電気光学装置の製造方法。
  8. 前記第１遮光膜は前記ゲート電極と同じ材料を含むことを特徴とする請求項７に記載の電気光学装置の製造方法。
  9. 前記第１コンタクトホールと前記第２コンタクトホールとは、同時に形成されることを特徴とする請求項７または８に記載の電気光学装置の製造方法。
  10. 前記第１コンタクトホール及び前記第２コンタクトホールは、一体的に形成されることを特徴とする請求項７乃至９のいずれか一項に記載の電気光学装置の製造方法。
  11. 請求項１乃至６のいずれか一項に記載の電気光学装置を具備することを特徴とする電子機器。
JP2010050233A 2010-03-08 2010-03-08 電気光学装置及びその製造方法、並びに電子機器 Active JP5663904B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010050233A JP5663904B2 (ja) 2010-03-08 2010-03-08 電気光学装置及びその製造方法、並びに電子機器
US13/040,389 US8130333B2 (en) 2010-03-08 2011-03-04 Electric optical device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010050233A JP5663904B2 (ja) 2010-03-08 2010-03-08 電気光学装置及びその製造方法、並びに電子機器

Publications (3)

Publication Number Publication Date
JP2011186108A JP2011186108A (ja) 2011-09-22
JP2011186108A5 JP2011186108A5 (ja) 2013-04-11
JP5663904B2 true JP5663904B2 (ja) 2015-02-04

Family

ID=44530530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010050233A Active JP5663904B2 (ja) 2010-03-08 2010-03-08 電気光学装置及びその製造方法、並びに電子機器

Country Status (2)

Country Link
US (1) US8130333B2 (ja)
JP (1) JP5663904B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI447983B (zh) * 2011-05-24 2014-08-01 Au Optronics Corp 半導體結構以及有機電致發光元件
JP2013080040A (ja) 2011-10-03 2013-05-02 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
KR102067669B1 (ko) 2012-11-06 2020-01-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102050460B1 (ko) * 2012-11-30 2019-11-29 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치
JP6044358B2 (ja) 2013-01-18 2016-12-14 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、および電子機器
JP2016134388A (ja) * 2015-01-15 2016-07-25 株式会社ジャパンディスプレイ 表示装置
TWI578509B (zh) * 2015-07-23 2017-04-11 友達光電股份有限公司 畫素結構
JP6977561B2 (ja) * 2015-11-18 2021-12-08 ソニーグループ株式会社 半導体装置および投射型表示装置
TWI559511B (zh) * 2016-03-03 2016-11-21 友達光電股份有限公司 導電元件基板、導電元件基板的製造方法以及顯示面板
CN107154346B (zh) * 2017-05-19 2021-03-16 京东方科技集团股份有限公司 一种膜层的掺杂方法、薄膜晶体管及其制作方法
CN108459445B (zh) * 2018-03-30 2021-05-18 上海天马微电子有限公司 一种液晶显示面板、显示装置及液晶显示面板的制备方法
KR102621005B1 (ko) * 2018-12-26 2024-01-05 삼성디스플레이 주식회사 유기 발광 표시 장치
JP7491144B2 (ja) 2020-08-27 2024-05-28 セイコーエプソン株式会社 電気光学装置、および電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307181B2 (ja) * 1995-07-31 2002-07-24 ソニー株式会社 透過型表示装置
JP3356429B2 (ja) * 2000-04-11 2002-12-16 日本電気株式会社 液晶表示装置および液晶プロジェクタ装置
JP4233307B2 (ja) * 2002-11-05 2009-03-04 シャープ株式会社 アクティブマトリクス基板および表示装置
JP4100351B2 (ja) * 2004-02-09 2008-06-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP4876548B2 (ja) 2005-11-22 2012-02-15 セイコーエプソン株式会社 電気光学装置の製造方法
JP4241777B2 (ja) * 2006-07-25 2009-03-18 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4349406B2 (ja) 2006-08-24 2009-10-21 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
JP5104140B2 (ja) * 2007-09-10 2012-12-19 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2009139417A (ja) * 2007-12-03 2009-06-25 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器

Also Published As

Publication number Publication date
US20110215337A1 (en) 2011-09-08
JP2011186108A (ja) 2011-09-22
US8130333B2 (en) 2012-03-06

Similar Documents

Publication Publication Date Title
JP5663904B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP5245333B2 (ja) 電気光学装置及び電子機器
JP5532568B2 (ja) 電気光学装置及び電子機器
WO2001081994A1 (fr) Dispositif electro-optique, affichage par projection et procede de fabrication dudit dispositif electro-optique
JP5381031B2 (ja) 電気光学装置及び電子機器
JP2009122253A (ja) 電気光学装置及び電子機器
JP4211644B2 (ja) 電気光学装置の製造方法
JP2009047967A (ja) 電気光学装置及び電子機器
JP2009122256A (ja) 電気光学装置及び電子機器
JP2008040399A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2010096966A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2000081636A (ja) 電気光学装置及びその製造方法並びに電子機器
JP5104140B2 (ja) 電気光学装置及び電子機器
JP5298480B2 (ja) 電気光学装置及び電子機器
JP2011186285A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2011203288A (ja) 電気光学装置及び電子機器
JP5292738B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2006253173A (ja) 電気光学装置、その製造方法、及び電子機器
JP2009300477A (ja) 電気光学装置及び電子機器
JP3991567B2 (ja) 電気光学装置及び電子機器
JP2010008635A (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
JP2011221119A (ja) 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP5343476B2 (ja) 電気光学装置及び電子機器
JP2010072219A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP4984911B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141124

R150 Certificate of patent or registration of utility model

Ref document number: 5663904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250