JP2000081636A - 電気光学装置及びその製造方法並びに電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 電気光学装置において、比較的簡単な構成を
用いて、画像表示領域やシール領域における各種配線や
素子の存在に起因する段差を低減する。 【解決手段】 電気光学装置（１００）は、一対の基板
間に挟持された電気光学物質層（５０）と、ＴＦＴアレ
イ基板（１０）にマトリクス状に設けられた画素電極
（１１）とを備える。ＴＦＴアレイ基板は、データ線
（６ａ）、走査線（３ａ）、容量線（３ｂ）及びＴＦＴ
がある非開口領域において凹状に窪んで形成されてお
り、更に、 シール領域おいても引き出し配線（３０
１、４０２）に対向する領域が凹状に窪んで形成されて
いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下適宜、ＴＦＴ(Thin Film Transistor)と称す）駆
動、薄膜ダイオード（以下適宜、ＴＦＤ(Thin Film Dio
de)と称す）駆動等によるアクティブマトリクス駆動方
式やパッシブマトリクス駆動方式の電気光学装置及びそ
の製造方法の技術分野に属する。

【０００２】

【従来の技術】従来、電気光学装置の一例として液晶装
置においては一般に、一対の基板間で画素電極及び対向
電極上に各々所定方向にラビング処理が施された一対の
配向膜が設けられており、これらの配向膜間に液晶等の
電気光学物質が所定の配向状態で挟持されている。そし
て、動作時には、この電気光学物質に両電極から電界が
印加され、電気光学物質の配向状態は変化され、電気光
学装置の画像表示領域内で表示が行われる。

【０００３】従って、この種の電気光学装置において
は、データ線、走査線、容量線等の配線やＴＦＴ、ＴＦ
Ｄ等の画素駆動用の駆動素子などを形成した領域と、こ
れらの配線や駆動素子などが形成されていない領域（特
に画像表示用の入射光が通過する各画素の開口領域等）
における基板上の合計層厚の差による凹凸を、仮にその
まま電気光学物質に接する面（配向膜）にまで残したと
すると、その凹凸の程度に応じて電気光学物質に配向不
良（ディスクリネーション）が発生して、各画素の画像
の劣化につながる。より具体的には、各開口領域が窪ん
だ凹凸面上に形成された配向膜に対してラビング処理を
施したのでは、この凹凸に応じて配向膜表面に配向規制
力のばらつきが生じ、この凹凸で電気光学物質の配向不
良が発生してコントラストが変化してしまう。即ち、電
気光学物質の配向不良が起こると、例えば、電気光学物
質電圧非印加時において白表示となるノーマリーホワイ
トモードであれば、配向不良の箇所で白抜け現象が起こ
り、コントラストが低下すると共に精細度も低下してし
まう。このような事態を避けるべく、配向膜間の距離
（電気光学物質の層厚）を均等且つ所定値に保ち、配向
膜に対するラビング処理を基板の全面に渡って均等且つ
適切に施すためには、画像表示領域内に位置する画素部
を平坦化することは非常に重要である。

【０００４】他方、この種の電気光学装置においては一
般に、上述の配線や駆動素子などが形成された両基板間
には、シール材により囲まれた空間に電気光学物質が封
入され、電気光学物質層が形成される。シール材は、両
基板をそれらの周辺で貼り合わせるための、例えば光硬
化性樹脂や熱硬化性樹脂からなる接着剤である。特に小
型の電気光学装置であれば、数μｍ程度の外径を持つビ
ーズ状やファイバ状のギャップ材を混入したシール材に
より基板間ギャップを制御しているが、シール領域（シ
ール材により接着されている領域）においては、電気光
学物質に対向する画像表示領域から周辺領域に至る走査
線及びデータ線の引き出し配線が配線されているため、
引き出し配線の有無により段差が発生する。このように
段差があると、ギャップ材によるギャップ制御が困難に
なると共にギャップ材による応力集中が引き出し配線の
断線やショートの原因となるため、このようなシール領
域を平坦化することも非常に重要である。

【０００５】

【発明が解決しようとする課題】しかしながら、前述の
如き画素部における平坦化のためには、例えば、薄膜ト
ランジスタを構成する各薄膜間や各種配線を構成する各
薄膜間を絶縁するために設けられた複数の層間絶縁膜の
うちの一つ又は複数を、配線や駆動素子などが形成され
た各画素の非開口領域における厚みが各開口領域におけ
る厚みよりも薄くなるように形成する必要が生じる。或
いは、電気光学物質に最も近い側にある層間絶縁膜の上
面を、ＣＭＰ（Chemical Mechanical Polishing）処理
を施すことにより又はスピンコート等によりＳＯＧ（Sp
in On Glass）を形成することにより、平坦化する必要
が生じる。

【０００６】他方、前述の如きシール領域における平坦
化のためにも、複数の層間絶縁膜のうちの一つ又は複数
を、引き出し配線が形成された箇所における厚みが引き
出し配線が形成されていない箇所における厚みよりも薄
くなるように形成する必要が生じる。或いは、シール材
に最も近い側にある層間絶縁膜の上面を、ＣＭＰ処理を
施すことにより又はスピンコート等によりＳＯＧを形成
することにより、平坦化する必要が生じる。

【０００７】従って、いずれの場合にも、製造工程が複
雑化し、歩留まりの低下及びコスト上昇を招くという問
題点がある。

【０００８】特に、各層間絶縁膜は、あまり厚く（例え
ば、１００００オングストローム程度に）したのでは、
クラックが発生し易くなってしまう。他方で、あまり薄
く（例えば、数百オングストローム程度に）したので
は、当該絶縁膜を介して絶縁された二つの導電膜間で電
界が作用し易くなってしまう。例えば、ＴＦＴのゲート
絶縁膜と反対側にある薄い層間絶縁膜がゲート絶縁膜と
して作用してバックチャネルが形成されたり、 容量が
付加されてしまったりする。また、欠陥のない薄い絶縁
膜を形成することは基本的に困難であり、良品率の低下
を招いてしまう。従って、層間絶縁膜の厚みを一部で厚
くし他部で薄くすることは、実際には設計自由度に乏し
く、困難な作業が必要となると共にコスト上昇を招くと
いう問題点がある。

【０００９】更に、この種の電気光学装置において、各
画素電極に画像信号を供給する際のデューティー比が小
さくてもフリッカやクロストークが発生しないようにす
るために、各画素電極に所定容量を付与するための蓄積
容量を設ける場合があるが、この場合には特に、これを
構成する蓄積容量電極や容量線の分だけ非開口領域にお
ける合計膜厚が厚くなり、上述の画素部における段差も
増加してしまう。特に、このような蓄積容量をデータ線
下の領域や走査線に沿った領域に作り込むと、この部分
の層厚が増加して画素部にかなり大きな段差が発生して
しまう。例えば、データ線下の領域に蓄積容量を作り込
むと、蓄積容量の厚み（第１蓄積容量電極、絶縁膜及び
第２蓄積容量電極の合計の厚み）とデータ線の厚みだ
け、これらが存在しない画素部よりも高くなることにな
り、その段差は約１００００オングストロームにもな
る。従って、この場合には特に、画像表示領域内におけ
る段差を相殺するための平坦化処理は困難且つ高価なも
のになるという問題点がある。

【００１０】更にまた、薄膜トランジスタを各画素に備
えた型の電気光学装置においては、特にプロジェクタ用
途等で電気光学装置を透過した投射光の裏面からの戻り
光が薄膜トランジスタのチャネル領域へ入射して光リー
クを起こすことを防止すべく、薄膜トランジスタの下側
（ＴＦＴアレイ基板側）に遮光膜を設ける場合がある
が、この場合には特に、遮光膜の分だけＴＦＴを形成し
た非開口領域における合計膜厚が厚くなり、上述の段差
も増加してしまう。従って、この場合にも特に、画像表
示領域内における段差を相殺するための平坦化処理は困
難且つ高価なものになるという問題点がある。

【００１１】本発明は上述した問題点に鑑みなされたも
のであり、比較的簡単な構成を用いて、画像表示領域や
シール領域における各種配線や素子の存在に起因する段
差を低減可能な電気光学装置及びその製造方法を提供す
ることを課題とする。

【００１２】

【課題を解決するための手段】本発明の第１の電気光学
装置は上記課題を解決するために、一対の基板間に電気
光学物質が挟持されてなり、該一対の基板の一方の基板
の前記電気光学物質に面する側に、複数の画素電極と、
該複数の画素電極を夫々選択的に駆動するための複数の
駆動素子と、該複数の駆動素子に接続された複数の配線
とを備えており、前記一方の基板は、前記電気光学物質
に面する側における前記複数の駆動素子及び前記複数の
配線に対向する領域が少なくとも部分的に凹状に窪みを
有する。

【００１３】本発明の第１の電気光学装置によれば、一
方の基板は、電気光学物質に面する側における複数の配
線に対向する領域が少なくとも部分的に凹状に窪みを有
するので、例えばデータ線、走査線、容量線等の各種の
配線の上方に位置する最上層（配向膜）の表面は、この
凹状の凸窪みの形成された領域においてその深さに応じ
て、画素の開口領域（画素電極の形成領域）の表面に対
して平坦化される。例えば、各種の配線が相重なるため
当該配線を構成する積層体が最も厚くなる領域を、その
合計層厚に等しい深さだけ凹状に窪めれば、この領域
は、ほぼ完全に平坦化される。或いは、画素電極を除く
電気光学物質に対向する（各種の配線が形成されてい
る）全非開口領域を凹状に窪めれば、画素の開口領域と
非開口領域とは、平坦化される。同様にして、シール領
域における引き出し配線に対向する基板領域を凹状に窪
めれば、シール領域における引き出し配線の有無に起因
した段差も低減され、シール領域における平坦化を図る
ことも可能となる。

【００１４】特に本発明の第1の電気光学装置によれ
ば、製造初期の段階で基板に対して凹状の窪みを形成す
れば、その後のＣＶＤ工程、スパッタリング工程、フォ
トリソグラフィ工程、エッチング工程等の各種工程を、
従来とほぼ又は全く同様に実行するだけで当該電気光学
装置を製造できるので、大変有利である。加えて、前述
のように層間絶縁膜の厚みを一部で厚くし他部で薄くす
る必要が無く、従って層間絶縁膜が厚い箇所でクラック
が生じたり薄い箇所でバックチャネルが発生したりする
危惧も無いため、設計自由度が格段に増し、困難な製造
工程や付加工程が不要となり、コスト上昇を招かないと
いう利点も得られる。

【００１５】以上のように本発明の第1の電気光学装置
によれば、アクティブマトリクス駆動方式、パッシブマ
トリクス駆動方式、セグメント駆動方式等の各種の電気
光学装置において、比較的簡単な構成を用いて画素部に
おける段差を低減できるので、従来、段差によりラビン
グ処理が適切に施せなかったことに起因して或いは段差
による基板間距離の狂いに直接起因して発生していた電
気光学物質の配向不良を効率的に低減できる。更に、比
較的簡単な構成を用いてシール領域における段差を低減
できるので、基板間のギャップ制御や引き出し配線の不
良化防止を効率的に行うことも可能となる。

【００１６】本発明の第２の電気光学装置は上記課題を
解決するために、一対の基板間に電気光学物質が挟持さ
れてなり、該一対の基板の一方の基板の前記電気光学物
質に面する側に、複数の画素電極と、該複数の画素電極
を夫々選択的に駆動するための複数の駆動素子と、該複
数の駆動素子に接続された複数の配線とを備えており、
前記一方の基板は、前記電気光学物質に面する側におけ
る前記複数の駆動素子及び前記複数の配線に対向する領
域が少なくとも部分的に凹状に窪みを有する。

【００１７】本発明の第２の電気光学装置によれば、一
方の基板は、電気光学物質に面する側における複数の配
線及び複数の駆動素子に対向する領域が少なくとも部分
的に凹状に窪みを有するので、例えばデータ線、走査
線、容量線等の各種の配線やＴＦＴ、ＴＦＤ等の各種の
駆動素子の上方に位置する最上層（配向膜）の表面は、
この凹状の凸窪みの形成された領域においてその深さに
応じて、画素の開口領域の表面に対して平坦化される。
例えば、各種の配線や駆動素子が相重なるため当該配線
や駆動素子を構成する積層体が最も厚くなる領域を、そ
の合計層厚に等しい深さだけ凹状に窪めれば、この領域
は、ほぼ完全に平坦化される。或いは、画素電極を除く
電気光学物質に対向する（各種の配線や駆動素子が形成
されている）全非開口領域を凹状に窪めれば、画素の開
口領域と非開口領域とは、平坦化される。同様にして、
シール領域における引き出し配線に対向する基板領域を
凹状に窪めれば、シール領域における引き出し配線の有
無に起因した段差も低減され、シール領域における平坦
化が図られる。

【００１８】また、本発明の第２の電気光学装置によれ
ば、上述の第1の電気光学装置の場合と同様に、製造初
期の段階で基板に対して凹状の窪みを形成すれば、その
後の各種工程を、従来とほぼ又は全く同様に実行するだ
けで当該電気光学装置を製造できるので、大変有利であ
り、設計自由度も格段に増し、困難な製造工程や付加工
程が不要となり、コスト上昇を招かないという利点も得
られる。そして、ＴＦＴ、ＴＦＤ等の駆動素子を用いた
各種のアクティブマトリクス駆動方式の電気光学装置に
おいて、比較的簡単な構成を用いて画素部における段差
を低減できるので、電気光学物質の配向不良を効率的に
低減できる。更に、比較的簡単な構成を用いてシール領
域における段差を低減できるので、ギャップ制御が容易
となり、高精細な表示が可能となる。更に、基板間のギ
ャップ制御や引き出し配線の不良化防止を効率的に行う
ことも可能となる。

【００１９】本発明の第２の電気光学装置の一の態様で
は、前記駆動素子は、薄膜トランジスタからなる。

【００２０】この態様によれば、薄膜トランジスタによ
り画素電極毎に電気光学物質駆動が行われるＴＦＴアク
ティブ駆動方式の電気光学装置が実現される。

【００２１】この態様では、前記一方の基板の前記電気
光学物質に面する側に、前記薄膜トランジスタの少なく
ともチャネル領域を前記一方の基板の側から見て覆う位
置に設けられた遮光膜を更に備えてもよい。

【００２２】このように構成すれば、遮光膜がＴＦＴの
少なくともチャネル領域を一方の基板の側から見て各々
覆う位置において一方の基板に設けられているので、一
方の基板の側からの戻り光等が当該チャネル領域に入射
する事態を未然に防ぐことができ、光電流の発生により
ＴＦＴの特性が劣化することはない。

【００２３】本発明の第１の電気光学装置の一の態様又
は第２の電気光学装置の他の態様では夫々、前記複数の
画素電極は、マトリクス状に配置されており、前記複数
の配線は、相交差する複数の走査線及び複数のデータ線
を含み、前記一方の基板は、前記電気光学物質に面する
側における前記複数の走査線及び前記複数のデータ線に
対向する領域が少なくとも部分的に凹状に窪んで形成さ
れている。

【００２４】この態様によれば、画素電極毎に電気光学
物質駆動が行われるアクティブ又はパッシブマトリクス
駆動方式の電気光学装置が実現される。そして、一方の
基板は、電気光学物質に面する側における走査線及びデ
ータ線に対向する領域が少なくとも部分的に凹状に窪ん
で形成されているので、データ線及び走査線の配線の上
方に位置する最上層の表面は、この凹状の凸窪みの形成
された領域においてその深さに応じて、画素の開口領域
の表面に対して平坦化される。例えば、ＴＦＴアクティ
ブマトリクス駆動方式の電気光学装置において、画素の
開口領域に対して一般に最も段差が大きいデータ線と走
査線とが交差する領域を平坦化することも可能となる。

【００２５】本発明の第１又は第２の電気光学装置の他
の態様では夫々、前記複数の配線は、前記複数の画素電
極に対し蓄積容量を夫々付与するために形成された容量
線を含み、前記一方の基板は、前記電気光学物質に面す
る側における前記容量線に対向する領域が少なくとも部
分的に凹状に窪んで形成されている。

【００２６】この態様によれば、画素電極には容量線に
よる蓄積容量が付与されており、各画素電極に画像信号
を供給する際のデューティー比が小さくてもフリッカや
クロストークが発生しないようにできる。そして、一方
の基板は、電気光学物質に面する側における容量線に対
向する領域が少なくとも部分的に凹状に窪んで形成され
ているので、容量線の上方に位置する最上層の表面は、
この凹状の凸窪みの形成された領域においてその深さに
応じて平坦化される。従って、容量線の存在に起因した
段差の発生を未然に防ぎつつ、蓄積容量により画質を向
上できるので有利である。

【００２７】本発明の第１又は第２の電気光学装置の他
の態様では夫々、前記一方の基板は、前記電気光学物質
に面する側における画素開口領域を除く前記電気光学物
質に対向する全領域が凹状に窪んで形成されている。

【００２８】この態様によれば、画素開口領域を除く電
気光学物質に対向する全領域（即ち、各種の配線や各種
の駆動素子が形成されている全非開口領域）が凹状に窪
んで形成されているので、画像表示領域全体の平坦化が
図られる。

【００２９】本発明の第１又は第２の電気光学装置の他
の態様では夫々、前記電気光学物質の周囲において前記
一対の基板を相互に接着するギャップ材混入のシール材
を更に備えており、前記複数の配線は、前記電気光学物
質に対向する領域に配置された主配線から前記シール材
に対向する領域に延設された引き出し配線を含み、前記
一方の基板は、前記電気光学物質に面する側における前
記引き出し配線に対向する領域が少なくとも部分的に凹
状に窪んで形成されている。

【００３０】この態様によれば、一方の基板は、シール
領域における引き出し配線に対向する基板領域が凹状に
窪んで形成されているので、シール領域における引き出
し配線の有無に起因した段差も低減され、シール領域に
おける平坦化が図られる。このように比較的簡単な構成
を用いてシール領域における段差を低減できるので、シ
ール材に混入されたギャップ材による基板間ギャップの
制御が容易となり、電気光学物質の配向状態の制御をよ
り精度良く行うことにより高精細な表示が可能となる。
同時に、引き出し配線の形成された領域が相対的に凸状
の表面となってギャップ材による応力が当該凸状の表面
領域に集中して引き出し配線が断線やショートする事態
を未然に防ぐことが可能となる。

【００３１】本発明の第１又は第２の電気光学装置の他
の態様では夫々、前記一方の基板の凹状に窪んだ側壁部
分はテーパ状に形成されている。

【００３２】この態様によれば、凹状に窪んだ部分の側
壁がテーパ状に形成されているので、凹状に窪んだ部分
内に後工程で形成される、例えば、ポリシリコン膜、レ
ジスト等が残ることがない。このため、確実に平坦化で
きる。また特に、シール領域において凹状に窪んだ部分
の側壁をテーパ状に形成すれば、シール領域下を通る引
き出し配線から凹状に窪んでいない面上に形成された周
辺回路へ向けて側壁を横切って引き回す配線部分を、薄
膜形成技術により確実且つ比較的容易に形成することも
可能となる。

【００３３】本発明の第１及び第２の他の態様では、前
記複数の駆動素子は、凹状に窪んだ部分に絶縁層を介し
て形成されていることが好ましい。

【００３４】この態様によれば、凹状に窪んだ部分に直
接駆動素子が形成されないため、凹状に窪んだ部分によ
る駆動素子の能動層への影響を防ぐことができる。例え
ば凹状に窪んだ部分は一般にエッチングにより窪ませる
ため、その表面は荒れている。このあれた表面に直接能
動層を形成すると、駆動素子の特性、例えばＶｔｈのず
れ、能動層の移動度の低下、オフリークの上昇等の特性
の劣化が起こる。従って、凹状に窪んだ部分にシリコン
酸化膜のような絶縁層を形成し、その上に能動素子を形
成すれば、上記の問題を防ぐことができる。

【００３５】本発明の第1の電気光学装置の製造方法は
上記課題を解決するために、上述した本発明の第１の電
気光学装置を製造する方法であって、前記一方の基板と
なる平らな基板上に前記凹状に窪んだ部分に対応するレ
ジストパターンをフォトリソグラフィで形成する工程
と、該レジストパターンを介して所定時間のエッチング
を行い前記凹状に窪んだ部分を形成するエッチング工程
と、前記凹状に窪んだ部分を含む前記一方の基板上に前
記複数の画素電極及び前記複数の配線を所定順序で形成
する素子形成工程とを備える。

【００３６】本発明の第1の電気光学装置の製造方法に
よれば、先ず、一方の基板となる平らな基板上に、凹状
に窪んだ部分に対応するレジストパターンが、フォトリ
ソグラフィで形成される。その後、エッチングが、この
レジストパターンを介して所定時間だけ行われて、凹状
に窪んだ部分が形成される。従って、エッチングの時間
管理により、凹状に窪んだ部分の深さや膜厚を制御でき
る。このエッチング工程において、例えばドライエッチ
ングを用いる場合には、ほぼ露光寸法通りに開孔でき
る。次に、凹状に窪んだ部分を含む一方の基板上に、複
数の画素電極及び複数の配線が所定順序で形成される。
従って、上述した本発明の第1の電気光学装置を比較的
容易に製造することが出来る。特に、製造初期の段階で
基板に対して凹状の窪みを形成すれば、その後の各種工
程を、従来とほぼ又は全く同様に実行するだけで当該第
1の電気光学装置を製造できるので、大変有利である。

【００３７】本発明の第２の電気光学装置の製造方法は
上記課題を解決するために、上述した本発明の第２の電
気光学装置を製造する方法であって、前記一方の基板と
なる平らな基板上に前記凹状に窪んだ部分に対応するレ
ジストパターンをフォトリソグラフィで形成する工程
と、該レジストパターンを介して所定時間のエッチング
を行い前記凹状に窪んだ部分を形成するエッチング工程
と、前記凹状に窪んだ部分を含む前記一方の基板上に前
記複数の画素電極、前記複数の駆動素子及び前記複数の
配線を所定順序で形成する素子形成工程とを備える。

【００３８】本発明の第２の電気光学装置の製造方法に
よれば、先ず、一方の基板となる平らな基板上に、凹状
に窪んだ部分に対応するレジストパターンが、フォトリ
ソグラフィで形成される。その後、エッチングが、この
レジストパターンを介して所定時間だけ行われて、凹状
に窪んだ部分が形成される。従って、エッチングの時間
管理により、凹状に窪んだ部分の深さや膜厚を制御でき
る。このエッチング工程において、例えば異方性ドライ
エッチングを用いる場合には、ほぼ露光寸法通りに開孔
できる。次に、凹状に窪んだ部分を含む一方の基板上
に、複数の画素電極、複数の駆動素子及び複数の配線が
所定順序で形成される。従って、上述した本発明の第２
の電気光学装置を比較的容易に製造することが出来る。
特に、製造初期の段階で基板に対して凹状の窪みを形成
すれば、その後の各種工程を、従来とほぼ又は全く同様
に実行するだけで当該第２の電気光学装置を製造できる
ので、大変有利である。

【００３９】本発明の第1又は第２の電気光学装置の製
造方法の一の態様では夫々、前記エッチング工程は、前
記凹状に窪んだ部分の側壁をテーパ状に形成するウエッ
トエッチング工程を含む。

【００４０】この態様によれば、ウエットエッチング工
程により、凹状に窪んだ部分の側壁は、テーパ状に形成
される。このように凹状に窪んだ部分の側壁をテーパ状
に形成しておけば、凹状に窪んだ部分内に後工程で形成
される、例えば、ポリシリコン膜等が残ることがない。
このため、この部分を確実に平坦化できる。特に、シー
ル領域において凹状に窪んだ部分の側壁がテーパ状であ
るので、シール領域下を通る引き出し配線から凹状に窪
んでいない面上に形成された周辺回路へ向けて側壁を横
切って引き回す配線部分を、薄膜形成技術により確実且
つ比較的容易に形成することも可能となる。

【００４１】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにする。

【００４２】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００４３】（電気光学装置の画像表示領域における構
成）本発明による電気光学装置の画像表示領域における
構成についてその動作と共に、図１から図４を参照して
説明する。図１は、電気光学装置の画像表示領域を構成
するマトリクス状に形成された複数の画素における各種
素子、配線等の等価回路である。図２は、データ線、走
査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基
板の相隣接する複数の画素群の平面図であり、図３は、
図２のＡ−Ａ’断面図である。また、図４は、比較例に
おける図２のＡ−Ａ’断面に対応する断面図である。
尚、図３及び図４においては、各層や各部材を図面上で
認識可能な程度の大きさとするため、各層や各部材毎に
縮尺を異ならしめてある。

【００４４】図１において、本実施の形態による電気光
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素は、画素電極９aと当該画素電極９ａを
制御するためのＴＦＴ３０とからなり、画像信号が供給
されるデータ線６ａが当該ＴＦＴ３０のソースに電気的
に接続されている。データ線６ａに書き込む画像信号Ｓ
１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構
わないし、相隣接する複数のデータ線６ａ同士に対し
て、グループ毎に供給するようにしても良い。また、Ｔ
ＦＴ３０のゲートに走査線３ａが電気的に接続されてお
り、所定のタイミングで、走査線３ａにパルス的に走査
信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加す
るように構成されている。画素電極９ａは、ＴＦＴ３０
のドレインに電気的に接続されており、スイッチング素
子であるＴＦＴ３０を一定期間だけそのスイッチを閉じ
ることにより、データ線６ａから供給される画像信号Ｓ
１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画
素電極９ａを介して電気光学物質に書き込まれた所定レ
ベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後
述する）に形成された対向電極（後述する）との間で一
定期間保持される。電気光学物質は、印加される電圧レ
ベルにより分子集合の配向や秩序が変化することによ
り、光を変調し、階調表示を可能にする。ノーマリーホ
ワイトモードであれば、印加された電圧に応じて入射光
がこの電気光学物質部分を通過不可能とされ、ノーマリ
ーブラックモードであれば、印加された電圧に応じて入
射光がこの電気光学物質部分を通過可能とされ、全体と
して電気光学装置からは画像信号に応じたコントラスト
を持つ光が出射する。ここで、保持された画像信号がリ
ークするのを防ぐために、画素電極９ａと対向電極との
間に形成される電気光学物質容量と並列に蓄積容量７０
を付加する。例えば、画素電極９ａの電圧は、ソース電
圧が印加された時間よりも３桁も長い時間だけ蓄積容量
７０により保持される。これにより、保持特性は更に改
善され、コントラスト比の高い電気光学装置が実現でき
る。

【００４５】図２において、電気光学装置のＴＦＴアレ
イ基板上には、マトリクス状に複数の透明な画素電極９
ａ（点線部９ａ’により輪郭が示されている）が設けら
れており、画素電極９ａの縦横の境界に各々沿ってデー
タ線６ａ、走査線３ａ及び容量線３ｂが設けられてい
る。データ線６ａは、コンタクトホール５を介してポリ
シリコン膜等からなる半導体層１ａのうち後述のソース
領域に電気的接続されており、画素電極９ａは、コンタ
クトホール８を介して半導体層１ａのうち後述のドレイ
ン領域に電気的接続されている。また、半導体層１ａの
うちチャネル領域（図中右下りの斜線の領域）に対向す
るように走査線３ａが配置されており、走査線３ａはゲ
ート電極として機能する。

【００４６】容量線３ｂは、走査線３ａに沿ってほぼ直
線状に伸びる本線部と、データ線６ａと交差する箇所か
らデータ線６ａに沿って前段側（図中、上向き）に突出
した突出部とを有する。

【００４７】また、図中太線で示した矩形の島状領域に
は夫々、第１遮光膜１１ａが設けられている。より具体
的には、島状の第1遮光膜１１ａは夫々、各ＴＦＴの少
なくともチャネル領域をＴＦＴアレイ基板側から見て、
一画素毎に夫々覆う位置に設けられている。

【００４８】本実施の形態では特に、図２中右上がりの
斜線で示した領域では、ＴＦＴアレイ基板が凹状に窪ん
で形成されている。この凹状に窪んだ構成については、
後に図２及び図３を参照して詳述する。

【００４９】次に図３の断面図に示すように、電気光学
装置は、透明な一方の基板の一例を構成するＴＦＴアレ
イ基板１０と、これに対向配置される透明な他方の基板
の一例を構成する対向基板２０とを備えている。ＴＦＴ
アレイ基板１０は、例えば石英基板からなり、対向基板
２０は、例えばガラス基板や石英基板からなる。ＴＦＴ
アレイ基板１０には、画素電極９ａが設けられており、
その上側には、ラビング処理等の所定の配向処理が施さ
れた配向膜１６が設けられている。画素電極９ａは例え
ば、ＩＴＯ膜（Indium Tin Oxide膜）などの透明導電性
薄膜からなる。また配向膜１６は例えば、ポリイミド薄
膜などの有機薄膜からなる。

【００５０】他方、対向基板２０には、その全面に渡っ
て対向電極（共通電極）２１が設けられており、その下
側には、ラビング処理等の所定の配向処理が施された配
向膜２２が設けられている。対向電極２１は例えば、Ｉ
ＴＯ膜などの透明導電性薄膜からなる。また配向膜２２
は、ポリイミド薄膜などの有機薄膜からなる。

【００５１】ＴＦＴアレイ基板１０には、図３に示すよ
うに、各画素電極９ａに隣接する位置に、各画素電極９
ａをスイッチング制御する画素スイッチング用ＴＦＴ３
０が設けられている。

【００５２】対向基板２０には、更に図３に示すよう
に、各画素の開口領域（即ち、画像表示領域内において
実際に入射光が透過して表示に有効に寄与する領域）以
外の領域に、ブラックマスク或いはブラックマトリクス
と称される第２遮光膜２３が設けられている。このた
め、対向基板２０の側から入射光が画素スイッチング用
ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やＬＤ
Ｄ（Lightly Doped Drain）領域１ｂ及び１ｃに侵入す
ることはない。更に、第２遮光膜２３は、コントラスト
の向上、色材の混色防止などの機能を有する。

【００５３】このように構成され、画素電極９ａと対向
電極２１とが対面するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、後述のシール材（図
１２及び図１３参照）により囲まれた空間に電気光学物
質が封入され、電気光学物質層５０が形成される。電気
光学物質層５０は、画素電極９ａからの電界が印加され
ていない状態で配向膜１６及び２２により所定の配向状
態をとる。電気光学物質層５０は、例えば一種又は数種
類のネマティック電気光学物質を混合した電気光学物質
からなる。シール材は、二つの基板１０及び２０をそれ
らの周辺で貼り合わせるための、例えば光硬化性樹脂や
熱硬化性樹脂からなる接着剤であり、両基板間の距離を
所定値とするためのグラスファイバー或いはガラスビー
ズ等のスペーサが混入されている。

【００５４】図２及び図３において本実施の形態では特
に、データ線６ａ、走査線３ａ及び容量線３ｂ並びにＴ
ＦＴ３０を含む図２中右上がりの斜線が引かれた網目状
の領域においては、ＴＦＴアレイ基板１０が凹状に窪ん
で形成されており、それ以外の画素電極９ａにほぼ対応
する開口領域（即ち、図２中斜線が引かれていない領
域）においては、ＴＦＴアレイ基板１０が相対的に凸状
に（平面状に）形成されている。

【００５５】ＴＦＴアレイ基板１０がこのように凹状に
窪んで形成されているため、データ線６ａ、走査線３ａ
及び容量線３ｂ並びにＴＦＴ３０の上方に位置する配向
膜１６の表面は、この凹状の凸窪みの形成された領域に
おいてその深さに応じて、画素の開口領域における配向
膜１６の表面に対して平坦化される。

【００５６】本実施の形態では特に、データ線６ａ、走
査線３ａ及び容量線３ｂ並びにＴＦＴ３０が相重なるた
めこれらの各種配線やＴＦＴ３０を構成する積層体が最
も厚くなる領域を、その合計層厚に等しい深さだけ凹状
に窪めているので、この最も厚くなる領域は、ほぼ完全
に平坦化される。また、画素電極９ａを除く電気光学物
質層５０に対向する全非開口領域を凹状に窪めれている
ので、画素の開口領域と非開口領域とは、平坦化され
る。

【００５７】但し、どの領域における配向膜１６の高さ
を開口領域における配向膜１６の高さに合わせるかは任
意であり、例えば図３中左側の蓄積容量７０の上方にお
ける配向膜１６の高さを合わせるようにしてもよし、Ｔ
ＦＴ３０から外れた走査線３ａや容量線３ｂの上方にお
ける配向膜１６の高さを合わせるようにしてもよい。更
に、ＴＦＴアレイ基板１０のどの領域を凹状に窪めるか
も任意であり、例えばデータ線６ａに対向する領域にお
いてのみ窪みを形成してもよいし、ＴＦＴ３０に対向す
る領域においてのみ窪みを形成してもよい。どの場合に
も、開口領域から外れた領域に対して若干なりとも窪み
を形成すれば、該窪みの形成領域及び深さに応じた平坦
化の効果が得られる。従って、このようにどの領域にど
のような深さの窪み形成するかは、実際には要求される
画素開口率（画素の開口領域の非開口領域に対する比
率）、精細度、歩度まり等を勘案しての設計事項として
定められる。

【００５８】そして、本実施の形態の電気光学装置は、
このように構成されているため、製造初期の段階でＴＦ
Ｔアレイ基板１０に対して凹状の窪みを形成すれば、そ
の後の第１遮光膜、半導体層、ポリシリコン膜、金属
膜、層間絶縁膜等を形成するためのＣＶＤ工程、スパッ
タリング工程、フォトリソグラフィ工程、エッチング工
程等の各種工程を、従来とほぼ又は全く同様に実行する
だけで当該電気光学装置を製造できるので、大変有利で
ある。加えて、前述のように層間絶縁膜の厚みを一部で
厚くし他部で薄くする必要が無く、従って層間絶縁膜が
厚い箇所でクラックが生じたり薄い箇所でバックチャネ
ルが発生したりする危惧も無いため、設計自由度が格段
に増し、困難な製造工程や付加工程が不要となり、コス
ト上昇を招かないという利点も得られる。

【００５９】これに対して図４に示した比較例では、Ｔ
ＦＴアレイ基板１０’には、凹状の窪みが全く形成され
ていない。従って、図４から明らかなように、電気光学
物質層５０の層厚は、開口領域と非開口領域とで大幅に
変化しており、この両領域間にある段差において電気光
学物質のディスクリネーションが大きく発生し、ディス
クリネーションによる悪影響が電気光学物質が開口領域
にも及んで画質を劣化させてしまう。或いは、この悪影
響が開口領域に及ばないようにするために、対向基板２
０上の第２遮光膜２３を広げて当該開口領域を狭める必
要が生じ、結果として表示画像が暗くなってしまう。

【００６０】以上のように本実施の形態によれば、段差
に起因した電気光学物質層５０のディスクリネーション
の発生を効率的に抑制できるので、最終的には、電気光
学物質層５０のディスクリネーションが表示画像に及ぼ
す悪影響を低減でき、画素部の開口領域を広げると共に
高品質の画像表示が可能となる。

【００６１】図３に示すように、画素スイッチング用Ｔ
ＦＴ３０に各々対向する位置においてＴＦＴアレイ基板
１０と各画素スイッチング用ＴＦＴ３０との間には、一
画素毎に島状に第１遮光膜１１ａが設けられている。第
１遮光膜１１ａは、好ましくは不透明な高融点金属であ
るＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄのうちの少なくと
も一つを含む、金属単体、合金、金属シリサイド等ある
いはＳｉから構成される。このような材料から構成すれ
ば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成
工程の後に行われる画素スイッチング用ＴＦＴ３０の形
成工程における高温処理により、第１遮光膜１１ａが破
壊されたり溶融しないようにできる。また、第１遮光膜
１１ａとして、ポリシリコン膜を用いても良い。あるい
は前記高融点金属の上層にポリシリコン膜を形成して、
反射防止処理を行っても良い。このように本実施形態で
は、第１遮光膜１１ａが形成されているので、ＴＦＴア
レイ基板１０の側からの戻り光等が画素スイッチング用
ＴＦＴ３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１
ｃに入射する事態を未然に防ぐことができ、光電流の発
生により画素スイッチング用ＴＦＴ３０の特性が劣化す
ることはない。

【００６２】更に、第１遮光膜１１ａと複数の画素スイ
ッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２
が設けられている。第１層間絶縁膜１２は、画素スイッ
チング用ＴＦＴ３０を構成する半導体層１ａを第１遮光
膜１１ａから電気的絶縁するために設けられるものであ
る。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１
０の全面に形成されることにより、画素スイッチング用
ＴＦＴ３０のための下地膜としての機能をも有する。即
ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れ
や、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３
０の特性の劣化を防止する機能を有する。凹状に窪んだ
部分に直接駆動素子が形成されないため、凹状に窪んだ
部分による駆動素子の能動層への影響、つまりＶｔｈの
ずれ、能動層の移動度の低下、オフリークの上昇といっ
た特性の劣化を防ぐことができる。第１層間絶縁膜１２
は、例えば、ＮＳＧ（ノンドープトシリケートガラ
ス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロ
ンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケー
トガラス）などの高絶縁性ガラス又は、酸化シリコン
膜、窒化シリコン膜等からなる。第１層間絶縁膜１２に
より、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３
０等を汚染する事態を未然に防ぐこともできる。

【００６３】本実施の形態では、ゲート絶縁膜２を走査
線３ａに対向する位置から延設して誘電体膜として用
い、半導体膜１ａを延設して第１蓄積容量電極１ｆと
し、更にこれらに対向する容量線３ｂの一部を第２蓄積
容量電極とすることにより、蓄積容量７０が構成されて
いる。より詳細には、半導体層１ａの高濃度ドレイン領
域１ｅが、データ線６ａ及び走査線３ａの下に延設され
て、同じくデータ線６ａ及び走査線３ａに沿って伸びる
容量線３ｂ部分に絶縁膜２を介して対向配置されて、第
１蓄積容量電極（半導体層）１ｆとされている。特に蓄
積容量７０の誘電体としての絶縁膜２は、高温酸化によ
りポリシリコン膜上に形成されるＴＦＴ３０のゲート絶
縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜とす
ることができ、蓄積容量７０は比較的小面積で大容量の
蓄積容量として構成できる。

【００６４】この結果、データ線６ａ下の領域及び走査
線３ａに沿って電気光学物質のディスクリネーションが
発生する領域（即ち、容量線３ｂが形成された領域）と
いう開口領域を外れたスペースを有効に利用して、画素
電極９ａの蓄積容量を増やすことが出来るため、小型で
高精細な液晶装置でも、明るくコントラスト比の高い電
気光学装置を実現できる。

【００６５】図３において、画素スイッチング用ＴＦＴ
３０は、ＬＤＤ（Lightly Doped Drain）構造を有して
おり、走査線３ａ、当該走査線３ａからの電界によりチ
ャネルが形成される半導体層１ａのチャネル領域１
ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶
縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領
域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域
（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度
ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えて
いる。高濃度ドレイン領域１ｅには、複数の画素電極９
ａのうちの対応する一つが接続されている。ソース領域
１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述の
ように、半導体層１ａに対し、ｎ型又はｐ型のチャネル
を形成するかに応じて所定濃度のｎ型用又はｐ型用のド
ーパントをドープすることにより形成されている。ｎ型
チャネルのＴＦＴは、動作速度が速いという利点があ
り、画素のスイッチング素子である画素スイッチング用
ＴＦＴ３０として用いられることが多い。本実施の形態
では特にデータ線６ａは、Ａｌ等の低抵抗な金属膜や金
属シリサイド等の合金膜などの遮光性の薄膜から構成さ
れている。また、走査線３ａ、ゲート絶縁膜２及び第１
層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じ
るコンタクトホール５及び高濃度ドレイン領域１ｅへ通
じるコンタクトホール８が各々形成された第２層間絶縁
膜４が形成されている。このソース領域１ｂへのコンタ
クトホール５を介して、データ線６ａは高濃度ソース領
域１ｄに電気的接続されている。更に、データ線６ａ及
び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅ
へのコンタクトホール８が形成された第３層間絶縁膜７
が形成されている。この高濃度ドレイン領域１ｅへのコ
ンタクトホール８を介して、画素電極９ａは高濃度ドレ
イン領域１ｅに電気的接続されている。前述の画素電極
９ａは、このように構成された第３層間絶縁膜７の上面
に設けられている。尚、画素電極９ａと高濃度ドレイン
領域１ｅとは、データ線６ａと同一のＡｌ膜や走査線３
ｂと同一のポリシリコン膜を中継しての電気的接続する
ようにしてもよい。

【００６６】画素スイッチング用ＴＦＴ３０は、好まし
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、ゲー
ト電極３ａをマスクとして高濃度で不純物イオンを打ち
込み、自己整合的に高濃度ソース及びドレイン領域を形
成するセルフアライン型のＴＦＴであってもよい。

【００６７】また本実施の形態では、画素スイッチング
用ＴＦＴ３０のゲート電極３ａをソース−ドレイン領域
１ｄ及び１ｅ間に１個のみ配置したシングルゲート構造
としたが、これらの間に２個以上のゲート電極を配置し
てもよい。この際、各々のゲート電極には同一の信号が
印加されるようにする。このようにデュアルゲート或い
はトリプルゲート以上でＴＦＴを構成すれば、チャネル
とソース−ドレイン領域接合部のリーク電流を防止で
き、オフ時の電流を低減することができる。これらのゲ
ート電極の少なくとも１個をＬＤＤ構造やオフセット構
造にすれば、更にオフ電流を低減でき、安定したスイッ
チング素子を得ることができる。

【００６８】ここで、一般には、半導体層１ａのチャネ
ル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイ
ン領域１ｃ等のポリシリコン層は、光が入射するとポリ
シリコンが有する光電変換効果により光電流が発生して
しまい画素スイッチング用ＴＦＴ３０のトランジスタ特
性が劣化するが、本実施の形態では、走査線３ａを上側
から覆うようにデータ線６ａがＡｌ等の遮光性の金属薄
膜から形成されているので、少なくとも半導体層１ａの
チャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの入射
光の入射を効果的に防ぐことが出来る。また、前述のよ
うに、画素スイッチング用ＴＦＴ３０の下側には、第１
遮光膜１１ａが設けられているので、少なくとも半導体
層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃ
への戻り光の入射を効果的に防ぐことが出来る。

【００６９】本実施の形態では特に、第1遮光膜１１ａ
は、複数の島状部分に分断されている。従って、例え
ば、格子状やストライプ状に設けられた遮光膜の場合と
比較して、一体として形成される部分の面積が遥かに小
さいため、遮光膜とその隣接膜との間の物性の相違によ
り遮光膜に発生するストレスを大幅に緩和できる。この
ため、第1遮光膜１１ａにおける膜剥がれや膜変形或い
はクラックの発生防止が図られる。同時に、第１遮光膜
１１ａ自身のストレスにより画素スイッチング用ＴＦＴ
３０の特性が劣化する事態を未然に防ぐことが出来る。
尚、第１遮光膜１１ａは島状に形成せずに、ストライプ
状、あるいはマトリクス状に形成しても良い。

【００７０】更に、第１遮光膜１１ａの複数の島状部分
は、定電位源又は容量部分に電気的接続されてもよい。
例えば、第１遮光膜１１ａは、定電位とされた容量線３
ｂに夫々電気的接続されてもよい。このように構成すれ
ば、第１遮光膜１１ａに対向配置される画素スイッチン
グ用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪
影響を及ぼすことはない。また、容量線３ｂを定電位と
することで、蓄積容量７０の第２蓄積容量電極として良
好に機能し得る。この場合、定電位源としては、当該電
気光学装置を駆動するための周辺回路（例えば、走査線
駆動回路、データ線駆動回路等）に供給される負電源、
正電源等の定電位源、接地電源、対向電極２１に供給さ
れる定電位源等が挙げられる。

【００７１】本実施の形態では、第1遮光膜１１ａの各
島状部分は、画素スイッチング用ＴＦＴ３０のチャネル
領域１ａ’に対する遮光を行うのに必要な領域に最低限
設けられているので、限られた画素部の非開口領域にお
いて、データ線６ａや走査線３ａと各島状部分（遮光
膜）が重なる領域も最低限に抑えられており、製造プロ
セス中に、第1遮光膜１１ａに意図しない突起等が形成
された場合などに第1遮光膜１１ａとデータ線６ａや走
査線３ａとがショートして、当該電気光学装置が不良品
化する可能性を低く出来るので有利である。

【００７２】また、容量線３ｂと走査線３ａとは、同一
のポリシリコン膜からなり、蓄積容量７０の誘電体膜と
画素スイッチング用ＴＦＴ３０のゲート絶縁膜２とは、
同一の高温酸化膜からなり、第１蓄積容量電極１ｆと、
画素スイッチング用ＴＦＴ３０のチャネル形成領域１
ａ’、ソース領域１ｄ、ドレイン領域１ｅ等とは、同一
の半導体層１ａからなる。このため、ＴＦＴアレイ基板
１０上に形成される積層構造を単純化でき、更に、後述
の電気光学装置の製造方法において、同一の薄膜形成工
程で容量線３ｂ及び走査線３ａを同時に形成でき、蓄積
容量７０の誘電体膜及びゲート絶縁膜２を同時に形成で
きる。

【００７３】以上詳細に説明したように本実施形態によ
れば、画像表示領域における平坦化が図られているた
め、第１遮光膜１１ａや容量線３ｂを採用することによ
り表示画像の品質を高めつつ、データ線６ａ、走査線３
ａ、ＴＦＴ３０等に加えて、これらの容量線３ｂ及び第
１遮光膜１１ａ並びにそれらに付随して必要となる層間
絶縁膜等の存在に起因する画素開口領域の周辺における
段差を極力抑えることにより、電気光学物質のディスク
リネーションが低減されていると同時に、画素開口率が
高く明るい画像表示が可能となる。

【００７４】（電気光学装置の周辺領域及びシール領域
における構成）本発明による電気光学装置の周辺領域及
びシール領域における構成についてその動作と共に、図
５から図７を参照して説明する。図５は、シール領域及
びその付近における各種配線や周辺回路の構成を示す平
面図であり、図６は図７のシール領域における引き出し
配線を拡大して示す平面図であり、図７（１）及図７
（２）は夫々、図６のＣ−Ｃ’断面図及び図５のＤ−
Ｄ’断面図である。

【００７５】図５において、ＴＦＴ基板アレイ基板１０
の周辺部に設けられた実装端子１０２からは、走査線駆
動回路１０４に走査線駆動回路信号線１０５ａが配線さ
れており、データ線駆動回路１０１とシール領域との間
の領域に、Ｘ方向（横方向）に複数の画像信号線１１５
が配線されている。そして、データ線６ａの延長線上に
おけるシール領域下には、データ線駆動回路１０１から
のサンプリング回路駆動信号線１１４の一部である引き
出し配線３０１ａ及び画像信号線１１５からの中継配線
３０１ｂからなる引き出し配線（以下、“データ線の引
き出し線”と称する）３０１が設けられている。他方、
走査線３ａの延長線上におけるシール領域下には、走査
線駆動回路１０４からの走査線の引き出し配線４０２が
設けられている。引き出し配線４０２は、その端部に対
向電極（共通電極）電位配線１１２を含んでいる。この
対向電極電位配線１１２は、上下導通端子１０６ａ及び
上下導通材１０６を介して対向基板２０に形成された対
向電極２１（図３参照）に接続されている。また、デー
タ線駆動回路１０１に所定検査用の信号を入力するため
の検査端子１１１が、データ線駆動回路１０１に隣接し
て設けられている。

【００７６】図５において、ＴＦＴアレイ基板１０上に
は、データ線６ａに画像信号を所定のタイミングで印加
するサンプリング回路１０３が設けられている。サンプ
リング回路１０３は、データ線６ａ毎に設けられた複数
のスイッチング素子（例えば、ＴＦＴ）を備えており、
複数（例えば、６本）のシリアル−パラレル変換された
画像信号が複数の画像信号線１１５から引き出し配線３
０１ｂを介して各々入力されると、これを、走査線駆動
回路１０１からサンプリング回路駆動信号線１１４及び
引き出し配線３０１ａを介して供給されるサンプリング
回路駆動信号のタイミングで各スイッチング素子により
サンプリングし、各データ線６ａに印加するように構成
されている。尚、サンプリング回路１０３に加えて、Ｔ
ＦＴアレイ基板１０上に、複数のデータ線６ａに所定電
圧レベルのプリチャージ信号を画像信号に先行して各々
供給するプリチャージ回路、製造途中や出荷時の当該電
気光学装置の品質、欠陥等を検査するための検査回路等
を形成してもよい。

【００７７】図６に示すように、データ線の引き出し配
線３０１は各々、Ｙ方向（縦方向）に延びており、幅Ｌ
を有し、相隣接する配線同士は間隔Ｓをおいて配列され
ている。そして、引き出し配線３０１は、データ線６ａ
と同じＡｌ膜から構成されており、図７（１）に示すよ
うに、各引き出し配線３０１の下には、走査線３ａと同
じポリシリコン膜から構成されたダミー配線３０２が設
けられている。

【００７８】尚、図５及び図６において、対向基板に設
けられており周辺見切りと称される画像表示領域の周辺
を規定する第３遮光膜５３下には画面表示領域を構成す
る画素と同一構成を持つダミー画素が形成されている。
電気光学物質の配向不良領域等を隠すように設けられた
第３遮光膜５３下に表示用の画素を構成する必要は無い
が、画像表示領域の縁付近の画素の特性安定化のため
に、このように画像表示領域の縁よりも外に所定幅だけ
ダミー画素を設けても良い。

【００７９】他方、図５に示した走査線の引き出し配線
４０２は各々、Ｘ方向に延びており、相隣接する配線同
士は間隔をおいて配列されている。そして、引き出し配
線４０２は、走査線６ａと同じポリシリコン膜から構成
されており、図７（２）に示すように、各引き出し配線
４０２の上には、データ線６ａと同じＡｌ膜から構成さ
れたダミー配線４０１が設けられている。

【００８０】図７（１）及び図７（２）に示すように、
本実施の形態では特に、ＴＦＴアレイ基板１０は、シー
ル領域において引き出し配線３０１及び４０２に対向す
る部分が凹状に窪んで形成されている。従って、ＴＦＴ
アレイ基板１０側のシール領域においてシール材５２に
接する第３層間絶縁膜７の表面において引き出し配線３
０１及び４０２上に形成される凸状の突出の高さは、当
該凹状に窪んだ部分の深さに応じて低められており、同
図に各々示したように、第３層間絶縁膜７の表面は、ほ
ぼ平坦にされている。この結果、シール領域において、
シール材５２に混入されたグラスファイバやガラスビー
ズ等のギャップ材３００を介してかかる応力は第３層間
絶縁膜７の面上に一様に分散される。従って、引き出し
配線の有無に応じて表面に凹凸があるシール領域におい
てギャップ材３００によりかかる応力が集中して、引き
出し配線が断線したりショートしたりする可能性は大き
く低減される。

【００８１】更に、電気光学物質層５０に面する画素領
域の表面とシール材５２に面するシール領域の表面の高
さの差も小さくなる。このため、従来のように、基板間
ギャップよりも１μｍ程度小さい径を持つギャップ材を
使用する必要が無くなり、基板間ギャップと同程度の径
を持つギャップ材３００を使用することが可能となる。
このことは、画素の微細化による電気光学物質層５０の
配向不良を防ぐべく基板間ギャップを狭める場合に、大
きな効果が期待できる。

【００８２】そして、本実施の形態では特に、シール領
域において、データ線の引き出し配線３０１に対して
は、ポリシリコン膜からなるダミー配線３０２が、第２
層間絶縁膜４を介して積層形成されている（図７（１）
参照）。他方、走査線の引き出し配線４０２に対して
は、Ａｌ膜からなるダミー配線４０１が第２層間絶縁膜
４を介して積層形成されている（図７（２）参照）。従
って、画像表示領域の上下の辺におけるシール領域にお
ける第３層間絶縁膜７の表面の高さと、画像表示領域の
左右の辺における第３層間絶縁膜７の表面の高さとは一
致するので、シール材５２の全体に混入されるギャップ
材３００による基板間ギャップの制御が安定なものとな
る。

【００８３】ここで、シール領域における合計膜厚の調
整用のダミー配線３０２及び４０１は、引き出し配線３
０１及び４０２と夫々電気的に接続してもよい。このよ
うな構成を採れば、引き出し配線の冗長が可能となる。
また、電気的に浮遊していても問題はないし、他の容量
線３ｂや第１遮光膜１１ａ用の引き出し配線等として利
用してもよい。

【００８４】本実施の形態では、図６に示すように、第
２層間絶縁膜４（図７（１）及び図７（２）参照）に開
孔されたコンタクトホール３０５を介して更に、ダミー
配線３０２は、引き出し配線３０１に電気的接続されて
いる。同様に、ダミー配線４０１は、引き出し配線４０
２に電気的接続されている。この結果、各引き出し配線
３０１及び４０２は各々２つの導電層（Ａｌ膜及びポリ
シリコン膜）からなる冗長構造を有する。従って、例え
ば、シール領域下においてギャップ材３００による応力
を受けて引き出し配線３０１又は４０２が断線しても、
或いは、ＴＦＴアレイ基板１０に垂直な方向にＡｌ膜が
導電層が第２層間絶縁膜４を破ってポリシリコン膜にシ
ョートしても配線不良とならないで済むので有利であ
る。更に冗長するために第１遮光幕１ａを引き出しは緯
線３０２、４０２下に設けても良い。

【００８５】以上詳細に説明したように本実施形態によ
れば、シール領域における平坦化が図られているため、
引き出し配線の配線不良を低減しつつシール材に混入し
たギャップ材を用いて基板間ギャップの制御を良好に行
うことが出来る。

【００８６】尚、本実施の形態では、図３及び図７に示
したようにＴＦＴアレイ基板の凹状の窪んだ側壁部分
は、テーパ状に形成されている。従って、次に説明する
ように、凹状に窪んだ部分内に後工程で形成される、例
えば、ポリシリコン膜、レジスト等が残ることがない。
このため、確実に平坦化できる。また特に、シール領域
において凹状に窪んだ部分の側壁をテーパ状に形成して
いるので、シール領域下を通る引き出し配線から凹状に
窪んでいない面上に形成されたデータ線駆動回路１０１
や走査線駆動回路１０４へ向けて側壁を横切って引き回
す配線部分を、薄膜形成技術により確実且つ比較的容易
に形成することも可能となる。例えば、テーパのない或
いは逆テーパの形成された側壁を横切って引き出し配線
を引き回すのは容易ではなく、配線不良の原因となる。

【００８７】（電気光学装置の製造プロセス）次に、以
上のような構成を持つ電気光学装置の製造プロセスにつ
いて、図８から図１１を参照して説明する。尚、図８か
ら図１１は各工程におけるＴＦＴアレイ基板側の各層
を、図３と同様に図２のＡ−Ａ’断面に対応させて示す
工程図である。

【００８８】先ず、図８の工程（１）に示すように、Ｔ
ＦＴアレイ基板１０となる石英基板に対して反応性エッ
チング、反応性イオンビームエッチング等のドライエッ
チングを施し、画像表示領域内の各種配線及びＴＦＴが
形成される予定の非開口領域（図２及び図３参照）にお
ける基板上面に、一旦テーパのない凹状の窪みを形成す
る。石英基板は、例えば１ｍｍ程度の厚みを持ってお
り、後述のように平坦化のために数ミクロン程度の窪み
を付けたとしても何等問題は生じない。この際、本発明
者の実験によれば、例えば、ＳＦ_６／ＣＨＦ_３ガスを用
いたドライエッチングを行う場合には、混合比が１４／
１１２であればエッチングレートは５２９０オングスト
ローム／min（オングストローム／分）となり、混合比
が１７／９０であればエッチングレートは５１６９オン
グストローム／minとなり、混合比が２３／６７であれ
ばエッチングレートは４２９７オングストローム／min
となる。即ち、ＳＦ_６／ＣＨＦ_３ガスの混合比を調節す
ることにより所望のエッチングレートが得られ、よって
所望の深さの凹状の窪みを形成できる。特に、反応性エ
ッチング、反応性イオンビームエッチングのような異方
性エッチングにより、凹状の窪みを開孔した方が、開孔
形状をレジストによるマスク形状とほぼ同じにできる。
このようにドライエッチング処理によってテーパのない
凹状の窪みが形成された石英基板に対して、続いて、例
えば７８０オングストローム／min程度の低いエッチン
グレートのウエットエッチングにより、窪みの側壁をテ
ーパ状にする。このように凹状に窪んだ部分の側壁をテ
ーパ状に形成すれば、 凹状に窪んだ部分内に後工程で
形成される、例えば、ポリシリコン膜やレジストが、開
孔部の側壁周囲にエッチングや剥離されずに残ってしま
うことがなく、歩留まりの低下を招かない。このため、
確実に平坦化できる。更に第１層間絶縁膜１２の開孔部
の即壁面をテーパー状に形成する方法としては、ドライ
エッチングで一度エッチングしてから、レジストパター
ンを後退させて、再度ドライエッチングを行ってもよ
い。

【００８９】ここで好ましくは、Ｎ_２（窒素）等の不活
性ガス雰囲気且つ約９００〜１３００℃の高温でアニー
ル処理し、後に実施される高温プロセスにおけるＴＦＴ
アレイ基板１０に生じる歪みが少なくなるように前処理
しておく。即ち、製造プロセスにおける最高温で高温処
理される温度に合わせて、事前にＴＦＴアレイ基板１０
を同じ温度かそれ以上の温度で熱処理しておく。

【００９０】尚、石英基板に換えて、シリコン基板、ハ
ードガラス等に対して上述のエッチング処理やアニール
処理を施して、ＴＦＴアレイ基板１０を構成してもよ
い。また、以後の工程でのマスキング等における、ＴＦ
Ｔアレイ基板１０に形成された窪みに対する位置合わせ
（アラインメント）は、例えば、この工程（１）で位置
合わせようの窪みをＴＦＴアレイ基板の所定箇所に付加
しておき、これを光の干渉等で認識することにより行わ
れる。

【００９１】次に、工程（２）に示すように、凹状の窪
みが形成されたＴＦＴアレイ基板１０の全面に、Ｔｉ、
Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイ
ド等の金属合金膜を、スパッタにより、１０００〜５０
００オングストローム程度の層厚、好ましくは約２００
０オングストロームの層厚の遮光膜１１を形成する。
尚、遮光膜１１としてポリシリコン膜を用いれば、応力
による層間絶縁膜の破壊を招くことがない。

【００９２】続いて、工程（３）に示すように、該形成
された遮光膜１１上にフォトリソグラフィにより第１遮
光膜１１ａのパターン（図２参照）に対応するレジスト
マスクを形成し、該レジストマスクを介して遮光膜１１
に対しエッチングを行うことにより、第１遮光膜１１ａ
を形成する。

【００９３】次に工程（４）に示すように、第１遮光膜
１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等により
ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガ
ス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、Ｔ
ＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス
等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどの
シリケートガラス膜、窒化シリコン膜や酸化シリコン膜
等からなる第１層間絶縁膜１２を形成する。この第１層
間絶縁膜１２の層厚は、例えば、約５０００〜２０００
０オングストロームとする。

【００９４】次に工程（５）に示すように、第１層間絶
縁膜１２の上に、約４５０〜５５０℃、好ましくは約５
００℃の比較的低温環境中で、流量約４００〜６００ｃ
ｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた
減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）
により、アモルファスシリコン膜を形成する。その後、
窒素雰囲気中で、約６００〜７００℃にて約１〜１０時
間、好ましくは、４〜６時間のアニール処理を施すこと
により、ポリシリコン膜１を約５００〜２０００オング
ストロームの厚さ、好ましくは約１０００オングストロ
ームの厚さとなるまで固相成長させる。

【００９５】この際、図３に示した画素スイッチング用
ＴＦＴ３０として、ｎチャネル型の画素スイッチング用
ＴＦＴ３０を作成する場合には、当該チャネル領域にＳ
ｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ
族元素のドーパントを僅かにイオン注入等によりドープ
しても良い。また、画素スイッチング用ＴＦＴ３０をｐ
チャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリ
ウム）、Ｉｎ（インジウム）などのIII族元素のドーパ
ントを僅かにイオン注入等によりドープしても良い。
尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法
等によりポリシリコン膜１を直接形成しても良い。或い
は、減圧ＣＶＤ法等により堆積したポリシリコン膜にシ
リコンイオンを打ち込んで一旦非晶質化（アモルファス
化）し、その後アニール処理等により再結晶化させてポ
リシリコン膜１を形成しても良い。固相成長させる方法
としては、ＲＴＡ（Rapid Thermal Anneal)を使用した
アニール処理、エキシマレーザー等のレーザーアニール
を用いても良い。

【００９６】次に工程（６）に示すように、フォトリソ
グラフィ工程、エッチング工程等により、図２に示した
如き所定パターンの半導体層１ａを形成する。即ち、特
にデータ線６ａ下で容量線３ｂが形成される領域及び走
査線３ａに沿って容量線３ｂが形成される領域には、画
素スイッチング用ＴＦＴ３０を構成する半導体層１ａか
ら延設された第１蓄積容量電極１ｆを形成する。

【００９７】次に工程（７）に示すように、画素スイッ
チング用ＴＦＴ３０を構成する半導体層１ａと共に第１
蓄積容量電極１ｆを約９００〜１３００℃の温度、好ま
しくは約１０００℃の温度により熱酸化することによ
り、約３００オングストロームの比較的薄い厚さの熱酸
化シリコン膜を形成し、更に減圧ＣＶＤ法等により高温
酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約５０
０オングストロームの比較的薄い厚さに堆積し、多層構
造を持つ画素スイッチング用ＴＦＴ３０のゲート絶縁膜
２と共に容量形成用のゲート絶縁膜２を形成する（図３
参照）。この結果、第１蓄積容量電極１ｆの厚さは、約
３００〜１５００オングストロームの厚さ、好ましくは
約３５０〜５００オングストロームの厚さとなり、ゲー
ト絶縁膜２の厚さは、約２００〜１５００オングストロ
ームの厚さ、好ましくは約３００〜１０００オングスト
ロームの厚さとなる。このように高温熱酸化時間を短く
することにより、特に８インチ程度の大型基板を使用す
る場合に熱によるそりを防止することができる。但し、
ポリシリコン層１を熱酸化することのみにより、単一層
構造を持つゲート絶縁膜２を形成してもよい。

【００９８】尚、工程（７）において特に限定されない
が、第１蓄積容量電極１ｆとなる半導体層部分に、例え
ば、Ｐイオンをドーズ量約３×１０^１２／ｃｍ^２でドー
プして、低抵抗化させてもよい。

【００９９】次に工程（８）に示すように、減圧ＣＶＤ
法等によりポリシリコン層３を堆積した後、リン（Ｐ）
を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐ
イオンをポリシリコン膜３の成膜と同時に導入したドー
プトシリコン膜を用いてもよい。

【０１００】次に、図９の工程（９）に示すように、レ
ジストマスクを用いたフォトリソグラフィ工程、エッチ
ング工程等により、図２に示した如き所定パターンの走
査線３ａと共に容量線３ｂを形成する。これらの容量線
３ｂ（走査線３ａ）の層厚は、例えば、約３５００オン
グストロームとされる。

【０１０１】次に工程（１０）に示すように、図３に示
した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つ
ｎチャネル型のＴＦＴとする場合、半導体層１ａに、先
ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを
形成するために、走査線３ａ（ゲート電極）を拡散マス
クとして、ＰなどのＶ族元素のドーパント６０を低濃度
で（例えば、Ｐイオンを１〜３×１０^１３／ｃｍ^２のド
ーズ量にて）ドープする。これにより走査線３ａ下の半
導体層１ａはチャネル領域１ａ’となる。この不純物の
ドープにより容量線３ｂ及び走査線３ａも低抵抗化され
る。

【０１０２】続いて、工程（１１）に示すように、画素
スイッチング用ＴＦＴ３０を構成する高濃度ソース領域
１ｂ及び高濃度ドレイン領域１ｃを形成するために、走
査線３ａよりも幅の広いマスクでレジスト層６２を走査
線３ａ上に形成した後、同じくＰなどのＶ族元素のドー
パント６１を高濃度で（例えば、Ｐイオンを１〜３×１
０^１５／ｃｍ^２のドーズ量にて）ドープする。また、画
素スイッチング用ＴＦＴ３０をｐチャネル型とする場
合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度
ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃
度ドレイン領域１ｅを形成するために、ＢなどのIII族
元素のドーパントを用いてドープする。尚、例えば、低
濃度のドープを行わずに、オフセット構造のＴＦＴとし
てもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイ
オン等を用いたイオン注入技術によりセルフアライン型
のＴＦＴとしてもよい。

【０１０３】この不純物のドープにより容量線３ｂ及び
走査線３ａも更に低抵抗化される。

【０１０４】これらの工程と並行して、ｎチャネル型Ｔ
ＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造
を持つデータ線駆動回路１０１及び走査線駆動回路１０
４等の回路をＴＦＴアレイ基板１０上の周辺部に形成す
る。このように、本実施の形態において画素スイッチン
グ用ＴＦＴ３０は半導体層をポリシリコンで形成するの
で、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一
工程で、データ線駆動回路１０１及び走査線駆動回路１
０４を形成することができ、製造上有利である。

【０１０５】次に工程（１２）に示すように、画素スイ
ッチング用ＴＦＴ３０における走査線３ａと共に容量線
３ｂを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴ
ＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰ
ＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化
シリコン膜等からなる第２層間絶縁膜４を形成する。第
２層間絶縁膜４の層厚は、約５０００〜１５０００オン
グストロームが好ましい。

【０１０６】次に工程（１３）の段階で、高濃度ソース
領域１ｄ及び高濃度ドレイン領域１ｅを活性化するため
に約１０００℃のアニール処理を２０分程度行った後、
データ線３１に対するコンタクトホール５を、反応性エ
ッチング、反応性イオンビームエッチング等のドライエ
ッチングにより或いはウエットエッチングにより形成す
る。また、走査線３ａや容量線３ｂを図示しない配線と
接続するためのコンタクトホールも、コンタクトホール
５と同一の工程により第２層間絶縁膜４に開孔する。

【０１０７】次に図１０の工程（１４）に示すように、
第２層間絶縁膜４の上に、スパッタ処理等により、遮光
性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６
として、約１０００〜５０００オングストロームの厚
さ、好ましくは約３０００オングストロームに堆積し、
更に工程（１５）に示すように、フォトリソグラフィ工
程、エッチング工程等により、データ線６ａを形成す
る。

【０１０８】次に工程（１６）に示すように、データ線
６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法や
ＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、Ｂ
ＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸
化シリコン膜等からなる第３層間絶縁膜７を形成する。
第３層間絶縁膜７の層厚は、約５０００〜１５０００オ
ングストロームが好ましい。

【０１０９】次に図１１の工程（１７）の段階におい
て、画素スイッチング用ＴＦＴ３０において、画素電極
９ａと高濃度ドレイン領域１ｅとを電気的接続するため
のコンタクトホール８を、反応性エッチング、反応性イ
オンビームエッチング等のドライエッチングにより形成
する。

【０１１０】次に工程（１８）に示すように、第３層間
絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の
透明導電性薄膜９を、約５００〜２０００オングストロ
ームの厚さに堆積し、更に工程（１９）に示すように、
フォトリソグラフィ工程、エッチング工程等により、画
素電極９ａを形成する。尚、当該電気光学装置を反射型
の電気光学装置に用いる場合には、Ａｌ等の反射率の高
い不透明な材料から画素電極９ａを形成してもよい。

【０１１１】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜１６（図３参照）が形成される。

【０１１２】以上、図８から図１１を参照して、画素部
を中心に製造工程について説明したが、これらと同一工
程により、図７に示したシール領域における積層構造も
形成される。即ち、主に、上述の工程（１）と同一のエ
ッチング工程によりシール領域における凹状の窪みが形
成され、工程（８）及び（９）と同一工程により走査線
の引き出し配線４０２（図７（２）参照）及びダミー配
線３０２（図７（１）参照）が形成され、工程（１４）
及び（１５）と同一工程によりデータ線の引き出し配線
３０１（図７（１）参照）及びダミー配線４０１（図７
（２）参照）が形成され、その他の工程により第1から
第３層間絶縁膜１２、４及び７が形成される。従って、
シール領域においては、ＴＦＴアレイ基板１０に形成さ
れた凹状の窪みに応じて第３層間絶縁膜７の上面は平坦
化されている。このように本実施形態の製造プロセスに
よれば、シール領域における平坦化が図られており、特
に、シール領域における凹状に窪んだ部分の側壁はテー
パ状に形成されるので、シール領域下を通る引き出し配
線３０１及び４０２から凹状に窪んでいない基板面上に
形成されたデータ線駆動回路１０１や走査線駆動回路１
０４へ向けて側壁を横切って引き回す配線部分（図５及
び図６参照）を、薄膜形成技術により確実且つ比較的容
易に形成することも可能となる。

【０１１３】他方、図３に示した対向基板２０について
は、ガラス基板等が先ず用意され、第２遮光膜２３及び
周辺見切りとしての第３遮光膜５３（図５、図６、図１
２及び図１３参照）が、例えば金属クロムをスパッタし
た後、フォトリソグラフィ工程、エッチング工程を経て
形成される。尚、これらの第２遮光膜及び第３遮光膜
は、Ｃｒ、Ｎｉ、Ａｌ、などの金属材料の他、Ｓｉ、カ
ーボンやＴｉをフォトレジストに分散した樹脂ブラック
などの材料から形成してもよい。

【０１１４】その後、対向基板２０の全面にスパッタ処
理等により、ＩＴＯ等の透明導電性薄膜を、約５００〜
２０００オングストロームの厚さに堆積することによ
り、対向電極２１を形成する。更に、対向電極２１の全
面にポリイミド系の配向膜の塗布液を塗布した後、所定
のプレティルト角を持つように且つ所定方向でラビング
処理を施すこと等により、配向膜２２（図３参照）が形
成される。

【０１１５】最後に、上述のように各層が形成されたＴ
ＦＴアレイ基板１０と対向基板２０とは、配向膜１６及
び２２が対面するようにシール材５２により貼り合わさ
れ、真空吸引等により、両基板間の空間に、例えば複数
種類のネマティック電気光学物質を混合してなる電気光
学物質が吸引されて、所定層厚の電気光学物質層５０が
形成される。

【０１１６】尚、以上の製造プロセスにおいて、ＣＭＰ
処理を施したり、スピンコート等によりＳＯＧを形成し
て、第３層間絶縁膜７の上面を、より完全に平坦化して
もよい。このように平坦化すれば、当該平坦化の度合い
に応じて、第３層間絶縁膜７の表面の凹凸により引き起
こされる電気光学物質のディスクリネーション（配向不
良）を低減できる。特に、ＴＦＴアレイ基板１０に形成
された凹状の窪みに応じて、第３層間絶縁膜７の上面の
段差は低減されているため、このようなより完全なグロ
ーバル平坦化を図る工程にかかる負担は非常に小さくて
済む。

【０１１７】（電気光学装置の全体構成）以上のように
構成された電気光学装置の各実施の形態の全体構成を図
１２及び図１３を参照して説明する。尚、図１２は、Ｔ
ＦＴアレイ基板１０をその上に形成された各構成要素と
共に対向基板２０の側から見た平面図であり、図１３
は、対向基板２０を含めて示す図１２のＨ−Ｈ’断面図
である。

【０１１８】図１２において、ＴＦＴアレイ基板１０の
上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して、例えば第２遮光膜２３と同じ
或いは異なる材料から成る周辺見切りとしての第３遮光
膜５３が設けられている。シール材５２の外側の領域に
は、データ線駆動回路１０１及び実装端子１０２がＴＦ
Ｔアレイ基板１０の一辺に沿って設けられており、走査
線駆動回路１０４が、この一辺に隣接する２辺に沿って
設けられている。走査線３ａに供給される走査信号遅延
が問題にならないのならば、走査線駆動回路１０４は片
側だけでも良いことは言うまでもない。また、データ線
駆動回路１０１を画像表示領域の辺に沿って両側に配列
してもよい。例えば奇数列のデータ線６ａは画像表示領
域の一方の辺に沿って配設されたデータ線駆動回路から
画像信号を供給し、偶数列のデータ線は前記画像表示領
域の反対側の辺に沿って配設されたデータ線駆動回路か
ら画像信号を供給するようにしてもよい。この様にデー
タ線６ａを櫛歯状に駆動するようにすれば、データ線駆
動回路の占有面積を拡張することができるため、複雑な
回路を構成することが可能となる。更にＴＦＴアレイ基
板１０の残る一辺には、画像表示領域の両側に設けられ
た走査線駆動回路１０４間をつなぐための複数の配線１
０５が設けられている。また、対向基板２０のコーナー
部の少なくとも１箇所においては、ＴＦＴアレイ基板１
０と対向基板２０との間で電気的導通をとるための上下
導通材１０６が設けられている。そして、図１３に示す
ように、図１２に示したシール材５２とほぼ同じ輪郭を
持つ対向基板２０が当該シール材５２によりＴＦＴアレ
イ基板１０に固着されている。

【０１１９】以上図１から図１３を参照して説明した各
実施の形態では、データ線駆動回路１０１及び走査線駆
動回路１０４をＴＦＴアレイ基板１０の上に設ける代わ
りに、例えばＴＡＢ（テープオートメイテッドボンディ
ング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレ
イ基板１０の周辺部に設けられた異方性導電フィルムを
介して電気的及び機械的に接続するようにしてもよい。
また、対向基板２０の投射光が入射する側及びＴＦＴア
レイ基板１０の出射光が出射する側には各々、例えば、
ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（ス
ーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モ
ード等の動作モードや、ノーマリーホワイトモード／ノ
ーマリーブラックモードの別に応じて、偏光フィルム、
位相差フィルム、偏光板などが所定の方向で配置され
る。

【０１２０】以上説明した各実施の形態における電気光
学装置は、カラー電気光学物質プロジェクタに適用され
るため、３枚の電気光学装置がＲＧＢ用のライトバルブ
として各々用いられ、各パネルには各々ＲＧＢ色分解用
のダイクロイックミラーを介して分解された各色の光が
投射光として各々入射されることになる。従って、各実
施の形態では、対向基板２０に、カラーフィルタは設け
られていない。しかしながら、第２遮光膜２３の形成さ
れていない画素電極９ａに対向する所定領域にＲＧＢの
カラーフィルタをその保護膜と共に、対向基板２０上に
形成してもよい。このようにすれば、電気光学物質プロ
ジェクタ以外の直視型や反射型のカラー電気光学物質テ
レビなどのカラー電気光学装置に各実施の形態における
電気光学装置を適用できる。更に、対向基板２０上に１
画素1個対応するようにマイクロレンズを形成してもよ
い。このようにすれば、入射光の集光効率を向上するこ
とで、明るい電気光学装置が実現できる。更にまた、対
向基板２０上に、何層もの屈折率の相違する干渉層を堆
積することで、光の干渉を利用して、ＲＧＢ色を作り出
すダイクロイックフィルタを形成してもよい。このダイ
クロイックフィルタ付き対向基板によれば、より明るい
カラー電気光学装置が実現できる。

【０１２１】以上説明した各実施の形態における電気光
学装置では、従来と同様に入射光を対向基板２０の側か
ら入射することとしたが、第１遮光膜１１ａを設けてい
るので、ＴＦＴアレイ基板１０の側から入射光を入射
し、対向基板２０の側から出射するようにしても良い。
即ち、このように電気光学装置をプロジェクタに取り付
けても、半導体層１ａのチャネル領域１ａ’及びＬＤＤ
領域１ｂ、１ｃに光が入射することを防ぐことが出来、
高画質の画像を表示することが可能である。ここで、従
来は、ＴＦＴアレイ基板１０の裏面側での反射を防止す
るために、反射防止用のＡＲ被膜された偏光板を別途配
置したり、ＡＲフィルムを貼り付ける必要があった。し
かし、各実施の形態では、ＴＦＴアレイ基板１０の表面
と半導体層１ａの少なくともチャネル領域１ａ’及びＬ
ＤＤ領域１ｂ、１ｃとの間に第１遮光膜１１ａが形成さ
れているため、このようなＡＲ被膜された偏光板やＡＲ
フィルムを用いたり、ＴＦＴアレイ基板１０そのものを
ＡＲ処理した基板を使用する必要が無くなる。従って、
各実施の形態によれば、材料コストを削減でき、また偏
光板貼り付け時に、ごみ、傷等により、歩留まりを落と
すことがなく大変有利である。また、耐光性が優れてい
るため、明るい光源を使用したり、偏光ビームスプリッ
タにより偏光変換して、光利用効率を向上させても、光
によるクロストーク等の画質劣化を生じない。

【０１２２】また、各画素に設けられるスイッチング素
子としては、正スタガ型又はコプラナー型のポリシリコ
ンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴ
やアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに
対しても、各実施の形態は有効である。

【０１２３】更に、電気光学装置の各画素のスイッチン
グ素子として、ＴＦＴに変えて、ＴＦＤ等の２端子型非
線形素子を用いてもよい。この場合には、走査線及びデ
ータ線のうちの一方を対向基板に設けてストライプ状の
対向電極とし、他方を素子アレイ基板に設けて、各ＴＦ
Ｄ素子等を介して各画素電極に接続するように構成すれ
ばよい。或いは、電気光学装置の各画素にスイッチング
素子を設けることなく、パッシブマトリクス型の電気光
学装置として構成してもよい。いずれの場合にも、画像
表示領域内及びシール領域内における平坦化により、上
述した本発明独自の効果が得られる。

【０１２４】（電子機器）次に、以上詳細に説明した液
晶装置１００を備えた電子機器の実施の形態について図
１４から図１６を参照して説明する。

【０１２５】先ず図１４に、このように液晶装置１００
を備えた電子機器の概略構成を示す。

【０１２６】図１４において、電子機器は、表示情報出
力源１０００、表示情報処理回路１００２、駆動回路１
００４、液晶装置１００、クロック発生回路１００８並
びに電源回路１０１０を備えて構成されている。表示情
報出力源１０００は、ＲＯＭ（Read Only Memory）、Ｒ
ＡＭ（Random Access Memory）、光ディスク装置などの
メモリ、画像信号を同調して出力する同調回路等を含
み、クロック発生回路１００８からのクロック信号に基
づいて、所定フォーマットの画像信号などの表示情報を
表示情報処理回路１００２に出力する。表示情報処理回
路１００２は、増幅・極性反転回路、シリアル−パラレ
ル変換回路、ローテーション回路、ガンマ補正回路、ク
ランプ回路等の周知の各種処理回路を含んで構成されて
おり、クロック信号に基づいて入力された表示情報から
デジタル信号を順次生成し、クロック信号CLKと共に駆
動回路１００４に出力する。駆動回路１００４は、液晶
装置１００を駆動する。電源回路１０１０は、上述の各
回路に所定電源を供給する。尚、液晶装置１００を構成
するＴＦＴアレイ基板の上に、駆動回路１００４を搭載
してもよく、これに加えて表示情報処理回路１００２を
搭載してもよい。

【０１２７】次に図１５から図１６に、このように構成
された電子機器の具体例を各々示す。

【０１２８】図１５において、電子機器の一例たる液晶
プロジェクタ１１００は、上述した駆動回路１００４が
ＴＦＴアレイ基板上に搭載された液晶装置１００を含む
液晶表示モジュールを３個用意し、各々ＲＧＢ用のライ
トバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いた
プロジェクタとして構成されている。液晶プロジェクタ
１１００では、メタルハライドランプ等の白色光源のラ
ンプユニット１１０２から投射光が発せられると、３枚
のミラー１１０６及び２枚のダイクロイックミラー１１
０８によって、ＲＧＢの３原色に対応する光成分Ｒ、
Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００
Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特に
Ｂ光は、長い光路による光損失を防ぐために、入射レン
ズ１１２２、リレーレンズ１１２３及び出射レンズ１１
２４からなるリレーレンズ系１１２１を介して導かれ
る。そして、ライトバルブ１００Ｒ、１００Ｇ及び１０
０Ｂにより各々変調された３原色に対応する光成分は、
ダイクロイックプリズム１１１２により再度合成された
後、投射レンズ１１１４を介してスクリーン１１２０に
カラー画像として投射される。

【０１２９】図１６において、電子機器の他の例たるマ
ルチメディア対応のラップトップ型のパーソナルコンピ
ュータ（ＰＣ）１２００は、上述した液晶装置１００が
トップカバーケース内に設けられており、更にＣＰＵ、
メモリ、モデム等を収容すると共にキーボード１２０２
が組み込まれた本体１２０４を備えている。

【０１３０】以上図１５から図１６を参照して説明した
電子機器の他にも、液晶テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、カーナビゲー
ション装置、電子手帳、電卓、ワードプロセッサ、エン
ジニアリング・ワークステーション（ＥＷＳ）、携帯電
話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装
置等などが図１４に示した電子機器の例として挙げられ
る。

【０１３１】以上説明したように、本実施の形態によれ
ば、製造効率が高く高品位の画像表示が可能な液晶装置
を備えた各種の電子機器を実現できる。

【０１３２】

【発明の効果】本発明の電気光学装置によれば、比較的
簡単な構成を用いての画像表示領域内における平坦化に
より、電気光学物質のディスクリネーションの発生を低
減しつつ画素開口領域を大きくとることができ、明るく
高品質の画像表示が可能な電気光学装置を実現できる。
また、比較的簡単な構成を用いてのシール領域における
平坦化により、基板間ギャップが精度高く制御され且つ
配線不良が低減された高信頼性の電気光学装置を実現で
きる。

【０１３３】また、本発明の電気光学装置の製造方法に
よれば、比較的簡単な工程制御により或いは信頼性の高
い工程により、本発明の電気光学装置を製造することが
可能となる。

【図面の簡単な説明】

【図１】 電気光学装置の実施形態における画像表示領
域を構成するマトリクス状の複数の画素に設けられた各
種素子、配線等の等価回路である。

【図２】 電気光学装置の実施形態におけるデータ線、
走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ
基板の相隣接する複数の画素群の平面図である。

【図３】 図２のＡ−Ａ’断面図である。

【図４】 比較例における図２のＡ−Ａ’断面に対応す
る断面図である。

【図５】 シール領域及び周辺領域に形成された引き出
し配線及び周辺回路を示す平面図である。

【図６】 図５のシール領域に形成されたデータ線の引
き出し配線部分を拡大して示す拡大平面図である。

【図７】 シール領域下に形成された引き出し配線部に
おける電気光学装置のＴＦＴアレイ基板側の断面図であ
る。

【図８】 電気光学装置の製造プロセスを順を追って示
す工程図（その１）である。

【図９】 電気光学装置の製造プロセスを順を追って示
す工程図（その２）である。

【図１０】電気光学装置の製造プロセスを順を追って示
す工程図（その３）である。

【図１１】電気光学装置の製造プロセスを順を追って示
す工程図（その４）である。

【図１２】電気光学装置の実施形態におけるＴＦＴアレ
イ基板をその上に形成された各構成要素と共に対向基板
の側から見た平面図である。

【図１３】図１２のＨ−Ｈ’断面図である。

【図１４】本発明による電子機器の実施の形態の概略構
成を示すブロック図である。

【図１５】電子機器の一例として液晶プロジェクタを示
す断面図である。

【図１６】電子機器の他の例としてパーソナルコンピュ
ータを示す正面図である。

【符号の説明】

１ａ…半導体層 １ａ’…チャネル領域 １ｂ…低濃度ソース領域（ソース側ＬＤＤ領域） １ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域） １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 １ｆ…第１蓄積容量電極 ２…ゲート絶縁膜 ３ａ…走査線 ３ｂ…容量線（第２蓄積容量電極） ４…第２層間絶縁膜 ５…コンタクトホール ６ａ…データ線 ７…第３層間絶縁膜 ８…コンタクトホール ９ａ…画素電極 １０…ＴＦＴアレイ基板 １１ａ…第１遮光膜 １２…第１層間絶縁膜 １６…配向膜 ２０…対向基板 ２１…対向電極 ２２…配向膜 ２３…第２遮光膜 ３０…画素スイッチング用ＴＦＴ ５０…電気光学物質層 ５２…シール材 ５３…第３遮光膜 ７０…蓄積容量 １０１…データ線駆動回路 １０３…サンプリング回路 １０４…走査線駆動回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA16 GA29 GA35 GA41 GA43 GA45 HA04 HA05 HA14 HA19 JA24 JA25 JA29 JA35 JA43 JA46 JB07 JB23 JB32 JB51 JB64 JB69 KA04 KA07 KA12 KA18 KA22 KB04 KB13 KB25 MA05 MA07 MA13 MA17 MA25 MA27 MA29 MA30 MA41 NA04 NA07 NA16 NA19 PA01 PA09 RA05

Claims (14)

【特許請求の範囲】
1. 【請求項１】 一対の基板間に電気光学物質が挟持され
   てなり、 該一対の基板の一方の基板の前記電気光学物質に面する
   側に、複数の画素電極と、該複数の画素電極に接続され
   た複数の配線とを備えており、 前記一方の基板は、前記電気光学物質に面する側におけ
   る前記複数の配線に対向する領域が少なくとも部分的に
   凹状に窪みを有することを特徴とする電気光学装置。
2. 【請求項２】 一対の基板間に電気光学物質が挟持され
   てなり、 該一対の基板の一方の基板の前記電気光学物質に面する
   側に、複数の画素電極と、該複数の画素電極を夫々選択
   的に駆動するための複数の駆動素子と、該複数の駆動素
   子に接続された複数の配線とを備えており、 前記一方の基板は、前記電気光学物質に面する側におけ
   る前記複数の駆動素子及び前記複数の配線に対向する領
   域が少なくとも部分的に凹状に窪みを有することを特徴
   とする電気光学装置。
3. 【請求項３】 前記駆動素子は、薄膜トランジスタから
   なることを特徴とする請求項２に記載の電気光学装置。
4. 【請求項４】 前記一方の基板の前記電気光学物質に面
   する側に、前記薄膜トランジスタの少なくともチャネル
   領域を前記一方の基板の側から見て覆う位置に設けられ
   た遮光膜を更に備えたことを特徴とする請求項３に記載
   の電気光学装置。
5. 【請求項５】 前記複数の画素電極は、マトリクス状に
   配置されており、 前記複数の配線は、相交差する複数の走査線及び複数の
   データ線を含み、 前記一方の基板は、前記電気光学物質に面する側におけ
   る前記複数の走査線及び前記複数のデータ線に対向する
   領域が少なくとも部分的に凹状に窪んで形成されている
   ことを特徴とする請求項１乃至４のいずれか一項に記載
   の電気光学装置。
6. 【請求項６】 前記複数の配線は、前記複数の画素電極
   に対し蓄積容量を夫々付与するために形成された容量線
   を含み、 前記一方の基板は、前記電気光学物質に面する側におけ
   る前記容量線に対向する領域が少なくとも部分的に凹状
   に窪んで形成されていることを特徴とする請求項１乃至
   ５のいずれか一項に記載の電気光学装置。
7. 【請求項７】 前記一方の基板は、前記電気光学物質に
   面する側における画素開口領域を除く前記電気光学物質
   に対向する全領域が凹状に窪んで形成されていることを
   特徴とする請求項１乃至６のいずれか一項に記載の電気
   光学装置。
8. 【請求項８】 前記電気光学物質の周囲において前記一
   対の基板を相互に接着するギャップ材混入のシール材を
   更に備えており、 前記複数の配線は、前記電気光学物質に対向する領域に
   配置された主配線から前記シール材に対向する領域に延
   設された引き出し配線を含み、 前記一方の基板は、前記電気光学物質に面する側におけ
   る前記引き出し配線に対向する領域が少なくとも部分的
   に凹状に窪んで形成されていることを特徴とする請求項
   １乃至７のいずれか一項に記載の電気光学装置。
9. 【請求項９】 前記一方の基板の凹状に窪んだ側壁部分
   はテーパ状に形成されていることを特徴とする請求項１
   乃至８のいずれか一項に記載の電気光学装置。
10. 【請求項１０】 前記複数の駆動素子は、凹状に窪んだ
    部分に絶縁層を介して形成されていることを特徴とする
    請求項１乃至９のいずれか一項に記載の電気光学装置。
11. 【請求項１１】 請求項１に記載の電気光学装置の製造
    方法であって、 前記一方の基板となる平らな基板上に前記凹状に窪んだ
    部分に対応するレジストパターンをフォトリソグラフィ
    で形成する工程と、 該レジストパターンを介して所定時間のエッチングを行
    い前記凹状に窪んだ部分を形成するエッチング工程と、 前記凹状に窪んだ部分を含む前記一方の基板上に前記複
    数の画素電極及び前記複数の配線を所定順序で形成する
    素子形成工程とを備えたことを特徴とする電気光学装置
    の製造方法。
12. 【請求項１２】 請求項２乃至４のいずれか一項に記載
    の電気光学装置の製造方法であって、 前記一方の基板となる平らな基板上に前記凹状に窪んだ
    部分に対応するレジストパターンをフォトリソグラフィ
    で形成する工程と、 該レジストパターンを介して所定時間のエッチングを行
    い前記凹状に窪んだ部分を形成するエッチング工程と、 前記凹状に窪んだ部分を含む前記一方の基板上に前記複
    数の画素電極、前記複数の駆動素子及び前記複数の配線
    を所定順序で形成する素子形成工程とを備えたことを特
    徴とする電気光学装置の製造方法。
13. 【請求項１３】 前記エッチング工程は、前記凹状に窪
    んだ部分の側壁をテーパ状に形成するウエットエッチン
    グ工程を含むことを特徴とする請求項１０又は１１に記
    載の電気光学装置の製造方法。
14. 【請求項１４】 請求項１乃至９、請求項１３のいずれ
    か一項に記載の電気光学装置を備えたことを特徴とする
    電子機器。