JPH11218781A - 液晶装置及びその製造方法並びに電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 ＴＦＴ駆動によるアクティブマトリクス駆動
方式の液晶装置において、画素部を平坦化しつつ画素電
極の蓄積容量を増加させる。 【解決手段】 液晶装置（１００）は、一対の基板間に
挟持された液晶層（５０）と、ＴＦＴアレイ基板（１
０）にマトリクス状に設けられた画素電極（１１）とを
備える。第１蓄積容量電極が、画素部のＴＦＴ（３０）
を構成する半導体層（１ａ）からデータ線（６ａ）下に
延設されている。容量線（３ｂ）は、データ線下におい
て第１蓄積容量電極と対向配置された第２蓄積容量電極
部を含む。層間絶縁膜は、このデータ線下にある蓄積容
量電極に対向する領域が凹状に窪んで形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下、ＴＦＴと称す）駆動によるアクティブマトリク
ス駆動方式の液晶装置及びその製造方法、並びにこれを
用いた電子機器の技術分野に属する。

【０００２】

【従来の技術】従来、この種の液晶装置においては、一
対の基板間で画素電極及び対向電極上に各々所定方向に
ラビング処理が施された一対の配向膜が設けられてお
り、これらの配向膜間に液晶が所定の配向状態で挟持さ
れている。そして、動作時には、この液晶に両電極から
電界が印加され、液晶の配向状態は変化され、液晶装置
の画面表示領域内で表示が行われる。

【０００３】従って、この種の液晶装置においては、デ
ータ線、走査線、容量線などの配線を形成した領域と、
これらのデータ線等が形成されていない領域（特に画像
表示用の入射光が通過する開口領域等）とのＴＦＴアレ
イ基板上の合計層厚の差による凹凸を、仮にそのまま液
晶に接する面（配向膜）にまで残したとすると、その凹
凸の程度に応じて液晶に配向不良（ディスクリネーショ
ン）が発生して、各画素の画像の劣化につながる。より
具体的には、各開口領域が窪んだ凹凸面上に形成された
配向膜に対してラビング処理を施したのでは、この凹凸
に応じて配向膜表面に配向規制力のばらつきが生じ、こ
の凹凸部で、液晶の配向不良が発生してコントラストが
変化してしまう。即ち、液晶の配向不良が起こると、例
えば、液晶電圧非印加時において白表示となるノーマリ
ーホワイトモードであれば、配向不良の箇所で白抜け現
象が起こり、コントラストが低下すると共に精細度も低
下してしまう。このような事態を避けるべく、配向膜間
の距離（液晶の層厚）を均等且つ所定値に保ち、配向膜
に対するラビング処理を基板の全面に渡って均等且つ適
切に施すためには、画面表示領域内に位置する画素部を
平坦化することは重要である。

【０００４】他方、この種の液晶装置においては、各画
素電極に画像信号を供給する際のデューティー比が小さ
くても、フリッカやクロストークが発生しないようにす
るために、各画素電極に所定容量を付与する蓄積容量を
設けたりする。

【０００５】ここで、この種の液晶装置においては、画
素開口率を上げて画面を明るくするという要請もあるた
め、このような蓄積容量を増加させるために、隣接画素
の境界として対向基板に設けられる遮光層に対応する位
置にある非透明なＡｌ（アルミニウム）等からなるデー
タ線下やデータ線に沿った領域に、上述の如き蓄積容量
が形成されたりする。より具体的には、例えば、データ
線下の領域であれば、画素部におけるＴＦＴを構成する
半導体層からデータ線下に延設した半導体層を第１蓄積
容量電極として形成し、ゲート絶縁膜と同じ膜からなる
絶縁膜をこの第１蓄積容量電極上に形成し、更に走査線
と同じ層の低抵抗ポリシリコン等からなり走査線に沿っ
て配設される容量線をその絶縁膜上に延設して、第１蓄
積容量電極と絶縁膜を介して対向する第２蓄積容量電極
として形成する。或いは、走査線に沿った領域であれ
ば、画素部におけるＴＦＴを構成する半導体層から容量
線下に延設した半導体層を第１蓄積容量電極として形成
すると共に、ゲート絶縁膜と同じ膜からなる絶縁膜をこ
の第１蓄積容量電極上に形成する（この場合、第１蓄積
容量電極と絶縁膜を介して対向する容量線の部分が第２
蓄積容量電極として機能する）。

【０００６】このような蓄積容量を十分にとることで高
精細な画像表示が可能とされる。

【０００７】

【発明が解決しようとする課題】しかしながら、前述の
ように蓄積容量をデータ線下の領域や走査線に沿った領
域に作り込むと、この部分の層厚が増加して画素部に比
較的大きな段差ができてしまう。例えば、データ線下の
領域に蓄積容量を作り込むと、蓄積容量の厚み（第１蓄
積容量電極、絶縁膜及び第２蓄積容量電極の合計の厚
み）とデータ線の厚みだけ、これらが存在しない画素部
よりも高くなることになり、その段差は約１００００ナ
にもなる。このような段差があると、ラビング処理が、
当該段差部分で適切に施されなくなる。この結果、デー
タ線に沿って前述のような液晶の配向不良が起こり、コ
ントラストや精細度が低下したりする問題点が生じる。

【０００８】逆に、このように蓄積容量を作り込んだこ
とにより段差の増した表面を前述のように平坦化する
と、製造効率やコストが悪化してしまう。特に、前述の
ようにデータ線下の領域に蓄積容量を形成した後に画素
部の平坦化を行おうとすると、第１及び第２蓄積容量電
極や容量形成用絶縁膜や該配線に付随して必要となる層
間絶縁膜まで重ねたデータ線部分の合計層厚が増すた
め、平坦化工程に対する負担が増加して、製造効率やコ
ストが非常に悪化してしまうという問題点がある。

【０００９】本発明は上述した問題点に鑑みなされたも
のであり、蓄積容量が大きく且つ画質劣化につながるよ
うな液晶の配向不良が極力低減された液晶装置及びその
製造方法並びに当該液晶装置を備えた電子機器を提供す
ることを課題とする。

【００１０】

【課題を解決するための手段】請求項１に記載の液晶装
置は上記課題を解決するために、一対の基板間に液晶が
封入されてなり、該一対の基板の一方の基板上に複数の
データ線と、該複数のデータ線に交差する複数の走査線
と、前記複数のデータ線及び走査線に各々接続された複
数の薄膜トランジスタと、該複数の薄膜トランジスタに
各々接続されて前記データ線より上方に配置された複数
の画素電極と、該複数の薄膜トランジスタのドレイン又
はソース領域を構成する半導体層と同一材料からなり少
なくとも前記データ線下に各々延設された複数の第１蓄
積容量電極部と、前記データ線下において前記複数の第
１蓄積容量電極部と絶縁膜を介して各々対向配置された
第２蓄積容量電極部を各々含む複数の容量線と、前記一
方の基板と前記画素電極との間に配置された少なくとも
１つの層間絶縁膜とを備えており、前記層間絶縁膜は、
前記容量線のうち少なくとも前記データ線下にある前記
第２蓄積容量電極部に対向する領域が凹状に窪んで形成
されてなることを特徴とする。

【００１１】請求項１に記載の液晶装置によれば、第１
蓄積容量電極部は、薄膜トランジスタのドレイン又はソ
ース領域を構成する半導体層と同一材料からなり、少な
くともデータ線下に各々延設されている。第２蓄積容量
電極部は、少なくともデータ線下において第１蓄積容量
電極部と絶縁膜を介して各々対向配置されている。この
ように本発明によれば、入射光が透過しないため開口領
域としては使用不可能なデータ線下のスペースは、画素
電極に対し容量を付与するためのスペースとして有効に
使用されている。

【００１２】また、本発明によれば、層間絶縁膜は、容
量線のうち少なくともデータ線下にある第２蓄積容量電
極部に対向する領域が、他の領域と比べて凹状に窪んで
形成されている。従って、データ線の上方に位置する画
素電極面はこの窪みにより平坦化される。例えば、第１
蓄積容量電極部、絶縁膜、第２蓄積容量電極部及びデー
タ線の合計層厚に等しい深さだけ凹状に窪めれば、画素
電極面は、ほぼ完全に平坦化される。

【００１３】以上のように従来は、段差によりラビング
処理が適切に施せなかったことに起因して、或いは段差
による基板間距離の狂いに直接起因して液晶の配向不良
は、この開口領域のデータ線に沿った部分で最も起き易
かったが、本発明によれば、この部分における配向不良
を平坦化により低減できる。

【００１４】請求項２に記載の液晶装置は上記課題を解
決するために、一対の基板間に液晶が封入されてなり、
該一対の基板の一方の基板上に複数のデータ線と、該複
数のデータ線に交差する複数の走査線と、前記複数のデ
ータ線及び走査線に各々接続された複数の薄膜トランジ
スタと、該複数の薄膜トランジスタに各々接続された複
数の画素電極と、該複数の薄膜トランジスタのドレイン
又はソース領域を構成する半導体層と同一材料からなり
少なくとも前記データ線下に各々延設された複数の第１
蓄積容量電極部と、前記データ線下において前記複数の
第１蓄積容量電極部と絶縁膜を介して各々対向配置され
た第２蓄積容量電極部を各々含む複数の容量線と、前記
一方の基板及び前記第１蓄積容量電極部の間に配置され
ている第１層間絶縁膜と、前記第２蓄積容量電極部及び
前記データ線の間に配置されている第２層間絶縁膜と、
前記データ線及び前記画素電極の間に配置されている第
３層間絶縁膜とを備えており、前記第１、第２及び第３
層間絶縁膜のうち少なくとも一つの絶縁膜は、前記容量
線のうち少なくとも前記データ線下にある前記第２蓄積
容量電極部に対向する領域が凹状に窪んで形成されたこ
とを特徴とする。

【００１５】請求項２に記載の液晶装置によれば、第１
蓄積容量電極部は、薄膜トランジスタのドレイン又はソ
ース領域を構成する半導体層と同一材料からなり、少な
くともデータ線下に各々延設されている。第２蓄積容量
電極部は、少なくともデータ線下において第１蓄積容量
電極部と絶縁膜を介して各々対向配置されている。この
ように本発明によれば、入射光が透過しないため開口領
域としては使用不可能なデータ線下のスペースは、画素
電極に対し容量を付与するためのスペースとして有効に
使用されている。

【００１６】他方、第１層間絶縁膜は、一方の基板及び
第１蓄積容量電極部の間に配置されており、第２層間絶
縁膜は、第２蓄積容量電極部及び前記データ線の間に配
置されており、第３層間絶縁膜は、データ線及び画素電
極の間に配置されている。ここで一般に、データ線が配
線される領域は、開口領域内に位置する画素部と比較す
ると、半導体層と同一材料からなる第１蓄積容量電極
部、絶縁膜、走査線と同じポリシリコン層等からなる容
量線の第２蓄積容量電極部、Ａｌ膜等からなるデータ線
が積層されている分だけ段差ができる。しかも、この段
差は、液晶装置の構造上、開口領域内に位置する画素部
と比較して最も大きい段差である。しかるに、本発明に
よれば、第１、第２及び第３層間絶縁膜のうち少なくと
も一つの絶縁膜は、容量線のうち少なくともデータ線下
にある第２蓄積容量電極部に対向する領域が、他の領域
と比べて凹状に窪んで形成されている。従って、データ
線の上方に位置する第３層間絶縁膜の上面或いはこの上
に形成される画素電極面は、この窪みに応じて平坦化さ
れる。例えば、第１蓄積容量電極部、容量形成用絶縁
膜、第２蓄積容量電極部及びデータ線の合計層厚に等し
い深さだけ凹状に窪めれば、第３層間絶縁膜の上面或い
はこの上に形成される画素電極面は、ほぼ完全に平坦化
される。

【００１７】以上のように従来は、段差によりラビング
処理が適切に施せなかったことに起因して、或いは段差
による基板間距離の狂いに直接起因して液晶の配向不良
は、この開口領域のデータ線に沿った部分で最も起き易
かったが、本発明によれば、この部分における配向不良
を平坦化により低減できる。

【００１８】請求項３に記載の液晶装置は上記課題を解
決するために請求項２に記載の液晶装置において、前記
複数の第１蓄積容量電極部は更に、前記複数の走査線と
平行に各々延設されており、前記複数の第２蓄積容量電
極部は更に、前記走査線と平行に延設された前記第１蓄
積容量電極部と前記容量形成用絶縁膜を介して対向配置
されており、前記少なくとも一つの絶縁膜は更に、前記
容量線のうち前記走査線と平行な前記第２蓄積容量電極
部に対向する領域が凹状に窪んで形成されたことを特徴
とする。

【００１９】請求項３に記載の液晶装置によれば、第１
蓄積容量電極部と第２蓄積容量電極部とは、走査線と平
行な領域において、容量形成用絶縁膜を介して対向配置
されている。このように本発明によれば、データ線下だ
けでなく、走査線に平行な領域も、画素電極に対し容量
を付与するためのスペースとして有効に使用されてい
る。ここで一般に、走査線に平行に容量線が配線される
領域は、開口領域内に位置する画素部と比較すると、第
１蓄積容量電極部、容量形成用絶縁膜及び第２蓄積容量
電極部が積層されている分だけ段差ができる。しかる
に、本発明によれば、第１、第２及び第３層間絶縁膜の
うち少なくとも一つの絶縁膜は、容量線のうち少なくと
も走査線と平行な第２蓄積容量電極部に対向する領域
が、凹状に窪んで形成されている。従って、この容量線
の上方に位置する第３層間絶縁膜の上面或いはこの上に
形成される画素電極面は、この窪みに応じて平坦化され
る。例えば、第１蓄積容量電極部、容量形成用絶縁膜及
び第２蓄積容量電極部の合計層厚に等しい深さだけ凹状
に窪めれば、第３層間絶縁膜の上面或いはこの上に形成
される画素電極面は、ほぼ完全に平坦化される。

【００２０】請求項４に記載の液晶装置は上記課題を解
決するために請求項３に記載の液晶装置において、前記
画素電極上に配置されており、隣接して並べられた一対
の走査線及び容量線に対して前記走査線の側から前記容
量線の側に向う前記データ線に沿った方向でラビング処
理された配向膜と、前記一対の走査線及び容量線を前記
走査線に沿った一本の帯部でまとめて覆う遮光層とを更
に備えたことを特徴とする。

【００２１】請求項４に記載の液晶装置によれば、ＴＦ
Ｔアレイ基板において配向膜は、画素電極上に配置され
ており、隣接して並べられた一対の走査線及び容量線に
対して走査線の側から容量線の側に向うデータ線に沿っ
た方向でラビング処理されている。ここで一般に、ラビ
ング方向に面が高くなる段差に対してはラビング処理は
比較的良好に行われ、ラビング方向に面が低くなる段差
に対してはラビング処理は良好に行うことが困難である
ことが本発明者による研究の結果判明している。そこ
で、本発明のように、平坦化を施していない走査線の側
から平坦化を施した容量線の側に向けた方向でラビング
処理を行うようにすれば、ラビング方向の上流に位置す
る画素側の走査線の一方の縁における段差は、ラビング
方向に面が高くなる段差となるのでラビング処理が良好
に行われる。他方、容量線に隣接する側の走査線の他方
の縁における段差は、ラビング方向に面が低くなる段差
となるのでラビング処理が良好に行われない。しかしな
がら、この部分とラビング方向の下流に位置する画素と
の間には容量線の上方に位置する平坦化された面がある
と共に、遮光層の一本の帯部により、まとめて覆われて
いるので開口領域から遠く離れている。このため、走査
線の他方の縁に対応してラビング処理が良好に行われな
くても、これによる液晶の配向不良が画像に影響するこ
とは殆ど又は全く無い。仮に、ラビング処理の方向を反
対にしてしまうと、ラビング方向に面が低くなる段差
が、容量線から遠い方の走査線の縁に現われてしまい、
これによる液晶の配向不良が画像に影響を及ぼしてしま
うか或いは、このような部分を更に遮光層で覆うことに
より開口領域を狭めねばならない。

【００２２】更に、ＴＦＴアレイ基板のラビング方向を
データ線に沿うようにした場合、直流駆動により液晶を
劣化させないため及び表示画像のフリッカを防止するた
めに走査線毎に液晶を駆動する電圧極性を反転させる走
査線反転駆動方式（１Ｈ反転駆動方式）が一般化しつつ
あるが、この走査線反転駆動方式によれば、データ線の
方向の段差である、走査線付近における画素部の段差に
より液晶の配向不良（ディスクリネーション）が起き易
いことが、本発明者による研究の結果判明している。そ
こで、本発明のように、データ線の方向の段差が、一対
の走査線及び容量線の縁ではなく、該一対の走査線と容
量線との間にくるように構成すれば、上述の走査線反転
駆動方式を採用した際に、液晶の配向不良が画素境界領
域の中央付近で起きるように、即ち、各画素開口領域か
ら離れた領域で起きるように出来る。この結果、本発明
は、走査線反転駆動方式を用いる際には高コントラスト
化と高精細化を図る上で、大変有利である。

【００２３】請求項５に記載の液晶装置は上記課題を解
決するために請求項２から４のいずれかに記載の液晶装
置において、前記少なくとも一つの絶縁膜は、単層から
構成されていることを特徴とする。

【００２４】請求項５に記載の液晶装置によれば、凹状
に窪んで形成される絶縁膜を単層から構成すればよいの
で、従来の場合と比較しても層の数を増加させる必要が
無く、凹状に窪んだ部分とそうでない部分との膜厚を制
御すれば、当該凹状に窪んで形成された絶縁膜が得られ
る。

【００２５】請求項６に記載の液晶装置は上記課題を解
決するために請求項２から４に記載の液晶装置におい
て、前記少なくとも一つの絶縁膜は、単層部分と多層部
分とから構成されており、前記単層部分が前記凹状に窪
んだ部分とされており、前記多層部分が前記凹状に窪ん
でいない部分とされていることを特徴とする。

【００２６】請求項６に記載の液晶装置によれば、単層
部分が凹状に窪んだ部分とされているので、凹状に窪ん
だ部分における当該窪みが形成された絶縁膜の膜厚を、
単層部分の膜厚として、比較的容易にして確実且つ高精
度に制御できる。従って、この凹状に窪んだ部分におけ
る当該窪みが形成された絶縁膜の膜厚を非常に薄くする
ことも可能となる。

【００２７】請求項７に記載の液晶装置は上記課題を解
決するために請求項２から６のいずれか一項に記載の液
晶装置において、前記第１及び第２層間絶縁膜は、酸化
シリコン膜又は窒化シリコン膜から構成されていること
を特徴とする。

【００２８】請求項７に記載の液晶装置によれば、酸化
シリコン膜又は窒化シリコン膜からなる第１及び第２層
間絶縁膜により、一方の基板、第１蓄積容量電極部、第
２蓄積容量電極部、データ線等を構成する各層を相互に
電気的絶縁できると共に一方の基板等からＴＦＴへの汚
染を防止できる。しかも、このように構成された第１層
間絶縁膜は、ＴＦＴの下地膜に適している。

【００２９】請求項８に記載の液晶装置は上記課題を解
決するために請求項２から７のいずれか一項に記載の液
晶装置において、前記第１層間絶縁膜を前記一方の基板
が兼ねており、前記第２及び第３層間絶縁膜のうち少な
くとも一方は、前記容量線のうち少なくとも前記データ
線下にある前記第２蓄積容量電極部に対向する領域が凹
状に窪んで形成されたことを特徴とする。

【００３０】請求項８に記載の液晶装置によれば、一方
の基板が第１層間絶縁膜を兼ねている。即ち、一方の基
板がＴＦＴの下地膜としても機能し、第１層間絶縁膜は
省略される。しかるに、本発明によれば、第２及び第３
層間絶縁膜のうち少なくとも一方は、容量線のうち少な
くともデータ線下にある第２蓄積容量電極部に対向する
領域が凹状に窪んで形成されているので、上述の本発明
と同様に第３層間絶縁膜の上面や画素電極面の平坦化が
図られる。

【００３１】請求項９に記載の液晶装置は上記課題を解
決するために請求項２から７のいずれか一項に記載の液
晶装置において、前記基板と前記第１層間絶縁膜との間
において、前記複数の薄膜トランジスタの少なくともチ
ャネル形成用領域を前記一方の基板の側から見て各々重
なる位置に設けられた遮光膜を更に備えたことを特徴と
する。

【００３２】請求項９に記載の液晶装置によれば、遮光
膜は、複数のＴＦＴの少なくともチャネル形成用領域を
一方の基板の側から見て各々重なる位置において一方の
基板に設けられている。従って、一方の基板の側からの
戻り光等が当該チャネル形成用領域に入射する事態を未
然に防ぐことができ、光電流の発生によりＴＦＴの特性
が劣化することはない。そして、遮光膜は、一方の基板
と第１層間絶縁膜との間に設けられている。従って、遮
光膜からＴＦＴ等を電気的絶縁し得ると共に遮光膜がＴ
ＦＴ等を汚染する事態を未然に防げる。

【００３３】請求項１０に記載の液晶装置は上記課題を
解決するために請求項９に記載の液晶装置において、前
記遮光膜は、前記第１蓄積容量電極部の前記データ線下
の部分及び前記走査線と平行な部分のうち少なくとも一
方と前記第１層間絶縁膜を介して対向する位置に設けら
れた第３蓄積容量電極部を含んでおり、前記第１層間絶
縁膜は、前記第３蓄積容量電極部と前記第１蓄積容量電
極部との間の領域が前記凹状に窪んで形成されたことを
特徴とする。

【００３４】請求項１０に記載の液晶装置によれば、遮
光膜は、第１蓄積容量電極部のデータ線下の部分及び走
査線と平行な部分のうち少なくとも一方と第１層間絶縁
膜を介して対向する位置に設けられた第３蓄積容量電極
部を含んでいる。従って、容量形成用絶縁膜を介して対
向配置された第１蓄積容量電極部と第２蓄積容量電極部
とで形成される容量に加えて、第１層間絶縁膜を介して
対向配置された第１蓄積容量電極部と第３蓄積容量電極
部とで形成される容量も、蓄積容量として画素電極に付
与される。ここで一般に、容量形成用に間に介在する絶
縁膜の膜厚が厚いほど形成される容量は小さく、薄いほ
ど形成される容量は大きくなる。しかるに、本発明によ
れば、第１層間絶縁膜は、第３蓄積容量電極部と第１蓄
積容量電極部との間の領域が凹状に窪んで形成されてい
るため、容量形成用に間に介在する絶縁膜の膜厚を凹状
の窪みの深さに応じて薄くすることが出来る。この結
果、第１及び第３蓄積容量電極部の表面積を増やすこと
なく容量を効率的に増やすことが出来る。

【００３５】請求項１１に記載の液晶装置は上記課題を
解決するために請求項９又は１０に記載の液晶装置にお
いて、前記遮光膜は、Ｔｉ（チタン）、Ｃｒ（クロ
ム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ
（モリブデン）及びＰｄ（鉛）のうちの少なくとも一つ
を含むことを特徴とする。

【００３６】請求項１１に記載の液晶装置によれば、遮
光膜は、不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔ
ａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、例え
ば、金属単体、合金、金属シリサイド等から構成される
ため、ＴＦＴアレイ基板上の遮光膜形成工程の後に行わ
れるＴＦＴ形成工程における高温処理により、遮光膜が
破壊されたり溶融しないようにできる。

【００３７】請求項１２に記載の液晶装置は上記課題を
解決するために請求項９から１１のいずれか一項に記載
の液晶装置において、前記遮光膜は、定電位源に接続さ
れていることを特徴とする。

【００３８】請求項１２に記載の液晶装置によれば、遮
光膜は定電位源に接続されているので、遮光膜は定電位
とされる。従って、遮光膜に対向配置されるＴＦＴに対
し遮光膜の電位変動が悪影響を及ぼすことはない。

【００３９】請求項１３に記載の液晶装置は上記課題を
解決するために請求項１２に記載の液晶装置において、
前記第１層間絶縁膜は、前記遮光膜と前記定電位源とが
接続される位置において、前記凹状に窪んで形成される
と共に開孔されたことを特徴とする。

【００４０】請求項１３に記載の液晶装置によれば、第
１層間絶縁膜は、遮光膜と定電位源とが接続される位置
において凹状に窪んで形成されているので、その製造プ
ロセスにおいて、当該第１層間絶縁膜形成後に、この凹
状に窪んだ部分の深さに応じて、この位置を開孔する工
程が容易となる。

【００４１】請求項１４に記載の液晶装置の製造方法は
上記課題を解決するために請求項５に記載の液晶装置の
製造方法であって、前記単層を構成すべき絶縁膜を堆積
する工程と、該堆積された絶縁膜に前記凹状に窪んだ部
分に対応するレジストパターンをフォトリソグラフィで
形成する工程と、該レジストパターンを介して所定時間
のエッチングを行い前記凹状に窪んだ部分を形成するエ
ッチング工程とを備えたことを特徴とする。

【００４２】請求項１４に記載の液晶装置の製造方法に
よれば、先ず、一方の基板上で前記単層を構成すべき絶
縁膜が、画面表示領域の全域に堆積される。次に、該堆
積された絶縁膜に凹状に窪んだ部分に対応するレジスト
パターンが、フォトリソグラフィで形成され、その後、
エッチングが、このレジストパターンを介して所定時間
だけ行われて、凹状に窪んだ部分が形成される。従っ
て、エッチングの時間管理により、凹状に窪んだ部分の
深さや膜厚を制御できる。このエッチング工程におい
て、例えばドライエッチングを用いる場合には、ほぼ露
光寸法通りに開孔できる。

【００４３】請求項１５に記載の液晶装置の製造方法は
上記課題を解決するために請求項６に記載の液晶装置の
製造方法であって、前記多層部分を構成すべき第１絶縁
膜を堆積する工程と、該堆積された第１絶縁膜に前記凹
状に窪んだ部分に対応するレジストパターンをフォトリ
ソグラフィで形成する工程と、該レジストパターンを介
してエッチングを行い前記凹状に窪んだ部分に対応する
前記第１絶縁膜を除去するエッチング工程と、前記単層
部分及び多層部分を構成すべき第２絶縁膜を前記第１絶
縁膜及び前記第１絶縁膜を除去した領域上に堆積する工
程とを備えたことを特徴とする。

【００４４】請求項１５に記載の液晶装置の製造方法に
よれば、先ず、一方の基板上で多層部分を構成すべき第
１絶縁膜が画面表示領域の全域に堆積される。次に、こ
の堆積された第１絶縁膜に、凹状に窪んだ部分に対応す
るレジストパターンが、フォトリソグラフィで形成さ
れ、その後、エッチングが、このレジストパターンを介
して行われて、凹状に窪んだ部分に対応する第１絶縁膜
が除去される。その後、単層部分及び多層部分を構成す
べき第２絶縁膜が、第１絶縁膜及び第１絶縁膜を除去し
た領域上に堆積される。この結果、凹状に窪んだ部分に
おける第１層間絶縁膜の膜厚を、第２絶縁膜の膜厚の管
理により、比較的容易にして確実且つ高精度に制御でき
る。このエッチング工程において、例えばドライエッチ
ングを用いる場合には、ほぼ露光寸法通りに開孔でき
る。

【００４５】請求項１６に記載の液晶装置の製造方法は
上記課題を解決するために請求項１４又は１５に記載の
液晶装置の製造方法であって、前記エッチング工程は、
少なくとも前記凹状に窪んだ部分の側壁をテーパ状に形
成するウエットエッチング工程を含むことを特徴とす
る。

【００４６】請求項１６に記載の液晶装置の製造方法に
よれば、ウエットエッチング工程により、凹状に窪んだ
部分の側壁は、テーパ状に形成される。このように凹状
に窪んだ部分の側壁をテーパ状に形成しておけば、凹状
に窪んだ部分内に後工程で形成される、例えば、ポリシ
リコン膜等が残ることがない。このため、この部分を確
実に平坦化できる。また、ドライエッチングとウエット
エッチングとを組み合わせてもよいことは言うまでもな
い。

【００４７】請求項１７に記載の液晶装置の製造方法は
上記課題を解決するために請求項１４ら１６のいずれか
一項に記載の液晶装置の製造方法であって、前記走査線
及び容量線を一対にして相隣接する前記画素電極間に並
べるように前記第１層間絶縁膜上に形成する工程と、前
記画素電極上及び前記画素電極が形成されていない前記
第３層間絶縁膜の部分上に配向膜を形成する工程と、該
配向膜を、前記一対の走査線及び容量線に対して前記走
査線の側から前記容量線の側に向う前記データ線に沿っ
た方向でラビング処理する工程とを備えたことを特徴と
する。

【００４８】請求項１７に記載の液晶装置の製造方法に
よれば、一対の走査線及び容量線は相隣接する画素電極
間に並ぶように、走査線及び容量線は第１層間絶縁膜上
に形成される。次に、画素電極上及び画素電極が形成さ
れていない第３層間絶縁膜の部分上に、配向膜を形成さ
れる。そして次に、該配向膜は、一対の走査線及び容量
線に対して走査線の側から容量線の側に向うデータ線に
沿った方向で、ラビング処理される。従って前述のよう
に、ラビング方向の上流に位置する走査線のラビング処
理が良好に行われない縁は開口領域から離れているの
で、この縁付近における液晶の配向不良が画像に影響す
ることは殆ど又は全く無い。特に前述のように走査線反
転駆動方式を用いる際には高コントラスト化と高精細化
を図る上で、大変有利である。

【００４９】請求項１８に記載の液晶装置の製造方法は
上記課題を解決するために請求項１３に記載の液晶装置
の製造方法であって、前記一方の基板上の所定領域に前
記遮光膜を形成する工程と、前記接続される位置に対応
する部分が前記凹状に窪むように前記一方の基板及び遮
光膜上に前記第１層間絶縁膜を形成する工程と、前記第
１層間絶縁膜上に前記ＴＦＴを形成する工程と、前記Ｔ
ＦＴ及び第１層間絶縁膜上に第２層間絶縁膜を形成する
工程と、前記遮光膜と前記定電位源からの配線とを接続
するためのコンタクトホールとして、前記接続される位
置において前記遮光膜に至るまで前記第２及び第１層間
絶縁膜を開孔すると同時に、前記ＴＦＴと前記データ線
とを接続するためのコンタクトホールとして、前記ＴＦ
Ｔを構成する半導体層のソース又はドレイン領域に対向
する位置において前記半導体層に至るまで前記第２層間
絶縁膜を開孔する工程とを備えたことを特徴とする。

【００５０】請求項１８に記載の液晶装置の製造方法に
よれば、一方の基板上の所定領域に遮光膜が形成され、
遮光膜と定電位源とが接続される位置に対応する部分が
凹状に窪むように一方の基板及びこの遮光膜上に第１層
間絶縁膜が形成される。その後、ＴＦＴが第１層間絶縁
膜上に形成され、更にＴＦＴ及び第１層間絶縁膜上に第
２層間絶縁膜が形成される。この第２層間絶縁膜は、Ｔ
ＦＴ、データ線、走査線、容量線等の電気絶縁用に設け
られるものである。ここで、遮光膜と定電位源からの配
線とを接続するためのコンタクトホールとして、遮光膜
に至るまで第２及び第１層間絶縁膜が開孔され、同時
に、ＴＦＴとデータ線とを接続するためのコンタクトホ
ールとして、半導体層に至るまで第２層間絶縁膜が開孔
される。従って、これら２種類のコンタクトホールを一
括して開孔できる。

【００５１】請求項１９に記載の電子機器は上記課題を
解決するために請求項１から１３に記載の液晶装置を備
えたことを特徴とする。

【００５２】請求項１９に記載の電子機器によれば、電
子機器は、上述した本願発明の液晶装置を備えており、
平坦化された画素電極により液晶の配向不良の少ない液
晶装置により高品位の画像表示が可能となる。

【００５３】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにする。

【００５４】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００５５】（液晶装置の第１の実施の形態）本発明に
よる液晶装置の第１の実施の形態の構成及び動作につい
て図１から図８に基づいて説明する。図1は、データ
線、走査線、画素電極、遮光膜等が形成されたＴＦＴア
レイ基板の開口領域内の画素部の平面図である。図２
は、遮光膜と定電位線との接続部分の平面図である。図
３は、図1のＡ−Ａ’断面を対向基板等と共に示す液晶
装置の断面図である。図４は、図1のＢ−Ｂ’断面図で
あり、図５は、図1のＣ−Ｃ’断面図である。また図６
は、図２のＤ−Ｄ’断面図である。尚、図３から図６に
おいては、各層や各部材を図面上で認識可能な程度の大
きさとするため、各層や各部材毎に縮尺を異ならしめて
ある。

【００５６】図1において、液晶装置のＴＦＴアレイ基
板上には、マトリクス状に複数の透明な画素電極９ａ
（点線部９ａ’により輪郭が示されている）が設けられ
ており、画素電極９ａの縦横の境界に各々沿ってデータ
線６ａ（ソース電極）、走査線３ａ（ゲート電極）及び
容量線３ｂが設けられている。データ線６ａは、コンタ
クトホール５ａを介してポリシリコン膜からなる半導体
層１ａのうち後述のソース領域に電気的接続されてお
り、画素電極９ａは、コンタクトホール８を介して半導
体層１ａのうち後述のドレイン領域に電気的接続されて
いる。また、半導体層１ａのうち後述のチャネル形成用
領域１ａ’（図中右下りの斜線の領域）に対向するよう
に走査線３ａ（ゲート電極）が配置されている。そし
て、図中右上がりの斜線で示した領域に画素部における
遮光膜１１ａが設けられている。即ち遮光膜１１ａは、
画素部において、半導体層１ａのチャネル形成用領域１
ａ’を含むＴＦＴ、データ線６ａ、走査線３ａ及び容量
線３ｂをＴＦＴアレイ基板の側から見て各々重なる位置
に設けられている。

【００５７】図１において特に、データ線６ａ下に形成
された容量線３ｂを含む太線で囲まれた領域において
は、後述の第１層間絶縁膜が凹状に窪んで形成されてお
り、それ以外の画素電極９ａ及び走査線３ａにほぼ対応
する領域においては、当該第１層間絶縁膜が相対的に凸
状に（平面状に）形成されている。また、ＴＦＴアレイ
基板１０のラビング方向を図１の矢印の方向で行うよう
にすれば、本実施の形態は特に効果を発揮する。

【００５８】従って、従来は、データ線が形成される最
も配向膜の形成面が高くなる段差により、ラビング処理
が適切に施せなかったことに起因して、或いはこのよう
な段差による基板間距離の狂いに直接起因して液晶の配
向不良は、この開口領域のデータ線に沿った部分で最も
起き易かったが、本実施の形態によれば、この部分にお
ける配向不良を平坦化により低減できる。

【００５９】図２において液晶装置のＴＦＴアレイ基板
上には、データ線６ａと同じＡｌ等の導電層から形成さ
れた定電位線６ｂが設けられており、コンタクトホール
５ｂを介して非画素部における遮光膜（遮光配線）１１
ｂと接続されている。図２において特に、コンタクトホ
ール５ｂを含む太線で囲まれた領域５Ｃにおいては、後
述の第１層間絶縁膜が凹状に窪んで形成されており、そ
れ以外の領域においては、当該第１層間絶縁膜が相対的
に凸状に（平面状に）形成されている。

【００６０】図３から図６に示すように、液晶装置１０
０は、透明な一方の基板の一例を構成するＴＦＴアレイ
基板１０と、これに対向配置される透明な他方の基板の
一例を構成する対向基板２０とを備えている。ＴＦＴア
レイ基板１０は、例えば石英基板からなり、対向基板２
０は、例えばガラス基板や石英基板からなる。ＴＦＴア
レイ基板１０には、画素電極９ａが設けられており、そ
の上側には、ラビング処理等の所定の配向処理が施され
た配向膜１９が設けられている。画素電極９ａは例え
ば、ＩＴＯ膜（インジウム・ティン・オキサイド膜）な
どの透明導電性薄膜からなる。また配向膜１９は例え
ば、ポリイミド薄膜などの有機薄膜からなる。

【００６１】他方、対向基板２０には、その全面に渡っ
て対向電極（共通電極）２１が設けられており、その下
側には、ラビング処理等の所定の配向処理が施された配
向膜２２が設けられている。対向電極２１は例えば、Ｉ
ＴＯ膜などの透明導電性薄膜からなる。また配向膜２２
は、ポリイミド薄膜などの有機薄膜からなる。

【００６２】ＴＦＴアレイ基板１０には、図３に示すよ
うに、各画素電極９ａに隣接する位置に、各画素電極９
ａをスイッチング制御する画素スイッチング用ＴＦＴ３
０が設けられている。

【００６３】対向基板２０には、更に図３に示すよう
に、各画素の開口領域以外の領域に遮光層２３が設けら
れている。このため、対向基板２０の側から入射光が画
素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル
形成用領域１ａ’やＬＤＤ（Lightly Doped Drain）領
域１ｂ及び１ｃに侵入することはない。更に、遮光層２
３は、コントラストの向上、色材の混色防止などの機能
を有する。

【００６４】このように構成され、画素電極９ａと対向
電極２１とが対面するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、後述のシール材５２
（図１３及び図１４参照）により囲まれた空間に液晶が
封入され、液晶層５０が形成される。液晶層５０は、画
素電極９ａからの電界が印加されていない状態で配向膜
１９及び２２により所定の配向状態を採る。液晶層５０
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。シール材５２は、二つの基板１０及び
２０をそれらの周辺で貼り合わせるための、例えば光硬
化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板
間の距離を所定値とするためのグラスファイバー或いは
ガラスビーズ等のスペーサが混入されている。

【００６５】図３に示すように、画素スイッチング用Ｔ
ＦＴ３０に各々対向する位置においてＴＦＴアレイ基板
１０と各画素スイッチング用ＴＦＴ３０との間には、遮
光膜１１ａが各々設けられている。遮光膜１１ａは、好
ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔ
ａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、金属
単体、合金、金属シリサイド等から構成される。このよ
うな材料から構成すれば、ＴＦＴアレイ基板１０上の遮
光膜１１ａの形成工程の後に行われる画素スイッチング
用ＴＦＴ３０の形成工程における高温処理により、遮光
膜１１ａが破壊されたり溶融しないようにできる。遮光
膜１１ａが形成されているので、ＴＦＴアレイ基板１０
の側からの戻り光等が画素スイッチング用ＴＦＴ３０の
チャネル形成用領域１ａ’やＬＤＤ領域１ｂ、１ｃに入
射する事態を未然に防ぐことができ、光電流の発生によ
り画素スイッチング用ＴＦＴ３０の特性が劣化すること
はない。

【００６６】更に、遮光膜１１ａと複数の画素スイッチ
ング用ＴＦＴ３０との間には、単層又は多層からなる第
１層間絶縁膜１２’が設けられている。第１層間絶縁膜
１２’は、画素スイッチング用ＴＦＴ３０を構成する半
導体層１ａを遮光膜１１ａから電気的絶縁するために設
けられるものである。更に、第１層間絶縁膜１２’は、
ＴＦＴアレイ基板１０の全面に形成されることにより、
画素スイッチング用ＴＦＴ３０のための下地膜としての
機能をも有する。即ち、ＴＦＴアレイ基板１０の表面の
研磨時における荒れや、洗浄後に残る汚れ等で画素スイ
ッチング用ＴＦＴ３０の特性の劣化を防止する機能を有
する。

【００６７】ここで特に図４及び図５に示すように、第
１層間絶縁膜１２’は、ＴＦＴアレイ基板１０上の容量
線３ｂが形成されている領域が、他の領域と比べて凹状
に窪んで形成されている。後述のように、第１層間絶縁
膜１２’は、単層部分と２層部分とから構成しても良い
し、単層のみから構成してもよい。

【００６８】このような第１層間絶縁膜１２’は、例え
ば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ
（リンシリケートガラス）、ＢＳＧ（ボロンシリケート
ガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）な
どの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコ
ン膜等からなる。

【００６９】以上の如く構成された第１層間絶縁膜１
２’により、遮光膜１１ａから画素スイッチング用ＴＦ
Ｔ３０等を電気的絶縁し得ると共に遮光膜１１ａが画素
スイッチング用ＴＦＴ３０等を汚染する事態を未然に防
げる。ここで特に、第１層間絶縁膜１２’は、データ線
６ａ下に容量線（第２蓄積容量電極）３ｂが形成された
領域において凹状に窪んで形成されると共に（図４参
照）、走査線３ａに沿って容量線３ｂが形成された領域
において凹状に窪んで形成される（図５参照）ので、従
来のように第１層間絶縁膜を平らに形成してその上に容
量線３ｂを形成する場合と比較すると、凹状に窪んだ部
分の深さに応じて、この容量線３ｂが形成された領域と
形成されていない領域との合計層厚の差が減少し、画素
部における平坦化が促進される。

【００７０】例えば、図４において、第１層間絶縁膜１
２’上の遮光膜（第３蓄積容量電極）１１ａ、半導体層
１ａのドレイン領域１ｅから延設された第１蓄積容量電
極１ｆ、容量形成用絶縁膜（ゲート絶縁膜）２、容量線
３ｂ及びデータ線６ａの合計層厚に等しくなるように凹
状に窪んだ部分の深さを設定すれば、第３層間絶縁膜７
の上面は、平坦となるので、その後の平坦化処理を省略
できる。或いは、多少なりとも凹状に窪めれば、その後
の平坦化処理の負担を軽減できる。同様に、図５におい
て、第１層間絶縁膜１２’上の遮光膜１１ａ、半導体層
１ａのドレイン領域１ｅから延設された第１蓄積容量電
極１ｆ、容量形成用絶縁膜２、容量線３ｂ及びデータ線
６ａの合計層厚に等しくなるように凹状に窪んだ部分の
深さを設定すれば、第３層間絶縁膜７の上面は、ほぼ平
坦となる（データ線６ａの分だけ画素部よりも低くな
る）。但し、図４及び図５において、第１層間絶縁膜１
２’は、遮光膜１１ａ、第１蓄積容量電極１ｆ、容量形
成用絶縁膜２及び容量線３ｂの合計層厚に対応した深さ
で凹状に窪んで形成されてもよい。このように第１層間
絶縁膜１２’を構成すれば、図５において、第３層間絶
縁膜７の上面は、平坦となり、図４において、ほぼ平坦
となる（データ線６ａの分だけ画素部よりも高くな
る）。

【００７１】また、本実施の形態では特に図５に示すよ
うに、ＴＦＴアレイ基板１０上に形成された画素電極９
ａ上の配向膜に対するラビング方向は、隣接して並べら
れた一対の走査線３ａ及び容量線３ｂに対して走査線３
ａの側から容量線３ｂの側に向うデータ線６ａに沿った
方向とされている。ここで一般に回転ラビング法を用い
る場合、ラビング方向に面が高くなる段差に対してはラ
ビング処理は比較的良好に行われ、ラビング方向に面が
低くなる段差に対してはラビング処理は良好に行うこと
が困難であることが本発明者による研究の結果判明して
いる。そこで、本実施の形態のように、平坦化を施して
いない走査線３ａの側から平坦化を施した容量線３ｂの
側に向けた方向でラビング処理を行うようにすれば、ラ
ビング方向の上流に位置する画素側の走査線３ａの一方
の縁における段差Ｓ１は、ラビング方向に面が高くなる
段差となるので配向規制力が強くラビング処理が良好に
行われる。他方、容量線３ｂに隣接する側の走査線３ａ
の他方の縁における段差Ｓ２は、ラビング方向に面が低
くなる段差となるので配向規制力が弱くラビング処理が
良好に行われない。しかしながら、この段差Ｓ２とラビ
ング方向の下流に位置する画素との間には容量線３ｂの
上方に位置する平坦化された面（小さい段差Ｓ３）があ
ると共に、遮光層２３の一本の帯部により、これら一対
の走査線３ａ及び容量線３ｂは、まとめて覆われている
ので、段差Ｓ２は、開口領域から遠く離れている。この
ため、段差Ｓ２においてラビング処理が良好に行われな
くても、これによる液晶の配向不良が画像に影響するこ
とは殆ど又は全く無い。仮に、ラビング処理の方向を反
対にしてしまうと、ラビング方向に面が低くなる段差Ｓ
１による液晶の配向不良が画像に影響を及ぼしてしまう
か或いは、このような部分を更に遮光層２３で覆うこと
により開口領域を狭めねばならない。従って、そのよう
な場合は、図５において、容量線３ｂを走査線３ａに対
して反対側に設けるようにすればよい。

【００７２】更に、このようにラビング処理を施すの
で、本実施の形態は、特にデータ線に沿ってラビングす
る場合には、直流駆動により液晶の劣化を生じさせない
ため及び表示画像のフリッカを防止するために走査線毎
に液晶の両端に印加する電圧の極性を反転させる走査線
反転駆動方式（１Ｈ反転駆動方式）を用いると有利であ
る。即ち、一般に液晶の配向不良（ディスクリネーショ
ン）は、データ線の方向の段差である、走査線付近にお
ける画素部の段差により起き易い。

【００７３】ここで、このような液晶の配向不良の一例
として、ＴＮ液晶における横電界の影響によるディスク
リネーションを各種駆動方式について図７を参照して説
明する。図７は、上から順にＤＯＴ（画素）反転駆動方
式、１Ｈ（行）反転駆動方式、１Ｓ（列）反転駆動方式
及び１Ｖ（フレーム）反転駆動方式について、３本の走
査線及び３本のデータ線に囲まれた４つの画素開口領域
におけるディスクリネーションの様子を示しており、特
に左列は左回りのＴＮ液晶について右列は右回りのＴＮ
液晶についてのディスクリネーションの様子を対向基板
側から見た液晶装置の表示で示している。尚、図７で
は、横電界によりディスクリネーションが発生する領域
が左下がりの斜線部で示されており、これに加えて、デ
ータ線の段差により配向不良が発生する領域が右下がり
の斜線部で示されている。また、この例では、ＴＦＴア
レイ基板上の配向膜に対するラビング方向が図中下から
上への方向であるとする。

【００７４】図７に示すように、左回り右回りを問わず
に、データ線の左右に沿った細い領域において、データ
線の段差による液晶の配向不良が発生している。そし
て、ＤＯＴ反転駆動方式の場合には（図中、最上段参
照）、左回り液晶では各走査線の上側及び各データ線の
右側で横電界によるディスクリネーションが発生してお
り、右回り液晶では各走査線の上側及び各データ線の左
側で横電界によるディスクリネーションが発生してい
る。他方、１Ｓ反転駆動方式（液晶の両端に印加する電
圧の極性をデータ線単位で反転する方式）の場合には
（図中、上から３段目参照）、左回り液晶では各データ
線の右側で横電界によるディスクリネーションが僅かに
発生しており、右回り液晶では各データ線の左側で横電
界によるディスクリネーションが僅かに発生している。
そして、１Ｖ反転駆動方式（液晶の両端に印加する電圧
の極性をフレームまたは垂直走査期間毎に反転する方
式）の場合には（図中、最下段参照）、横電界によるデ
ィスクリネーションは走査線の上下において殆ど発生し
ていない。

【００７５】これに対して１Ｈ反転駆動方式の場合には
（図中、上から２段目参照）、右回り左回りを問わず
に、各走査線の上側で横電界によるディスクリネーショ
ンが発生している。従って、図７に示したように、ＴＦ
Ｔアレイ基板上の配向膜のラビング方向を下から上の方
向にして、横電界によるディスクリネーションが発生す
る走査線の上側の領域に容量線を並べて設けると共に走
査線の段差がこれら容量線と走査線との間に位置するよ
うに構成すれば、横電界によるディスクリネーション
は、この容量線と走査線との間において主に発生するこ
ととなり、その画素開口領域に対する悪影響が低減され
ることになる。更に図７から、データ線部分を平坦化す
ることにより、どの反転駆動方式においてもデータ線に
沿って現われる液晶の配向不良を低減できることが分か
る。

【００７６】そこで、本実施の形態では、データ線６ａ
の方向の段差が、一対の走査線３ａ及び容量線３ｂの縁
ではなく、該一対の走査線３ａと容量線３ｂとの間にく
るように構成されている。従って、走査線反転駆動方式
（１Ｈ反転駆動方式）を採用した際に、液晶の配向不良
が、遮光層２３で覆われた画素境界領域の中央付近で、
即ち各画素開口領域から離れた領域で起きることにな
る。この結果、本実施の形態によれば、走査線反転駆動
方式を用いた際に、電圧極性反転に伴って起きる走査線
３ａに沿った液晶の配向不良が表示画像に及ぼす影響を
低減でき、高コントラスト化と高精細化を図れる。

【００７７】以上のように、遮光膜１１ａを設けること
により必要となる第１層間絶縁膜１２’の所定領域が凹
状に窪んで形成されているので、本実施の形態によれ
ば、前述した従来の、平坦化膜のスピンコート等による
塗布による平坦化された絶縁膜の形成等の工程を、省略
又は簡略化できる。

【００７８】本実施の形態では図１及び図４に示すよう
に、半導体層１ａの高濃度ドレイン領域１ｅは、データ
線６ａに沿って延設されて第１蓄積容量電極（半導体
層）１ｆとされている。従って先ず、この第１蓄積容量
電極（半導体層）１ｆと容量線（第２蓄積容量電極）３
ｂとの間で、容量形成用絶縁膜２を介して蓄積容量が形
成される。これに加えて、遮光膜１１ａは、このデータ
線６ａ下に延設された第１蓄積容量電極（半導体層）１
ｆの下にも設けられているので、これら第１蓄積容量電
極（半導体層）１ｆと遮光膜１１ａの間でも、第１層間
絶縁膜１２’を介して容量が形成される。

【００７９】他方で、図１及び図５に示すように、半導
体層１ａの高濃度ドレイン領域１ｅは、走査線３ａに平
行に延設されて第１蓄積容量電極（半導体層）１ｆとさ
れている。従って先ず、この第１蓄積容量電極（半導体
層）１ｆと容量線（第２蓄積容量電極）３ｂとの間で、
容量形成用絶縁膜２を介して蓄積容量が形成される。こ
れに加えて、遮光膜１１ａは、この第１蓄積容量電極
（半導体層）１ｆの下にも設けられているので、これら
第１蓄積容量電極（半導体層）１ｆと遮光膜（第３蓄積
容量電極）１１ａとの間で、第１層間絶縁膜１２’を介
して容量が形成される。

【００８０】これらの結果、データ線６ａ下の領域及び
データ線に平行な領域という開口領域を外れたスペース
を有効に利用して、画素電極９ａの蓄積容量を増やすこ
とが出来る。

【００８１】そして本実施の形態では図１、図４及び図
５に示すように、第１層間絶縁膜１２’は、これらの容
量が作り込まれる領域において凹状に窪んで形成されて
いるので平坦化が図られており、更に、この容量形成用
絶縁膜としての第１層間絶縁膜１２’の凹状に窪んだ領
域における層厚は非常に薄く（例えば、１０００〜５０
００Å程度に）構成されているので、容量線３ｂの表面
積を増やすことなく、当該第１層間絶縁膜１２’を介し
て対向配置された遮光膜１１ａと第１蓄積容量電極１ｆ
との間における容量を増やすことが出来る。このよう
に、画素開口領域を狭めないように且つ画素部の平坦性
を害さないように、蓄積容量を増加させることができる
ので本実施の形態は大変有利である。

【００８２】本実施の形態では図２及び図６に示すよう
に、遮光配線部の遮光膜１１ｂ（及びこれに接続された
画素部における遮光膜１１ａ）は定電位線６ｂに電気的
接続されているので、遮光膜１１ａは定電位とされる。
従って、遮光膜１１ａに対向配置される画素スイッチン
グ用ＴＦＴ３０に対し遮光膜１１ａの電位変動が悪影響
を及ぼすことはない。この場合、定電位線６ｂの定電位
としては、接地電位に等しくてもよいし、対向電極２１
の電位に等しくてもよい。また、定電位線６ｂは、液晶
装置１００を駆動するための周辺回路の負電源、正電源
等の定電位源に接続されてもよい。

【００８３】尚、本実施の形態では、画素スイッチング
用ＴＦＴ３０に対向する領域や走査線３ａに対向する領
域においては、第１層間絶縁膜１２’は凹状に窪められ
ていない。このため、第１層間絶縁膜１２’を凹状に窪
んだ領域において非常に薄くしても、凹状に窪んでいな
い領域における膜厚を十分な値に設定すれば、画素スイ
ッチング用ＴＦＴ３０のチャネル形成用領域１ａ’に遮
光膜１１ｂの電位が悪影響を及ぼしたり、走査線３ａと
遮光膜１１ｂとの間で、寄生容量がつくような不具合は
ない。即ち、本実施の形態の如き構成を採れば、第１層
間絶縁膜１２’の凹状に窪んだ領域における膜厚を蓄積
容量増加のために、非常に薄く形成しても、画素スイッ
チング用ＴＦＴ３０や走査線３ａに対して悪影響を及ぼ
さないので、大変有利である。

【００８４】更に図２及び図６に示すように、第１層間
絶縁膜１２’は、遮光膜１１ｂと定電位線６ｂとが接続
される位置において、凹状に窪んで形成されているの
で、後述のように第１層間絶縁膜１２’形成後にコンタ
クトホール５ｂをエッチングにより開孔する工程が、こ
の凹状に窪んだ部分の深さに応じて容易となり、コンタ
クトホール５ａと５ｂとを一括して開孔できる。従っ
て、コンタクトホール５ｂを開孔するためだけのフォト
リソグラフィ工程及びエッチング工程が削減できるた
め、工程数を増加させることがなく歩留まりの低下を招
かない。

【００８５】再び、図３において、画素スイッチング用
ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を
有しており、走査線３ａ（ゲート電極）、走査線３ａか
らの電界によりチャネルが形成される半導体層１ａのチ
ャネル形成用領域１ａ’、走査線３ａと半導体層１ａと
を絶縁するゲート絶縁膜２、半導体層１ａの低濃度ソー
ス領域（ソース側ＬＤＤ領域）１ｂ、データ線６ａ（ソ
ース電極）、半導体層１ａの低濃度ドレイン領域（ドレ
イン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース
領域１ｅ及びポリシリコン層１の高濃度ドレイン領域１
ｅを備えている。高濃度ドレイン領域１ｅには、複数の
画素電極９ａのうちの対応する一つが接続されている。
ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１
ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型
のチャネルを形成するかに応じて所定濃度のｎ型用又は
ｐ型用のドーパントをドープすることにより形成されて
いる。ｎ型チャネルのＴＦＴは、動作速度が速いという
利点があり、画素のスイッチング素子である画素スイッ
チング用ＴＦＴ３０として用いられることが多い。本実
施の形態では特にデータ線６ａ（ソース電極）は、Ａｌ
等の金属膜や金属シリサイド等の合金膜などの遮光性の
薄膜から構成されている。また、走査線３ａ（ゲート電
極）、ゲート絶縁膜２及び第１層間絶縁膜１２’の上に
は、高濃度ソース領域１ｄへ通じるコンタクトホール５
ａ及び高濃度ドレイン領域１ｅへ通じるコンタクトホー
ル８が各々形成された第２層間絶縁膜４が形成されてい
る。このソース領域１ｂへのコンタクトホール５ａを介
して、データ線６ａ（ソース電極）は高濃度ソース領域
１ｄに電気的接続されている。更に、データ線６ａ（ソ
ース電極）及び第２層間絶縁膜４の上には、高濃度ドレ
イン領域１ｅへのコンタクトホール８が形成された第３
層間絶縁膜７が形成されている。この高濃度ドレイン領
域１ｅへのコンタクトホール８を介して、画素電極９ａ
は高濃度ドレイン領域１ｅに電気的接続されている。前
述の画素電極９ａは、このように構成された第３層間絶
縁膜７の上面に設けられている。

【００８６】画素スイッチング用ＴＦＴ３０は、好まし
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、ゲー
ト電極３ａをマスクとして高濃度で不純物イオンを打ち
込み、自己整合的に高濃度ソース及びドレイン領域を形
成するセルフアライン型のＴＦＴであってもよい。

【００８７】また本実施の形態では、画素スイッチング
用ＴＦＴ３０のゲート電極（データ線３ａ）をソース−
ドレイン領域１ｂ及び１ｅ間に１個のみ配置したシング
ルゲート構造としたが、これらの間に２個以上のゲート
電極を配置してもよい。この際、各々のゲート電極には
同一の信号が印加されるようにする。このようにデュア
ルゲート（ダブルゲート）以上でＴＦＴを構成すれば、
チャネルとソース−ドレイン領域接合部のリーク電流を
防止でき、オフ時の電流を低減することができる。これ
らのゲート電極の少なくとも１個をＬＤＤ構造或いはオ
フセット構造にすれば、更にオフ電流を低減でき、安定
したスイッチング素子を得ることができる。

【００８８】ここで、一般には、半導体層１ａのチャネ
ル形成用領域１ａ’、低濃度ソース領域１ｂ及び低濃度
ドレイン領域１ｃ等のポリシリコン層は、光が入射する
とポリシリコンが有する光電変換効果により光電流が発
生してしまい画素スイッチング用ＴＦＴ３０のトランジ
スタ特性が劣化するが、本実施の形態では、走査線３ａ
（ゲート電極）を上側から覆うようにデータ線６ａ（ソ
ース電極）がＡｌ等の遮光性の金属薄膜から形成されて
いるので、少なくとも半導体層１ａのチャネル形成用領
域１ａ’及びＬＤＤ領域１ｂ、１ｃへの入射光（即ち、
図３で上側からの光）の入射を効果的に防ぐことが出来
る。また、前述のように、画素スイッチング用ＴＦＴ３
０の下側には、遮光膜１１ａが設けられているので、少
なくとも半導体層１ａのチャネル形成用領域１ａ’及び
ＬＤＤ領域１ｂ、１ｃへの戻り光（即ち、図３で下側か
らの光）の入射を効果的に防ぐことが出来る。

【００８９】尚、図６において、第１層間絶縁膜１２’
は、２つの絶縁膜１２及び１３から構成されている。こ
のような構成については、製造工程のところで詳述す
る。

【００９０】（液晶装置の第２の実施の形態）本発明に
よる液晶装置の第２の実施の形態について図８及び図９
に基づいて説明する。第２の実施の形態は、ＴＦＴアレ
イ基板１０側に遮光膜１１ａが設けられておらず、更
に、データ線６ａ下に容量線３ｂが形成された領域での
み、第１層間絶縁膜１２’が凹状に窪んで形成されてい
る点で第１の実施の形態とは異なる。尚、図１に示すよ
うに遮光膜１１ａが設けられていてもよいことは言うま
でもない。図８は、データ線、走査線、画素電極等が形
成されたＴＦＴアレイ基板の平面図である。また図９
は、図８のＢ−Ｂ’断面図である。尚、図９において
は、各層や各部材を図面上で認識可能な程度の大きさと
するため、各層や各部材毎に縮尺を異ならしめてある。
また、第１実施の形態と同じ構成要素については同じ参
照符号を付し、その説明は省略する。

【００９１】図８において、データ線６ａ下に容量線３
ｂが形成された太線で囲まれた領域においては、図９に
示すように第１層間絶縁膜１２’が凹状に窪んで形成さ
れており、それ以外の容量線３ｂや画素電極９ａ及び走
査線３ａにほぼ対応する領域においては、第１層間絶縁
膜１２’が相対的に凸状に（平面状に）形成されてい
る。

【００９２】従って、本実施の形態の如く平坦化処理を
何等施さなかった場合に第３層間絶縁膜７の上面で最も
段差が生じる領域のみ、即ち、液晶の配向不良が最も問
題になる領域のみを、第１層間絶縁膜１２’の凹状の窪
みにより平坦化するので、平坦化処理にかかるコストや
手間を基準にした平坦化の効率が非常に良い。

【００９３】また、図９に示した第１層間絶縁膜１２’
は、第１の実施の形態の場合と同様に、 単層部分と２
層部分とから構成しても良く、単層のみから構成しても
よい。

【００９４】本実施の形態では図９に示すように、半導
体層１ａの高濃度ドレイン領域１ｅは、データ線６ａに
沿って延設されて第１蓄積容量電極（半導体層）１ｆと
されているので、データ線６ａに沿って延設された第１
蓄積容量電極（半導体層）１ｆと容量線（第２蓄積容量
電極）３ｂとの間で、第１層間絶縁膜１２’を介して容
量が形成される。そして、このような容量が作り込まれ
る領域において平坦化が図られている。

【００９５】（液晶装置の第３の実施の形態）本発明に
よる液晶装置の第３の実施の形態について図１０に基づ
いて説明する。第３の実施の形態は、ＴＦＴアレイ基板
１０側に遮光膜１１ａが設けられていない点で第１の実
施の形態とは異なる。図１０は、図１のＣ−Ｃ’断面に
対応する位置における液晶装置の断面図である。尚、図
１０においては、各層や各部材を図面上で認識可能な程
度の大きさとするため、各層や各部材毎に縮尺を異なら
しめてある。また、第１の実施の形態と同じ構成要素に
ついては同じ参照符号を付し、その説明は省略する。

【００９６】図１０に示すように、第３の実施の形態の
液晶装置は、第１の実施の形態を示した図５と比較し
て、遮光膜１１ａが設けられていない。その他の構成に
ついては第１の実施の形態と同様であるので、説明を省
略する。

【００９７】また、図１０に示した第１層間絶縁膜１
２’は、第１の実施の形態の場合と同様に、単層部分と
２層部分とから構成しても良く、単層のみから構成して
もよい。

【００９８】従って、本実施の形態の如く平坦化処理を
何等施さなかった場合に第３層間絶縁膜７の上面で最も
段差が生じるデータ線６ａ下に容量線３ｂが形成された
領域と、走査線３ａに沿って容量線３ｂが形成された領
域との両方において、第１層間絶縁膜１２’の凹状の窪
みにより平坦化が図られている。

【００９９】（液晶装置の第４の実施の形態）本発明に
よる液晶装置の第４の実施の形態について図１１に基づ
いて説明する。第４の実施の形態は、半導体層１ａの下
地膜としての第１層間絶縁膜１２’をＴＦＴアレイ基板
１０が兼ねており第１層間絶縁膜１２’がなく、且つ遮
光膜１１ａがない点で第１の実施の形態とは異なる。図
１１は、図１のＢ−Ｂ’断面に対応する位置における液
晶装置の断面図である。尚、図１１においては、各層や
各部材を図面上で認識可能な程度の大きさとするため、
各層や各部材毎に縮尺を異ならしめてある。また、第１
の実施の形態と同じ構成要素については同じ参照符号を
付し、その説明は省略する。

【０１００】図１１に示すように、第４の実施の形態の
液晶装置は、第１の実施の形態と比較して、遮光膜１１
ａが設けられていない。更に、第１層間絶縁膜１２’が
なく、第１蓄積容量電極（半導体層）１ｆが直接ＴＦＴ
アレイ基板１０の上に形成されている。そして、データ
線６ａ下の容量線３ｂが形成された領域においては、第
２層間絶縁膜４が凹状に窪んで形成されており、これに
より、第３層間絶縁膜７の上面における平坦化が図られ
ている。尚、走査線３ａに沿って容量線３ｂが形成され
た領域については、第２層間絶縁膜４を凹状に窪めて形
成して平坦化してもよいし、第２の実施の形態のように
平坦化しなくてもよい。

【０１０１】また、図１１に示した第２層間絶縁膜４
は、第１の実施の形態における第１層間絶縁膜１２’の
場合と同様に、 単層部分と２層部分とから構成しても
良く、単層のみから構成してもよい。

【０１０２】このように第２層間絶縁膜４を利用して平
坦化することも可能である。

【０１０３】尚、図１に示すように、遮光膜１１ａや第
１層間絶縁膜１２’を設けてもよいことは言うまでもな
い。

【０１０４】（液晶装置の第５の実施の形態）本発明に
よる液晶装置の第５の実施の形態について図１２に基づ
いて説明する。第５の実施の形態は、半導体層１ａの下
地膜としての第１層間絶縁膜１２’をＴＦＴアレイ基板
１０が兼ねており第１層間絶縁膜１２’がなく、且つ遮
光膜１１ａがない点で第１の実施の形態とは異なる。図
１２は、図１のＢ−Ｂ’断面に対応する位置における液
晶装置の断面図である。尚、図１２においては、各層や
各部材を図面上で認識可能な程度の大きさとするため、
各層や各部材毎に縮尺を異ならしめてある。また、第１
の実施の形態と同じ構成要素については同じ参照符号を
付し、その説明は省略する。

【０１０５】図１２に示すように、第４の実施の形態の
液晶装置は、第１の実施の形態と比較して、遮光膜１１
ａが設けられていない。更に、第１層間絶縁膜１２’が
なく、第１蓄積容量電極（半導体層）１ｆが直接ＴＦＴ
アレイ基板１０の上に形成されている。そして、データ
線６ａ下の容量線３ｂが形成された領域においては、第
３層間絶縁膜７が凹状に窪んで形成されており、これに
より、第３層間絶縁膜７の上面における平坦化が図られ
ている。尚、走査線３ａに沿って容量線３ｂが形成され
た領域については、第３層間絶縁膜７を凹状に窪めて形
成して平坦化してもよいし、第２の実施の形態のように
平坦化しなくてもよい。

【０１０６】また、図１２に示した第３層間絶縁膜７
は、第１の実施の形態における第１層間絶縁膜１２’の
場合と同様に、 単層部分と２層部分とから構成しても
良く、単層のみから構成してもよい。

【０１０７】このように第３層間絶縁膜７を利用して平
坦化することも可能である。

【０１０８】尚、図１に示すように、遮光膜１１ａや第
１層間絶縁膜１２’を設けてもよいことは言うまでもな
い。

【０１０９】（液晶装置の全体構成）以上のように構成
された液晶装置の各実施の形態の全体構成を図１３及び
図１４を参照して説明する。尚、図１３は、ＴＦＴアレ
イ基板１０をその上に形成された各構成要素と共に対向
基板２０の側から見た平面図であり、図１４は、対向基
板２０を含めて示す図１３のＨ−Ｈ’断面図である。

【０１１０】図１３において、ＴＦＴアレイ基板１０の
上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して、例えば遮光層２３と同じ或い
は異なる材料から成る遮光性の周辺見切り５３が設けら
れている。シール材５２の外側の領域には、データ線駆
動回路１０１及び実装端子１０２がＴＦＴアレイ基板１
０の一辺に沿って設けられており、走査線駆動回路１０
４が、この一辺に隣接する２辺に沿って設けられてい
る。走査線３ａに供給される走査信号遅延が問題になら
ないのならば、走査線駆動回路１０４は片側だけでも良
いことは言うまでもない。また、データ線駆動回路１０
１を画面表示領域の辺に沿って両側に配列してもよい。
例えば奇数列のデータ線６ａは画面表示領域の一方の辺
に沿って配設されたデータ線駆動回路から画像信号を供
給し、偶数列のデータ線は前記画面表示領域の反対側の
辺に沿って配設されたデータ線駆動回路から画像信号を
供給するようにしてもよい。この様にデータ線６ａを櫛
歯状に駆動するようにすれば、データ線駆動回路の占有
面積を拡張することができるため、複雑な回路を構成す
ることが可能となる。更にＴＦＴアレイ基板１０の残る
一辺には、画面表示領域の両側に設けられた走査線駆動
回路１０４間をつなぐための複数の配線１０５が設けら
れている。また、対向基板２０のコーナー部の少なくと
も１箇所においては、ＴＦＴアレイ基板１０と対向基板
２０との間で電気的導通をとるための導通材からなる銀
点１０６が設けられている。そして、図１４に示すよう
に、図１３に示したシール材５２とほぼ同じ輪郭を持つ
対向基板２０が当該シール材５２によりＴＦＴアレイ基
板１０に固着されている。

【０１１１】データ線駆動回路１０１及び走査線駆動回
路１０４は配線によりデータ線６ａ（ソース電極）及び
走査線３ａ（ゲート電極）に各々電気的接続されてい
る。データ線駆動回路１０１には、図示しない制御回路
から即時表示可能な形式に変換された画像信号が入力さ
れ、走査線駆動回路１０４がパルス的に走査線３ａに順
番にゲート電圧を送るのに合わせて、データ線駆動回路
１０１は画像信号に応じた信号電圧をデータ線６ａ（ソ
ース電極）に送る。本実施の形態では特に、画素スイッ
チング用ＴＦＴ３０はｐ−Ｓｉ（ポリシリコン）タイプ
のＴＦＴであるので、画素スイッチング用ＴＦＴ３０の
形成時にほぼ同一工程で、データ線駆動回路１０１及び
走査線駆動回路１０４を構成する相補型ＴＦＴを形成す
ることも可能であり、製造上有利である。

【０１１２】次に、図１５に第１の実施の形態における
遮光配線部をなす遮光膜１１ｂのＴＦＴアレイ基板１０
０上の２次元的レイアウトを示す。

【０１１３】図１５に示すように、遮光膜１１ａは、周
辺見切り５３内の画面表示領域において走査線３ａ、容
量線３ｂ及びデータ線６ａを覆うように引き回されてお
り、画面表示領域の外側で、対向基板２０上の周辺見切
り５３の下部を通るように配線し、図２に示したように
定電位線に接続される。このように配線すれば、周辺見
切り５３下のデッドスペースを有効に使うことが出来、
シール材を硬化させる面積を広くとることが出来る。ま
た、対向基板２０上に設けられた周辺見切り５３をＴＦ
Ｔアレイ基板１０上に遮光膜１１ａと同層で同材料で設
け、遮光膜１１ａ及び１１ｂと電気的に接続するように
してもよい。このように、周辺見切り５３を内蔵するこ
とにより対向基板２０上の遮光層は必要無くなるため、
ＴＦアレイ基板１０と対向基板２０の張り合わせ時の精
度は無視することが出来、透過率のばらつかない明るい
液晶装置を実現できる。

【０１１４】尚、図１３から図１５において、ＴＦＴア
レイ基板１０上には更に、複数のデータ線６ａに所定電
圧レベルのプリチャージ信号を画像信号に先行して各々
供給するプリチャージ回路、画像信号をサンプリングし
て複数のデータ線６ａに各々供給するサンプリング回
路、製造途中や出荷時の当該液晶装置の品質、欠陥等を
検査するための検査回路等を形成してもよい。また、デ
ータ線駆動回路１０１及び走査線駆動回路１０４をＴＦ
Ｔアレイ基板１０の上に設ける代わりに、例えばＴＡＢ
（テープオートメイテッドボンディング基板）上に実装
された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部
に設けられた異方性導電フィルムを介して電気的及び機
械的に接続するようにしてもよい。

【０１１５】また、図１から図１５には示されていない
が、対向基板２０の投射光が入射する側及びＴＦＴアレ
イ基板１０の出射光が出射する側には各々、例えば、Ｔ
Ｎ（ツイステッドネマティック）モード、 ＳＴＮ（ス
ーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モ
ード等の動作モードや、ノーマリーホワイトモード／ノ
ーマリーブラックモードの別に応じて、偏光フィルム、
位相差フィルム、偏光板などが所定の方向で配置され
る。

【０１１６】次に以上のように構成された本実施の形態
の動作について図３及び図１３から図１５を参照して説
明する。

【０１１７】先ず、制御回路から画像信号を受けたデー
タ線駆動回路１０１は、この画像信号に応じたタイミン
グ及び大きさで信号電圧をデータ線６ａ（ソース電極）
に印加し、これと並行して、走査線駆動回路１０４は、
所定タイミングで走査線３ａ（ゲート電極）にゲート電
圧をパルス的に順次印加し、画素スイッチング用ＴＦＴ
３０は駆動される。これにより、ゲート電圧がオンとさ
れた時点でソース電圧が印加された画素スイッチング用
ＴＦＴ３０においては、ソース領域１ｄ及び１ｂ、半導
体層１ａのチャネル形成用領域１ａ’に形成されたチャ
ネル並びにドレイン領域１ｃ及び１ｅを介して画素電極
９ａに電圧が印加される。そして、この画素電極９ａの
電圧は、ソース電圧が印加された時間よりも例えば３桁
も長い時間だけ蓄積容量（図４及び図５参照）により保
持される。

【０１１８】以上のように、画素電極９ａに電圧が印加
されると、液晶層５０におけるこの画素電極９ａと対向
電極２１とに挟まれた部分における液晶の配向状態が変
化し、ノーマリーホワイトモードであれば、印加された
電圧に応じて入射光がこの液晶部分を通過不可能とさ
れ、ノーマリーブラックモードであれば、印加された電
圧に応じて入射光がこの液晶部分を通過可能とされ、全
体として液晶装置１００からは画像信号に応じたコント
ラストを持つ光が出射する。

【０１１９】特に本実施の形態では、層間絶縁膜を凹状
に窪めて形成することにより画素部における平坦化が図
られているため、液晶の配向不良が特に容量線が形成さ
れた領域の付近で低減されており、液晶装置１００によ
り、高コントラストで高画質の画像を表示することが可
能となる。

【０１２０】以上説明した液晶装置１００は、カラー液
晶プロジェクタに適用されるため、３枚の液晶装置１０
０がＲＧＢ用のライトバルブとして各々用いられ、各パ
ネルには各々ＲＧＢ色分解用のダイクロイックミラーを
介して分解された各色の光が投射光として各々入射され
ることになる。従って、各実施の形態では、対向基板２
０に、カラーフィルタは設けられていない。しかしなが
ら、液晶装置１００においても遮光層２３の形成されて
いない画素電極９ａに対向する所定領域にＲＧＢのカラ
ーフィルタをその保護膜と共に、対向基板２０上に形成
してもよい。このようにすれば、液晶プロジェクタ以外
の直視型や反射型のカラー液晶テレビなどのカラー液晶
装置に本実施の形態の液晶装置を適用できる。更に、対
向基板２０上に１画素1個対応するようにマイクロレン
ズを形成してもよい。このようにすれば、入射光の集光
効率を向上することで、明るい液晶装置が実現できる。
更にまた、対向基板２０上に、何層もの屈折率の相違す
る干渉層を堆積することで、光の干渉を利用して、ＲＧ
Ｂ色を作り出すダイクロイックフィルタを形成してもよ
い。このダイクロイックフィルタ付き対向基板によれ
ば、より明るいカラー液晶装置が実現できる。

【０１２１】液晶装置１００では、従来と同様に入射光
を対向基板２０の側から入射することとしたが、第１の
実施の形態のように遮光膜１１ａを設けた場合には、Ｔ
ＦＴアレイ基板１０の側から入射光を入射し、対向基板
２０の側から出射するようにしても良い。即ち、このよ
うに液晶装置１００を液晶プロジェクタに取り付けて
も、半導体層１ａのチャネル形成用領域１ａ’及びＬＤ
Ｄ領域１ｂ、１ｃに光が入射することを防ぐことが出
来、高画質の画像を表示することが可能である。ここ
で、従来は、ＴＦＴアレイ基板１００の裏面側での反射
を防止するために、反射防止用のＡＲ被膜された偏光板
を別途配置したり、ＡＲフィルムを貼り付ける必要があ
った。しかし、第１の実施の形態では、ＴＦＴアレイ基
板１０の表面と半導体層１ａの少なくともチャネル形成
用領域１ａ’及びＬＤＤ領域１ｂ、１ｃとの間に遮光膜
１１ａが形成されているため、このようなＡＲ被膜され
た偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板
１０そのものをＡＲ処理した基板を使用する必要が無く
なる。従って、本実施の形態によれば、材料コストを削
減でき、また偏光板貼り付け時に、ごみ、傷等により、
歩留まりを落とすことがなく大変有利である。また、耐
光性が優れているため、明るい光源を使用したり、偏光
ビームスプリッタにより偏光変換して、光利用効率を向
上させても、光によるクロストーク等の画質劣化を生じ
ない。

【０１２２】また、液晶装置１００のスイッチング素子
は、正スタガ型又はコプラナー型のポリシリコンＴＦＴ
であるとして説明したが、逆スタガ型のＴＦＴやアモル
ファスシリコンＴＦＴ等の他の形式のＴＦＴに対して
も、本実施の形態は有効である。

【０１２３】更に、液晶装置１００においては、一例と
して液晶層５０をネマティック液晶から構成したが、液
晶を高分子中に微小粒として分散させた高分子分散型液
晶を用いれば、配向膜１９及び２２、並びに前述の偏光
フィルム、偏光板等が不要となり、光利用効率が高まる
ことによる液晶装置の高輝度化や低消費電力化の利点が
得られる。更に、画素電極９ａをＡｌ等の反射率の高い
金属膜から構成することにより、液晶装置１００を反射
型液晶装置に適用する場合には、電圧無印加状態で液晶
分子がほぼ垂直配向されたＳＨ（スーパーホメオトロピ
ック）型液晶などを用いても良い。更にまた、液晶装置
１００においては、液晶層５０に対し垂直な電界（縦電
界）を印加するように対向基板２０の側に対向電極２１
を設けているが、液晶層５０に平行な電界（横電界）を
印加するように一対の横電界発生用の電極から画素電極
９ａを各々構成する（即ち、対向基板２０の側には縦電
界発生用の電極を設けることなく、ＴＦＴアレイ基板１
０の側に横電界発生用の電極を設ける）ことも可能であ
る。このように横電界を用いると、縦電界を用いた場合
よりも視野角を広げる上で有利である。その他、各種の
液晶材料（液晶相）、動作モード、液晶配列、駆動方法
等に本実施の形態を適用することが可能である。

【０１２４】（製造プロセス）次に、以上のような構成
を持つ液晶装置の製造プロセスについて第１の実施の形
態の液晶装置を例として図１６から図２３を参照して説
明する。尚、図１６から図１９は各工程におけるＴＦＴ
アレイ基板側の各層を、第１の実施の形態における特徴
的な箇所を含む図４のＢ−Ｂ’断面に対応させて示す工
程図であり、更に、図２０から図２３は各工程における
ＴＦＴアレイ基板側の各層を図６のＤ−Ｄ’断面に対応
させて示す工程図である。そして、これらの図に記され
た工程（１）〜工程（２０）は、ＴＦＴアレイ基板１上
の相異なる部分における同一の工程として各々一括して
行われるものである。

【０１２５】先ず、図１６から図１９を参照して、図４
のＢ−Ｂ’断面に対応するデータ線３ａ並びにその下に
形成された容量線３ｂ及び第１蓄積容量電極（半導体
層）１ｆを含む部分の製造プロセスを中心に説明する。
尚、図３のＡ−Ａ’断面に示された構成要素の製造行程
や図５のＣ−Ｃ’断面に示された構成要素の製造行程
も、図１６から図１９に示した各行程と一括して行われ
るものであるので、これらの製造工程についても各行程
毎に適宜説明を加える。

【０１２６】図１６の工程（１）に示すように、石英基
板、ハードガラス等のＴＦＴアレイ基板１０を用意す
る。ここで、好ましくはＮ₂（窒素）等の不活性ガス雰
囲気且つ約９００〜１３００℃の高温でアニール処理
し、後に実施される高温プロセスにおけるＴＦＴアレイ
基板１０に生じる歪みが少なくなるように前処理してお
く。即ち、製造プロセスにおける最高温で高温処理され
る温度に合わせて、事前にＴＦＴアレイ基板１０を同じ
温度かそれ以上の温度で熱処理しておく。

【０１２７】このように処理されたＴＦＴアレイ基板１
０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の
金属や金属シリサイド等の金属合金膜を、スパッタによ
り、１０００〜５０００Å程度の層厚、好ましくは約２
０００Åの層厚の遮光膜１１を形成する。

【０１２８】続いて、工程（２）に示すように、該形成
された遮光膜１１上にフォトリソグラフィにより遮光膜
１１ａのパターン（図１参照）に対応するレジストマス
クを形成し、該レジストマスクを介して遮光膜１１に対
しエッチングを行うことにより、遮光膜１１ａを形成す
る。

【０１２９】次に工程（３）に示すように、遮光膜１１
ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥ
ＯＳ（テトラ・エチル・オルソ・シリケート）ガス、Ｔ
ＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ
（テトラ・メチル・オキシ・フォスレート）ガス等を用
いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケ
ートガラス膜、窒化シリコン膜や酸化シリコン膜等から
なる第１絶縁膜１２（２層の第１層間絶縁膜１２’の下
層）を形成する。この第１絶縁膜１２の層厚は、例え
ば、約５０００〜２００００Åとし、後の工程で埋め込
みたい膜の膜厚により第１絶縁膜１２の厚みを決定する
ようにする。

【０１３０】次に工程（４）に示すように、容量線３ｂ
を上方に形成する予定の領域（図１、図４及び図５参
照）に対して、エッチングを行い、この領域における第
１絶縁膜１２を除去する。ここで、前記エッチングを反
応性エッチング、反応性イオンビームエッチング等のド
ライエッチングで処理した場合、フォトリソグラフィに
より形成したレジストマスクとほぼ同じサイズで異方的
に第１絶縁膜１２が除去できるため、設計寸法通りに容
易に制御できる利点がある。一方、少なくもとウエット
エッチングを用いた場合には、等方性のため、第１絶縁
膜１２の開孔領域が広がるが、開孔部の側壁面をテーパ
ー状に形成できるため、後工程の例えば走査線３ａを形
成するためのポリシリコン膜３やレジストが、開孔部の
側壁周囲にエッチングや剥離されずに残ってしまうこと
がなく、歩留まりの低下を招かない。尚、第１絶縁膜１
２の開孔部の側壁面をテーパー状に形成する方法として
は、ドライエッチングで一度エッチングしてから、レジ
ストパターンを後退させて、再度ドライエッチングを行
ってもよい。また、ドライエッチングとウェットエッチ
ングを組み合わせてもよいことは言うまでもない。

【０１３１】次に工程（５）に示すように、遮光膜１１
ａ及び第１絶縁膜１２の上に、第１絶縁膜１２と同様
に、シリケートガラス膜、又は窒化シリコン膜や酸化シ
リコン膜等からなる第２絶縁膜１３（２層の第１層間絶
縁膜１２’の上層）を形成する。この第２絶縁膜１３の
層厚は、例えば、約１０００〜２０００Åとする。第２
絶縁膜１３に対し、約９００℃のアニール処理を施すこ
とにより、汚染を防ぐと共に平坦化してもよい。

【０１３２】本実施の形態では特に、第１層間絶縁膜１
２’を形成する第１絶縁膜１２及び第２絶縁膜１３の層
厚は、図４に示したようにデータ線６ａ下に容量線３ｂ
が形成される領域において、画素電極９ａが形成される
前に画素領域がほぼ平坦になるように設定される。

【０１３３】次に工程（６）に示すように、第２絶縁膜
１３の上に、約４５０〜５５０℃、好ましくは約５００
℃の比較的低温環境中で、流量約４００〜６００ｃｃ／
ｍｉｎのモノシランガス、ジシランガス等を用いた減圧
ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）によ
り、アモルファスシリコン膜を形成する。その後、窒素
雰囲気中で、約６００〜７００℃にて約１〜１０時間、
好ましくは、４〜６時間のアニール処理を施することに
より、ポリシリコン膜１を約５００〜２０００Åの厚
さ、好ましくは約１０００Åの厚さとなるまで固相成長
させる。

【０１３４】この際、図３に示した画素スイッチング用
ＴＦＴ３０として、ｎチャネル型の画素スイッチング用
ＴＦＴ３０を作成する場合には、当該チャネル形成用領
域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）な
どのＶ族元素のドーパントを僅かにイオン注入等により
ドープする。また、画素スイッチング用ＴＦＴ３０をｐ
チャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリ
ウム）、Ｉｎ（インジウム）などのIII族元素のドーパ
ントを僅かにイオン注入等によりドープする。尚、アモ
ルファスシリコン膜を経ないで、減圧ＣＶＤ法等により
ポリシリコン膜１を直接形成しても良い。或いは、減圧
ＣＶＤ法等により堆積したポリシリコン膜にシリコンイ
オンを打ち込んで一旦非晶質化（アモルファス化）し、
その後アニール処理等により再結晶化させてポリシリコ
ン膜１を形成しても良い。

【０１３５】次に図１７の工程（７）に示すように、フ
ォトリソグラフィ工程、エッチング工程等により、図１
に示した如き所定パターンの半導体層１ａを形成する。
即ち、特にデータ線６ａ下で容量線３ｂが形成される領
域及び走査線３ａに沿って容量線３ｂが形成される領域
には、画素スイッチング用ＴＦＴ３０を構成する半導体
層１ａ（図３参照）から延設された第１蓄積容量電極
（半導体層）１ｆを形成する（図４及び図５参照）。

【０１３６】次に工程（８）に示すように、画素スイッ
チング用ＴＦＴ３０を構成する半導体層１ａと共に第１
蓄積容量電極（半導体層）１ｆを約９００〜１３００℃
の温度、好ましくは約１０００℃の温度により熱酸化す
ることにより、約３００Åの比較的薄い厚さの熱酸化シ
リコン膜を形成し、更に減圧ＣＶＤ法等により高温酸化
シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約５００Å
の比較的薄い厚さに堆積し、多層構造を持つ画素スイッ
チング用ＴＦＴ３０のゲート絶縁膜２（図３参照）と共
に容量形成用絶縁膜２を形成する（図４及び図５参
照）。この結果、第１蓄積容量電極１ｆ（半導体層１
ａ）の厚さは、約３００〜１５００Åの厚さ、好ましく
は約３５０〜５００Åの厚さとなり、容量形成用絶縁膜
（ゲート絶縁膜）２の厚さは、約２００〜１５００Åの
厚さ、好ましくは約３００〜１０００Åの厚さとなる。
このように高温熱酸化時間を短くすることにより、特に
８インチ程度の大型ウエーハを使用する場合に熱による
そりを防止することができる。但し、ポリシリコン層１
を熱酸化することのみにより、単一層構造を持つ容量形
成用絶縁膜２（ゲート絶縁膜２）を形成してもよい。

【０１３７】尚、工程（８）において特に限定されない
が、第１蓄積容量電極１ｆとなる半導体層部分に、例え
ば、Ｐイオンをドーズ量約３×１０¹²／ｃｍ²でドープ
して、低抵抗化させてもよい。

【０１３８】次に工程（９）に示すように、減圧ＣＶＤ
法等によりポリシリコン層３を堆積した後、リン（Ｐ）
を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐ
イオンをポリシリコン膜３の成膜と同時に導入したドー
プトシリコン膜を用いてもよい。工程（１０）に示すよ
うに、レジストマスクを用いたフォトリソグラフィ工
程、エッチング工程等により、図１に示した如き所定パ
ターンの走査線３ａ（ゲート電極）と共に容量線３ｂを
形成する。これらの容量線３ｂ（走査線３ａ）の層厚
は、例えば、約３５００Åとされる。

【０１３９】但し、容量線３ｂや走査線３ａを、ポリシ
リコン層ではなく、ＷやＭｏ等の高融点金属膜又は金属
シリサイド膜から形成してもよいし、若しくはこれらの
金属膜又は金属シリサイド膜とポリシリコン膜を組み合
わせて多層に形成してもよい。この場合、容量線３ｂや
走査線３ａを、遮光層２３が覆う領域の一部又は全部に
対応する遮光膜として配置すれば、金属膜や金属シリサ
イド膜の持つ遮光性により、遮光層２３の一部或いは全
部を省略することも可能となる。この場合特に、対向基
板２０とＴＦＴアレイ基板１０との貼り合わせずれによ
る画素開口率の低下を防ぐことが出来る利点がある。

【０１４０】次に工程（１１）に示すように、図３に示
した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つ
ｎチャネル型のＴＦＴとする場合、半導体層１ａに、先
ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを
形成するために、走査線３ａ（ゲート電極）を拡散マス
クとして、ＰなどのＶ族元素のドーパント２００を低濃
度で（例えば、Ｐイオンを１〜３×１０¹³／ｃｍ²のド
ーズ量にて）ドープする。これにより走査線３ａ（ゲー
ト電極）下の半導体層１ａはチャネル形成用領域１ａ’
となる。この不純物のドープにより容量線３ｂ及び走査
線３ａも低抵抗化される（図４及び図５参照）。

【０１４１】続いて、図１８の工程（１２）に示すよう
に、画素スイッチング用ＴＦＴ３０を構成する高濃度ソ
ース領域１ｂ及び高濃度ドレイン領域１ｃを形成するた
めに、走査線３ａ（ゲート電極）よりも幅の広いマスク
でレジスト層２０２を走査線３ａ（ゲート電極）上に形
成した後、同じくＰなどのＶ族元素のドーパント２０１
を高濃度で（例えば、Ｐイオンを１〜３×１０¹⁵／ｃｍ
²のドーズ量にて）ドープする。また、画素スイッチン
グ用ＴＦＴ３０をｐチャネル型とする場合、半導体層１
ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１
ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域
１ｅを形成するために、ＢなどのIII族元素のドーパン
トを用いてドープする。このようにＬＤＤ構造とした場
合、ショートチャネル効果を低減できる利点が得られ
る。尚、例えば、低濃度のドープを行わずに、オフセッ
ト構造のＴＦＴとしてもよく、走査線３ａ（ゲート電
極）をマスクとして、Ｐイオン、Ｂイオン等を用いたイ
オン注入技術によりセルフアライン型のＴＦＴとしても
よい。

【０１４２】この不純物のドープにより容量線３ｂ及び
走査線３ａも更に低抵抗化される（図４及び図５参
照）。

【０１４３】これらの工程と並行して、ｎチャネル型Ｔ
ＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造
を持つデータ線駆動回路１０１及び走査線駆動回路１０
４をＴＦＴアレイ基板１０上の周辺部に形成する。この
ように、本実施の形態において画素スイッチング用ＴＦ
Ｔ３０はポリシリコンＴＦＴであるので、画素スイッチ
ング用ＴＦＴ３０の形成時にほぼ同一工程で、データ線
駆動回路１０１及び走査線駆動回路１０４を形成するこ
とができ、製造上有利である。

【０１４４】次に工程（１３）に示すように、画素スイ
ッチング用ＴＦＴ３０における走査線３ａ（ゲート電
極）と共に容量線３ｂ及び走査線３ａを覆うように（図
４及び図５参照）、例えば、常圧又は減圧ＣＶＤ法やＴ
ＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰ
ＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化
シリコン膜等からなる第２層間絶縁膜４を形成する。第
２層間絶縁膜４の層厚は、約５０００〜１５０００Åが
好ましい。

【０１４５】次に工程（１４）の段階で、図３に示すよ
うに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ
を活性化するために約１０００℃のアニール処理を２０
分程度行った後、データ線３１（ソース電極）に対する
コンタクトホール５ａを、反応性エッチング、反応性イ
オンビームエッチング等のドライエッチングにより形成
する。この際、反応性エッチング、反応性イオンビーム
エッチングのような異方性エッチングにより、コンタク
トホール５ａ等を開孔した方が、開孔形状をマスク形状
とほぼ同じにできるという利点がある。但し、ドライエ
ッチングとウエットエッチングとを組み合わせて開孔す
れば、これらのコンタクトホール５ａ等をテーパ状にで
きるので、配線接続時の断線を防止できるという利点が
得られる。また、走査線３ａや容量線３ｂ（図５参照）
を図示しない配線と接続するためのコンタクトホール
も、コンタクトホール５ａと同一の工程により第２層間
絶縁膜４に開孔する。

【０１４６】次に工程（１５）に示すように、第２層間
絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ
等の低抵抗金属や金属シリサイド等を金属膜６として、
約１０００〜５０００Åの厚さ、好ましくは約３０００
Åに堆積し、更に工程（１６）に示すように、フォトリ
ソグラフィ工程、エッチング工程等により、データ線６
ａ（ソース電極）を形成する。

【０１４７】次に図１９の工程（１７）に示すように、
データ線６ａ（ソース電極）上を覆うように、例えば、
常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳ
Ｇ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス
膜、窒化シリコン膜や酸化シリコン膜等からなる第３層
間絶縁膜７を形成する。第３層間絶縁膜７の層厚は、約
５０００〜１５０００Åが好ましい。

【０１４８】本実施の形態では、特に図１６の工程
（４）及び（５）により、容量線３ｂが形成される領域
において、第１層間絶縁膜が凹状に窪んで形成されてい
るため、この工程（１７）を終えた段階で、容量線３ｂ
の上方に位置する画素領域の表面はほぼ平坦となる。
尚、液晶装置１００において、ＴＦＴアレイ基板１０側
における液晶分子の配向不良を更に抑制するために、第
３層間絶縁膜７の上に更に平坦化膜をスピンコート等で
塗布してもよく、又はＣＭＰ処理を施してもよい。或い
は、第３層間絶縁膜７を平坦化膜で形成してもよい。本
実施の形態では、図４から図６等に示したように、第１
層間絶縁膜１２’の凹状の窪みにより容量線等が形成さ
れた部分とそれ以外の部分とが殆ど同じ高さとされるた
め、このような平坦化処理は一般に必要でないが、より
高品位の画像を表示するために、このように最上層部に
おいて更なる平坦化を行う場合にも、平坦化膜を非常に
薄くできたり、平坦化処理を僅かに加えるだけです済む
ので本実施の形態は、大変有利である。

【０１４９】次に工程（１８）の段階において、図３に
示すように、画素スイッチング用ＴＦＴ３０において、
画素電極９ａと高濃度ドレイン領域１ｅとを電気的接続
するためのコンタクトホール８を、反応性エッチング、
反応性イオンビームエッチング等のドライエッチングに
より形成する。この際、反応性エッチング、反応性イオ
ンビームエッチングのような異方性エッチングにより、
コンタクトホール８を開孔した方が、開孔形状をマスク
形状とほぼ同じにできるという利点が得られる。但し、
ドライエッチングとウエットエッチングとを組み合わせ
て開孔すれば、コンタクトホール８をテーパ状にできる
ので、配線接続時の断線を防止できるという利点が得ら
れる。

【０１５０】次に工程（１９）に示すように、第３層間
絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の
透明導電性薄膜９を、約５００〜２０００Åの厚さに堆
積し、更に工程（２０）に示すように、フォトリソグラ
フィ工程、エッチング工程等により、画素電極９ａを形
成する。尚、当該液晶装置１００を反射型の液晶装置に
用いる場合には、Ａｌ等の反射率の高い不透明な材料か
ら画素電極９ａを形成してもよい。

【０１５１】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、図３に示した配向膜１９が形成される。

【０１５２】他方、図３に示した対向基板２０について
は、ガラス基板等が先ず用意され、遮光層２３及び遮光
性の周辺見切り５３が、例えば金属クロムをスパッタし
た後、フォトリソグラフィ工程、エッチング工程を経て
形成される。尚、遮光層２３及び周辺見切り５３は、Ｃ
ｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉを
フォトレジストに分散した樹脂ブラックなどの材料から
形成してもよい。

【０１５３】その後、対向基板２０の全面にスパッタ処
理等により、ＩＴＯ等の透明導電性薄膜を、約５００〜
２０００Åの厚さに堆積することにより、対向電極２１
を形成する。更に、対向電極２１の全面にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜２２が形成される。

【０１５４】本実施の形態では、前述のように、データ
線６ａに沿って相隣接した走査線３ａの側から容量線３
ｂの側に向かう方向でラビング処理が行われる。これに
より、その性質上ラビング処理が困難な段差Ｓ２（図５
参照）が遮光層２３により覆われる境界領域の中央付近
に位置するため、この段差Ｓ２における配向不良が画素
開口領域に悪影響を及ぼすことが殆ど又は全くない。

【０１５５】最後に、上述のように各層が形成されたＴ
ＦＴアレイ基板１０と対向基板２０とは、配向膜１９及
び２２が対面するようにシール材５２により貼り合わさ
れ、真空吸引等により、両基板間の空間に、例えば複数
種類のネマティック液晶を混合してなる液晶が吸引され
て、所定層厚の液晶層５０が形成される。

【０１５６】次に、図２０から図２３を参照して、図６
のＤ−Ｄ’断面に対応する遮光膜と定電位線との接続部
分を含む部分の製造プロセスについて説明する。

【０１５７】図２０の工程（１）から図２３の工程（２
０）は、前述した図１６の工程（１）から図１９の工程
（２０）と同一の製造プロセスとして行われる。

【０１５８】即ち、図２０の工程（１）に示すように、
ＴＦＴアレイ基板１０の全面に遮光膜１１を形成した
後、工程（２）に示すように、フォトリソグラフィ工
程、エッチング工程等により遮光膜１１ｂを形成する。

【０１５９】次に工程（３）に示すように、遮光膜１１
ｂの上に、第１絶縁膜１２（２層の第１層間絶縁膜１
２’の下層）を形成し、工程（４）に示すように、接続
部分を上方に形成する予定の領域に対して、エッチング
を行い、この領域における第１絶縁膜１２を除去する。
ここで、エッチングを反応性エッチング、反応性イオン
ビームエッチング等のドライエッチングで処理した場
合、フォトリソグラフィにより形成したレジストマスク
とほぼ同じサイズで異方的に第１絶縁膜１２が除去でき
るため、設計寸法通りに容易に制御できる利点がある。
一方、少なくもとウエットエッチングを用いた場合に
は、等方性のため、第１絶縁膜１２の開孔領域が広がる
が、開孔部の側壁面をテーパー状に形成できるため、後
工程の例えば走査線３ａを形成するためのポリシリコン
膜やレジストが、開孔部の側壁周囲にエッチングや剥離
されずに残ってしまうことがなく、歩留まりの低下を招
かない。尚、第１絶縁膜１２の開孔部の側壁面をテーパ
ー状に形成する方法としては、ドライエッチングで一度
エッチングしてから、レジストパターンを後退させて、
再度ドライエッチングを行ってもよい。

【０１６０】その後、工程（５）に示すように、遮光膜
１１ｂ及び第１絶縁膜１２の上に、第２絶縁膜１３（２
層の第１層間絶縁膜１２’の上層）を形成する。

【０１６１】次に工程（６）に示すように、第２絶縁膜
１３上にアモルファスシリコン膜を形成した後、ポリシ
リコン膜１を固相成長させる。

【０１６２】次に図２１の工程（７）及び（８）では、
画素部における半導体層１ａとゲート絶縁膜２の形成を
待ち、その後、工程（９）に示すように、ポリシリコン
層３を一旦堆積した後、工程（１０）に示すように、こ
の接続部分ではポリシリコン層３は全て除去される。

【０１６３】次に図２１の工程（１１）及び図２２の工
程（１２）に示すように、半導体層１ａのための不純物
イオンのドープが終了する。

【０１６４】次に工程（１３）に示すように、第１絶縁
膜１３を覆うように、第２層間絶縁膜４を形成し、工程
（１４）に示すように、遮光膜１１ｂと定電位線６ｂと
を接続するためのコンタクトホール５ｂを第２層間絶縁
膜４に開ける。この際、第２層間絶縁膜４の下に形成さ
れているのは第１層間絶縁膜１２’のうち第２絶縁膜１
３だけなので、半導体層１ａの高濃度ソース領域１ｄ上
で第２層間絶縁膜４を開孔して、コンタクトホール５ａ
を形成する工程（図１８の工程（１４））と同じエッチ
ング工程で一気に開孔できる。

【０１６５】次に工程（１５）に示すように、第２層間
絶縁膜４の上に、スパッタ処理等により、Ａｌ等を金属
膜６として堆積した後に、工程（１６）に示すように、
フォトリソグラフィ工程、エッチング工程等により、デ
ータ線と同一層（Ａｌ等）からなる定電位線６ｂを形成
する。

【０１６６】次に図２３の工程（１７）に示すように、
定電位線６ｂ及び第２層間絶縁膜４上を覆うように、第
３層間絶縁膜７を形成する。

【０１６７】次に工程（１８）では、図３に示すコンタ
クトホール８が開孔されるのを待った後、工程（１９）
に示すように、第３層間絶縁膜７の上に、ＩＴＯ膜等の
透明導電性薄膜９を一旦堆積し、更に工程（２０）に示
すように、フォトリソグラフィ工程、エッチング工程等
によりこの部分については全て除去する。

【０１６８】以上のように本実施の形態における液晶装
置の製造方法によれば、遮光膜１１ｂと定電位線６ｂと
を接続するためのコンタクトホール５ｂとして、遮光膜
１１ｂに至るまで第２層間絶縁膜４及び第１絶縁膜１３
（第１層間絶縁膜の上層）が開孔され、同時に、画素ス
イッチング用ＴＦＴ３０とデータ線６ａとを接続するた
めのコンタクトホール５ａとして、半導体層１ａに至る
まで第２層間絶縁膜４が開孔される。従って、これら２
種類のコンタクトホール５ａ及び５ｂを一括して開孔で
きるので、製造上有利である。例えば、選択比を適当な
値に設定してのウエットエッチングにより、このような
２種類のコンタクトホール５ａ及び５ｂを各々所定の深
さとなるように一括して開孔することが可能となる。特
に、第１層間絶縁膜の凹状に窪んだ部分の深さに応じ
て、これらのコンタクトホールを開孔する工程が容易と
なる。遮光膜と定電位線を接続するためのコンタクトホ
ール開孔工程（フォトリソグラフィ工程、エッチング工
程等）が削除できるので、工程増による製造コストの増
大や歩留まりの低下を招かない。

【０１６９】以上説明したように本実施の形態における
製造プロセスによれば、凹状に窪んだ部分における第１
層間絶縁膜１２’の層厚を、第２絶縁膜１３の層厚の管
理により、比較的容易にして確実且つ高精度に制御でき
る。従って、この凹状に窪んだ部分における第１層間絶
縁膜１２’の層厚を非常に薄くすることも可能となる。

【０１７０】尚、第１層間絶縁膜１２を単層から構成す
る場合には、図１６及び図２０に各々示した工程
（３）、（４）及び（５）に若干の変更を加えて、工程
（１）から（２０）を行えばよい。即ち、工程（３）に
おいて、遮光膜１１ａの上に、例えば、約１００００〜
１５０００Åといったように若干厚めの単層の第１層間
絶縁膜１２を堆積し、工程（４）において、容量線３ｂ
を上方に形成する予定の領域に対して、エッチングを行
い、この領域における第１層間絶縁膜１２を１０００〜
２０００Å程度の厚みを残すようにする。そして、工程
（５）を省略する。この場合にも、第１層間絶縁膜１２
のエッチングしない部分の層厚とエッチングした部分の
層厚とは、後に画素電極９ａが形成される前に画素領域
がほぼ平坦になるように設定される。このように第１層
間絶縁膜１２を単層から構成すれば、従来の場合と比較
しても層の数を増加させる必要が無く、凹状に窪んだ部
分とそうでない部分との層厚をエッチング時間管理によ
り制御すれば平坦化を図れるので便利である。

【０１７１】（電子機器）次に、以上詳細に説明した液
晶装置１００を備えた電子機器の実施の形態について図
２４から図２８を参照して説明する。

【０１７２】先ず図２４に、このように液晶装置１００
を備えた電子機器の概略構成を示す。

【０１７３】図２４において、電子機器は、表示情報出
力源１０００、表示情報処理回路１００２、駆動回路１
００４、液晶装置１００、クロック発生回路１００８並
びに電源回路１０１０を備えて構成されている。表示情
報出力源１０００は、ＲＯＭ（Read Only Memory）、Ｒ
ＡＭ（Random Access Memory）、光ディスク装置などの
メモリ、画像信号を同調して出力する同調回路等を含
み、クロック発生回路１００８からのクロック信号に基
づいて、所定フォーマットの画像信号などの表示情報を
表示情報処理回路１００２に出力する。表示情報処理回
路１００２は、増幅・極性反転回路、相展開回路、ロー
テーション回路、ガンマ補正回路、クランプ回路等の周
知の各種処理回路を含んで構成されており、クロック信
号に基づいて入力された表示情報からデジタル信号を順
次生成し、クロック信号CLKと共に駆動回路１００４に
出力する。駆動回路１００４は、液晶装置１００を駆動
する。電源回路１０１０は、上述の各回路に所定電源を
供給する。尚、液晶装置１００を構成するＴＦＴアレイ
基板の上に、駆動回路１００４を搭載してもよく、これ
に加えて表示情報処理回路１００２を搭載してもよい。

【０１７４】次に図２５から図２８に、このように構成
された電子機器の具体例を各々示す。

【０１７５】図２５において、電子機器の一例たる液晶
プロジェクタ１１００は、上述した駆動回路１００４が
ＴＦＴアレイ基板上に搭載された液晶装置１００を含む
液晶モジュールを３個用意し、各々ＲＧＢ用のライトバ
ルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロ
ジェクタとして構成されている。液晶プロジェクタ１１
００では、メタルハライドランプ等の白色光源のランプ
ユニット１１０２から投射光が発せられると、３枚のミ
ラー１１０６及び２枚のダイクロイックミラー１１０８
によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂ
に分けられ、各色に対応するライトバルブ１００Ｒ、１
００Ｇ及び１００Ｂに各々導かれる。この際特にＢ光
は、長い光路による光損失を防ぐために、入射レンズ１
１２２、リレーレンズ１１２３及び出射レンズ１１２４
からなるリレーレンズ系１１２１を介して導かれる。そ
して、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに
より各々変調された３原色に対応する光成分は、ダイク
ロイックプリズム１１１２により再度合成された後、投
射レンズ１１１４を介してスクリーン１１２０にカラー
画像として投射される。

【０１７６】本実施の形態では特に、遮光膜がＴＦＴの
下側にも設けられているため、当該液晶装置１００から
の投射光に基づく液晶プロジェクタ内の投射光学系によ
る反射光、投射光が通過する際のＴＦＴアレイ基板の表
面からの反射光、他の液晶装置から出射した後にダイク
ロイックプリズム１１１２を突き抜けてくる投射光の一
部等が、戻り光としてＴＦＴアレイ基板の側から入射し
ても、画素電極のスイッチング用のＴＦＴ等のチャネル
領域に対する遮光を十分に行うことができる。このた
め、小型化に適したプリズムを投射光学系に用いても、
各液晶装置のＴＦＴアレイ基板とプリズムとの間におい
て、戻り光防止用のＡＲフィルムを貼り付けたり、偏光
板にＡＲ被膜処理を施したりすることが不要となるの
で、構成を小型且つ簡易化する上で大変有利である。

【０１７７】図２６において、電子機器の他の例たるマ
ルチメディア対応のラップトップ型のパーソナルコンピ
ュータ（ＰＣ）１２００は、上述した液晶装置１００が
トップカバーケース内に備えられており、更にＣＰＵ、
メモリ、モデム等を収容すると共にキーボード１２０２
が組み込まれた本体１２０４を備えている。

【０１７８】図２７において、電子機器の他の例たるペ
ージャ１３００は、金属フレーム１３０２内に前述の駆
動回路１００４がＴＦＴアレイ基板上に搭載されて液晶
表示モジュールをなす液晶装置１００が、バックライト
１３０６ａを含むライトガイド１３０６、回路基板１３
０８、第１及び第２のシールド板１３１０及び１３１
２、二つの弾性導電体１３１４及び１３１６、並びにフ
ィルムキャリアテープ１３１８と共に収容されている。
この例の場合、前述の表示情報処理回路１００２（図２
４参照）は、回路基板１３０８に搭載してもよく、液晶
装置１００のＴＦＴアレイ基板上に搭載してもよい。更
に、前述の駆動回路１００４を回路基板１３０８上に搭
載することも可能である。

【０１７９】尚、図２７に示す例はページャであるの
で、回路基板１３０８等が設けられている。しかしなが
ら、駆動回路１００４や更に表示情報処理回路１００２
を搭載して液晶モジュールをなす液晶装置１００の場合
には、金属フレーム１３０２内に液晶装置１００を固定
したものを液晶装置として、或いはこれに加えてライト
ガイド１３０６を組み込んだバックライト式の液晶装置
として、生産、販売、使用等することも可能である。

【０１８０】また図２８に示すように、駆動回路１００
４や表示情報処理回路１００２を搭載しない液晶装置１
００の場合には、駆動回路１００４や表示情報処理回路
１００２を含むＩＣ１３２４がポリイミドテープ１３２
２上に実装されたＴＣＰ（Tape Carrier Package）１
３２０に、ＴＦＴアレイ基板１０の周辺部に設けられた
異方性導電フィルムを介して物理的且つ電気的に接続し
て、液晶装置として、生産、販売、使用等することも可
能である。

【０１８１】以上図２５から図２８を参照して説明した
電子機器の他にも、液晶テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、カーナビゲー
ション装置、電子手帳、電卓、ワードプロセッサ、エン
ジニアリング・ワークステーション（ＥＷＳ）、携帯電
話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装
置等などが図２４に示した電子機器の例として挙げられ
る。

【０１８２】以上説明したように、本実施の形態によれ
ば、製造効率が高く、高コントラストで高品位の画像表
示が可能な液晶装置１００を備えた各種の電子機器を実
現できる。

【０１８３】

【発明の効果】本発明の液晶装置によれば、画素開口領
域として使用不可能なデータ線下のスペースや走査線に
沿った画素境界のスペースを、画素電極に対し蓄積容量
を付与するために有効利用できると同時に、データ線の
上方に位置する画素部付近の平坦化が図られており、こ
の付近で最も起き易かった液晶の配向不良を効率的に低
減でき、高コントラストで高精細な画像表示が可能とな
る。他方、所定方向でラビング処理を施すことにより、
ラビング処理を適切に施すことが困難で液晶の配向不良
が起き易い箇所を画像表示に悪影響を及ぼさない位置に
配置でき、言い換えれば画素開口率を効率的に高めるこ
とも可能となる。特に、走査線反転駆動方式（１Ｈ反転
駆動方式）を使用した際に、この効果は顕著に現われ
る。また、平坦化のために凹状に窪められ、従って薄い
絶縁膜部分を容量形成用絶縁膜として利用することで、
画素電極の蓄積容量を限られたスペースの中で効率的に
増加できる。更に、ＴＦＴの下側に配置した遮光膜をも
利用して、この蓄積容量を更に効率的に増加できる。更
にまた、遮光膜と定電位源との接続を容易にすることも
可能である。

【０１８４】他方、本発明の液晶装置の製造方法によれ
ば、比較的簡単な工程制御により或いは信頼性の高い工
程により、本発明の液晶装置を製造するが可能となる。
また、容量形成用絶縁膜を非常に薄くすることにより、
画素電極の蓄積容量を効率的に増加することも可能とな
る。更に、各種のコンタクトホールを一括して開孔する
ことにより、液晶装置における低コスト化を図ることも
可能である。

【０１８５】また、本発明の電子機器によれば、液晶の
配向不良による画質の低下が低減されており、高コント
ラストで高品位の画像表示が可能であり、しかも低コス
トの液晶プロジェクタ、パーソナルコンピュータ、ペー
ジャ等の様々な電子機器を実現可能となる。

【図面の簡単な説明】

【図１】 本発明の第１の実施の形態における液晶装置
に備えられる、データ線、走査線、画素電極、遮光膜等
が形成されたＴＦＴアレイ基板の平面図である。

【図２】 第１の実施の形態における遮光膜と定電位線
との接続部分を示すＴＦＴアレイ基板の平面図である。

【図３】 図1のＡ−Ａ’断面を対向基板等と共に示す
液晶装置の断面図である。

【図４】 図1のＢ−Ｂ’断面図である。

【図５】 図1のＣ−Ｃ’断面図である。

【図６】 図1のＤ−Ｄ’断面を対向基板等と共に示す
液晶装置の断面図である。

【図７】 ＴＮ液晶における横電界の影響によるディス
クリネーションを各種駆動方式について模式的に示した
説明図である。

【図８】 本発明の第２の実施の形態における液晶装置
に備えられる、データ線、走査線、画素電極等が形成さ
れたＴＦＴアレイ基板の平面図である。

【図９】 図８のＢ−Ｂ’断面図である。

【図１０】 本発明の第３の実施の形態における液晶装
置の図８のＣ−Ｃ’断面に対応する箇所における部分断
面図である。

【図１１】 本発明の第４の実施の形態における液晶装
置の図８のＢ−Ｂ’断面に対応する箇所における部分断
面図である。

【図１２】 本発明の第５の実施の形態における液晶装
置の図８のＢ−Ｂ’断面に対応する箇所における部分断
面図である。

【図１３】 本実施の形態における液晶装置の全体構成
を示す平面図である。

【図１４】 本実施の形態における液晶装置の全体構成
を示す断面図である。

【図１５】 遮光配線をなす遮光膜の２次元的レイアウ
トを示すＴＦＴアレイ基板上の平面図である。

【図１６】 液晶装置の実施の形態の製造プロセスを図
４に示した部分について順を追って示す工程図（その
１）である。

【図１７】 液晶装置の実施の形態の製造プロセスを図
４に示した部分について順を追って示す工程図（その
２）である。

【図１８】 液晶装置の実施の形態の製造プロセスを図
４に示した部分について順を追って示す工程図（その
３）である。

【図１９】 液晶装置の実施の形態の製造プロセスを図
４に示した部分について順を追って示す工程図（その
４）である。

【図２０】 液晶装置の実施の形態の製造プロセスを図
６に示した部分について順を追って示す工程図（その
１）である。

【図２１】 液晶装置の実施の形態の製造プロセスを図
６に示した部分について順を追って示す工程図（その
２）である。

【図２２】 液晶装置の実施の形態の製造プロセスを図
６に示した部分について順を追って示す工程図（その
３）である。

【図２３】 液晶装置の実施の形態の製造プロセスを図
６に示した部分について順を追って示す工程図（その
４）である。

【図２４】 本発明による電子機器の実施の形態の概略
構成を示すブロック図である。

【図２５】 電子機器の一例としての液晶プロジェクタ
を示す断面図である。

【図２６】 電子機器の他の例としてのパーソナルコン
ピュータを示す正面図である。

【図２７】 電子機器の一例としてのページャを示す分
解斜視図である。

【図２８】 電子機器の一例としてのＴＣＰを用いた液
晶装置を示す斜視図である。

【符号の説明】

１ａ…半導体層 １ａ’…チャネル形成用領域 １ｂ…低濃度ソース領域（ソース側ＬＤＤ領域） １ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域） １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 １ｆ…第１蓄積容量電極 ２…容量形成用絶縁膜（ゲート絶縁膜） ３ａ…走査線（ゲート電極） ３ｂ…容量線（第２蓄積容量電極） ４…第２層間絶縁膜 ５ａ、５ｂ…コンタクトホール ６ａ…データ線（ソース電極） ６ｂ…定電位線 ７…第３層間絶縁膜 ８…コンタクトホール ９ａ…画素電極 １０…ＴＦＴアレイ基板 １１ａ、１１ｂ…遮光膜（第３蓄積容量電極） １２…第１絶縁膜（第１層間絶縁膜の下層） １２’…第１層間絶縁膜 １３…第２絶縁膜（第１層間絶縁膜の上層） １９…配向膜 ２０…対向基板 ２１…対向電極 ２２…配向膜 ２３…遮光層 ３０…ＴＦＴ ５０…液晶層 ５２…シール材 ５３…周辺見切り ７０…蓄積容量 １００…液晶装置 １０１…データ線駆動回路 １０４…走査線駆動回路

Claims (19)

【特許請求の範囲】
1. 【請求項１】一対の基板間に液晶が封入されてなり、該
   一対の基板の一方の基板上に複数のデータ線と、該複数
   のデータ線に交差する複数の走査線と、前記複数のデー
   タ線及び走査線に各々接続された複数の薄膜トランジス
   タと、該複数の薄膜トランジスタに各々接続されて前記
   データ線より上方に配置された複数の画素電極と、該複
   数の薄膜トランジスタのドレイン又はソース領域を構成
   する半導体層と同一材料からなり少なくとも前記データ
   線下に各々延設された複数の第１蓄積容量電極部と、前
   記データ線下において前記複数の第１蓄積容量電極部と
   絶縁膜を介して各々対向配置された第２蓄積容量電極部
   を各々含む複数の容量線と、前記一方の基板と前記画素
   電極との間に配置された少なくとも１つの層間絶縁膜と
   を備えており、 前記層間絶縁膜は、前記容量線のうち少なくとも前記デ
   ータ線下にある前記第２蓄積容量電極部に対向する領域
   が凹状に窪んで形成されてなることを特徴とする液晶装
   置。
2. 【請求項２】 一対の基板間に液晶が封入されてなり、
   該一対の基板の一方の基板上に複数のデータ線と、該複
   数のデータ線に交差する複数の走査線と、前記複数のデ
   ータ線及び走査線に各々接続された複数の薄膜トランジ
   スタと、該複数の薄膜トランジスタに各々接続された複
   数の画素電極と、該複数の薄膜トランジスタのドレイン
   又はソース領域を構成する半導体層と同一材料からなり
   少なくとも前記データ線下に各々延設された複数の第１
   蓄積容量電極部と、前記データ線下において前記複数の
   第１蓄積容量電極部と絶縁膜を介して各々対向配置され
   た第２蓄積容量電極部を各々含む複数の容量線と、前記
   一方の基板及び前記第１蓄積容量電極部の間に配置され
   ている第１層間絶縁膜と、前記第２蓄積容量電極部及び
   前記データ線の間に配置されている第２層間絶縁膜と、
   前記データ線及び前記画素電極の間に配置されている第
   ３層間絶縁膜とを備えており、 前記第１、第２及び第３層間絶縁膜のうち少なくとも一
   つの絶縁膜は、前記容量線のうち少なくとも前記データ
   線下にある前記第２蓄積容量電極部に対向する領域が凹
   状に窪んで形成されたことを特徴とする液晶装置。
3. 【請求項３】 前記複数の第１蓄積容量電極部は更に、
   前記複数の走査線と平行に各々延設されており、 前記複数の第２蓄積容量電極部は更に、前記走査線と平
   行に延設された前記第１蓄積容量電極部と前記容量形成
   用絶縁膜を介して対向配置されており、 前記少なくとも一つの絶縁膜は更に、前記容量線のうち
   前記走査線と平行な前記第２蓄積容量電極部に対向する
   領域が凹状に窪んで形成されたことを特徴とする請求項
   ２に記載の液晶装置。
4. 【請求項４】 前記画素電極上に配置されており、隣接
   して並べられた一対の走査線及び容量線に対して前記走
   査線の側から前記容量線の側に向う前記データ線に沿っ
   た方向でラビング処理された配向膜と、 前記一対の走査線及び容量線を前記走査線に沿った一本
   の帯部でまとめて覆う遮光層とを更に備えたことを特徴
   とする請求項３に記載の液晶装置。
5. 【請求項５】 前記少なくとも一つの絶縁膜は、単層か
   ら構成されていることを特徴とする請求項２から４のい
   ずれか一項に記載の液晶装置。
6. 【請求項６】 前記少なくとも一つの絶縁膜は、単層部
   分と多層部分とから構成されており、 前記単層部分が前記凹状に窪んだ部分とされており、前
   記多層部分が前記凹状に窪んでない部分とされているこ
   とを特徴とする請求項２から４のいずれか一項に記載の
   液晶装置。
7. 【請求項７】 前記第１及び第２層間絶縁膜は、酸化シ
   リコン膜又は窒化シリコン膜から各々構成されているこ
   とを特徴とする請求項２から６のいずれか一項に記載の
   液晶装置。
8. 【請求項８】 前記第１層間絶縁膜を前記一方の基板が
   兼ねており、 前記第２及び第３層間絶縁膜のうち少なくとも一方は、
   前記容量線のうち少なくとも前記データ線下にある前記
   第２蓄積容量電極部に対向する領域が凹状に窪んで形成
   されたことを特徴とする請求項２から７のいずれか一項
   に記載の液晶装置。
9. 【請求項９】 前記基板と前記第１層間絶縁膜との間に
   おいて、前記複数の薄膜トランジスタの少なくともチャ
   ネル形成用領域を前記一方の基板の側から見て各々重な
   る位置に設けられた遮光膜を更に備えたことを特徴とす
   る請求項２から７のいずれか一項に記載の液晶装置。
10. 【請求項１０】 前記遮光膜は、前記第１蓄積容量電極
    部の前記データ線下の部分及び前記走査線と平行な部分
    のうち少なくとも一方と前記第１層間絶縁膜を介して対
    向する位置に設けられた第３蓄積容量電極部を含んでお
    り、 前記第１層間絶縁膜は、前記第３蓄積容量電極部と前記
    第１蓄積容量電極部との間の領域が前記凹状に窪んで形
    成されたことを特徴とする請求項９に記載の液晶装置。
11. 【請求項１１】 前記遮光膜は、Ｔｉ、Ｃｒ、Ｗ、Ｔ
    ａ、Ｍｏ及びＰｄのうちの少なくとも一つを含むことを
    特徴とする請求項９又は１０に記載の液晶装置。
12. 【請求項１２】 前記遮光膜は、定電位源に接続されて
    いることを特徴とする請求項９から１１のいずれか一項
    に記載の液晶装置。
13. 【請求項１３】 前記第１層間絶縁膜は、前記遮光膜と
    前記定電位源とが接続される位置において、前記凹状に
    窪んで形成されると共に開孔されたことを特徴とする請
    求項１２に記載の液晶装置。
14. 【請求項１４】 請求項５に記載の液晶装置の製造方法
    であって、 前記単層を構成すべき絶縁膜を堆積する工程と、 該堆積された絶縁膜に前記凹状に窪んだ部分に対応する
    レジストパターンをフォトリソグラフィで形成する工程
    と、 該レジストパターンを介して所定時間のエッチングを行
    い前記凹状に窪んだ部分を形成するエッチング工程とを
    備えたことを特徴とする液晶装置の製造方法。
15. 【請求項１５】 請求項６に記載の液晶装置の製造方法
    であって、 前記多層部分を構成すべき第１絶縁膜を堆積する工程
    と、 該堆積された第１絶縁膜に前記凹状に窪んだ部分に対応
    するレジストパターンをフォトリソグラフィで形成する
    工程と、 該レジストパターンを介してエッチングを行い前記凹状
    に窪んだ部分に対応する前記第１絶縁膜を除去するエッ
    チング工程と、 前記単層部分及び多層部分を構成すべき第２絶縁膜を前
    記第１絶縁膜及び前記第１絶縁膜を除去した領域上に堆
    積する工程とを備えたことを特徴とする液晶装置の製造
    方法。
16. 【請求項１６】 前記エッチング工程は、前記凹状に窪
    んだ部分の側壁をテーパ状に形成するウエットエッチン
    グ工程を含むことを特徴とする請求項１３又は１５に記
    載の液晶装置の製造方法。
17. 【請求項１７】 前記走査線及び容量線を一対にして相
    隣接する前記画素電極間に並べるように前記第１層間絶
    縁膜上に形成する工程と、 前記画素電極上及び前記画素電極が形成されていない前
    記第３層間絶縁膜の部分上に配向膜を形成する工程と、 該配向膜を、前記一対の走査線及び容量線に対して前記
    走査線の側から前記容量線の側に向う前記データ線に沿
    った方向でラビング処理する工程とを備えたことを特徴
    とする請求項１４から１６のいずれか一項に記載の液晶
    装置の製造方法。
18. 【請求項１８】 請求項１３に記載の液晶装置の製造方
    法であって、 前記一方の基板上の所定領域に前記遮光膜を形成する工
    程と、 前記接続される位置に対応する部分が前記凹状に窪むよ
    うに前記一方の基板及び遮光膜上に前記第１層間絶縁膜
    を形成する工程と、 前記第１層間絶縁膜上に前記薄膜トランジスタを形成す
    る工程と、 前記薄膜トランジスタ及び第１層間絶縁膜上に第２層間
    絶縁膜を形成する工程と、 前記遮光膜と前記定電位源からの配線とを接続するため
    のコンタクトホールとして、前記接続される位置におい
    て前記遮光膜に至るまで前記第２及び第１層間絶縁膜を
    開孔すると同時に、前記薄膜トランジスタと前記データ
    線とを接続するためのコンタクトホールとして、前記薄
    膜トランジスタを構成する半導体層のソース又はドレイ
    ン領域に対向する位置において前記半導体層に至るまで
    前記第２及び第１層間絶縁膜を開孔する工程とを備えた
    ことを特徴とする液晶装置の製造方法。
19. 【請求項１９】 請求項１から１３に記載の液晶装置を
    備えたことを特徴とする電子機器。